CN109671772A - 一种功率半导体器件及其集电区的制造方法 - Google Patents
一种功率半导体器件及其集电区的制造方法 Download PDFInfo
- Publication number
- CN109671772A CN109671772A CN201811541418.8A CN201811541418A CN109671772A CN 109671772 A CN109671772 A CN 109671772A CN 201811541418 A CN201811541418 A CN 201811541418A CN 109671772 A CN109671772 A CN 109671772A
- Authority
- CN
- China
- Prior art keywords
- collecting zone
- boron
- type
- semiconductor substrate
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052796 boron Inorganic materials 0.000 claims abstract description 64
- 239000007924 injection Substances 0.000 claims abstract description 57
- 238000002347 injection Methods 0.000 claims abstract description 57
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000004411 aluminium Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 12
- 230000004913 activation Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 19
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- -1 boron ion Chemical class 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体器件制造领域，具体涉及一种功率半导体器件及其集电区的制造方法，其包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，第一p型集电区通过对半导体基板背面的硼注入形成，第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，铝注入的峰值位置比所述硼注入的峰值位置浅，铝注入的峰值浓度比所述硼注入的峰值浓度高。本发明通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。
Description
技术领域
本发明涉及半导体器件制造领域，具体涉及一种功率半导体器件及其集电区的制造方法。
背景技术
对于双极型半导体器件，如二极管或绝缘栅双极型晶体管（IGBT, insulatedgate Bipolar transistor）中，通过背面p型集电区的形成，实现少子空穴从集电区向漂移区的注入，结合器件正面n型发射区的电子注入，能够在漂移区中形成电子-空穴等离子体，从而产生电导调制效应，能够大幅度降低器件的导通电阻，从而降低器件在通态状态下的损耗。
在半导体器件的制造工艺中，通常在半导体基板的背面使用硼注入形成p型集电区。但是，在实际工艺顺序中，当进行半导体基板的背面工艺时，正面金属电极已经制作完成。在这种情况下，如果采用热退火的方式对硼注入区域进行激活处理，要求温度必须控制在500℃以下，因为正面的金属电极在450℃以上就有可能和半导体基板发生反应或向基体中扩散，严重影响器件的性能。这一温度限制对于硼注入后的退火激活而言，其激活率将很难提高。因为硼在硅中的激活受温度影响很大，在500℃以下和600℃以上的大部分温度范围内，温度越高，激活率越高。例如硼离子在硅衬底中注入后的退火激活，当注入剂量为1E13 cm-2时，如果要达到90%的激活率，退火温度需要达到800℃，这一温度对于器件的正面电极结构显然是不能承受。而若要保持温度在500℃以下的退火，那么硼离子的激活率将会非常低，也就意味着p型集电区无法达到较高的载流子浓度，这将直接影响器件的性能。因此，如何提高p型集电区的载流子浓度成为了提高双极型半导体器件电导调制效应的关键要素之一。
现有技术中有相关专利申请如：专利公开号为CN102110721A的发明专利，公布了一种太阳能电池制造方法，采用硼铝共掺杂工艺，形成具有梯度浓度分布掺杂的背电场，工艺方法上使采取烧结扩散的工艺，形成的背电场，表面硼掺杂较浅、浓度较高，铝掺杂较深、浓度较低。
发明内容
使用硼注入形成p型集电区时，由于硼的激活率受到退火温度的限制，激活率很难提高，因此集电区难以形成足够高的载流子浓度，使得器件集电区的空穴注入效率和漂移区电导调制效应受到限制，导致器件无法实现更低的通态损耗。同时，由于空穴注入效率不足，也会对器件的短路能力等可靠性问题造成影响，为解决上述问题，本申请特提出一种半导体器件及其制造方法。
为实现上述技术效果，本申请的技术方案如下：
一种功率半导体器件，其特征在于：包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。
所述功率半导体器件是二极管或绝缘栅双极型晶体管。
一种半功率导体器件集电区的制造方法，其特征在于：包括如下步骤：
步骤1，在半导体基板进行背面的硼离子注入；
步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；
步骤3，在半导体基板进行背面的铝离子注入；
步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。
所述第一p型集电区的硼的注入能量为10KeV~400KeV。
所述第一p型集电区的硼的注入剂量为1E13cm-2~5E15 cm-2。
通过小于或等于500℃的热退火或激光退火实施所述硼注入后的退火激活。
所述第二p型集电区的铝的注入能量为10KeV~300KeV。
所述第二p型集电区的铝的注入剂量为5E12cm-2~5E15 cm-2。
通过小于或等于500℃的热退火实施所述铝注入后的退火激活。
所述第一p型集电区和第二p型集电区通过所述硼注入和铝注入后的一次热退火处理同时形成，也可以在两次注入后分两次退火形成。
本申请的优点为：
本发明通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在制造方法上第一p型集电区和第二p型集电区的形成工艺兼容，保证器件整体加工工艺的简单可控。
附图说明
图1是本发明的功率半导体器件集电区的特征制造工序的截面图（之1）。
图2是本发明的功率半导体器件集电区的特征制造工序的截面图（之2）。
图3是本发明的功率半导体器件集电区的特征制造工序的截面图（之3）。
图4是本发明的功率半导体器件集电区的特征制造工序的截面图（之4）。
图5是本发明的功率半导体器件集电区的特征制造工序的截面图（之5）。
图6是本发明的功率半导体器件集电区的特征制造工序的截面图（之6）。
图7是本发明的功率半导体器件集电区的特征制造工序的截面图（之7）。
图8是本发明的功率半导体器件集电区的特征制造工序的截面图（之8）。
图9是本发明的功率半导体器件集电区的特征制造工序的截面图（之9）。
图10是本发明的功率半导体器件集电区的特征制造工序的截面图（之10）。
图11是本发明的功率半导体器件集电区的特征制造工序的截面图（之11）。
图12是本发明的功率半导体器件集电区的特征制造工序的截面图（之12）。
图13是本发明的功率半导体器件集电区的集电区采用硼和铝注入与仅采用硼注入的载流子浓度分布对比图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细的说明。
实施例1
一种功率半导体器件包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。所述功率半导体器件是二极管或绝缘栅双极型晶体管。半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板具体都属于半导体基板，一种情况是包含背面的n型缓冲层，一种情况不包含，实际上是为了表面集电区的制造方法可以在n型缓冲层形成之前，也可以在后。本发明通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在制造方法上第一p型集电区和第二p型集电区的形成工艺兼容，保证器件整体加工工艺的简单可控。
实施例2
一种半功率导体器件集电区的制造方法，其特征在于：包括如下步骤：
步骤1，在半导体基板进行背面的硼离子注入；
步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；
步骤3，在半导体基板进行背面的铝离子注入；
步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。
所述第一p型集电区的硼的注入能量为10KeV~400KeV。
所述第一p型集电区的硼的注入剂量为1E13cm-2~5E15 cm-2。
通过小于或等于500℃的热退火或激光退火实施所述硼注入后的退火激活。
所述第二p型集电区的铝的注入能量为10KeV~300KeV。
所述第二p型集电区的铝的注入剂量为5E12cm-2~5E15 cm-2。
通过小于或等于500℃的热退火实施所述铝注入后的退火激活。
所述第一p型集电区和第二p型集电区通过所述硼注入和铝注入后的一次热退火处理同时形成，也可以在两次注入后分两次退火形成。
本发明通过硼注入形成第一p型集电区和铝注入形成第二p型集电区，在不超过退火温度范围的情况下，能够有效增加集电区载流子浓度，从而提升IGBT器件的空穴注入效率和漂移区电导调制效应，实现更低的导通压降和通态损耗。同时，在制造方法上第一p型集电区和第二p型集电区的形成工艺兼容，保证器件整体加工工艺的简单可控。
实施例3
图1至图7示出了本发明的一种实施方式。如图1所示，半导体器件为IGBT，半导体基板包括器件IGBT的正面结构和n型漂移区101。形成的正面结构包括n型发射区102、p型基区103、沟槽栅极104、栅氧105、绝缘层106以及正面金属电极107。背面集电区的制造方法是本发明的技术特征所在。具体步骤如下：
步骤1. 如图2所示，进行背面第一p型集电区的离子注入，采用硼（B）注入。硼离子的注入能量为10KeV~400KeV，例如设定为20KeV~50KeV。硼离子的注入剂量为1E13cm-2~5E15 cm-2，例如设定为1E13cm-2~2E15 cm-2。
步骤2. 如图3所示，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区121。因为器件正面的金属电极已经形成，为了防止高温下金属与半导体基板发生反应或向基体中扩散，退火处理的温度小于等于500℃，激光退火后形成p型集电区的载流子浓度峰值为 1E18cm-3~1E20cm-3。
步骤3. 如图4所示，进行背面第二p型集电区的离子注入，采用铝（Al）注入。铝离子的注入能量为10KeV~300KeV，例如设定为30KeV~80KeV。铝离子的注入剂量为5E12cm-2~5E15 cm-2，例如设定为1E14cm-2~1E15 cm-2。
步骤4. 如图5所示，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区122。因为器件正面的金属电极已经形成，为了防止高温下金属与半导体基板发生反应或向基体中扩散，退火处理的温度小于等于500℃，激光退火后形成p型集电区的载流子浓度峰值为 1E19cm-3~1E21cm-3。从器件背面表面算起，第二p型集电区铝注入的峰值位置比第一p型集电区硼注入的峰值位置浅，第二p型集电区铝注入的峰值浓度比第一p型集电区硼注入的峰值浓度高。
步骤5. 如图6所示，在半导体基板背面形成第一p型集电区121和第二p型集电区122之后，形成位于第一p型集电区121和n型漂移区101之间的n+缓冲层110。
步骤6. 进行背面金属电极的制作，通过溅射或蒸发的方式沉积背面金属，例如通过溅射依次沉积Al-Ti-Ni-Ag金属层，形成背面金属电极，完成半导体器件的器件制造，形成器件结构100，如图7所示。
上述步骤1~步骤4是本发明的特征技术方案，在本实施方式中，对于集电区的形成，分别采用硼注入和铝注入形成第一p型集电区和第二p型集电区，通过铝注入形成第二p型集电区增加集电区的载流子浓度。如此形成的集电区和缓冲层载流子浓度分布与仅采用硼注入形成p型集电区的载流子浓度示意图如图13所示，图中n+缓冲层采取相同工艺条件，载流子浓度分布几乎相同，当采用硼注入和铝注入形成第一p型集电区和第二p型集电区时，因为集电区是p型掺杂，因此有更多的空穴载流子注入漂移区，得到更高的空穴注入效率，从而使漂移区实现更高的电导调制效应，能够大幅度降低导通压降，使器件的导通损耗大幅度降低。
实施例4
图1至图8示出了本发明的一种实施方式。如图1所示，半导体器件为IGBT，半导体基板包括器件IGBT的正面结构、n型漂移区101和n+缓冲层110。形成的正面结构包括n型发射区102、p型基区103、沟槽栅极104、栅氧105、绝缘层106以及正面金属电极107。背面集电区的制造方法是本发明的技术特征所在。具体步骤如下：
步骤1. 如图9所示，进行背面第一p型集电区的离子注入，采用硼（B）注入。硼离子的注入能量为10KeV~400KeV，例如设定为50KeV~80KeV。硼离子的注入剂量为1E13cm-2~5E15 cm-2，例如设定为1E15cm-2~3E15 cm-2。
步骤2. 如图10所示，进行背面第二p型集电区的离子注入，采用铝（Al）注入。铝离子的注入能量为10KeV~300KeV，例如设定为80KeV~120KeV。铝离子的注入剂量为5E12cm-2~5E15 cm-2，例如设定为1E15cm-2~2E15 cm-2。
步骤3. 如图11所示，对硼注入和铝离子注入后的半导体基板进行退火处理，同时形成第一p型集电区121和第二p型集电区122。因为器件正面的金属电极已经形成，为了防止高温下金属与半导体基板发生反应或向基体中扩散，退火处理的温度小于等于500℃，退火后形成第一p型集电区的载流子浓度峰值为 1E18cm-3~1E20cm-3，退火后形成第一p型集电区的载流子浓度峰值为 1E19cm-3~1E21cm-3。从器件背面表面算起，第二p型集电区铝注入的峰值位置比第一p型集电区硼注入的峰值位置浅，第二p型集电区铝注入的峰值浓度比第一p型集电区硼注入的峰值浓度高。
步骤4. 进行背面金属电极的制作，通过溅射或蒸发的方式沉积背面金属，例如通过溅射依次沉积铝-Ti-Ni-Ag金属层，形成背面金属电极，完成半导体器件的器件制造，形成器件结构100，如图12所示。
上述步骤1~步骤3是本发明的特征技术方案，在本实施方式中，对于集电区的形成，分别采用硼注入和铝注入形成第一p型集电区和第二p型集电区，通过铝注入形成第二p型集电区增加集电区的载流子浓度。如此形成的集电区和缓冲层载流子浓度分布与仅采用硼注入形成p型集电区的载流子浓度示意图如图13所示，图中n+缓冲层采取相同工艺条件，载流子浓度分布几乎相同，当采用硼注入和铝注入形成第一p型集电区和第二p型集电区时，因为集电区是p型掺杂，因此有更多的空穴载流子注入漂移区，得到更高的空穴注入效率，从而使漂移区实现更高的电导调制效应，能够大幅度降低导通压降，使器件的导通损耗大幅度降低。
Claims (10)
1.一种功率半导体器件，其特征在于：包括半导体基板或具有形成于半导体基板背面的n型缓冲层的半导体基板、第一p型集电区和第二p型集电区，所述第一p型集电区通过对半导体基板背面的硼注入形成，所述第二p型集电区是通过对半导体基板背面的铝注入形成，从半导体基板的背面算起，所述铝注入的峰值位置比所述硼注入的峰值位置浅，所述铝注入的峰值浓度比所述硼注入的峰值浓度高。
2.根据权利要求1所述的一种功率半导体器件，其特征在于：所述功率半导体器件是二极管或绝缘栅双极型晶体管。
3.一种半功率导体器件集电区的制造方法，其特征在于：
包括如下步骤：
步骤1，在半导体基板进行背面的硼离子注入；
步骤2，对硼离子注入后的半导体基板进行退火处理，形成第一p型集电区；
步骤3，在半导体基板进行背面的铝离子注入；
步骤4，对铝离子注入后的半导体基板进行退火处理，形成第二p型集电区。
4.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：第一p型集电区的硼的注入能量为10KeV~400KeV。
5. 根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：所述第一p型集电区的硼的注入剂量为1E13cm-2~5E15 cm-2。
6.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：通过小于或等于500℃的热退火或激光退火实施所述硼注入后的退火激活。
7.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：所述第二p型集电区的铝的注入能量为10KeV~300KeV。
8. 根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：所述第二p型集电区的铝的注入剂量为5E12cm-2~5E15 cm-2。
9.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：通过小于或等于500℃的热退火实施所述铝注入后的退火激活。
10.根据权利要求3所述的种半功率导体器件集电区的制造方法，其特征在于：所述第一p型集电区和第二p型集电区通过所述硼注入和铝注入后的一次热退火处理同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541418.8A CN109671772A (zh) | 2018-12-17 | 2018-12-17 | 一种功率半导体器件及其集电区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541418.8A CN109671772A (zh) | 2018-12-17 | 2018-12-17 | 一种功率半导体器件及其集电区的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109671772A true CN109671772A (zh) | 2019-04-23 |
Family
ID=66145132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811541418.8A Pending CN109671772A (zh) | 2018-12-17 | 2018-12-17 | 一种功率半导体器件及其集电区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671772A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354788A (zh) * | 2020-03-24 | 2020-06-30 | 成都森未科技有限公司 | 一种深沟槽绝缘栅极器件及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640172A (zh) * | 2009-08-19 | 2010-02-03 | 株洲南车时代电气股份有限公司 | 一种扩散铝的方法 |
| US20120313139A1 (en) * | 2011-06-07 | 2012-12-13 | Renesas Electronics Corporation | Igbt and diode |
| US20130161619A1 (en) * | 2011-12-22 | 2013-06-27 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing same |
| CN103515418A (zh) * | 2013-10-08 | 2014-01-15 | 程德明 | 高反压穿通式gpp整流芯片及工艺 |
| CN103855206A (zh) * | 2014-02-18 | 2014-06-11 | 宁波达新半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN103915489A (zh) * | 2014-04-01 | 2014-07-09 | 绍兴文理学院 | 绝缘栅双极型晶体管 |
| US20150087125A1 (en) * | 2013-09-20 | 2015-03-26 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
-
2018
- 2018-12-17 CN CN201811541418.8A patent/CN109671772A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101640172A (zh) * | 2009-08-19 | 2010-02-03 | 株洲南车时代电气股份有限公司 | 一种扩散铝的方法 |
| US20120313139A1 (en) * | 2011-06-07 | 2012-12-13 | Renesas Electronics Corporation | Igbt and diode |
| US20130161619A1 (en) * | 2011-12-22 | 2013-06-27 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing same |
| US20150087125A1 (en) * | 2013-09-20 | 2015-03-26 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN103515418A (zh) * | 2013-10-08 | 2014-01-15 | 程德明 | 高反压穿通式gpp整流芯片及工艺 |
| CN103855206A (zh) * | 2014-02-18 | 2014-06-11 | 宁波达新半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN103915489A (zh) * | 2014-04-01 | 2014-07-09 | 绍兴文理学院 | 绝缘栅双极型晶体管 |
| CN108598180A (zh) * | 2018-04-11 | 2018-09-28 | 浙江世菱电力电子有限公司 | 一种整流二极管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354788A (zh) * | 2020-03-24 | 2020-06-30 | 成都森未科技有限公司 | 一种深沟槽绝缘栅极器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789375B (zh) | 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺 | |
| CN102034707B (zh) | 一种igbt的制作方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
| CN109065607A (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN103050401B (zh) | Igbt器件的背面工艺方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| JP4031209B2 (ja) | 半導体装置 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN109671772A (zh) | 一种功率半导体器件及其集电区的制造方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN103489776B (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN109712887A (zh) | 一种半导体器件集电区的制造方法 | |
| CN109904225A (zh) | 一种高可靠性igbt及其制造方法 | |
| CN105206516A (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN109712885A (zh) | 一种半导体器件缓冲层制造方法 | |
| CN210272367U (zh) | 一种基于三维半导体晶圆的快恢复二极管结构 | |
| CN103579323B (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN113206013A (zh) | 具有背面缓冲层结构的igbt器件及其制备方法 | |
| CN105932043A (zh) | 具有超势垒集电极结构的igbt器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |
|
| RJ01 | Rejection of invention patent application after publication |