CN103525322B - 密封树脂片、电子部件封装体的制造方法及电子部件封装体 - Google Patents

密封树脂片、电子部件封装体的制造方法及电子部件封装体 Download PDF

Info

Publication number
CN103525322B
CN103525322B CN201310265539.5A CN201310265539A CN103525322B CN 103525322 B CN103525322 B CN 103525322B CN 201310265539 A CN201310265539 A CN 201310265539A CN 103525322 B CN103525322 B CN 103525322B
Authority
CN
China
Prior art keywords
sealing resin
resin piece
grinding
electronic component
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310265539.5A
Other languages
English (en)
Other versions
CN103525322A (zh
Inventor
丰田英志
清水祐作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN103525322A publication Critical patent/CN103525322A/zh
Application granted granted Critical
Publication of CN103525322B publication Critical patent/CN103525322B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

本发明提供利用树脂密封后的磨削而得到清洁且平滑、平坦的磨削面的密封树脂片及使用其的电子部件封装体的制造方法、以及利用该制造方法得到的电子部件封装体。本发明的密封树脂片，其在180℃热固化处理1小时后在磨削刀具的圆周速度1000m/min、进给螺距100μm、切削深度10μm的条件下磨削时磨削面的平均表面粗糙度Ra为1μm以下，经过上述热固化处理后的该密封树脂片在100℃的肖氏硬度D为70以上。

Description

密封树脂片、电子部件封装体的制造方法及电子部件封装体
技术领域
本发明涉及密封树脂片、电子部件封装体的制造方法及电子部件封装体。
背景技术
近年来，电子设备的小型化、轻量化、高功能化的要求不断提高，相应地，构成电子设备的封装体也要求小型化、薄型化、高密度安装。
在电子部件封装体的制作中采用具代表性的以下步骤：将固定于基板、临时固定材等的电子部件用密封树脂进行密封，并根据需要将密封物切割成电子部件单位的封装体。在这样的过程中，为了满足上述要求，提出了在树脂密封后对密封物进行磨削(背磨)来实现薄型化的技术(例如专利文献1、2等)。在倒装片BGA(Ball Grid Array)、倒装片SiP、扇入(fan-in)型晶片级封装体、扇出(fan-out)型晶片级封装体等薄型半导体封装体的制造工序中，利用上述磨削的薄型化也成为重要的要素。
现有技术文献
专利文献
专利文献1：日本专利第3420748号
专利文献2：日本专利第3666576号
发明内容
但是，在密封物的磨削时，有时利用磨石等磨削部件打磨密封树脂而生成丝状的磨削屑、或者因磨削屑在半导体芯片、凸块面上的附着等而导致磨削面的品质劣化、产生对磨削部件的损坏等。此外，不仅要求进行磨削，还要求磨削面的平滑化、平坦化。这是由于，磨削面的凹凸过大时，难以进行电子部件的精密安装，或者在后续工序的热处理时因该凹凸而产生密封体的裂纹等。在专利文献1及2中并未认识到由上述的磨削所致的不良情况、平滑化、平坦化，因此期望具体的解决方案。
本发明的目的在于，提供利用树脂密封后的磨削而得到清洁且平滑、平坦的磨削面的密封树脂片及使用其的电子部件封装体的制造方法、以及利用该制造方法得到的电子部件封装体。
本发明人等进行了深入研究，结果发现通过采用特定的密封树脂片能够解决上述问题，由此完成本发明。
即，本发明的密封树脂片，其在180℃热固化处理1小时后在磨削刀具的圆周速度1000m/min、进给螺距100μm、切削深度10μm的条件下磨削时磨削面的平均表面粗糙度Ra为1μm以下，
经上述热固化处理后的该密封树脂片在100℃的肖氏硬度D为70以上。
该密封树脂片在上述热固化处理后在规定条件下磨削时的平均表面粗糙度Ra为1μm以下，因此在使用该密封树脂片密封电子部件后对所得的密封体进行磨削时可以得到平滑且平坦的磨削面。由此，能够进行小型化得以进展的电子部件的精密安装，同时能够防止磨削物的热处理时等的裂纹的产生。在上述平均表面粗糙度Ra超过1μm时，磨削面的凹凸变得过大，在形成于电子部件表面的电极、在后工序形成的电极等中产生高低差，基板与电极等的密合性降低，无法达成精密安装，此外，在磨削物的热处理时等容易产生裂纹，使得电子部件封装体的可靠性降低。
此外，由于经上述热固化处理后的该密封树脂片在100℃的肖氏硬度D为70以上，因此，即使当在对密封树脂片的固化物进行磨削的期间利用摩擦等对磨削面进行加热的情况下，磨削屑也不过是具有某种程度的硬度的极微细的小片状或粉状，可以容易地从磨削面去除，由此可以得到清洁的磨削面。在热固化处理后的肖氏硬度D小于70时，构成树脂呈软性，通过被磨削部件进行打磨而产生丝状的磨削屑，该磨削屑附着于电子部件的磨削面、磨削部件，引起未预期到的污染。
另外，热固化处理条件、磨削条件及平均表面粗糙度Ra的测定条件各自的详细情况将记载于实施例中。
经上述热固化处理后的该密封树脂片在25℃的肖氏硬度D优选为70以上。由此，即使在磨削的开始初期也能保持磨削屑的硬度，在从磨削工序的开始到结束均容易去除磨削屑，可以得到清洁的磨削面。
经上述热固化处理后的该密封树脂片在25℃的拉伸储藏弹性模量优选为1GPa以上。由此，在磨削的开始初期，因密封体的弹性使从磨削部件施加于密封体的应力被分散，可以抑制其成为偏颇的磨削状态，可以有效地实现磨削面的平坦化。
经上述热固化处理后的该密封树脂片在100℃的拉伸储藏弹性模量优选为0.5GPa以上。由此，即使在利用磨削使磨削面处于加热状态的情况下，因密封体的弹性使从磨削部件施加于密封体的应力被分散，可以抑制其成为偏颇的磨削状态，从磨削开始到结束均可有效地实现磨削面的平坦化。
经上述热固化处理后的该密封树脂片的玻璃化转变温度优选为100℃以上。通过使该密封树脂片具有上述构成，从而可以抑制磨削工序中密封树脂片的软化，可以得到高品质的磨削面。
本发明还包括一种电子部件封装体的制造方法，其包括：
密封工序，将电子部件用该密封树脂片进行密封；
密封体形成工序，使上述密封树脂片热固化而形成密封体；以及
磨削工序，对上述密封体的表面进行磨削以使上述密封体的磨削后的密封树脂片的磨削面的平均表面粗糙度Ra为1μm以下，形成磨削体。
根据本发明的制造方法，由于对使用该密封树脂片而得的密封体的表面进行磨削以使磨削后的平均表面粗糙度Ra为1μm以下，因此可以有效地制造具有平滑且平坦、清洁的磨削面的电子部件封装体。
该制造方法还可以包括对上述磨削体进行切割而形成电子组件的切割工序。
该制造方法中，上述电子部件可以是半导体芯片，也可以是半导体晶片。在任一情况下均可有效地制造具有平滑且平坦、清洁的磨削面的电子部件封装体。
本发明还包括利用该电子部件封装体的制造方法而获得的将一种或多种电子部件进行树脂密封而成的密封体、经过电子部件的树脂密封、磨削及切割而成的电子部件组件等的电子部件封装体。
附图说明
图1是示意性表示本发明的一个实施方式的密封树脂片的剖面图。
图2A是示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图2B是示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图2C是示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图2D是示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图2E是示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图3A是示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图3B是示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图3C是示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图3D是示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图3E是示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4A是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4B是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4C是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4D是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4E是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4F是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
图4G是示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
具体实施方式
<第1实施方式>
[密封树脂片]
参照图1对本实施方式的密封树脂片进行说明。图1是示意性表示本发明的一个实施方式的密封树脂片的剖面图。密封树脂片11以具代表性的层叠于聚对苯二甲酸乙二醇酯(PET)膜等支撑体11a上的状态来提供。另外，为了容易进行密封树脂片11的剥离，可以对支撑体11a实施脱模处理。
上述密封树脂片11在180℃热固化处理1小时后在磨削刀具的圆周速度1000m/min、进给螺距100μm、切削深度10μm的条件下磨削时的磨削面的平均表面粗糙度Ra为1μm以下，且经上述热固化处理后的该密封树脂片11在100℃的肖氏硬度D为70以上。上述磨削表面的平均表面粗糙度Ra优选为0.5μm以下，更优选为0.3μm以下。上述磨削表面的平均表面粗糙度Ra的下限没有特别的限定，但是从确保与布线层的密合性的观点出发，优选为0.005μm以上，更优选为0.01μm以上。此外，经上述热固化处理后的该密封树脂片11在100℃的肖氏硬度D优选为75以上，更优选为80以上。经上述热固化处理后的该密封树脂片11在100℃的肖氏硬度D的上限没有特别的限定，但是从降低密封树脂片的翘曲的观点出发，优选为120以下，更优选为90以下。
该密封树脂片在热固化处理后在规定条件下磨削时平均表面粗糙度Ra为1μm以下，因此在使用该密封树脂片密封电子部件后对所得的密封体进行磨削时可以得到平滑且平坦的磨削面。由此，能够进行小型化得以进展的电子部件的精密安装，同时能够防止磨削物的热处理时等的裂纹的产生。在上述平均表面粗糙度Ra超过1μm时，磨削面的凹凸变得过大，在形成于电子部件的表面的电极、在后工序形成的电极等中产生高低差，基板与电极等的密合性降低，无法达成精密安装，此外，在磨削物的热处理时等容易产生裂纹，使得电子部件封装体的可靠性降低。
此外，由于经上述热固化处理后的该密封树脂片在100℃的肖氏硬度D为70以上，因此，即使在对密封树脂片的固化物进行磨削的期间利用摩擦等对磨削面进行加热，磨削屑也不过是具有某种程度的硬度的极微细的小片状或粉状，可以容易地从磨削面去除，由此可以得到清洁的磨削面。
在热固化处理后的肖氏硬度D小于70时，构成树脂呈软性，通过被磨削部件进行打磨而产生丝状的磨削屑，该磨削屑附着于磨削面、磨削部件，引起未预期到的污染。
经上述热固化处理后的该密封树脂片在25℃的肖氏硬度D优选为70以上，更优选为80以上，进一步优选为90以上。通过采用此种热固化处理后的肖氏硬度D，从而即使在磨削的开始初期也可以保持磨削屑的硬度，从磨削工序的开始到结束均容易去除磨削屑，可以得到清洁的磨削面。与此相对，经上述热固化处理后的该密封树脂片在25℃的肖氏硬度D的上限没有特别的限定，但是从降低常温下的翘曲的观点出发，优选为130以下，更优选为100以下。
经上述热固化处理后的该密封树脂片在25℃的拉伸储藏弹性模量优选为1GPa以上，更优选为2GPa以上，进一步优选为4GPa以上。由此，在磨削的开始初期，因密封体的弹性使从磨削部件施加于密封体的应力被分散，可以抑制其成为偏颇的磨削状态，可以有效地实现磨削面的平坦化。经上述热固化处理后的该密封树脂片在25℃的拉伸储藏弹性模量的上限没有特别的限定，但是，从降低常温下的翘曲的观点出发，优选为30GPa以下，更优选为15GPa以下。
经上述热固化处理后的该密封树脂片在100℃的拉伸储藏弹性模量优选为0.5GPa以上，更优选为1GPa以上，进一步优选为2GPa以上。由此，即使在利用磨削使磨削面处于加热状态的情况下，因密封体的弹性使从磨削部件施加于密封体的应力被分散，可以抑制其成为偏颇的磨削状态，从磨削开始到结束均可有效地实现磨削面的平坦化。此外，从降低翘曲的方面出发，经上述热固化处理后的该密封树脂片在100℃的拉伸储藏弹性模量的上限优选为25GPa以下，更优选为10GPa以下。
经上述热固化处理后的该密封树脂片的玻璃化转变温度优选为100℃以上，更优选为110℃以上，进一步优选为120℃以上。通过使该密封树脂片具有上述构成，从而可以抑制磨削工序中密封树脂片的软化，可以得到高品质的研磨面。
相对于此，经上述热固化处理后的该密封树脂片的玻璃化转变温度的上限没有特别的限定，但是从降低热固化时的固化收缩的观点出发，优选为200℃以下，更优选为170℃以下。
形成密封树脂片的树脂组合物，只要是具有如上所述的特性且能够利用于半导体芯片等电子部件的树脂密封中的树脂组合物，则没有特别的限定，但可举出例如含有以下的A成分～E成分的环氧树脂组合物作为优选例。另外，C成分可以根据需要而添加，也可以不添加C成分。
A成分：环氧树脂
B成分：酚醛树脂
C成分：弹性体
D成分：无机填充剂
E成分：固化促进剂(A成分)
作为环氧树脂(A成分)，没有特别的限定。可以使用例如三苯基甲烷型环氧树脂、甲酚酚醛清漆型环氧树脂、联苯型环氧树脂、改性双酚A型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、改性双酚F型环氧树脂、二环戊二烯型环氧树脂、苯酚酚醛清漆型环氧树脂、苯氧基树脂等各种环氧树脂。这些环氧树脂可以单独使用，也可以并用2种以上。
从确保环氧树脂的固化后的韧性及环氧树脂的反应性的观点出发，优选环氧当量为150～250、软化点或熔点为50～130℃的常温下为固态的环氧树脂，其中，从可靠性的观点出发，优选三苯基甲烷型环氧树脂、甲酚酚醛清漆型环氧树脂、联苯型环氧树脂。
此外，从低应力性的观点出发，优选具有缩醛基、聚氧化烯基等柔软性骨架的改性双酚A型环氧树脂，具有缩醛基的改性双酚A型环氧树脂呈液体状且处理性良好，因此可以特别适宜使用。
环氧树脂(A成分)的含量优选设定成相对于全部环氧树脂组合物为1～10重量％的范围。
(B成分)
酚醛树脂(B成分)只要是与环氧树脂(A成分)之间引发固化反应的酚醛树脂，则没有特别的限定。可以使用例如苯酚酚醛清漆树脂、苯酚芳烷基树脂、联苯芳烷基树脂、二环戊二烯型酚醛树脂、甲酚酚醛清漆树脂、甲阶酚醛树脂等。这些酚醛树脂可以单独使用，也可以并用2种以上。
作为酚醛树脂，从与环氧树脂(A成分)的反应性的观点出发，优选羟基当量为70～250、软化点为50～110℃的酚醛树脂，其中，从固化反应性高的观点出发，可以适宜使用苯酚酚醛清漆树脂。此外，从可靠性的观点出发，可以适宜使用如苯酚芳烷基树脂、联苯芳烷基树脂那样的低吸湿性的酚醛树脂。
从固化反应性的观点出发，环氧树脂(A成分)与酚醛树脂(B成分)的配合比例优选按照相对于环氧树脂(A成分)中的环氧基1当量使酚醛树脂(B成分)中的羟基的总量达到0.7～1.5当量的方式进行配合，更优选为0.9～1.2当量。
(C成分)
与环氧树脂(A成分)及酚醛树脂(B成分)一起使用的弹性体(C成分)，为对环氧树脂组合物赋予利用密封树脂片密封电子部件所需的可挠性的物质，只要是发挥此类作用的物质，则对其结构并无特别的限定。可以使用例如聚丙烯酸酯等各种丙烯酸系共聚物、苯乙烯丙烯酸酯系共聚物、丁二烯橡胶、苯乙烯-丁二烯橡胶(SBR)、乙烯-醋酸乙烯酯共聚物(EVA)、异戊二烯橡胶、丙烯腈橡胶等橡胶质聚合物。其中，为了容易向环氧树脂(A成分)中分散并且提高与环氧树脂(A成分)的反应性，从提高所得密封树脂片的耐热性、强度的观点出发，优选使用丙烯酸系共聚物。这些弹性体可以单独使用，也可并用2种以上。
另外，丙烯酸系共聚物可以通过例如利用通用的方法使规定混合比的丙烯酸单体混合物发生自由基聚合来合成。作为自由基聚合的方法，使用以有机溶剂为溶剂进行的溶液聚合法、边使原料单体分散于水中边进行聚合的悬浮聚合法。作为此时使用的聚合引发剂，使用例如2，2’-偶氮二异丁腈、2，2’-偶氮双-(2，4-二甲基戊腈)、2，2’-偶氮双-4-甲氧基-2，4-二甲基戊腈、其它偶氮系或二偶氮系聚合引发剂、过氧化苯甲酰及过氧化甲乙酮等过氧化物系聚合引发剂等。另外，在悬浮聚合的情况下，理想的是添加例如像聚丙烯酰胺、聚乙烯醇之类的分散剂。
弹性体(C成分)的含量为全部环氧树脂组合物的15～30重量％。在弹性体(C成分)的含量低于15重量％时，难以得到密封树脂片11的柔软性及可挠性，进而还难以进行抑制密封树脂片翘曲的树脂密封。相反地，在上述含量超过30重量％时，密封树脂片11的熔融粘度变高，电子部件的填埋性降低，同时可见密封树脂片11的固化体的强度及耐热性降低的倾向。
此外，弹性体(C成分)相对于环氧树脂(A成分)的重量比率(C成分的重量/A成分的重量)优选设定成3～4.7的范围。这是由于，在上述重量比率低于3的情况下，难以控制密封树脂片11的流动性，在上述重量比率超过4.7时，可见密封树脂片11与电子部件的粘接性变差的倾向。
(D成分)
无机质填充剂(D成分)没有特别的限定，可以使用现有公知的各种填充剂，可举出例如石英玻璃、滑石、二氧化硅(熔融二氧化硅、结晶性二氧化硅等)、氧化铝、氮化铝、氮化硅、氮化硼的粉末。这些无机质填充剂可以单独使用，也可以并用2种以上。
其中，从通过降低环氧树脂组合物的固化体的热线膨胀系数来降低内部应力，其结果可以抑制在电子部件密封后密封树脂片11的翘曲的方面出发，优选使用二氧化硅粉末，在二氧化硅粉末中，更优选使用熔融二氧化硅粉末。作为熔融二氧化硅粉末，可举出球状熔融二氧化硅粉末、破碎熔融二氧化硅粉末，但从流动性的观点出发，特别优选使用球状熔融二氧化硅粉末。其中，优选使用平均粒径为0.1～30μm的范围的球状熔融二氧化硅粉末，特别优选使用平均粒径为0.3～15μm的范围的球状熔融二氧化硅粉末。
另外，使用从母集团任意提取的试样，使用激光衍射散射式粒度分布测定装置进行测定，从而可以导出平均粒径。
无机质填充剂(D成分)的含量优选为全部环氧树脂组合物的70～95重量％，更优选为75～92重量％，进一步优选为80～90重量％。在无机质填充剂(D成分)的含量低于50重量％时，由于环氧树脂组合物的固化体的线膨胀系数变大，因此可见密封树脂片11的翘曲变大的倾向。另一方面，在上述含量超过90重量％时，由于密封树脂片11的柔软性、流动性变差，因此可见与电子部件的粘接性降低的倾向。
(E成分)
固化促进剂(E成分)只要是促进环氧树脂与酚醛树脂的固化的物质，则没有特别的限定，但从固化性和保存性的观点出发，适宜使用三苯基膦、四苯基鏻四苯硼酸盐等有机磷系化合物、咪唑系化合物。这些固化促进剂可以单独使用，也可以并用其它的固化促进剂。
固化促进剂(E成分)的含量优选相对于环氧树脂(A成分)及酚醛树脂(B成分)的总量100重量份为0.1～5重量份。
(其它成分)
此外，在环氧树脂组合物中，除了添加A成分～E成分外，还可以添加阻燃剂成分。作为阻燃剂组成成分，可以使用例如氢氧化铝、氢氧化镁、氢氧化铁、氢氧化钙、氢氧化锡、复合化金属氢氧化物等各种金属氢氧化物。
作为金属氢氧化物的平均粒径，从在加热环氧树脂组合物时确保适当的流动性的观点出发，优选使平均粒径为1～10μm，进一步优选为2～5μm。在金属氢氧化物的平均粒径小于1μm时，难以使其均匀地分散于环氧树脂组合物中，同时存在无法充分得到加热环氧树脂组合物时的流动性的倾向。此外，在平均粒径超过10μm时，由于与金属氢氧化物(E成分)的添加量对应的表面积变小，因此可见阻燃效果降低的倾向。
此外，作为阻燃剂成分，除了上述金属氢氧化物以外，还可以使用膦腈化合物。作为膦腈化合物，例如可以以市售品的形式获得SPR-100、SA-100、SP-100(以上，大塚化学株式会社)、FP-100、FP-110(以上，株式会社伏见制药所)等。
从以少量发挥阻燃效果的观点出发，优选式(1)或式(2)所示的膦腈化合物，这些膦腈化合物中含有的磷元素的含有率优选为12重量％以上。
(式(1)中，n为3～25的整数，R1及R2相同或不同，为具有选自烷氧基、苯氧基、氨基、羟基及烯丙基的官能基的1价有机基。)
(式(2)中，n及m分别独立地为3～25的整数。R3及R5相同或不同，为具有选自烷氧基、苯氧基、氨基、羟基及烯丙基的官能基的1价有机基。R4为具有选自烷氧基、苯氧基、氨基、羟基及烯丙基的官能基的2价有机基。)
此外，从稳定性及抑制孔隙生成的观点出发，优选使用式(3)所示的环状膦腈低聚物。
(式(3)中，n为3～25的整数，R6及R7相同或不同，为氢、羟基、烷基、烷氧基或缩水甘油基。)
上述式(3)所示的环状膦腈低聚物，例如可以以市售品的形式获得FP-100、FP-110(以上，株式会社伏见制药所)等。
膦腈化合物的含量优选为包含环氧树脂组合物中含有的环氧树脂(A成分)、酚醛树脂(B成分)、弹性体(D成分)、固化促进剂(E成分)及膦腈化合物(其它成分)的全部有机成分的10～30重量％。即，在膦腈化合物的含量低于全部有机成分的10重量％时，密封树脂片11的阻燃性降低，同时对被粘物(例如搭载有电子部件的基板等)的凹凸追随性降低，可见产生孔隙的倾向。在上述含量超过全部有机成分的30重量％时，容易使密封树脂片11的表面产生粘性，可见难以进行对被粘物的对位等操作性降低的倾向。
此外，并用上述金属氢氧化物及膦腈化合物，还可以得到确保片材密封所需的可挠性且阻燃性优异的密封树脂片11。通过并用两者，可以得到仅使用金属氢氧化物时的充分的阻燃性和仅使用膦腈化合物时的充分的可挠性。
上述阻燃剂中，从树脂密封的成型时的密封树脂片的变形性、与电子部件或被粘物的凹凸的追随性、与电子部件或被粘物的密合性的方面出发，理想的是使用有机系阻燃剂，特别适宜使用膦腈系阻燃剂。
另外，在环氧树脂组合物中，除上述各成分以外，还可以根据需要适当配合以碳黑为代表的颜料等其它添加剂。
(密封树脂片的制作方法)
以下对密封树脂片的制作方法进行说明。首先，通过将上述的各成分混合来制备环氧树脂组合物。混合方法只要是均匀分散混合各成分的方法，则没有特别的限定。然后，将例如涂敷使各成分溶解或分散于有机溶剂等后的清漆并形成为片状。或者，可以通过将各配合成分直接用捏合机等进行混炼来制备混炼物，并将由此得到的混炼物挤出形成为片状。
作为使用清漆的具体的制作步骤，根据常规方法将上述A～E成分及根据需要的其它添加剂适当混合，使其均匀地溶解或分散于有机溶剂，制备清漆。接着，将上述清漆涂布于聚酯等支撑体上，使其干燥，由此可以得到密封树脂片11。然后，根据需要贴合聚酯膜等剥离片以保护密封树脂片的表面。剥离片在密封时进行剥离。
作为上述有机溶剂，没有特别的限定，可以使用现有公知的各种有机溶剂，例如甲乙酮、丙酮、环己酮、二噁烷、二乙基酮、甲苯、醋酸乙酯等。这些溶剂可以单独使用，也可以并用2种以上。此外，通常优选按照清漆的固体成分浓度达到30～60重量％的范围的方式使用有机溶剂。
有机溶剂干燥后的片材的厚度没有特别的限制，从厚度的均匀性和残存溶剂量的观点出发，通常优选设定成5～100μm，更优选为20～70μm。
另一方面，在使用混炼的情况下，使用混合器等公知的方法将上述A～E成分及根据需要的其它添加剂的各成分加以混合，然后，进行熔融混炼，由此制备混炼物。作为熔融混炼的方法，没有特别的限定，但可举出例如利用辊式混炼机(mixing roll)、加压式捏合机、挤出机等公知的混炼机进行熔融混炼的方法等。
作为混炼条件，只要使温度为上述各成分的软化点以上，则没有特别的限制，例如为30～150℃，在考虑环氧树脂的热固化性时，优选为40～140℃，进一步优选为60～120℃，时间例如为1～30分钟，优选为5～15分钟。由此可以制备混炼物。
通过利用挤出成形将所得的混炼物成形，从而可以得到密封树脂片11。具体而言，通过不使熔融混炼后的混炼物冷却而直接在高温状态下进行挤出成形，从而可以形成密封树脂片11。作为这样的挤出方法，没有特别的限制，可举出T模挤出法、辊压延法、辊混炼法、共挤出法、压延成形法等。作为挤出温度，只要在上述各成分的软化点以上，则没有特别的限制，在考虑环氧树脂的热固化性和成形性时，例如为40～150℃，优选为50～140℃，进一步优选为70～120℃。通过以上方式，可以形成密封树脂片11。
按照上述方式得到的密封树脂片可以根据需要层叠成所需的厚度来使用。即，密封树脂片可以以单层结构来使用，也可以作为层叠成2层以上的多层构造的层叠体来使用。
[电子部件封装体的制造方法]
接着，参照图2A～2E对使用上述密封树脂片的本实施方式的电子部件封装体的制造方法进行说明。图2A～2E分别为示意性表示本发明的一个实施方式的电子部件封装体的制造方法的一个工序的剖面图。第1实施方式中，利用密封树脂片对搭载于基板上的半导体芯片进行树脂密封，制作电子部件封装体。另外，本实施方式中，作为电子部件，使用半导体芯片，作为被粘物，使用印刷布线基板，但也可以使用这些以外的要素。例如，作为电子部件，可以使用电容器、传感设备、发光元件、振动元件等，作为被粘物，可以使用引线框、胶带载体等。此外，也可以不使用被粘物而将电子部件预先临时固定于临时固定材料上，再对其进行树脂密封。使用任一要素，均可利用电子部件的树脂密封来达成高度的保护。第1实施方式的电子部件封装体的制造方法适宜制造倒装片型安装基板。
(搭载半导体芯片的基板的准备工序)
在搭载半导体芯片的基板的准备工序中，准备搭载有多个半导体芯片13的印刷布线基板12(参照图2A)。利用公知的方法对形成有规定电路的半导体晶片进行切割而进行单片化，由此可以形成半导体芯片13。
半导体芯片13向印刷布线基板12的搭载，可以使用倒装片焊接机、芯片焊接机等公知的装置。半导体芯片13与印刷布线基板12借助凸块等突起电极13a进行电连接。此外，在半导体芯片13与印刷布线基板12之间填充用于缓和两者的热膨胀率之差、尤其用于防止连接部位的裂纹等的产生的底填充材料14。作为底填充材料14，只要使用公知的底填充材料即可。底填充材料14的配置可以通过在半导体芯片13搭载于印刷布线基板12后向两者间注入液状的底填充材料14来进行，也可以通过准备带有片状的底填充材料14的半导体芯片13或印刷布线基板12并将半导体芯片13与印刷布线基板12连接来进行。
(密封工序)
在密封工序中，按照覆盖半导体芯片13的方式将密封树脂片11与印刷布线基板12层叠，并用上述密封树脂片对半导体芯片13进行树脂密封(参照图2B)。
该密封树脂片11作为用于保护半导体芯片13及其附带的要素免受外部环境影响的密封树脂发挥作用。
作为密封树脂片11的层叠方法，没有特别的限定，可举出：将用于形成密封树脂片的树脂组合物的熔融混炼物进行挤出成形，并将挤出成形物载置于印刷布线基板12上，进行压制，由此一并进行密封树脂片11的形成与层叠的方法；将用于形成密封树脂片11的树脂组合物涂布于脱模处理片上，使涂布膜干燥而形成密封树脂片11，之后将该密封树脂片11转印于印刷布线基板12上的方法等。
本实施方式中，通过采用上述密封树脂片11，从而在半导体芯片13的覆盖中仅贴附于印刷布线基板12上即可填埋半导体芯片13，可以提高半导体封装体的生产效率。在该情况下，利用热压制、层压等公知的方法可以将密封树脂片11层叠于印刷布线基板12上。作为热压制条件，温度例如为40～120℃，优选为50～100℃，压力例如为50～2500kPa，优选为100～2000kPa，时间例如为0.3～10分钟，优选为0.5～5分钟。此外，在考虑提高密封树脂片11向半导体芯片13及印刷布线基板12的密合性及追随性时，优选在减压条件下(例如10～2000Pa)进行压制。
(密封体形成工序)
密封体形成工序中，对上述密封树脂片进行热固化处理而形成密封体15(参照图2B)。对于密封树脂片的热固化处理的条件，作为加热温度，优选为100℃～200℃，更优选为120℃～180℃，作为加热时间，优选为10分钟～180分钟，更优选为30分钟～120分钟，还可以根据需要进行加压。在加压时，可以优选采用0.1MPa～10MPa，可以更优选采用0.5MPa～5MPa。
(磨削工序)
磨削工序中，按照上述密封体15的磨削后的密封树脂片的磨削面的平均表面粗糙度Ra达到1μm以下的方式对上述密封体15的表面进行磨削，形成磨削体16(参照图2C)。在磨削时，也可以如图2C所示那样将半导体芯片13与密封树脂片11一起进行磨削，也可以仅对密封树脂片11进行磨削。磨削只要使用公知的磨削装置进行即可。可以适宜采用以下步骤，即边旋转金刚石刀刃等磨削刀具，边向其输送密封体15并对密封体表面进行磨削，形成具有规定厚度及平均表面粗糙度Ra的磨削体16。本实施方式中，由于使用规定的密封树脂片，因此可以有效地达成磨削后的平均表面粗糙度Ra为1μm以下的磨削面。
(凸块形成工序)
接着，可以对印刷布线基板12的与半导体芯片搭载面相反侧的面进行用于形成凸块17的撞击(bumping)加工(参照图2D)。撞击加工可以用焊球、焊镀等公知的方法进行。凸块的材质没有特别的限定，可举出例如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊料类(合金)、金系金属材料、铜系金属材料等。
(切割工序)
接着，可以进行包含密封树脂片11、印刷布线基板12及半导体芯片13等要素的磨削体16的切割(参照图2E)。由此，可以得到基于半导体芯片13单位的电子组件18。切割通常在固定上述磨削体16后利用现有公知的切割片来进行。切断位置的对位可以通过使用直接照明或间接照明的图像识别来进行。
本工序中可以采用例如切深达到切割片的称作“全切割”的切断方式等。作为在本工序中使用的切割装置，没有特别的限定，可以使用现有公知的切割装置。
另外，在继切割工序后进行磨削体的扩展(expand)的情况下，该扩展可以使用现有公知的扩展装置来进行。扩展装置具有能够借助切割环将切割片向下方按压的环状的外环和直接比外环小且支撑切割片的内环。利用该扩展工序，可以防止相邻的电子组件18彼此接触而破损。
(基板安装工序)
根据需要可以进行将上述得到的电子组件18安装于另一基板(未图示)的基板安装工序。电子组件18向基板的安装可以使用倒装片焊接机、芯片焊接机等公知的装置。
<第2实施方式>
接着，对作为本发明的一个实施方式的第2实施方式进行说明。在第1实施方式中对适宜制造倒装片型安装基板的制造方法进行了说明，在第2实施方式中将对适宜制造被称作所谓Fan-in(扇入)型晶片级封装体(WLP)的电子部件封装体的制造方法进行说明。图3A～E分别为示意性表示本发明的另一实施方式的电子部件封装体的制造方法的一个工序的剖面图。
(半导体晶片的准备工序)
作为半导体晶片29，可以在单面形成多个突起电极23a(参照图3A)，也可以在半导体晶片29的两面形成突起电极(未图示)。作为凸块、导电材料等的突起电极的材质，没有特别的限定，可举出例如锡-铅系金属材料、锡-银系金属材料、锡-银-铜系金属材料、锡-锌系金属材料、锡-锌-铋系金属材料等焊料类(合金)；金系金属材料、铜系金属材料等。突起电极的高度也根据用途来确定，通常为20～200μm左右。
在半导体晶片29的两面形成有突起电极的情况下，两面的突起电极之间可以电连，还可以不连接。在突起电极之间的电连接中，可举出被称为TSV形式的借助导通孔的连接等。
(密封工序)
密封工序中，按照覆盖突起电极23a的方式将密封树脂片21与半导体晶片29层叠，用上述密封树脂片对半导体晶片29的单面进行树脂密封(参照图3B)。该密封树脂片21作为用于保护半导体晶片29及其附带的要素免受外部环境影响的密封树脂发挥作用。密封树脂片21与半导体晶片29的层叠方法可以采用与第1实施方式同样的条件。
(密封体形成工序)
密封体形成工序中，对上述密封树脂片21实施热固化处理而形成密封体25(参照图3B)。密封树脂片21的热固化处理的条件可以采用与第1实施方式同样的条件。
(磨削工序)
磨削工序中，按照上述密封体25的磨削后的密封树脂片的磨削面的平均表面粗糙度Ra达到1μm以下的方式对上述密封体25的表面进行磨削，形成磨削体26(参照图3C)。在磨削时，也可以如图3C所示那样按照露出突起电极23a的方式进行磨削。磨削只要使用公知的磨削装置进行即可。本实施方式中，由于使用规定的密封树脂片，因此可以有效地达成磨削后的密封树脂片21的平均表面粗糙度Ra为1μm以下的磨削面。
(凸块形成工序)
接着，进行在露出的突起电极23a上形成凸块27的撞击加工(参照图3D)。撞击加工方法及凸块的材质可以采用与第1实施方式同样的撞击加工方法和材质。
(切割工序)
接着，可以进行包含密封树脂片21、半导体晶片29及凸块27等要素的磨削体26的切割(参照图3E)。由此可以得到基于半导体芯片23单位的电子组件28。切割方法可以采用与第1实施方式同样的方法。
(基板安装工序)
根据需要可以进行将上述得到的电子组件28安装于另一基板(未图示)的基板安装工序。电子组件28向基板的安装可以使用倒装片焊接机、芯片焊接机等公知的装置。
<第3实施方式>
以下，将对作为本发明的一个实施方式的第3实施方式进行说明。图4A～图4G分别为示意性表示本发明的又一实施方式的电子部件封装体的制造方法的一个工序的剖面图。第1实施方式中，用密封树脂片对搭载于印刷布线基板的半导体芯片进行树脂密封，第3实施方式中，将半导体芯片以临时固定于临时固定材料而并非基板等被粘物的状态进行树脂密封。该第3实施方式适宜制造被称为所谓Fan-out(扇出)型晶片级封装体(WLP)的电子部件封装体。
[临时固定材料的准备工序]
在临时固定材料的准备工序中，准备在支撑体3b上层叠有热膨胀性粘合剂层3a的临时固定材料3(参照图4A)。另外，还可以代替热膨胀性粘合剂层而使用放射线固化型粘合剂层。本实施方式中将对具有热膨胀性粘合剂层的临时固定材料3进行说明。
(热膨胀性粘合剂层)
热膨胀性粘合剂层3a可以利用包含聚合物成分和发泡剂的粘合剂组合物来形成。作为聚合物成分(尤其基础聚合物)，可以适宜使用丙烯酸系聚合物(有时称作“丙烯酸聚合物A”)。作为丙烯酸聚合物A，可举出使用(甲基)丙烯酸酯作为主要单体成分的聚合物。作为上述(甲基)丙烯酸酯，可举出例如(甲基)丙烯酸烷基酯(例如甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳数为1～30、尤其碳数为4～18的直链状或支链状的烷基酯等)及(甲基)丙烯酸环烷基酯(例如环戊酯、环己酯等)等。这些(甲基)丙烯酸酯可以单独使用或者并用2种以上。
另外，出于凝聚力、耐热性、交联性等的改质的目的，上述丙烯酸聚合物A可以根据需要含有能够与上述(甲基)丙烯酸酯共聚的其它单体成分对应的单元。作为这样的单体成分，可举出例如丙烯酸、甲基丙烯酸、衣康酸、马来酸、富马酸、巴豆酸、丙烯酸羧乙酯等含羧基单体；马来酸酐、衣康酸酐等含酸酐基单体；(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙酯、(甲基)丙烯酸羟丁酯等含羟基单体；(甲基)丙烯酰胺、N，N-二甲基(甲基)丙烯酰胺、N-丁基(甲基)丙烯酰胺、N-羟甲基(甲基)丙烯酰胺、N-羟甲基丙烷(甲基)丙烯酰胺等(N-取代或未取代)酰胺系单体；醋酸乙烯酯、丙酸乙烯酯等乙烯酯系单体；苯乙烯、α-甲基苯乙烯等苯乙烯系单体；乙烯基甲基醚、乙烯基乙基醚等乙烯基醚系单体；丙烯腈、甲基丙烯腈等氰基丙烯酸酯系单体；(甲基)丙烯酸缩水甘油酯等含环氧基丙烯酸系单体；乙烯、丙烯、异戊二烯、丁二烯、异丁烯等烯烃或二烯系单体；(甲基)丙烯酸氨乙酯、(甲基)丙烯酸N，N-二甲基氨乙酯、(甲基)丙烯酸叔丁基氨乙酯等含(取代或未取代)氨基单体；(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯等(甲基)丙烯酸烷氧基烷基酯系单体；N-乙烯基吡咯烷酮、N-甲基乙烯基吡咯烷酮、N-乙烯基吡啶、N-乙烯基哌啶酮、N-乙烯基嘧啶、N-乙烯基哌嗪、N-乙烯基吡嗪、N-乙烯基吡咯、N-乙烯基咪唑、N-乙烯基噁唑、N-乙烯基吗啉、N-乙烯基己内酰胺等具有含氮原子环的单体；N-乙烯基羧酸酰胺类；苯乙烯磺酸、烯丙基磺酸、(甲基)丙烯酰胺丙磺酸、磺丙基(甲基)丙烯酸酯等含磺酸基单体；2-羟乙基丙烯酰基磷酸酯等含磷酸基单体；N-环己基马来酰亚胺、N-异丙基马来酰亚胺、N-月桂基马来酰亚胺、N-苯基马来酰亚胺等马来酰亚胺系单体；N-甲基衣康酰亚胺、N-乙基衣康酰亚胺、N-丁基衣康酰亚胺、N-辛基衣康酰亚胺、N-2-乙基己基衣康酰亚胺、N-环己基衣康酰亚胺、N-月桂基衣康酰亚胺等衣康酰亚胺系单体；N-(甲基)丙烯酰氧基亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-6-氧基六亚甲基琥珀酰亚胺、N-(甲基)丙烯酰基-8-氧基八亚甲基琥珀酰亚胺等琥珀酰亚胺系单体；(甲基)丙烯酸聚乙二醇酯、(甲基)丙烯酸聚丙二醇酯等二醇系丙烯酸酯单体；(甲基)丙烯酸四氢糠基等具有含氧原子杂环的单体；氟系(甲基)丙烯酸酯等含氟原子的丙烯酸酯系单体；硅酮系(甲基)丙烯酸酯等含硅原子的丙烯酸酯系单体；己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧丙烯酸酯、聚酯丙烯酸酯、氨基甲酸酯丙烯酸酯、二乙烯基苯、丁基二(甲基)丙烯酸酯、己基二(甲基)丙烯酸酯等多官能单体等。
上述丙烯酸聚合物A可以通过将单一单体或2种以上的单体混合物供于聚合来得到。聚合也可以以溶液聚合(例如自由基聚合、阴离子聚合、阳离子聚合等)、乳化聚合、本体聚合、悬浮聚合、光聚合(例如紫外线(UV)聚合等)等任意方式来进行。
丙烯酸聚合物A的重均分子量没有特别的限制，但优选为35万～100万，进一步优选为45万～80万左右。
此外，为了调节粘合力，也可以在热膨胀性粘合剂中适当使用外部交联剂。作为外部交联方法的具体手段，可举出添加聚异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺系交联剂等所谓交联剂使其反应的方法。在使用外部交联剂的情况下，基于与所要交联的基础聚合物的平衡，其使用量还根据作为粘合剂的使用用途而适当确定。外部交联剂的使用量通常相对于上述基础聚合物100重量份为20重量份以下(优选0.1重量份～10重量份)。
如上所述，热膨胀性粘合剂层3a含有用于赋予热膨胀性的发泡剂。因此，在包含磨削后的半导体芯片33的磨削体36形成于临时固定材料3的热膨胀性粘合剂层3a上的状态下(参照图4D)，在任意时刻对临时固定材料3的至少一部分进行加热，使该加热后的热膨胀性粘合剂层3a的部分中含有的发泡剂发泡和/或膨胀，由此热膨胀性粘合剂层3a至少部分性膨胀，利用该热膨胀性粘合剂层3a的至少部分性的膨胀，使与该膨胀的部分对应的粘合面(与磨削体36的界面)变形为凹凸状，该热膨胀性粘合剂层3a与磨削体36的粘接面积减少，由此，两者间的粘接力减少，可以使磨削体36从临时固定材料3剥离。
(发泡剂)
作为热膨胀性粘合剂层3a中使用的发泡剂，没有特别的限制，可以从公知的发泡剂中进行适当选择。发泡剂可以单独使用或组合使用2种以上。作为发泡剂，可以适宜使用热膨胀性微小球。
(热膨胀性微小球)
作为热膨胀性微小球，没有特别的限制，可以从公知的热膨胀性微小球(各种无机系热膨胀性微小球、有机系热膨胀性微小球等)中进行适当选择。作为热膨胀性微小球，基于容易混合操作的观点等，可以适宜使用微囊化的发泡剂。作为这样的热膨胀性微小球，可举出例如将异丁烷、丙烷、戊烷等通过加热容易气化而膨胀的物质内包于具有弹性的壳内的微小球等。上述壳由热熔融性物质、因热膨胀而破坏的物质形成的情况居多。作为形成上述壳的物质，可举出例如偏氯乙烯-丙烯腈共聚物、聚乙烯醇、聚乙烯基丁缩醛、聚甲基丙烯酸甲酯、聚丙烯腈、聚偏氯乙烯、聚砜等。
热膨胀性微小球可以利用惯用的方法例如凝聚法、界面聚合法等来制造。另外，作为热膨胀性微小球，可以使用例如松本油脂制药株式会社制造的商品名“MatsumotoMicrosphere”的系列(例如商品名“Matsumoto Microsphere F30”、商品名“MatsumotoMicrosphere F301D”、商品名“Matsumoto Microsphere F50D”、商品名“MatsumotoMicrosphere F501D”、商品名“Matsumoto Microsphere F80SD”、商品名“MatsumotoMicrosphere F80VSD”等)；以及EXPANCEL公司制造的商品名“051DU”、商品名“053DU”、商品名“551DU”、商品名“551-20DU”、商品名“551-80DU”等市售品。
另外，在使用热膨胀性微小球作为发泡剂的情况下，作为该热膨胀性微小球的粒径(平均粒径)，可以根据热膨胀性粘合剂层的厚度等进行适当选择。作为热膨胀性微小球的平均粒径，可以从例如100μm以下(优选80μm以下、进一步优选1μm～50μm、特别优选1μm～30μm)的范围进行选择。另外，热膨胀性微小球的粒径的调节可以在热膨胀性微小球的生成过程中进行，也可以在生成后利用分级等手段来进行。作为热膨胀性微小球，优选使粒径一致。
(其它发泡剂)
本实施方式中，作为发泡剂，还可以使用热膨胀性微小球以外的发泡剂。作为这样的发泡剂，可以适当选择使用各种无机系发泡剂、有机系发泡剂等各种发泡剂。作为无机系发泡剂的代表例，可举出例如碳酸铵、碳酸氢铵、碳酸氢钠、亚硝酸铵、氢氧化硼钠、各种叠氮化物类等。
此外，作为有机系发泡剂的代表例，可举出例如水；三氯一氟甲烷、二氯一氟甲烷等氟氯化烷烃系化合物；偶氮二异丁腈、偶氮二羧酰胺、偶氮二羧酸钡等偶氮系化合物；对甲苯磺酰肼、二苯基砜-3，3′-二磺酰肼、4，4′-羟基双(苯磺酰肼)、烯丙基双(磺酰肼)等酰肼系化合物；p-芪磺酰基氨基脲、4，4′-羟基双(苯磺酰基氨基脲)等氨基脲系化合物；5-吗啉基-1，2，3，4-噻***等***系化合物；N，N′-二亚硝基五亚甲基四胺、N，N′-二甲基-N，N′-二亚硝基对苯二甲酰胺等N-亚硝基系化合物等。
本实施方式中，由于利用加热处理而使热膨胀性粘合剂层的粘接力有效且稳定地降低，因此优选具有体积膨胀率达到5倍以上、尤其7倍以上、特别是10倍以上也不破裂的适度强度的发泡剂。
发泡剂(热膨胀性微小球等)的配合量可以根据热膨胀性粘合剂层的膨胀倍率、粘接力的降低性等进行适当设定，但通常相对于形成热膨胀性粘合剂层的基础聚合物100重量份为例如1重量份～150重量份(优选10重量份～130重量份、进一步优选25重量份～100重量份)。
本实施方式中，作为发泡剂，可以适宜使用发泡开始温度(热膨胀开始温度)(T0)在80℃～210℃的范围的发泡剂，优选为具有90℃～200℃(更优选95℃～200℃、特别优选100℃～170℃)的发泡开始温度的发泡剂。在发泡剂的发泡开始温度低于80℃时，有时会因密封体或磨削体的制造时和使用时的热而使发泡剂发泡，处理性和生产率降低。另一方面，在发泡剂的发泡开始温度超过210℃的情况下，临时固定材料的支撑体和密封树脂需要很高的耐热性，在处理性、生产率和成本方面不优选。另外，发泡剂的发泡开始温度(T0)相当于热膨胀性粘合剂层的发泡开始温度(T0)。
另外，作为使发泡剂发泡的方法(即，使热膨胀性粘合剂层热膨胀的方法)，可以从公知的加热发泡方法中适当选择采用。
本实施方式中，从加热处理前的适度的粘接力和加热处理后的粘接力的降低性的平衡的方面出发，热膨胀性粘合剂层在不含有发泡剂的形态下的弹性模量优选在23℃～150℃为5×104Pa～1×106Pa，进一步优选为5×104Pa～8×105Pa，特别优选为5×104Pa～5×105Pa。当热膨胀性粘合剂层的不含有发泡剂的形态下的弹性模量(温度：23℃～150℃)低于5×104Pa时，有时热膨胀性变差，剥离性降低。此外，在热膨胀性粘合剂层的不含有发泡剂的形态下的弹性模量(温度：23℃～150℃)大于1×106Pa的情况下，有时初期粘接性变差。
另外，不含有发泡剂的形态的热膨胀性粘合剂层相当于利用粘合剂(不含发泡剂)形成的粘合剂层。因此，热膨胀性粘合剂层的不含有发泡剂的形态下的弹性模量可以使用粘合剂(不含发泡剂)来进行测定。另外，热膨胀性粘合剂层可以利用包含能够形成在23℃～150℃的弹性模量为5×104Pa～1×106Pa的粘合剂层的粘合剂和发泡剂的热膨胀性粘合剂来形成。
热膨胀性粘合剂层的不含有发泡剂的形态下的弹性模量设为如下的值，即，制作未添加发泡剂的形态的热膨胀性粘合剂层(即，由不含有发泡剂的粘合剂形成的粘合剂层)(样品)，使用RHEOMETRIC公司制造的动态粘弹性测定装置“ARES”，使用样品厚度约为1.5mm且φ7.9mm平行板的夹具，以剪切模式在频率：1Hz、升温速度：5℃/分钟、形变：0.1％(23℃)、0.3％(150℃)下进行测定，将23℃及150℃下得到的剪切储藏弹性模量G′的值设为该弹性模量。
热膨胀性粘合剂层的弹性模量可以通过调节粘合剂的基础聚合物的种类、交联剂、添加剂等来进行控制。
热膨胀性粘合剂层的厚度没有特别的限制，可以根据粘接力的降低性等进行适当选择，例如为5μm～300μm(优选20μm～150μm)左右。但是，在使用热膨胀性微小球作为发泡剂的情况下，热膨胀性粘合剂层的厚度优选比所含的热膨胀性微小球的最大粒径厚。在热膨胀性粘合剂层的厚度过薄时，因热膨胀性微小球的凹凸而使表面平滑性受损，加热前(未发泡状态)的粘接性降低。此外，因加热处理所致的热膨胀性粘合剂层的变形度小，使粘接力难以顺利地降低。另一方面，在热膨胀性粘合剂层的厚度过厚时，在基于加热处理的膨胀或发泡后，在热膨胀性粘合剂层容易发生凝聚破坏，有时在磨削体36产生残胶。
另外，热膨胀性粘合剂层为单层、多层均可。
本实施方式中，在热膨胀性粘合剂层中可以包含各种添加剂(例如着色剂、增稠剂、增量剂、填充剂、增粘剂、增塑剂、抗老化剂、抗氧化剂、表面活性剂、交联剂等)。
(支撑体)
支撑体3b为构成临时固定材料3的强度母体的薄板状部件。作为支撑体3b的材料，只要考虑处理性、耐热性等进行适当选择即可，可以使用例如SUS等金属材料、聚酰亚胺、聚酰胺酰亚胺、聚醚醚酮、聚醚砜等塑料材料等。其中，从耐热性、强度、可再利用性等的观点出发，优选SUS板。
支撑体3b的厚度可以考虑目标强度、处理性进行适当选择，优选为100～5000μm，更优选为300～2000μm。
(临时固定材料的形成方法)
临时固定材料3可以通过在支撑体3b上形成热膨胀性粘合剂层3a而得到。热膨胀性粘合剂层可以利用例如将粘合剂(压敏胶粘剂)、发泡剂(热膨胀性微小球等)和根据需要的溶剂、其它添加剂等混合而形成为片状的层的惯用的方法来形成。具体而言，可以通过例如以下方法来形成热膨胀性粘合剂层，即将包含粘合剂、发泡剂(热膨胀性微小球等)及根据需要的溶剂、其它添加剂的混合物涂布于支撑体3b上的方法；在适当的隔离件(剥离纸等)上涂布上述混合物而形成热膨胀性粘合剂层，并将其转印(转移附着)于支撑体3b上的方法等。
(热膨胀性粘合剂层的热膨胀方法)
本实施方式中，热膨胀性粘合剂层可以通过加热来使其热膨胀。作为加热处理方法，可以利用例如热板、热风干燥机、近红外线灯、空气干燥机等适当的加热手段来进行。加热处理时的加热温度只要在热膨胀性粘合剂层中的发泡剂(热膨胀性微小球等)的发泡开始温度(热膨胀开始温度)以上即可，但加热处理的条件可以根据因发泡剂(热膨胀性微小球等)的种类等所致的粘接面积的减少性、包含支撑体、半导体芯片的磨削体等的耐热性、加热方法(热容量、加热手段等)等进行适当设定。作为通常的加热处理条件，为在温度100℃～250℃下1秒钟～90秒钟(热板等)或者5分钟～15分钟(热风干燥机等)。另外，加热处理可以根据使用目的而在适当的阶段进行。此外，作为加热处理时的热源，有时还可以使用红外线灯、加热水。
(中间层)
本实施方式中，在热膨胀性粘合剂层3a与支撑体3b之间可以设置以密合力的提高、加热后的剥离性的提高等为目的的中间层(未图示)。其中，优选设置橡胶状有机弹性中间层作为中间层。由此，通过设置橡胶状有机弹性中间层，从而在将半导体芯片33粘接于临时固定材料3时(参照图4A)，可以使热膨胀性粘合剂层3a的表面良好地追随半导体芯片33的表面形状而增大粘接面积，并且在从临时固定材料3加热剥离磨削加工后的磨削体36时，可以高度(高精度)地控制热膨胀性粘合剂层3a的加热膨胀而使热膨胀性粘合剂层3a优先且均匀地向厚度方向膨胀。
另外，橡胶状有机弹性中间层可以夹杂于支撑体3b的单面或两面。
橡胶状有机弹性中间层优选利用例如根据ASTM D-2240的D型肖氏D型硬度为50以下、尤其为40以下的天然橡胶、合成橡胶或具有橡胶弹性的合成树脂来形成。另外，即使是像聚氯乙烯等那样本质上为硬质系聚合物，也能通过与增塑剂、柔软剂等配合剂的组合来体现橡胶弹性。这样的组合物也能够作为上述橡胶状有机弹性中间层的构成材料来使用。
橡胶状有机弹性中间层可以通过例如以下的形成方法来形成，即将包含上述天然橡胶、合成橡胶或具有橡胶弹性的合成树脂等橡胶状有机弹性层形成材料的涂布液涂布于基材上的方式(涂布法)；将由上述橡胶状有机弹性层形成材料形成的膜、或者预先在1层以上的热膨胀性粘合剂层上形成有由上述橡胶状有机弹性层形成材料形成的层的层叠膜与基材粘接的方式(干式层压法)；将包含基材的构成材料的树脂组合物与包含上述橡胶状有机弹性层形成材料的树脂组合物共挤出的方式(共挤出法)等。
另外，橡胶状有机弹性中间层可以由以天然橡胶、合成橡胶或具有橡胶弹性的合成树脂为主成分的粘合性物质形成，此外，也可以由以上述成分为主体的发泡膜等形成。发泡可以利用惯用的方法来进行，例如利用机械搅拌的方法、利用反应生成气体的方法、使用发泡剂的方法、去除可溶性物质的方法、利用喷雾器的方法、形成复合泡沫塑料(syntacticfoam)的方法、烧结法等。
橡胶状有机弹性中间层等中间层的厚度为例如5μm～300μm，优选为20μm～150μm左右。另外，在中间层为例如橡胶状有机弹性中间层的情况下，如果橡胶状有机弹性中间层的厚度过薄，则无法形成加热发泡后的3维结构变化，有时使剥离性恶化。
橡胶状有机弹性中间层等的中间层可以为单层，也可以由2层以上的层构成。
另外，在中间层中可以在不损害临时固定材料的作用效果的范围含有各种添加剂(例如着色剂、增稠剂、增量剂、填充剂、增粘剂、增塑剂、抗老化剂、抗氧化剂、表面活性剂、交联剂等)。
(半导体芯片的配置工序)
半导体芯片配置工序中，在上述临时固定材料3上配置多个半导体芯片33(参照图4A)。半导体芯片33的配置可以使用倒装片焊接机、芯片焊接机等公知的装置。
半导体芯片33的配置的设计图(layout)、配置数可以根据临时固定材料3的形状和尺寸、目标封装体的生产数等进行适当设定，例如可以排列并配置成多行且多列的矩阵状。
(密封工序)
密封工序中，按照覆盖多个半导体芯片33的方式将密封树脂片31层叠于临时固定材料3上，进行树脂密封(参照图4B)。密封树脂片31向临时固定材料3上层叠的层叠方法，可以采用与第1实施方式同样的条件。
(密封体形成工序)
密封体形成工序中，对上述密封树脂片31实施固化处理而形成密封体35(参照图4B)。密封树脂片31的热固化处理的条件，可以采用与第1实施方式同样的条件。
(磨削工序)
磨削工序中，按照上述密封体35的磨削后的密封树脂片的磨削面的平均表面粗糙度Ra达到1μm以下的方式对上述密封体35的表面进行磨削，形成磨削体36(参照图4C)。在磨削时，如图4C所示那样按照露出半导体芯片33的方式进行磨削。磨削只要使用公知的磨削装置进行即可。本实施方式中，由于使用规定的密封树脂片，因此可以有效地达成磨削后的密封树脂片31的平均表面粗糙度Ra为1μm以下的磨削面。
(热膨胀性粘合剂层的剥离工序)
热膨胀性粘合剂层的剥离工序中，对临时固定材料3进行加热而使热膨胀性粘合剂层3a发生热膨胀，由此在热膨胀性粘合剂层3a与磨削体36之间进行剥离(参照图4D)。热膨胀性粘合剂层3a受热而发生热膨胀，使其粘合力降低，由此可以容易地进行热膨胀性粘合剂层3a与磨削体36的界面处的剥离。作为热膨胀的条件，可以适宜采用上述的“热膨胀性粘合剂层的热膨胀方法”一栏的条件。
本工序中，在半导体芯片33露出的状态下，在再布线形成工序之前可以利用等离子处理等对磨削体36的表面进行清洗。
(再布线形成工序)
本实施方式中优选进一步包含再布线形成工序。再布线形成工序中，在上述放射线固化型粘合剂层3a剥离后将与上述露出的半导体芯片33连接的再布线39形成于磨削体36上(参照图4E)。
作为再布线的形成方法，可以为例如以下方法，即，利用真空成膜法等公知的方法在露出的半导体芯片33上形成金属籽晶层，并利用半加成法(semi-additive process)等公知的方法形成再布线39。
之后，可以在再布线39及磨削体36上形成聚酰亚胺、PBO等绝缘层。
(凸块形成工序)
接着，可以进行在所形成的再布线39上形成凸块37的撞击加工(参照图4F)。撞击加工可以用焊球、焊镀等公知的方法来进行。凸块37的材质可以适宜使用与第1实施方式同样的材质。
(切割工序)
最后，进行包含半导体芯片33、密封树脂片31及再布线39等要素的层叠体的切割(参照图4G)。由此可以得到向芯片区域外侧引出布线的电子部件组件38。切割方法可以采用与第1实施方式同样的方法。
实施例
以下，举例详细说明本发明的优选实施例。其中，只要无特别限定性的记载，本实施例中记载的材料、配合量等并不用来将本发明的范围仅限定为这些条件。此外，“份”是指重量份。
[实施例1]
(密封树脂片的制作)
将以下的成分用混合器混合，利用双螺杆混炼机在120℃熔融混炼2分钟，接着，从T模挤出，由此制作厚度500μm的密封树脂片A。
[实施例2]
(密封树脂片的制作)
将以下的成分用混合器混合，利用双螺杆混炼机在120℃熔融混炼2分钟，接着，从T模挤出，由此制作厚度500μm的密封树脂片B。
[比较例1]
(密封树脂片的制作)
将以下的成分溶解或分散于甲乙酮中，制作固体成分为40重量％的清漆。
另外，上述(＊)的丙烯酸共聚物为由BA(丙烯酸丁酯)∶AN(丙烯腈)∶GMA(甲基丙烯酸缩水甘油酯)＝85∶8∶7重量％形成的共聚物，重均分子量为80万。上述丙烯酸共聚物按照以下方式来合成。以85∶8∶7的投料重量比率投入丙烯酸丁酯、丙烯腈、甲基丙烯酸缩水甘油酯，使用2，2’-偶氮双异丁腈作为聚合引发剂，在甲乙酮中在氮气流下进行在70℃5小时的自由基聚合和在80℃1小时的自由基聚合，由此得到目标丙烯酸共聚物。
在实施了脱模处理的PET膜上涂布上述清漆以使溶剂干燥后的涂膜厚度达到50μm，接着，在120℃、3分钟的干燥条件下干燥上述涂膜，得到厚度为50μm的树脂片。采用层压将所得的树脂片层叠至厚度500μm，制作密封树脂片C。
(密封树脂片的拉伸储藏弹性模量及玻璃化转变温度(Tg)的测定)
拉伸储藏弹性模量的测定使用固体粘弹性测定装置(Rheometric Scientific公司制造：型号RSA-III)来进行。具体而言，将各密封树脂片在180℃加热1小时，使其热固化，从该固化物得到样品尺寸为长400mm×宽10mm×厚200μm的测定试样，然后将测定试样安装于膜拉伸测定用夹具，在频率1Hz、升温速度10℃/min的条件下测定在-50～300℃的温度区域下的拉伸储藏弹性模量及损耗弹性模量，读取25℃及100℃下的拉伸储藏弹性模量(E’)，由此得到拉伸储藏弹性模量。此外，通过算出该测定中的tanδ(G”(损耗弹性模量)/G’(储藏弹性模量))的值，得到玻璃化转变温度(Tg)。
(密封树脂片的肖氏硬度D的测定)
将各密封树脂片在180℃加热1小时使其热固化后，根据JIS K7215，使用硬度计(Mitutoyo Corporation制造、塑料用硬度计)，读取100℃下的测定值，由此得到密封树脂片的肖氏硬度D。
(半导体封装体的制作)
利用下述焊接条件制作将以下样式的半导体芯片安装于BT基板的半导体芯片安装基板。
<半导体芯片>
半导体芯片尺寸：7.3mm□(厚度400μm)
凸块材质：Cu30μm、Sn-Ag15μm厚度
凸块数：544凸块
凸块螺距：50μm
芯片数：16个(4个×4个)
<焊接条件>
装置：松下电工(株)制造
焊接条件：150℃、49N、10sec
在以下所示的加热加压条件下利用真空压制在得到的半导体芯片安装基板上分别贴附到密封树脂片A～C。
<贴附条件>
温度：90℃
加压力：0.5MPa
真空度：2000Pa
压制时间：3分钟
在敞开于大气压后，在热风干燥机中、180℃、1小时的条件下使密封树脂片热固化，得到密封体。接着，利用使用切削装置((株)DISCO制造、Surface Planer“DFS8910”)的磨削，在磨削刀具的圆周速度1000m/min、进给螺距100μm、切削深度10μm的条件下使密封体薄化至半导体芯片的总厚度150μm，由此制作半导体封装体。
(磨削面的外观评价)
利用光学显微镜(200倍)观察树脂有无附着(树脂拖滞)于半导体芯片的表面，将在所有的半导体芯片表面均未附着树脂的情况评价为“○”，将只要在1个半导体芯片的表面附着树脂的情况评价为“×”。
(磨削面的平均表面粗糙度Ra的测定)
根据JIS B0601，使用Veeco公司制造的表面形状测定装置(Dektak8M)，对磨削后所得的半导体封装体中密封树脂片部分的表面粗糙度(Ra)进行了测定。测定条件设为室温、测定速度5μm/s。各种测定结果及评价结果如表1所示。
【表1】
实施例1 实施例2 比较例1
无机填充剂的量(重量％) 86 88 60
磨削后的表面粗糙度Ra(μm) 0.08 0.2 1.3
在25℃的拉伸储藏弹性模量(GPa) 6 3 0.6
在100℃的拉伸储藏弹性模量(GPa) 3.2 1.1 0.1
在25℃的肖氏D硬度 93 88 71
在100℃的肖氏D硬度 85 77 40
玻璃化转变温度(℃) 128 117 90
磨削面外观(树脂拖滞) 无 无 有
判定 ○ ○ ×
由表1可知，在实施例1及2中，即使在密封树脂片的热固化后进行磨削时，也未确认到树脂附着于所露出的半导体芯片表面(拖滞)，可以制作表面清洁的半导体封装体。此外，由于磨削后的平均表面粗糙度Ra为1μm以下，因此半导体封装体的表面的平滑性也优异。另一方面，比较例1的半导体封装体中确认到树脂附着于磨削后的半导体芯片表面，平均表面粗糙度Ra也超过1μm，因此得出半导体封装体的表面的清洁性及平滑性均低劣的结果。
符号说明
11、21、31 密封树脂片
11a 支撑体
13、33 半导体芯片
15、25、35 密封体
16、26、36 磨削体
18、28、38 电子组件
29 半导体晶片

Claims (10)

1.一种密封树脂片，形成所述密封树脂片的树脂组合物包含环氧树脂、酚醛树脂、固化促进剂、无机填充剂和阻燃剂，并且固化促进剂为咪唑类化合物，
所述密封树脂片在180℃热固化处理1小时后在磨削刀具的圆周速度1000m/min、进给螺距100μm、切削深度10μm的条件下磨削时磨削面的平均表面粗糙度Ra为1μm以下，
经所述热固化处理后的该密封树脂片在100℃的肖氏硬度D为70以上。
2.根据权利要求1所述的密封树脂片，经所述热固化处理后的该密封树脂片在25℃的肖氏硬度D为70以上。
3.根据权利要求1所述的密封树脂片，经所述热固化处理后的该密封树脂片在25℃的拉伸储藏弹性模量为1GPa以上。
4.根据权利要求1所述的密封树脂片，经所述热固化处理后的该密封树脂片在100℃的拉伸储藏弹性模量为0.5GPa以上。
5.根据权利要求1所述的密封树脂片，经所述热固化处理后的该密封树脂片的玻璃化转变温度为100℃以上。
6.一种电子部件封装体的制造方法，其包括：
密封工序，将电子部件用权利要求1～5中任一项所述的密封树脂片进行密封；
密封体形成工序，使所述密封树脂片热固化而形成密封体；以及
磨削工序，对所述密封体的表面进行磨削以使所述密封体的磨削后的密封树脂片的磨削面的平均表面粗糙度Ra为1μm以下，形成磨削体。
7.根据权利要求6所述的电子部件封装体的制造方法，其还包括对所述磨削体进行切割而形成电子组件的切割工序。
8.根据权利要求6所述的电子部件封装体的制造方法，其中，所述电子部件为半导体芯片。
9.根据权利要求6所述的电子部件封装体的制造方法，其中，所述电子部件为半导体晶片。
10.一种电子部件封装体，其利用权利要求6所述的电子部件封装体的制造方法而获得。
CN201310265539.5A 2012-07-05 2013-06-28 密封树脂片、电子部件封装体的制造方法及电子部件封装体 Expired - Fee Related CN103525322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012151557A JP5961055B2 (ja) 2012-07-05 2012-07-05 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
JP2012-151557 2012-07-05

Publications (2)

Publication Number Publication Date
CN103525322A CN103525322A (zh) 2014-01-22
CN103525322B true CN103525322B (zh) 2017-10-24

Family

ID=49877916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310265539.5A Expired - Fee Related CN103525322B (zh) 2012-07-05 2013-06-28 密封树脂片、电子部件封装体的制造方法及电子部件封装体

Country Status (5)

Country Link
US (1) US8912669B2 (zh)
JP (1) JP5961055B2 (zh)
KR (1) KR20140005775A (zh)
CN (1) CN103525322B (zh)
TW (1) TWI605082B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5989434B2 (ja) * 2012-07-18 2016-09-07 日東電工株式会社 表面保護シート
JP5989432B2 (ja) * 2012-07-18 2016-09-07 日東電工株式会社 塗膜保護シート
JP5989433B2 (ja) * 2012-07-18 2016-09-07 日東電工株式会社 表面保護シート
AU2013329253B2 (en) 2012-10-09 2017-02-23 Avery Dennison Corporation Adhesives and related methods
JP2015053469A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP2015053468A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP2015082606A (ja) * 2013-10-23 2015-04-27 日東電工株式会社 半導体パッケージの製造方法
JP2015103572A (ja) * 2013-11-21 2015-06-04 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6378501B2 (ja) * 2014-03-05 2018-08-22 日東電工株式会社 粘着シート
KR101598688B1 (ko) * 2014-03-25 2016-02-29 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
WO2016080164A1 (ja) * 2014-11-17 2016-05-26 日東電工株式会社 封止用シート、及び、半導体装置
JP2016103625A (ja) * 2014-11-17 2016-06-02 日東電工株式会社 封止用シート、及び、半導体装置
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
BR112017016860A2 (pt) 2015-02-05 2018-03-27 Avery Dennison Corp conjuntos de etiquetas para ambientes adversos
JP6490453B2 (ja) * 2015-03-04 2019-03-27 ローム株式会社 半導体装置の製造方法および半導体装置
CA2979194A1 (en) 2015-03-13 2016-09-22 3M Innovative Properties Company Composition suitable for protection comprising copolymer and hydrophilic silane
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
KR101901696B1 (ko) * 2015-04-10 2018-09-28 삼성전기 주식회사 체적 음향 공진기 및 이를 포함하는 필터
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
JP6282626B2 (ja) * 2015-11-04 2018-02-21 日東電工株式会社 中空型電子デバイス封止用シート、及び、中空型電子デバイスパッケージの製造方法
KR102587310B1 (ko) * 2015-11-04 2023-10-10 린텍 가부시키가이샤 경화성 수지 필름 및 제1 보호막 형성용 시트
US10526511B2 (en) 2016-12-22 2020-01-07 Avery Dennison Corporation Convertible pressure sensitive adhesives comprising urethane (meth)acrylate oligomers
US10522476B2 (en) * 2017-07-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, integrated fan-out package and method of fabricating the same
CN110998777B (zh) * 2017-08-30 2022-09-20 三菱电机株式会社 功率转换装置
CN110997765A (zh) * 2017-11-17 2020-04-10 琳得科株式会社 树脂片
EP3502171A1 (de) * 2017-12-21 2019-06-26 Covestro Deutschland AG Mehrschichtverbundwerkstoff enthaltend spezielle polycarbonat-zusammensetzungen als matrixmaterial
JP7038575B2 (ja) * 2018-03-08 2022-03-18 日東電工株式会社 封止用シート
JP2018139326A (ja) * 2018-05-31 2018-09-06 日東電工株式会社 電子デバイス装置の製造方法
CN111668117B (zh) * 2019-03-08 2023-04-25 矽磐微电子(重庆)有限公司 一种半导体模块的封装方法及其封装过程中的两种结构
JP2021190462A (ja) 2020-05-26 2021-12-13 株式会社ディスコ パッケージ基板の製造方法
JP7473408B2 (ja) 2020-06-17 2024-04-23 日東電工株式会社 封止用樹脂シート
CN112701096A (zh) * 2020-12-22 2021-04-23 杰群电子科技（东莞）有限公司 一种半导体模组封装工艺及半导体模组
WO2023145610A1 (ja) * 2022-01-28 2023-08-03 リンテック株式会社 硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370870A (zh) * 2006-01-23 2009-02-18 日立化成工业株式会社 封固用环氧树脂成形材料以及电子零件装置
CN102786811A (zh) * 2011-05-20 2012-11-21 日东电工株式会社 树脂混炼物和片材

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842226B2 (ja) * 1994-06-13 1998-12-24 信越化学工業株式会社 半導体装置
JP3999840B2 (ja) * 1997-04-16 2007-10-31 日東電工株式会社 封止用樹脂シート
JP4265679B2 (ja) * 1997-07-23 2009-05-20 住友ベークライト株式会社 半導体装置の製造方法
JP3485513B2 (ja) * 2000-01-19 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN1217972C (zh) * 2000-04-06 2005-09-07 日东电工株式会社 半导体封装用环氧树脂组合物及使用这种组合物的半导体装置
JP3666576B2 (ja) 2000-07-12 2005-06-29 松下電器産業株式会社 多層モジュールおよびその製造方法
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP3862001B2 (ja) * 2002-03-18 2006-12-27 信越化学工業株式会社 ウエハーモールド用液状エポキシ樹脂組成物及びこれを用いた半導体装置
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
JP4225162B2 (ja) * 2003-08-18 2009-02-18 日立化成工業株式会社 封止用フィルム
JP5470692B2 (ja) * 2006-10-02 2014-04-16 日立化成株式会社 封止用エポキシ樹脂成形材料及び電子部品装置
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
JP2009097014A (ja) * 2007-09-27 2009-05-07 Hitachi Chem Co Ltd 封止用液状樹脂組成物、電子部品装置及びウエハーレベルチップサイズパッケージ
EP2387067A1 (en) * 2009-01-09 2011-11-16 Nagase ChemteX Corporation Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
JP2011216774A (ja) * 2010-04-01 2011-10-27 Sumitomo Bakelite Co Ltd 半導体用接着フィルム及び半導体装置
JP2011243596A (ja) * 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
JP2012001592A (ja) * 2010-06-15 2012-01-05 Nitto Denko Corp モジュール封止用エポキシ樹脂組成物の製造方法
JP5272199B2 (ja) * 2010-11-10 2013-08-28 日立化成株式会社 半導体装置の製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370870A (zh) * 2006-01-23 2009-02-18 日立化成工业株式会社 封固用环氧树脂成形材料以及电子零件装置
CN102786811A (zh) * 2011-05-20 2012-11-21 日东电工株式会社 树脂混炼物和片材

Also Published As

Publication number Publication date
US20140008821A1 (en) 2014-01-09
JP2014015490A (ja) 2014-01-30
KR20140005775A (ko) 2014-01-15
CN103525322A (zh) 2014-01-22
TWI605082B (zh) 2017-11-11
TW201406845A (zh) 2014-02-16
US8912669B2 (en) 2014-12-16
JP5961055B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
CN103525322B (zh) 密封树脂片、电子部件封装体的制造方法及电子部件封装体
CN104160491B (zh) 芯片用树脂膜形成用片材
JP5943898B2 (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
CN107892882A (zh) 切割带一体型粘接片
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
TWI619180B (zh) 半導體裝置之製造方法及密封用片材
CN109309039A (zh) 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN107960133A (zh) 半导体加工用带
CN106167683A (zh) 胶粘薄膜、切割胶带一体型胶粘薄膜、多层薄膜、半导体装置的制造方法及半导体装置
CN109041575A (zh) 电子器件封装用带
KR20160045061A (ko) 봉지용 시트 및 반도체 장치의 제조 방법
KR20160041966A (ko) 반도체 패키지의 제조 방법
KR102296363B1 (ko) 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
WO2016031521A1 (ja) 封止用シート、セパレータ付き封止用シート、半導体装置、及び、半導体装置の製造方法
KR20200098582A (ko) 실장 구조체의 제조방법 및 이것에 이용되는 시트
CN106167687A (zh) 粘接片、切割带一体型粘接片、薄膜、半导体装置的制造方法及半导体装置
WO2015019816A1 (ja) 半導体パッケージの製造方法
KR20160102171A (ko) 전자 부품 장치의 제조 방법, 및, 전자 부품 봉지용 시트
KR20190015117A (ko) 반도체 장치의 제조 방법, 및 접착 적층체
WO2015076088A1 (ja) 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
CN107614641A (zh) 半导体加工用带
KR20170084016A (ko) 밀봉용 시트 및 반도체 장치
JP6041933B2 (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
KR102522785B1 (ko) 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트
WO2016031579A1 (ja) 半導体装置の製造方法及び封止用シート

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024

Termination date: 20210628

CF01 Termination of patent right due to non-payment of annual fee