CN111668117B - 一种半导体模块的封装方法及其封装过程中的两种结构 - Google Patents
一种半导体模块的封装方法及其封装过程中的两种结构 Download PDFInfo
- Publication number
- CN111668117B CN111668117B CN201910177331.5A CN201910177331A CN111668117B CN 111668117 B CN111668117 B CN 111668117B CN 201910177331 A CN201910177331 A CN 201910177331A CN 111668117 B CN111668117 B CN 111668117B
- Authority
- CN
- China
- Prior art keywords
- semiconductor module
- layer
- encapsulation layer
- packaging
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 241
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 44
- 238000012858 packaging process Methods 0.000 title claims abstract description 34
- 238000005538 encapsulation Methods 0.000 claims abstract description 134
- 239000010410 layer Substances 0.000 claims description 214
- 230000008569 process Effects 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 27
- 238000007731 hot pressing Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000000227 grinding Methods 0.000 claims description 17
- 239000012790 adhesive layer Substances 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000000465 moulding Methods 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 14
- 239000007787 solid Substances 0.000 claims description 12
- 239000007788 liquid Substances 0.000 claims description 8
- 239000000696 magnetic material Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 238000003466 welding Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 239000000565 sealant Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 18
- 238000007789 sealing Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请揭露了一种半导体模块的封装方法及其封装过程中的两种结构。该封装装方法包括提供至少一待封装的半导体模块，该半导体模块具有一有效面和一无效面；提供一载板，将半导体模块以有效面朝向载板贴装于该载板上；在该半导体模块的无效面以及露出的载板表面形成第一预设厚度的包封层；去除第二预设厚度的包封层，形成目标厚度的包封层。该申请另一方面提供了对应于以上封装方法的封装过程中的两种结构实施例。该方案通过预先形成较厚的包封层，而后再去除预设厚度的包封层而形成目标厚度的包封层，来解决一步制作目标厚度包封层时，包封层顶部缺陷较多带来的封装质量问题。
Description
技术领域
本申请涉及半导体封装领域，尤其涉及半导体扇出板级封装工艺流程和结构。
背景技术
半导体制造的一个目标是生产更小的半导体器件。更小的半导体器件通常消耗更少的功率，具有更高的性能，并且可以被更高效地生产。另外，更小的半导体器件具有更小的占位面积，这为实现更小的终端产品提供了可能性。更小的半导体芯片可以通过前端工艺改进来实现，从而使半导体芯片具有更小的、更高密度的有源和无源部件。后端工艺可以通过电互联和封装材料的改进而获得具有更小占位面积的半导体封装器件。
更有效地生产封装的半导体器件的后端的一种处理方法为扇出板级封装。扇出板级封装其中一种形式是扇出晶圆级封装，在此不做过多描述。扇出板级封装的另外一种形式是扇出面板级封装，大体工艺如图1～图2所示。如图1所示制作好芯片10的晶圆1上面形成有保护层2，保护层2上面对应有开孔20。随后工艺会将晶圆1分成多个芯片10。如图2所示将数个芯片10具有保护层2的一面朝向载板30而安置于载板3上。通常载板3安置有芯片10的一面附着有粘附层30，便于芯片10黏附于载板3上。保护层2所在的芯片的一面为芯片的有效面，该有效面通过开孔20实现与芯片外部金属的互连，而芯片相对保护层2的另一面为芯片的背面，为芯片的无效面。通过同时对载板3上数个芯片10的无效面进行同时包覆模塑后，后续工艺中就可以移除载板3。
由于目前封装芯片成品越来越趋于薄型化，包裹芯片的塑封层也自然越来越薄。然而在此包覆塑模形成塑封层的工艺中，塑封层内容易产生气泡造成空洞缺陷，因此容易降低芯片的封装质量。
发明内容
本申请提供一种半导体模块的封装方法及其封装过程中结构。
本申请的一个方面提供一种半导体模块的封装方法，包括：提供至少一待封装的半导体模块，该半导体模块具有一有效面和一无效面；提供一载板，将该半导体模块以有效面朝向该载板而贴装于该载板上；在该半导体模块的无效面以及露出的所述载板表面形成第一预设厚度的包封层；去除第二预设厚度的包封层，形成目标厚度的包封层。
这样做的目的是在工艺条件的限制下，若包封层的缺陷容易在其顶部产生，通过去除顶部第二预设厚度的包封层来形成目标厚度的包封层来提高包封层的质量，消除包封层缺陷对半导体模块封装质量的影响。这样背景技术中提到的塑封层中的空洞缺陷而引起的半导体芯片封装质量的问题就可迎刃而解了。
进一步地，第一预设厚度的包封层采用模塑热压工艺形成。该模塑热压工艺包括以下步骤：步骤S1：将贴装有待封装的半导体模块的载板置于一热压模具中；步骤S2：在该热压模具与该待封装半导体模块之间填充固态包封颗粒；步骤S3：加热步骤S2中该固态包封颗粒而形成液态包封料；步骤S4：热压该液态包封料后冷却，形成第一预设厚度的包封层。在此种制作工艺下，为防止液态包封料进入到载板的背板，因此，载板的背面需要紧贴该热压模具。该固态包封颗粒为固态颗粒或粉末树脂。选用此种树脂材料是由于此种材料的热膨胀系数与半导体模块的热膨胀系数较为相同或接近，成本也相对较低。
进一步地，去除第二预设厚度的包封层采用研磨工艺去除。
因此，在形成第一预设厚度的包封层时不宜将包封层做得太厚，这样在后续采用研磨工艺去除第二预设厚度的包封层时会耗时较长，同时也容易产生材料的浪费。因此，需要根据研磨机台的研磨精度、速度和模塑热压工艺形成的包封层的缺陷定位来确定包封层的厚度。根据目前封装工艺和工艺设备，包封层的第一预设厚度应大于0.3mm。结合目前包封层的空洞缺陷的分布和研磨机台的精度，包封层的第一预设厚度优选为0.35mm。
通常载板包括载板层和粘附层。粘附层可帮助将半导体模块固定在预设位置。为便于研磨机台抓牢该载板对第一预设厚度的包封层进行研磨，那么载板层优选为金属磁性材料的载板。同样，载板层的材料可以根据研磨机台的特性进行选取，以研磨机台容易抓牢即可，并不局限于此处限定的磁性材料。为让包封层与半导体模块无效面和露出的载板很好贴合，载板层的热膨胀系数与该包封层的热膨胀系数宜相近或者相同。
该半导体模块至少包括一所述半导体芯片。该半导体芯片的电路面对应为半导体模块的有效面。为防止该半导体芯片的电路面在后续封装工艺中遭到污染和破坏，该半导体芯片的电路面附有保护层，该保护层对应于所述半导体芯片的电路面中焊垫的位置设有开孔，以便在后续封装工艺中通过该开孔实现半导体芯片再布线或者与其他导电单元的电性连接。该半导体模块还可以包括导电单元。该导电单元，例如，可以是一些无源器件或者无法与半导体芯片集成的电气元件。
在后续封装工艺中，通常在形成目标厚度的包封层后，可以卸除载板。这样以便露出半导体芯片的电路面。在半导体芯片的保护层上形成第一层再布线结构，用于电性连接该半导体芯片的电路面的焊垫和形成该半导体芯片在第一层再布线结构的电性连接点。
当半导体模块还包括导电单元时，在该保护层上形成第一层再布线结构，用于电性连接该半导体芯片的电路面的焊垫和形成所述半导体芯片在第一层再布线结构的电性连接点同时实现半导体芯片与导电单元的电性连接和/或形成该导电单元在第一层再布线结构的电性连接点。
本申请的另一方面提出了一种半导体模块封装过程中的两种结构。该第一结构包括：第一预设厚度的包封层，该包封层设置有内凹腔体；至少一半导体模块，该半导体模块具有一有效面和一无效面；该半导体模块设置于该内凹腔体内，该半导体模块无效面朝向该内凹腔体；载板，该半导体模块设置于该载板预设位置，该半导体模块的有效面朝向该载板。该第二结构包括：目标厚度的包封层，该包封层设置有内凹腔体；至少一半导体模块，该半导体模块具有一有效面和一无效面；该半导体模块设置于内凹腔体内，半导体模块无效面朝向该内凹腔体；载板，半导体模块设置于载板预设位置，半导体模块的有效面朝向载板。在此两种结构中，第二结构中目标厚度的包封层的厚度比所述第一结构中第一预设厚度的包封层薄。载板
本申请的另一方面提出了一种半导体模块封装过程中的两种结构的其他实施例中，第一种结构中包封层的第一预设厚度大于0.3mm，目标厚度小于或等于0.3mm。优选地，第一种结构中包封层的第一预设厚度约为0.35mm。在一些其他实施例中，第一预设厚度的包封层远离所述半导体模块有效面的表面比所述目标厚度的包封层远离所述半导体模块有效面的表面高至少0.05mm。
进一步地，在其他实施例中，该两种结构中均还包括一粘附层，粘附层位于载板与半导体模块有效面之间。
进一步地，在其他实施例中，该两种结构中均还包括一密封层，所述密封层位于所述粘附层与所述包封层之间。
进一步地，为方便研磨机台抓牢该半导体模块封装过程中的结构研磨该第一预设厚度的包封层该载板至少部分区域为磁性材料。进一步地，载板整体均为金属磁性材料以方便载板制作。为使制作的包封层能与载板进行较好的贴合，不易自然剥落，载板的热膨胀系数与包封层相同或者相近。
本申请揭露的半导体模块的封装方法及其封装过程中的结构，通过两道工艺完成半导体模块的包封层制作可以有效减少包封层气泡缺陷，同时无需利用模塑热压工艺中压机的压力排出气泡，降低了对模塑热压工艺中压机性能的要求，减少压机的能耗。
附图说明
图1所示为已知晶圆分割成待封装的半导体芯片示意图；
图2所示为已知待封装半导体芯片贴装于载板的示意图；
图3所示为本申请提供的一半导体模块封装方法的实施例示意图；
图4所示为本申请提供的半导体模块封装方法中第一预设厚度包封层的制作实施例示意图；
图5所示为本申请提供的半导体模块封装方法中目标厚度的包封层的制作实施例示意图；
图6(a)和图6(b)示意了本申请另一方面所涉及半导体模块封装过程中两种结构的实施例示意图；
图7(a)和图7(b)示意了本申请另一方面所涉及半导体模块封装过程中两种结构的另一实施例示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的方法或者结构的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本申请的一个方面提供一种半导体模块的封装方法。在一实施例中，该封装方法包括：提供至少一待封装的半导体模块，该半导体模块具有一有效面和一无效面；提供一载板，将该半导体模块以有效面朝向该载板而贴装于该载板上；在该半导体模块的无效面以及露出的所述载板表面形成第一预设厚度的包封层；去除第二预设厚度的包封层，形成目标厚度的包封层。
在此实施例中，主要介绍了与制作包封层相关的工艺步骤，以上提供的工艺步骤中还可以穿插其他工序的步骤，并不仅局限于以上介绍的工艺步骤。这样制作包封层的目的是在工艺条件的限制下，若包封层的缺陷容易在其顶部产生，通过去除顶部第二预设厚度的包封层来形成目标厚度的包封层来提高包封层的质量，消除包封层缺陷对半导体模块封装质量的影响。
在此，半导体模块至少包括一待封装的半导体芯片。在其他实施例中，该半导体模块还可以包括导电单元，该导电单元通常无法与半导体芯片集成，或者需要和半导体芯片进行片外电性互连。在附图所示的实施例中并未画出具体的导电单元，通过以上描述应该理解该半导体模块可以包括没有办法和半导体芯片集成的片外无源器件，例如，天线、电感或者电容，或者及其组成的导电单元等，或者金属柱之类，并不局限于此处例举的器件。随着面板级封装技术的发展，在未来应会有越来越多的器件可以和半导体芯片(裸片，未封装的半导体芯片)进行半导体芯片的片外互连和封装，以达到降低产品尺寸的效果，提高封装产出量的同时，降低封装成本。
此处再对半导体模块的有效面和无效面进行说明：由于该半导体模块至少包括一待封装的半导体芯片，那么半导体芯片的电路面则对应这半导体模块的有效面，半导体芯片的背面则对应于该半导体模块的无效面。若该半导体模块还包括其他导电单元，则其需要进行电性互连或者其电连接点所在面应对应于半导体模块的有效面，不需要进行电性互联或者没有电连接点的面则对应于半导体模块的无效面。
为防止半导体模块因受到外界环境的干扰，影响其性能或者稳定性，需要对其进行封装。那么封装通常会在半导体模块的外表做绝缘性的包封。在此，并未去完整的介绍整个半导体模块一个完整的封装过程，仅对在封装工艺中所做的创新部分做了相对比较完整的披露，重点还是集中在对半导体模块无效面包封的制作方法和结构进行解释和说明。
请参阅图3，图3是以半导体模块仅包括半导体芯片进行示例性说明。面板级封装的半导体芯片的数目并非局限于图中所画的数目，为了提高封装的产出，当然是同一载板上能同时做封装工艺的半导体模块越多越好。如图3所述，载板3上贴装有若干半导体芯片10，载板3上的粘附层30方便将半导体芯片10的电路面贴装在载板3上。该粘附层30所起的作用之一是使半导体芯片10具有保护层2的一面可以较牢的贴装于载板3上。该粘附层30可采用易剥离的材料，以便将载板3和背面封装好的半导体芯片10剥离开来。例如，可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘附层3可采用两层结构，热分离材料层和芯片附着层。热分离材料层粘贴在载板3上，在加热时会失去粘性，进而能够从载板3上剥离下来，而芯片附着层采用具有粘性的材料层，可以用于粘贴待封装的半导体芯片10。而半导体芯片10从载板3上剥离开来之后，可以通过化学清洗的方式去除其上的芯片附着层。在一实施例中，可以通过层压、印刷等方式，在载板3上形成粘附层30。
在一实施例中为提高半导体芯片背面包封层的质量，请参阅图3，在载板3贴有半导体芯片10的表面预先形成第一厚度PH的包封层4。可以看到第一厚度PH的包封层4的上部存在较多的缺陷41。在此示例图中，包封层4的材料以树脂类的材料进行说明，该缺陷41主要为空洞缺陷，但不排除会存在其他缺陷。在后续制程中，可以去除上部适量厚度的包封层4，形成目标厚度TH的包封层4。这样，可以有效提高半导体芯片背面包封层的质量，降低其包封层顶部缺陷带来的封装质量问题。
在该封装方法的其他实施例中，请参阅图4，图4示例性地给出了一种制作第一预设厚度的包封层的方法。在此方法中第一预设厚度PH的包封层采用模塑热压工艺形成。该模塑热压工艺包括以下步骤：步骤S1：将贴装有待封装的半导体芯片10的载板3置于热压模具(51和52)中；步骤S2：在该热压模具51和52与该半导体芯片之间填充固态包封颗粒40；步骤S3：加热步骤S2中该固态包封颗粒40而形成液态包封料；步骤S4：热压该液态包封料后冷却，形成第一预设厚度PH的包封层4。在此种制作工艺下，为防止液态包封料进入到载板3的背板，因此，载板3的背面需要紧贴该热压模具的下板52。该固态包封颗粒40为固态颗粒或粉末树脂为宜。选用此种树脂材料的原因是此种材料的热膨胀系数与半导体芯片10的热膨胀系数较为相同或接近，成本也相对较低。
在图4所示例的第一预设厚度PH的包封层制作工艺中，在模压成型过程中，首先形成厚度较厚第一预设厚度PH的包封层封层4。由于在模压过程中，模腔内可以填充了较多的树脂颗粒40。对较多的树脂颗粒40加热后，较多的熔融的树脂更易在整个模腔范围内流动，从而更易形成均匀的包封层。这样热压模具上板51的压力也更易均匀分布在整个熔融的树脂层，使固化后的包封层更加均匀。
树脂材料在熔融状态下，空气气泡由于浮力原因，会上升并聚集在包封层4的上部。所以，包封层4的上部靠近表面的位置汇聚了大量的空气气泡，树脂固化后会有大量的空孔形成。而包封层4的底部，即靠近半导体芯片10的位置，空气气泡的数量很少，或者基本不含空气气泡，树脂固化后，包封层内的空孔较少。由于第一预设厚度PH的包封层制作得较厚，这样给空气气泡上浮提供了空间，不需完全利用热压模具上板51的压力将所有空气气泡完全排出，而是利用气泡在熔融树脂中的浮力，将气泡聚集在包封层远离半导体芯片的上部位置。这样降低了对模塑热压工艺中压力的要求，降低设备的能耗。为让制作的第一预设厚度PH的包封层4与载板3进行更好的贴好，包封层与载板的热膨胀系数相同或者相近。例如，包封层的热膨胀系数是4，而载板的热膨胀系数为3～5。
根据以上实施例的介绍，该包封层的材料为固化后树脂类的材料，对应地，去除第二预厚度的包封层采用研磨工艺去除。然而并不是一定需要采用研磨工艺去除，可以根据包封层的材料也可以选择合适的化学反应的方式去除包封层的上部，也可以采用其他方式去除，并不局限于此处介绍的研磨工艺去除。
请参阅图5，图5示例了采用研磨工艺制作目标厚度TH的包封层。将制作好了第一预设厚度的包封层的载板置于研磨设备的承载台62上，利用研磨头63对包封层4进行研磨。图5仅为示意，并不代表研磨头63在整个表面研磨一次就能达到目标厚度TH的包封层。为便于研磨设备，例如研磨承载台62，或者研磨设备的机械手(图5中并为示意出)较容易抓取和更容易固定载板，载板的部分材料可对应选择为磁性材料，或者载板整体均为磁性材料。
从以上描述的实施例中可知，在形成第一预设厚度的包封层时不宜将包封层做得太厚，这样在后续采用研磨工艺去除时第二预设厚度的包封层时会耗时较长，同时也容易产生材料的浪费。因此，需要根据研磨机台的研磨精度、速度和模塑热压工艺形成的包封层的缺陷定位来确定包封层的厚度。根据目前封装工艺和工艺设备，包封层的第一预设厚度应大于0.3mm。结合目前包封层的空洞缺陷的分布和研磨机台的精度，包封层的第一预设厚度优选为0.35mm。
为防止该半导体芯片的电路面在后续封装工艺中遭到污染和破坏，该半导体芯片的电路面附有保护层，该保护层对应于所述半导体芯片的电路面中焊垫的位置设有开孔，以便在后续封装工艺中通过该开孔实现半导体芯片再布线或者与其他导电单元的电性连接。
在后续封装工艺中，通常在形成目标厚度的包封层后，可以卸除载板。这样以便露出半导体芯片的电路面。在半导体芯片的保护层上形成第一层再布线结构，用于电性连接该半导体芯片的电路面的焊垫和/或者形成该半导体芯片在第一层再布线结构的电性连接点。若第一层再布线结构若完成不了该半导体芯片的外引布线，还可以在第一层再布线结构铺设第二保护层并开孔，再在第二层保护层上做第二层再布线结构，完成半导体芯片的后续的封装流程。
若半导体模块还包括导电单元时，在该保护层上形成第一层再布线结构，用于电性连接该半导体芯片的电路面的焊垫和形成所述半导体芯片在第一层再布线结构的电性连接点同时实现半导体芯片与导电单元的电性连接和/或形成该导电单元在第一层再布线结构的电性连接点。若第一层再布线结构若完成不了该半导体模块的外引布线或者半导体模块内部电性，还可以在第一层再布线结构铺设第二保护层并开孔，再在第二层保护层上做第二层再布线结构，完成半导体模块的后续的封装流程。
本申请的另一方面提出了一种半导体模块封装过程中的两种结构：第一结构和第二结构。其中，第一结构对应于形成有第一预设厚度的包封层时的半导体模块在载板上的结构。在一实施例中，以半导体模块仅包括半导体芯片进行示例性说明。请参阅图6(a)，在此图中，半导体模块仅为一半导体芯片10。如图6(a)所示第一结构包括：第一预设厚度PH的包封层4，该包封层设置有内凹腔体42；至少一半导体模块，该半导体模块具有一有效面和一无效面；该半导体模块设置于该内凹腔体42内，该半导体模块无效面朝向该内凹腔体42；载板3，该半导体模块设置于该载板3预设位置，该半导体模块的有效面朝向该载板3。如图6(b)所示例的第二结构包括：目标厚度TH的包封层4，该包封层设置有内凹腔体42；至少一半导体模块，该半导体模块具有一有效面和一无效面；该半导体模块设置于该内凹腔体42内，该半导体模块无效面朝向该内凹腔体；载板3，该半导体模块设置于该载板3预设位置，该半导体模块的有效面朝向该载板。如图6(a)和6(b)所示，在此两种结构中，第二结构中目标厚度TH的包封层4的厚度比所述第一结构中第一预设厚度PH的包封层4薄。
在两种结构的其他实施例中，结合半导体模块封装的具体工艺参数，可以选择第一种结构中包封层的第一预设厚度大于0.3mm，目标厚度小于或等于0.3mm。第一种结构中包封层的第一预设厚度约为0.35mm。这样使得包封层的目标厚度满足要求的情况下，不增加去除第二预设厚度包封层工艺的负担。在一些其他实施例中，以图6(a)和6(b)进行说明，图6(a)所示第一预设厚度PH的包封层4远离半导体模块有效面的表面43比图6(b)所示目标厚度TH的包封层4远离半导体模块有效面的表面43高至少0.05mm。
在图6(a)和图6(b)所示的两种结构示意图中，该两种结构均还包括粘附层30。粘附层30位于载板3与半导体芯片10的正面之间。该粘附层制作在载板3要贴装半导体芯片10的一面的表面上。该粘附层在以上实施例中也提及过，在这就不做重复描述。从图6中可看出，半导体芯片10的正面还具有保护层2，以保护半导体芯片10的正面在制作包封层4时，其半导体10的正面不受污染和损害。
在两种结构的其他实施例中，该两种结构还包括密封层。请参阅图7(a)和图7(b)所示的实施例。图7(a)所示的第一种结构的示意图中，密封层5位于粘附层30与第一预设厚度PH包封层4之间。在此实施例中，密封层5同时还包裹着半导体芯片10的背面。图7(b)所示的第二种结构的示意图种，密封层5位于粘附层30与目标厚度TH包封层4之间。在此实施例种，密封层5还包裹着半导体芯片10的背面。
在两种结构的另一些实施例种，该两种结构可包括密封层，但密封层仅位于粘附层与包封层之间，半导体芯片背面并没有密封层。在此并没有画图示意出此种密封胶的分布。添加密封胶的目的，是为防止在制作包封层4时，载板3上半导体芯片10之间相对位移的产生，影响半导体芯片后续工艺种涉及到的对准步骤。
在以上实施例中，仅是以半导体模块仅包含半导体芯片10进行解释和说明。但是如前面内容所述，半导体模块是明显可以包括其他导电单元。这样在整个封装工艺中可将导电单元和半导体芯片作为整体进行统一封装，相对将半导体芯片和导电单元分别封装后再进行面板级连接，或者将半导体芯片封装好后再与导电单元进行面板连接而言，此种半导体模块的整体封装可在提高封装集成度的同时，进而减小封装好后半导体产品尺寸和降低封装成本。
结合以上描述的内容，在此，不可能对形成包封层工艺中，所有封装过程中的结构进行一一例举来支撑所附权利要求项中所要求的两种结构的保护范围。如上实施例所述，以上两种结构还是以包封层和与包封层结构相关的层做主要描述。
在两种结构的其他实施例中，为方便研磨机台抓牢该半导体模块封装过程中的结构研磨该第一预设厚度的包封层，载板3至少部分区域为磁性材料。进一步地，载板3整体均为金属磁性材料以方便载板制作和选材。为使制作的包封层能与载板3进行较好的贴合，不易自然剥落，载板3的热膨胀系数与包封层相同或者相近。
以上提出的两种半导体封装模块封装过程的结构仅是针对采用研磨工艺去除第二预设厚度包封层时可能存在的结构进行解释和说明。当包封层采用其他化学工艺去除第二预设厚度的包封层形成目标厚度的包封层时，可能随着此步工艺变化，设备也会有所不同，那么对载板的材质的要求也会不一样。载板的材质要求可能会随着去除第二预设厚度包封层工艺的不同而不同。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (26)
1.一种半导体模块的封装方法，包括：
提供至少一待封装的半导体模块，所述半导体模块具有一有效面和一无效面；
提供一载板，将所述半导体模块以有效面朝向所述载板贴装于所述载板上；
在所述半导体模块的无效面以及露出的所述载板表面形成第一预设厚度的包封层；
去除第二预设厚度的包封层，形成目标厚度的包封层；
所述第一预设厚度的包封层采用模塑热压工艺形成，所述模塑热压工艺被配置为使空气气泡聚集在包封层的上部。
2.如权利要求1所述的半导体模块的封装方法，其特征在于：所述模塑热压工艺包括以下步骤：
步骤S1：将所述贴装有待封装的半导体模块的载板置于一热压模具中；
步骤S2：在所述热压模具与所述待封装半导体模块之间填充固态包封颗粒；
步骤S3：加热步骤S2中所述固态包封颗粒而形成液态包封料；
步骤S4：热压所述液态包封料后冷却，形成所述第一预设厚度的包封层。
3.如权利要求2所述的半导体模块的封装方法，其特征在于：所述载板相对于贴装有半导体模块的另一面紧贴所述热压模具。
4.如权利要求2所述的半导体模块的封装方法，其特征在于：所述固态包封颗粒为固态颗粒或粉末树脂。
5.如权利要求1～4任一所述的半导体模块的封装方法，其特征在于：所述去除第二预设厚度的包封层采用研磨工艺去除。
6.如权利要求5所述的半导体模块的封装方法，其特征在于：所述载板包括载板层和粘附层。
7.如权利要求6所述的半导体模块的封装方法，其特征在于：所述载板层为金属磁性材料。
8.如权利要求6所述的半导体模块的封装方法，其特征在于：所述载板层的热膨胀系数与所述包封层的热膨胀系数相近或者相同。
9.如权利要求1所述的半导体模块的封装方法，其特征在于：所述半导体模块至少包括一半导体芯片，所述半导体芯片的电路面对应于所述半导体模块的有效面。
10.如权利要求9所述的半导体模块的封装方法，其特征在于：所述半导体芯片的电路面附有保护层，所述保护层对应于所述半导体芯片的电路面中焊垫的位置设有开孔。
11.如权利要求10所述的半导体模块的封装方法，其特征在于：所述半导体模块还包括一导电单元。
12.如权利要求11所述的半导体模块的封装方法，其特征在于：形成目标厚度的包封层后，卸除所述载板。
13.如权利要求12所述的半导体模块的封装方法，其特征在于：在所述保护层上形成第一层再布线结构，用于电性连接所述半导体芯片的电路面的焊垫和/或形成所述半导体芯片在所述第一层再布线结构的电性连接点；或者，在所述保护层上形成第一层再布线结构，用于电性连接所述半导体芯片的电路面的焊垫和形成所述半导体芯片在所述第一层再布线结构的电性连接点同时实现所述半导体芯片与所述导电单元的电性连接和/或形成所述导电单元在所述第一层再布线结构的电性连接点。
14.如权利要求1所述的半导体模块的封装方法，其特征在于：所述包封层的第一预设厚度大于0.3mm。
15.如权利要求14所述的半导体模块的封装方法，其特征在于：所述包封层的第一预设厚度为0.35mm。
16.一种半导体模块封装过程中的两种结构，其特征在于，
第一结构包括：
第一预设厚度的包封层，所述第一预设厚度的包封层被配置为采用模塑热压工艺形成，所述模塑热压工艺被配置为使空气气泡聚集在包封层的上部；所述包封层设置有内凹腔体；
至少一半导体模块，所述半导体模块具有一有效面和一无效面；所述半导体模块设置于所述内凹腔体内，所述半导体模块无效面朝向所述内凹腔体；
载板，所述半导体模块设置于所述载板预设位置，所述半导体模块的有效面朝向所述载板；
第二结构包括：
目标厚度的包封层，所述包封层设置有内凹腔体；
至少一半导体模块，所述半导体模块具有一有效面和一无效面；所述半导体模块设置于所述内凹腔体内，所述半导体模块无效面朝向所述内凹腔体；
载板，所述半导体模块设置于所述载板预设位置，所述半导体模块的有效面朝向所述载板；
所述第二结构中目标厚度的包封层的厚度比所述第一结构中第一预设厚度的包封层薄。
17.如权利要求16所述的半导体模块封装过程中的两种结构，其特征在于，所述包封层的第一预设厚度大于0.3mm，所述包封层的目标厚度小于或等于0.3mm。
18.如权利要求16所述的半导体模块封装过程中的两种结构，其特征在于，所述第一预设厚度的包封层远离所述半导体模块有效面的表面比所述目标厚度的包封层远离所述半导体模块有效面的表面高至少0.05mm。
19.如权利要求16～18任一所述的半导体模块封装过程中的两种结构，其特征在于，所述载板至少有部分区域为磁性材料。
20.如权利要求19所述的半导体模块封装过程中的两种结构，其特征在于，所述载板整体均为金属磁性材料。
21.如权利要求19所述的半导体模块封装过程中的两种结构，其特征在于，所述半导体模块至少包括一半导体芯片。
22.如权利要求19所述的半导体模块封装过程中的两种结构，其特征在于，所述两种结构中均还包括一粘附层，所述粘附层位于所述载板与半导体模块有效面之间。
23.如权利要求20所述的半导体模块封装过程中的两种结构，其特征在于，所述两种结构中均还包括一粘附层，所述粘附层位于所述载板与半导体模块有效面之间。
24.如权利要求21所述的半导体模块封装过程中的两种结构，其特征在于，所述两种结构中均还包括一粘附层，所述粘附层位于所述载板与半导体模块有效面之间。
25.如权利要求22所述的半导体模块封装过程中的两种结构，其特征在于，所述载板的膨胀系数与所述包封层的膨胀系数相同或者相近。
26.如权利要求22所述的半导体模块封装过程中的两种结构，其特征在于，所述两种结构中均还包括一密封层，所述密封层位于所述粘附层与所述包封层之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910177331.5A CN111668117B (zh) | 2019-03-08 | 2019-03-08 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910177331.5A CN111668117B (zh) | 2019-03-08 | 2019-03-08 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111668117A CN111668117A (zh) | 2020-09-15 |
| CN111668117B true CN111668117B (zh) | 2023-04-25 |
Family
ID=72382328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910177331.5A Active CN111668117B (zh) | 2019-03-08 | 2019-03-08 | 一种半导体模块的封装方法及其封装过程中的两种结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111668117B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103525322A (zh) * | 2012-07-05 | 2014-01-22 | 日东电工株式会社 | 密封树脂片、电子部件封装体的制造方法及电子部件封装体 |
| CN105291344A (zh) * | 2014-06-12 | 2016-02-03 | 台湾积体电路制造股份有限公司 | 晶圆级包封模具设计 |
| CN105514080A (zh) * | 2014-10-11 | 2016-04-20 | 意法半导体有限公司 | 具有再分布层和加强件的电子器件及相关方法 |
| CN206293426U (zh) * | 2016-12-08 | 2017-06-30 | 华天科技（昆山）电子有限公司 | 芯片多面包封保护结构 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8610286B2 (en) * | 2011-12-08 | 2013-12-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP |
-
2019
- 2019-03-08 CN CN201910177331.5A patent/CN111668117B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103525322A (zh) * | 2012-07-05 | 2014-01-22 | 日东电工株式会社 | 密封树脂片、电子部件封装体的制造方法及电子部件封装体 |
| CN105291344A (zh) * | 2014-06-12 | 2016-02-03 | 台湾积体电路制造股份有限公司 | 晶圆级包封模具设计 |
| CN105514080A (zh) * | 2014-10-11 | 2016-04-20 | 意法半导体有限公司 | 具有再分布层和加强件的电子器件及相关方法 |
| CN108231606A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN206293426U (zh) * | 2016-12-08 | 2017-06-30 | 华天科技（昆山）电子有限公司 | 芯片多面包封保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111668117A (zh) | 2020-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107026107B (zh) | 电子部件的制造装置及制造方法以及电子部件 | |
| US6918178B2 (en) | Method of attaching a heat sink to an IC package | |
| US8058098B2 (en) | Method and apparatus for fabricating a plurality of semiconductor devices | |
| EP3497717A1 (en) | Wafer-level package with enhanced performance | |
| TWI676243B (zh) | 晶片封裝結構及其製造方法 | |
| US20080085572A1 (en) | Semiconductor packaging method by using large panel size | |
| CN107946277A (zh) | 半导体装置以及半导体装置制造方法 | |
| US6177723B1 (en) | Integrated circuit package and flat plate molding process for integrated circuit package | |
| US8124471B2 (en) | Method of post-mold grinding a semiconductor package | |
| CN101325188A (zh) | 具双面增层之晶圆级半导体封装及其方法 | |
| US20090267220A1 (en) | 3-d stacking of active devices over passive devices | |
| WO2013102137A2 (en) | Fully molded fan-out | |
| WO2009055390A1 (en) | Packaged semiconductor assemblies and associated systems and methods | |
| EP3864689A1 (en) | Wafer-level fan-out package with enhanced performance | |
| US20150108621A1 (en) | Shielded device packages and related fabrication methods | |
| WO2020076896A1 (en) | Wafer-level fan-out package with enhanced performance | |
| US20050048693A1 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
| CN108321092B (zh) | 电路部件的制造方法和电路部件 | |
| JP2000294578A (ja) | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 | |
| CN111668117B (zh) | 一种半导体模块的封装方法及其封装过程中的两种结构 | |
| US9209152B2 (en) | Molding material and method for packaging semiconductor chips | |
| CN101295655A (zh) | 平板/晶圆结构封装设备与其方法 | |
| CN111128918B (zh) | 一种芯片封装方法及芯片 | |
| WO2014078133A1 (en) | Wafer molding for chip-on-wafer assembly | |
| WO1999023700A1 (en) | Chip housing, methods of making same and methods for mounting chips therein |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |