CN103260125B - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN103260125B
CN103260125B CN201310127767.6A CN201310127767A CN103260125B CN 103260125 B CN103260125 B CN 103260125B CN 201310127767 A CN201310127767 A CN 201310127767A CN 103260125 B CN103260125 B CN 103260125B
Authority
CN
China
Prior art keywords
substrate
chip
line layer
conductive
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310127767.6A
Other languages
English (en)
Other versions
CN103260125A (zh
Inventor
尚-马克·洋诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310127767.6A priority Critical patent/CN103260125B/zh
Publication of CN103260125A publication Critical patent/CN103260125A/zh
Application granted granted Critical
Publication of CN103260125B publication Critical patent/CN103260125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

一种芯片封装结构及其制造方法。芯片封装结构包括一基板、一电声波芯片、一盖结构与一封胶体。基板具有相对的一第一基板表面、一第二基板表面与一声孔。第一基板表面上具有一线路层。电声波芯片配置在基板的第一基板表面上，并电性连接至线路层。电声波芯片的一主动面是朝向声孔。盖结构配置在基板的第一基板表面上，并具有一容置空间用以容置电声波芯片。封胶体包覆盖结构与盖结构外侧的线路层。基板与封胶体其中之一具有数个导电穿孔。导电穿孔直接与该线路层接触，且经由线路层电性连接至电声波芯片。

Description

芯片封装结构及其制造方法
技术领域
本发明是有关于一种芯片封装结构及其制造方法，且特别是有关于一种硅微机电麦克风(silicon MEMS microphone)芯片封装结构及其制造方法。
背景技术
一般微机电麦克风封装件是将微机电麦克风芯片与其他芯片例如特定应用集成电路(ASIC)、读取集成电路芯片等配置在单一个基板，并利用具有容置空间的遮罩遮蔽所有的芯片。其中不同的芯片是利用打线(trace)彼此电性连接。然而，此微机电麦克风封装件具有大的尺寸，因此不利于应用至微型装置，使用价值与弹性受到限制。
发明内容
本发明有关于一种芯片封装结构及其制造方法。芯片封装结构具有微小的尺寸。
根据一实施例，提出一种芯片封装结构，其包括一基板、一电声波芯片(acoustictransducer chip)、一盖结构(cap)与一封胶体。基板具有相对的一第一基板表面、一第二基板表面与一声孔。第一基板表面上具有一线路层。电声波芯片配置在基板的第一基板表面上，并电性连接至线路层。电声波芯片的一主动面是朝向声孔。盖结构配置在基板的第一基板表面上，并具有一容置空间用以容置电声波芯片。封胶体包覆盖结构与盖结构外侧的线路层。基板与封胶体其中之一具有数个导电穿孔。导电穿孔直接与线路层接触，且经由线路层电性连接至电声波芯片。
根据一实施例，提出一种芯片封装结构，其包括一基板、一电声波芯片与一遮罩。基板具有相对的一第一基板表面、一第二基板表面、一声孔与数个延伸在第一基板表面与第二基板表面之间的导电穿孔。第一基板表面上具有一线路层电性连接至导电穿孔。电声波芯片配置在基板的第一基板表面上，并电性连接至线路层。电声波芯片的一主动面是朝向声孔。遮罩配置在基板的第一基板表面上，并具有一容置空间用以容置电声波芯片。
根据一实施例，提出一种芯片封装结构的制造方法，其包括以下步骤。提供一基板。基板具有相对的一第一基板表面、一第二基板表面与一声孔。第一基板表面上具有一线路层。配置一电声波芯片在基板的第一基板表面上，并电性连接至线路层。电声波芯片的一主动面是朝向声孔。配置一盖结构在基板的第一基板表面上，并具有一容置空间用以容置电声波芯片。利用一封胶体包覆盖结构与盖结构外侧的线路层。在基板与封胶体其中之一中形成数个导电穿孔。导电穿孔直接与线路层接触，且经由线路层电性连接至电声波芯片。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1绘示根据一实施例中的芯片封装结构。
图2绘示根据一实施例中芯片封装结构的上视示意图。
图3绘示根据一实施例中的芯片封装结构。
图4绘示根据一实施例中芯片封装结构的上视示意图。
图5绘示根据一实施例中芯片封装结构的上视示意图。
图6绘示根据一实施例中的芯片封装结构。
图7绘示根据一实施例中的芯片封装结构。
图8绘示根据一实施例中的芯片封装结构。
图9A至图9J绘示根据一实施例的芯片封装结构的制造方法。
图10A至图10F绘示根据一实施例的芯片封装结构的制造方法。
图11A至图11D绘示根据一实施例的芯片封装结构的制造方法。
图12A至图12D绘示根据一实施例的芯片封装结构的制造方法。
符号说明：
102、202、302、402、502～芯片封装结构；104～基板；106～电声波芯片；108～盖结构；110～封胶体；112～第一基板表面；114～第二基板表面；116～线路层；118～绝缘层；120、121～开口；122～声孔；124～主动面；126～导电垫；128～导电凸块；130～振膜；132～共振腔室；134、134A～导电胶；138、138A～容置空间；140、140A、140B～导电穿孔；142～表面；144、144A～导电垫；146、146A～焊料球；147～上表面；148、150、150A、150B～导线；152～遮罩；154～容置空间；156、156A、156B～穿孔。
具体实施方式
请参照图1，其绘示根据一实施例中芯片封装结构102，包括一基板104、一电声波芯片(acoustic transducer chip)106、一盖结构(cap)108与一封胶体110。
基板104具有相对的一第一基板表面112与一第二基板表面114。第一基板表面112上具有一线路层116。绝缘层118配置在线路层116上，并具有数个开口120、121露出部分线路层116。基板104具有一声孔122，可用以接收外部的声波。
电声波芯片106可经由覆晶技术，配置在基板104的第一基板表面112上，并通过主动面124上的导电垫126与填充开口120的导电凸块128电性连接至线路层116，其中电声波芯片106的主动面124是朝向基板104的声孔122。电声波芯片106包括微机电麦克风芯片(MEMS microphone die)。电声波芯片106的主动面124具有振膜130。电声波芯片106具有共振腔室132。导电凸块128可包括焊料材料、铜，或其他合适的导电材料。
数个互相分开的导电胶134配置在绝缘层118的开口121中，并电性连接至开口121露出的线路层116。
盖结构108配置在基板104的第一基板表面112上，并具有一容置空间138用以容置单一个电声波芯片106。与声孔122连通的容置空间138可用作电声波芯片106的共振腔室。于一实施例中，盖结构108是经由导电胶134贴附至基板104并电性连接至线路层116。盖结构108的材质包括金属或其他合适的导电材料。
封胶体110封装盖结构108与盖结构108外侧的线路层116与绝缘层118。举例来说，封胶体110包括有机环氧树脂，或其他合适的绝缘材料。封胶体110与绝缘层118具有数个导电穿孔140，因此导电穿孔140与线路层116直接接触，而导电穿孔140便可以经由线路层116电性连接至电声波芯片106与盖结构108，以有效达成结构薄型化与减少电性损耗的目的。
可在封胶体110的表面142上配置与导电穿孔140电性连接的其他接触结构，例如图1所示的导电垫144与焊料球146，芯片封装结构102可藉其物理连接并电性连接至其他信号端或装置结构。于一实施例中，举例来说，盖结构108是通过导电胶134、线路层116、导电穿孔140、导电垫144与焊料球146电性连接至一外部的接地端，且盖结构108可用作电磁波干扰(Electromagnetic Interference，EMI)防护作用。
请参照图2，其绘示如图1所示的芯片封装结构102的上视示意图。线路层116包括数个导线148与导线150。电声波芯片106上的导电凸块128是经由导线148电性连接至导电穿孔140。位在绝缘层118的开口121中且呈点状分布的导电胶134是经由导线150电性连接至导电穿孔140，盖结构108因直接与导电胶134接触，便可经由导电胶134与导线150而电性连接至导电穿孔140，导电穿孔140例如电性连接至一外部接地电源，而使盖结构108与外部接地电源电性连接。
请参照图3，其绘示根据一实施例中芯片封装结构202。图3的芯片封装结构202与图1的芯片封装结构102之间的差异在于，一部分导电胶134A是配置在绝缘层118的上表面147，且另一部分的导电胶134A是填充在绝缘层118的开口121中，藉此使盖结构108电性连接至开口121露出的线路层116与导电穿孔140。
请参照图4，其绘示如图3所示的芯片封装结构202于一实施例中的上视示意图。线路层116包括数个导线148与导线150A。电声波芯片106上的导电凸块128是经由导线148电性连接至导电穿孔140。长条状的导电胶134A是经由设置于绝缘层118的上表面147(图3)的部分，与填充绝缘层118的开口121中的部分而电性连接至基板104的第一基板表面112上的导线150A与导电穿孔140。由于本实施例中导电胶134A为一L型结构，经由增加盖结构108与导电胶134A的接触面积，达到稳定盖结构108物理与电气特性的目的。
请参照图5，其绘示如图3所示的芯片封装结构202于一实施例中的上视示意图。图5与图4之间的差异在于，导电胶134A是配置成环状，且是经由设置于绝缘层118的上表面147(图3)的部分，与填充绝缘层118的开口121中的部分以电性连接至导线150B与导电穿孔140，经由增加盖结构108与导电胶134A的接触面积，达到稳定盖结构108物理与电气特性的目的。
实施例的导电胶的配置并不限于如图2、图4与图5的方式，而可根据其他实际条件需求(例如盖结构108的形状、制造成本等考量)适当地调变。
请参照图6，其绘示根据一实施例中芯片封装结构302。图6的芯片封装结构302与图3的芯片封装结构202之间的差异在于，基板104具有数个导电穿孔140A，且导电穿孔140A经由线路层116电性连接至电声波芯片106与导电胶134A。导电穿孔140A可包括焊料材料。于一些实施例中，导电胶134A具有如图4或图5所示的配置。导电胶134A并不限于不同部分配置在绝缘层118上并填充开口121，而可如图1所示的对应开口121来配置，并具有如图2所示的分布。
请参照图7，其绘示根据一实施例中芯片封装结构402。图7的芯片封装结构402与图1的芯片封装结构102之间的差异在于，省略了绝缘层118与导电胶134。再者，盖结构108是配置在线路层116上，并直接与线路层116电性连接。
请参照图8，其绘示根据一实施例中芯片封装结构502。图8芯片封装结构502与图1的芯片封装结构102之间的差异在于，省略了绝缘层118与导电胶134。再者，遮罩(lid)152配置在基板104的第一基板表面112上，并具有一容置空间154用以容置单一个电声波芯片106与线路层116。与声孔122连通的容置空间154可用作电声波芯片106的共振腔室。于一实施例中，举例来说，遮罩152的材质包括金属或其他合适的导电材料，并可电性连接至一外部的接地端，用作电磁波干扰防护作用。基板104具有数个导电穿孔140B，且导电穿孔140B经由线路层116电性连接至电声波芯片106。可在基板104的第二基板表面114上配置与导电穿孔140B电性连接的其他接触结构，例如图8所示的导电垫144A与焊料球146A，藉其将芯片封装结构502物理连接并电性连接至其他信号端或装置结构。于其他实施例中，导电穿孔140B可替换成如图6所示由焊料材料填充穿孔所形成的结构，并省略导电垫144A与焊料球146A，反的亦然。
于实施例中，芯片封装结构为芯片级(chip-scale)的封装结构，具有微小的尺寸而能应用至各种装置***，因此利用价值高。
图9A至图9J绘示根据一实施例的芯片封装结构的制造方法。
请参照图9A，在基板104的第一基板表面112上形成线路层116。基板104可包括玻璃基板，其具有较佳的绝缘效果且成本低。基板104可以晶圆级的工艺制造。于一实施例中，线路层116的形成方法包括在第一基板表面112上形成导电层(包括金属例如铜或其他合适的导电材料)，然后图案化导电层以形成线路层116。线路层116可包括导线、导电垫等。
请参照图9B，在基板104的第一基板表面112与线路层116上形成绝缘层118。于一实施例中，绝缘层118的形成方法包括在第一基板表面112与线路层116上形成绝缘薄膜，然后图案化绝缘薄膜以形成露出部分线路层116的开口120、开口121。在一些实施例中，可经由绝缘层118的开口120、开口121定义出线路层116的导电垫。
请参照图9C，在基板104与绝缘层118中形成声孔122。声孔122可以鑚孔或蚀刻的方式形成，例如深反应性离子蚀刻、激光蚀刻、湿式化学蚀刻等方式。于一实施例中，基板104包括硅基板，其形成声孔122(穿孔)的工艺简单。基板104可以晶圆级的工艺制造。
请参照图9D，可经由覆晶技术，将电声波芯片106配置在基板104的第一基板表面112上，并通过主动面124上的导电垫126与填充开口120的导电凸块128电性连接至线路层116。
请参照图9E，可利用点胶的方式，将导电胶134配置在绝缘层118的开口121中与绝缘层118上。将盖结构108配置在基板104的第一基板表面112上，其中电声波芯片106是容置在盖结构108的容置空间138中。于一实施例中，盖结构108是经由导电胶134贴附至基板104并电性连接至线路层116。
请参照图9F，利用封胶体110封装盖结构108与盖结构108外侧的线路层116与绝缘层118。
请参照图9G，在封胶体110与绝缘层118中形成露出线路层116的穿孔156。穿孔156可以鑚孔或蚀刻的方式形成，例如深反应性离子蚀刻、激光蚀刻、湿式化学蚀刻等方式。
请参照图9H，利用导电材料填充穿孔156以形成导电穿孔140，使导电穿孔140与线路层116直接接触。
请参照图9I，可在封胶体110的表面142上配置与导电穿孔140电性连接的导电垫144与焊料球146。
请参照图9J，进行切割步骤，以将数个芯片封装结构102单元分开。
图10A至图10F绘示根据一实施例的芯片封装结构的制造方法。先前的步骤与图9A至第9B图类似，于此不再描述。
请参照图10A，在基板104与绝缘层118中形成声孔122。此外，从第二基板表面114往基板104中形成露出线路层116的穿孔156A。穿孔156A可以钻孔或蚀刻的方式形成，例如深反应性离子蚀刻、激光蚀刻、湿式化学蚀刻等方式。于一实施例中，基板104包括硅基板，其形成声孔122、穿孔156A的工艺简单。于另一实施例中，基板104包括玻璃基板，其具有较佳的绝缘效果且成本低。基板104并不限于硅基板与玻璃基板，而可包括其他合适的基板。基板104可以晶圆级的工艺制造。
请参照图10B，可经由覆晶技术，将电声波芯片106配置在基板104的第一基板表面112上，并通过电声波芯片106主动面124上的导电垫126与填充开口120的导电凸块128电性连接至线路层116。
请参照图10C，可利用点胶的方式，将导电胶134A配置在绝缘层118的开口121中与绝缘层118上。将盖结构108配置在基板104的第一基板表面112上，其中电声波芯片106是容置在盖结构108的容置空间138中。于一实施例中，盖结构108是经由导电胶134A贴附至基板104并电性连接至线路层116。
请参照图10D，利用封胶体110封装盖结构108与盖结构108外侧的线路层116与绝缘层118。
请参照图10E，利用焊料材料填充穿孔156A，以形成导电穿孔140A。于其他实施例中，焊料材料可以其他合适的导电材料取代，例如铜、铝等。
请参照图10F，进行切割步骤，以将数个芯片封装结构202的单元分开。
图11A至图11D绘示根据一实施例的芯片封装结构的制造方法。
请参照图11A，在基板104的第一基板表面112上形成线路层116。于基板104中形成声孔122。可经由覆晶技术，将电声波芯片106配置在基板104的第一基板表面112上，并通过电声波芯片106主动面124上的导电垫126与导电凸块128电性连接至线路层116。将盖结构108配置在基板104的第一基板表面112上，其中电声波芯片106是容置在盖结构108的容置空间138A中。
请参照图11B，利用封胶体110封装盖结构108与盖结构108外侧的线路层116。
请参照图11C，在封胶体110中形成露出线路层116的穿孔156。再者，利用导电材料填充穿孔156以形成导电穿孔140。可在封胶体110的表面142上配置与导电穿孔140电性连接的导电垫144与焊料球146。
请参照图11D，进行切割步骤，以将数个芯片封装结构402的单元分开。
图12A至图12D绘示根据一实施例的芯片封装结构的制造方法。
请参照图12A，在基板104的第一基板表面112上形成线路层116。于基板104中形成声孔122。可经由覆晶技术，将电声波芯片106配置在基板104的第一基板表面112上，并通过电声波芯片106主动面124上的导电垫126与导电凸块128电性连接至线路层116。
请参照图12B，在基板104中形成露出线路层116的穿孔156B。穿孔156B可以钻孔或蚀刻的方式形成，例如深反应性离子蚀刻、激光蚀刻、湿式化学蚀刻等方式。再者，利用导电材料填充穿孔156B以形成导电穿孔140B。可在基板104的第二基板表面114上配置与导电穿孔140B电性连接的导电垫144A与焊料球146A。
请参照图12C，进行切割步骤，以将数个单元结构分开。
请参照图12D，将具有容置空间154的遮罩152配置在基板104的第一基板表面112上，其中电声波芯片106与线路层116是容置在容置空间154中。于另一实施例中，亦可先将具有容置空间154的遮罩152配置在基板104的第一基板表面112上，再进行切割步骤。
实施例的芯片封装结构及其制造方法可应用至晶圆级(wafer level)的封装。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种芯片封装结构，包括：
一基板，具有相对的一第一基板表面、一第二基板表面与一声孔，该第一基板表面上具有一线路层；
一电声波芯片，配置在该基板的该第一基板表面上，并通过导电垫及导电凸块而电性连接至该线路层，该电声波芯片的一主动面是朝向该声孔；
一导电盖结构，配置在该基板的该第一基板表面上，并具有一容置空间用以容置该电声波芯片；以及
一封胶体，包覆该盖结构与该盖结构外侧的该线路层，具有一表面且该表面上配置一接触结构，
其中该封胶体具有数个导电穿孔，该些导电穿孔直接与该线路层接触，且经由该线路层电性连接至该电声波芯片，并与该接触结构电性连接。
2.如权利要求1所述的芯片封装结构，更包括一绝缘层，配置在该线路层上，该绝缘层具有数个开口露出部分该线路层。
3.如权利要求2所述的芯片封装结构，更包括数个互相分开的导电胶，配置在该绝缘层的该些开口中，并电性连接至该些开口露出的该线路层，其中该盖结构是经由该些导电胶贴附至该基板并电性连接至该线路层。
4.如权利要求2所述的芯片封装结构，更包括至少一导电胶，配置在该绝缘层上，且该至少一导电胶的一部分是位在该些开口至少之一个中，并电性连接至该至少一个开口露出的该线路层，其中该盖结构是经由该至少一导电胶贴附至该基板并电性连接至该线路层。
5.如权利要求1所述的芯片封装结构，其中该盖结构是电性连接至一接地端。
6.一种芯片封装结构，包括：
一基板，具有相对的一第一基板表面、一第二基板表面、一声孔与数个延伸在该第一基板表面与该第二基板表面之间的导电穿孔，该第一基板表面上具有一线路层电性连接至该些导电穿孔；
一电声波芯片，配置在该基板的该第一基板表面上，并通过导电垫及导电凸块而电性连接至该线路层，该电声波芯片的一主动面是朝向该声孔；以及
一遮罩，其由一种导电材料制成，配置在该基板的该第一基板表面上，并具有一容置空间用以容置该电声波芯片，
其中该声孔与该容置空间连通以用作该电声波芯片的一共振腔室。
7.如权利要求1项或第6所述的芯片封装结构，该基板包括硅基板或玻璃基板。
8.一种芯片封装结构的制造方法，包括：
提供一基板，该基板具有相对的一第一基板表面、一第二基板表面与一声孔，该第一基板表面上具有一线路层；
配置一电声波芯片在该基板的该第一基板表面上，并通过导电垫及导电凸块而电性连接至该线路层，其中该电声波芯片的一主动面是朝向该声孔；
配置一导电盖结构在该基板的该第一基板表面上，并具有一容置空间用以容置该电声波芯片；
利用一封胶体包覆该盖结构与该盖结构外侧的该线路层，该封胶体具有一表面且该表面上配置一接触结构；以及
在该封胶体中形成数个导电穿孔，该些导电穿孔直接与该线路层接触，且经由该线路层电性连接至该电声波芯片，并与该接触结构电性连接。
9.如权利要求8所述的芯片封装结构的制造方法，更包括形成一绝缘层在该线路层上，其中该绝缘层具有数个开口露出部分该线路层。
10.如权利要求9所述的芯片封装结构的制造方法，更包括配置一导电胶，该导电胶至少一部分是配置在该绝缘层的该些开口至少一个中，并电性连接至该线路层，该盖结构是经由该些导电胶贴附至该基板并电性连接至该线路层。
CN201310127767.6A 2013-04-12 2013-04-12 芯片封装结构及其制造方法 Active CN103260125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310127767.6A CN103260125B (zh) 2013-04-12 2013-04-12 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310127767.6A CN103260125B (zh) 2013-04-12 2013-04-12 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103260125A CN103260125A (zh) 2013-08-21
CN103260125B true CN103260125B (zh) 2017-06-06

Family

ID=48963770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310127767.6A Active CN103260125B (zh) 2013-04-12 2013-04-12 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103260125B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979298B (zh) * 2015-06-26 2017-11-21 江西芯创光电有限公司 一种封装基板及其制作工艺
CN106608613A (zh) * 2015-10-24 2017-05-03 美律电子(深圳)有限公司 微机电***芯片封装及其制造方法
CN110759311A (zh) * 2019-10-29 2020-02-07 太极半导体（苏州）有限公司 一种基于窗口式基板的无引线mems芯片封装结构及其工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101534465A (zh) * 2008-03-11 2009-09-16 佳世达科技股份有限公司 微机电麦克风及其封装方法
CN201846474U (zh) * 2010-10-12 2011-05-25 歌尔声学股份有限公司 硅麦克风
CN101325823B (zh) * 2007-06-11 2011-08-17 美律实业股份有限公司 硅晶麦克风的封装构造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9215519B2 (en) * 2010-07-30 2015-12-15 Invensense, Inc. Reduced footprint microphone system with spacer member having through-hole

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325823B (zh) * 2007-06-11 2011-08-17 美律实业股份有限公司 硅晶麦克风的封装构造
CN101534465A (zh) * 2008-03-11 2009-09-16 佳世达科技股份有限公司 微机电麦克风及其封装方法
CN201846474U (zh) * 2010-10-12 2011-05-25 歌尔声学股份有限公司 硅麦克风

Also Published As

Publication number Publication date
CN103260125A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
CN103569941B (zh) 包括嵌入式mems器件的装置和用于制造嵌入式mems器件的方法
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
CN103508413B (zh) 用于制造具有电覆镀通孔的构件的方法
CN104581586B (zh) 集成cmos后腔声学换能器和生产其的方法
CN102194740B (zh) 半导体器件及其形成方法
CN106206417B (zh) 半导体器件的制造方法
CN104796832B (zh) Mems麦克风及其形成方法
CN103426838B (zh) 晶片封装体及其形成方法
CN106252333B (zh) 多元件封装体与其制备方法
CN106185783A (zh) 封装的传感器组件
CN106601628A (zh) 一种芯片的封装方法及芯片封装结构
WO2011151961A1 (ja) 半導体装置及びその製造方法
CN104627948B (zh) 微机械传感器设备以及相应的制造方法
US8288189B2 (en) Package structure having MEMS element and fabrication method thereof
CN105897218B (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN110329983A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
CN103260125B (zh) 芯片封装结构及其制造方法
TW201220449A (en) A package structure having a micro-electromechanical element and a manufacturing method thereof
CN102798489A (zh) 一种压力传感器及其制备方法
CN107958882A (zh) 芯片的封装结构及其制作方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN103420322B (zh) 晶片封装体及其形成方法
US20140374855A1 (en) Pressure sensor and method of packaging same
CN105762085B (zh) 金属圆片埋孔型表面声滤波芯片封装结构及制造方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant