CN106608613A - 微机电***芯片封装及其制造方法 - Google Patents

Abstract

本发明涉及一种微机电***芯片封装及其制造方法。该微机电***芯片封装包括线路基板、微机电***芯片、驱动芯片、盖体、封装胶体及至少一个第一焊垫。线路基板具有相对的第一表面及第二表面。线路基板具有贯通第一表面及第二表面的音孔。微机电***芯片配置在线路基板的第一表面上。驱动芯片电性连接至微机电***芯片。盖体配置于线路基板的第一表面上。盖体覆盖微机电***芯片与驱动芯片。封装胶体覆盖盖体。第一焊垫通过第一电路径电性连接至驱动芯片。本发明在维持下出孔的微机电***芯片封装的感度以及频率响应的同时降低溢锡至音孔的机率，提升了微机电***芯片封装的良率。

Description

微机电 ***芯片封装及其制造方法

技术领域

本发明是有关于一种芯片封装及其制造方法，且特别是有关于一种微机电***(Micro-Electro-Mechanical System，MEMS)芯片封装及其制造方法。

背景技术

随着科技的进步，电子产品无不朝向轻量化与微型化的趋势发展。以麦克风为例，微机电***芯片（MEMS chips）已广泛地被使用于此领域中。传统的MEMS麦克风封装包括微机电***芯片、用以驱动微机电***芯片的驱动芯片以及用以承载微机电***芯片以及驱动芯片的电路板。除了上述构件之外，传统的MEMS麦克风封装还具有多个焊垫，其可电性连接至其他电路板。然而，一般下出孔（Bottom port）的MEMS麦克风封装，其焊垫与音孔配置在所述封装的同一侧。因此，将所述MEMS麦克风封装焊接至其他电路板时，各焊垫之间的焊锡会溢流至音孔，导致封装良率降低。

如何维持下出孔的MEMS麦克风封装的感度以及频率响应（Frequency response），同时降低溢锡至音孔的机率，进而提升微机电***芯片封装的良率，实为目前研发人员亟欲解决的问题之一。

发明内容

本发明提供一种微机电***芯片封装，其可在维持下出孔的MEMS麦克风封装的感度以及频率响应的同时降低溢锡至音孔的机率，进而提升微机电***芯片封装的良率。

本发明提供一种微机电***芯片封装，其包括线路基板、微机电***芯片、驱动芯片、盖体、封装胶体以及至少一个第一焊垫。线路基板具有相对的第一表面以及第二表面。线路基板具有贯通第一表面以及第二表面的音孔。微机电***芯片配置于线路基板的第一表面上。驱动芯片电性连接至微机电***芯片。盖体配置于线路基板的第一表面上。盖体覆盖微机电***芯片与驱动芯片。封装胶体覆盖盖体。第一焊垫通过第一电路径电性连接至驱动芯片。

在本发明的一实施例中，上述微机电***芯片封装更包括重分布层（Redistribution Layer，RDL），配置在封装胶体上。

在本发明的一实施例中，上述盖体可以是导电盖体。导电盖体透过第二电路径电性连接至重分布层。第二电路径包括封装胶体中的导通孔（Via）或焊线（Wire）。

在本发明的一实施例中，上述第一焊垫配置在重分布层上或配置在封装胶体上。

在本发明的一实施例中，上述第一焊垫至少有两个，且分别配置于重分布层上或封装胶体上。

在本发明的一实施例中，上述微机电***芯片具有腔体，腔体对应于音孔（Sound port）。

在本发明的一实施例中，上述微机电***芯片封装更包括焊线。驱动芯片透过焊线电性连接至微机电***芯片。

在本发明的一实施例中，上述第一电路径包括形成于封装胶体中的导电层。

在本发明的一实施例中，上述导电层可以是导通孔或焊线。

在本发明的一实施例中，上述第一电路径还包括形成于线路基板中的导线（Conductive line）。

在本发明的一实施例中，上述驱动芯片内埋于线路基板中，且驱动芯片与音孔之间留有距离。

在本发明的一实施例中，上述微机电***芯片封装还包括至少一个第二焊垫配置于线路基板的第二表面上。第二焊垫电性连接至所对应的第一焊垫。

在本发明的一实施例中，上述在本发明的一实施例中，上述的驱动芯片可以是特殊应用集成电路(Application Specific Integrated Circuit，ASIC)。

在本发明的一实施例中，上述的微机电***芯片可以是声音感测芯片。

本发明提供一种微机电***芯片封装的制造方法，其步骤如下。提供具有相对的第一表面以及第二表面的线路基板，其中线路基板具有贯通第一表面以及一第二表面的音孔。形成微机电***芯片于线路基板的第一表面上。形成驱动芯片于微机电***芯片旁。驱动芯片电性连接至微机电***芯片。形成盖体于线路基板的第一表面上。盖体覆盖微机电***芯片与驱动芯片。形成封装胶体于盖体上。形成至少一个第一焊垫于封装胶体上。第一焊垫透过第一电路径电性连接至驱动芯片。

在本发明的一实施例中，形成上述第一电路径，其步骤如下。在形成上述封装胶体于盖体上之后，形成导通孔开口（Via opening）于封装胶体中，其中导通孔开口贯穿封装胶体。填入导电材料（Conductive material）于导通孔开口中，形成导通孔，以电性连接第一焊垫以及线路基板中的导线。

在本发明的一实施例中，形成上述导通孔开口的方法可以是机械钻孔、雷射钻孔或其组合。

在本发明的一实施例中，形成上述第一电路径，其步骤如下。在形成上述封装胶体于盖体上之前，形成焊线，以电性连接盖体与线路基板中的导线。形成封装胶体于盖体上，以覆盖焊线。移除部分封装胶体以及部分焊线，以将焊线分隔为两个部分。上述两个部分之一电性连接第一焊垫以及线路基板中的导线。

在本发明的一实施例中，移除部分封装胶体以及部分焊线的方法可以是化学机械研磨（Chemical Mechanical Polishing，CMP）工艺。

基于上述，在本发明的微机电***芯片封装中，通过侧壁走线的方式（即封装胶体中的导通孔或焊线），将第一焊垫配置在盖体上。因此，本发明不仅可维持下出孔的微机电***芯片封装的感度以及频率响应，同时可降低溢锡至音孔的机率，进而提升微机电***芯片封装的良率。

此外，本发明的微机电***芯片封装更包括导电盖体，其覆盖微机电***芯片与驱动芯片，以达到良好的电磁干扰（Electromagnetic interference，EMI）屏蔽。

附图说明

下面结合附图和实施方式对本发明作进一步详细的说明。

图1A至图1C是依照本发明第一实施例所绘示的微机电***芯片封装的制造方法的剖面示意图。

图2A至图2C是依照本发明第二实施例所绘示的微机电***芯片封装的制造方法的剖面示意图。

图3是依照本发明第三实施例的微机电***芯片封装的示意图。

图4是依照本发明第四实施例的微机电***芯片封装的示意图。

符号说明

100a~100d：微机电***芯片封装

110：线路基板

110a：第一表面

110b：第二表面

112、116：导线

118：音孔

120：驱动芯片

122、124：电极

126、128、156、156a、156b：焊线

130：微机电***芯片

132：腔体

140：盖体

150：封装胶体

152、154：导通孔

160：重分布层

170a、170b：第一焊垫

180a、180b：第二焊垫

D：距离

具体实施方式

图1A至图1C是依照本发明第一实施例所绘示的微机电***芯片封装的制造方法的剖面示意图。

请参照图1A，本实施例提供一种微机电***芯片封装100a的制造方法，其步骤如下。提供具有相对的第一表面110a以及第二表面110b的线路基板110。线路基板110具有导线112。在一实施例中，线路基板110可以是具有多层图案化导线层的印刷电路板。所述图案化导线层的材料可包括金属材料，金属材料可以是金、铜、银、钯、铝或其组合。在本实施例中，图案化导线层可视为线路基板110的导线，其可依据所需的线路布局（layout）来设计。另外，线路基板110还具有音孔118，音孔118自第一表面110a延伸（或贯通）至第二表面110b。

接着，形成微机电***芯片130于线路基板110的第一表面110a上。在一实施例中，微机电***芯片130可以是声音感测芯片。在本实施例中，微机电***芯片130具有腔体132。腔体132包括背板（back plate）以及振膜（diaphragm），其中背板与振膜之间有间隙。微机电***芯片130可将声音的振动能转换为电信号，从微机电***芯片130所产生的电信号可通过焊线126、驱动芯片120、焊线128以及线路基板110中的导线112而读出。在本实施例中，腔体132对应于音孔118，其可视为下出孔（Bottom port）的微机电***芯片封装。一般而言，相较于上出孔的微机电***芯片封装，下出孔的微机电***芯片封装的感度与频率响应较佳。

接着，形成驱动芯片120于微机电***芯片130旁。详细地说，驱动芯片120也配置在线路基板110的第一表面110a上。驱动芯片120具有电极122、124。驱动芯片120通过电极122以及焊线126电性连接至微机电***芯片130，并通过电极124以及焊线128电性连接至线路基板110中的导线112。在一实施例中，焊线126、128的材料可以是金、铜、银、钯、铝或其组合。在一实施例中，驱动芯片120可以为特殊应用集成电路（ASIC）。在一实施例中，电极122可作为信号输入电极，而电极124可作为是信号输出电极。

另一方面，在其他实施例中，微机电***芯片130也可以覆晶（flip-chip bonding）方式透过导电凸块以及导线而与线路基板110以及驱动芯片120电性连接（未绘示）。在一实施例中，所述导电凸块可以是锡铅凸块（solder bumps）、金凸块（gold bumps）、高分子导电凸块（polymer conductive bumps）等，但本发明不以此为限。

接着，形成盖体140于线路基板110的第一表面110a上。盖体140覆盖微机电***芯片130与驱动芯片120。盖体140可以是导电盖体，且此导电盖体可透过线路基板110中的图案化导线层（未绘示）接地，以屏蔽噪声以及电磁干扰。在一实施例中，导电盖体的材料可以是金、铜、银、钯、铝或其组合。

然后，形成封装胶体150，以覆盖线路基板110的部分第一表面110a、部分导线112以及盖体140。在一实施例中，封装胶体150包括模封材料（molding compound），模封材料可以是硅氧树脂（silicone resin）、环氧树脂（epoxy resin）或其组合。封装胶体150的形成方法可采用旋转涂布法（Spin-coating）、迭层法（lamination）、沉积法（deposition）等。

请参照图1B，形成导通孔152、154于封装胶体150中。详细地说，先形成导通孔开口于封装胶体150中（未绘示）。所述导通孔开口之一贯穿封装胶体150，且暴露部分导线112的表面。所述导通孔开口的另一则贯穿封装胶体150，且暴露部分盖体140的表面。之后，填入导电材料于所述导通孔开口中，以形成导通孔152、154。在一实施例中，导通孔152、154可视为形成在封装胶体150中的导电层。在一实施例中，形成所述导通孔开口的方法可以是机械钻孔、雷射钻孔或其组合。在一实施例中，导电材料可以是金、铜、银、钯、铝或其组合。

请参照图1C，依序形成重分布层160以及多个第一焊垫170a、170b于封装胶体150上。重分布层160配置在第一焊垫170a、170b与封装胶体150之间。重分布层160具有多层图案化导线层以及多个接触垫（未绘示），其可重新分布其上的第一焊垫170a、170b的位置。第一焊垫170a可透过导通孔152、导线112以及焊线128电性连接至驱动芯片120。在本实施例中，导通孔152、导线112以及焊线128可视为第一电路径。另一方面，盖体140亦透过导通孔154电性连接至重分布层160，使得盖体140可通过重分布层160接地，达到电磁干扰屏蔽的效果。在本实施例中，导通孔154可视为第二电路径。在一实施例中，重分布层160可以是一层、两层或多层结构，其可依据所需的线路布局来设计。但本发明不以此为限，在其他实施例中，也可不具有重分布层160。换言之，第一焊垫170a、170b可直接配置在封装胶体150上。虽然图1C绘示两个第一焊垫170a、170b，但本发明不以此为限，第一焊垫的数量可以是一个、两个或多个，其可依据所需的线路布局来设计。在一实施例中，第一焊垫170a、170b的材料可以是金、铜、银、钯、铝或其组合。

值得注意的是，在本实施例中，微机电***芯片封装100a可透过第一电路径（即导通孔152、导线112以及焊线128），将第一焊垫170a配置在盖体140上。因此，本实施例不仅可维持下出孔的微机电***芯片封装100a的感度以及频率响应，同时可降低溢锡至音孔的机率，进而提升微机电***芯片封装100a的良率。此外，本实施例的微机电***芯片封装100a更包括盖体140，其覆盖微机电***芯片130与驱动芯片120，以达到良好的电磁干扰屏蔽。

以下的实施例中，相同或相似的组件、构件、层以相似的组件符号来表示。举例来说，图1A的线路基板110与图2A的线路基板110、图3的线路基板110以及图4的线路基板110为相同或相似的构件。于此不再逐一赘述。

图2A至图2C是依照本发明第二实施例所绘示的微机电***芯片封装的制造方法的剖面示意图。

请参照图2A，本实施例提供另一种微机电***芯片封装100b的制造方法，其步骤如下。图2A中的线路基板110、导线112、驱动芯片120、焊线126、128、微机电***芯片130以及盖体140的形成方法、材料以及连接关系与图1A的形成方法、材料以及连接关系相似，于此便不再赘述。如图2A所示，在形成封装胶体150于盖体140上之前，先形成焊线156，以电性连接盖体140与线路基板110中的导线112。接着，形成封装胶体150，以覆盖线路基板110的部分第一表面110a、部分导线112、盖体140以及焊线156。在一实施例中，焊线156的材料可以是金、铜、银、钯、铝或其组合。

请参照图2B，移除部分封装胶体150以及部分焊线156，以暴露焊线156的表面。上述移除步骤使得焊线156分隔为两个部分156a、156b（即两条焊线156a、156b）。在一实施例中，移除部分封装胶体150以及部分焊线156的方法可采用化学机械研磨工艺（CMP）。在一实施例中，焊线156a、156b可视为形成在封装胶体150中的导电层。

请参照图2C，依序形成重分布层160以及多个第一焊垫170a、170b于封装胶体150上。重分布层160配置在第一焊垫170a、170b与封装胶体150的间。微机电***芯片封装100b的第一焊垫170a可透过焊线156a、导线112以及焊线128电性连接至驱动芯片120。在本实施例中，焊线156a、导线112以及焊线128可视为第一电路径。另一方面，盖体140亦透过焊线156b电性连接至重分布层160，使得盖体140可通过重分布层160接地，达到电磁干扰屏蔽的效果。在本实施例中，焊线156b可视为第二电路径。

图3是依照本发明第三实施例的微机电***芯片封装的示意图。

请参照图3，本发明的第三实施例的微机电***芯片封装100c与本发明的第一实施例的微机电***芯片封装100a基本上相似。上述两者不同之处在于：图3的驱动芯片120内埋于线路基板110中。驱动芯片120可透过电极122、导线116以及焊线126电性连接至微机电***芯片130。另一方面，驱动芯片120又透过电极124、导线112以及导通孔152电性连接至第一焊垫170a。值得注意的是，导通孔152不仅贯穿封装胶体150，还延伸贯穿部分线路基板110，以电性连接至线路基板110中的导线112。

此外，由于驱动芯片120完全地嵌于线路基板110的内部，因此驱动芯片120与线路基板110的音孔118之间会维持一特定的距离D，此距离D可以确保驱动芯片120不会显露于线路基板110之外，以使驱动芯片120获得适度的保护。

图4是依照本发明第四实施例的微机电***芯片封装的示意图。

请参照图4，本发明的第四实施例的微机电***芯片封装100d与本发明的第一实施例的微机电***芯片封装100a基本上相似。上述两者不同之处在于：第四实施例的微机电***芯片封装100d更包括多个第二焊垫180a、180b配置于线路基板110的第二表面110b上。第二焊垫180a电性连接至所对应的第一焊垫170a。另外，虽然图4的剖面示意图中并未绘示出第二焊垫180b与第一焊垫170b的连接方式，但其可透过绕线方式使得第二焊垫180b电性连接至第一焊垫170b。第四实施例的微机电***芯片封装100d具有配置于第一表面110a上的第一焊垫170a、170b以及配置于第二表面110b上的第二焊垫180a、180b。当将微机电***芯片封装100d与其他电路板接合时，可弹性地接合至第一焊垫170a、170b或第二焊垫180a、180b，以符合使用者需求。

虽然本发明已以实施例揭露如上，但是并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (20)

1.一种微机电***芯片封装，包括：

一线路基板，具有相对的第一表面以及第二表面，其中该线路基板具有贯通该第一表面以及该第二表面的音孔；

一微机电***芯片，配置于该线路基板的该第一表面上；

一驱动芯片，电性连接至该微机电***芯片；

一盖体，配置于该线路基板的该第一表面上，其中该盖体覆盖该微机电***芯片与该驱动芯片；

一封装绝缘体，覆盖该盖体；

以及至少一个第一焊垫，其中该第一焊垫通过第一电路径电性连接至该驱动芯片。

2.如权利要求1所述的微机电***芯片封装，其特征是：其中该封装绝缘体为绝缘胶。

3.如权利要求1所述的微机电***芯片封装，其特征是：还包括一重分布层，配置在该封装胶体上。

4.如权利要求3所述的微机电***芯片封装，其特征是：其中该盖体为一导电盖体，且该导电盖体透过第二电路径电性连接至该重分布层，其中该第二电路径包括该封装胶体中的一导通孔或一焊线。

5.如权利要求3所述的微机电***芯片封装，其特征是：其中该第一焊垫配置在该重分布层上或配置在该封装胶体上。

6.如权利要求3所述的微机电***芯片封装，其特征是：其中该第一焊垫至少有两个，且分别配置于该重分布层上或该封装胶体上。

7.如权利要求1所述的微机电***芯片封装，其特征是：其中该微机电***芯片具有一腔体，该腔体对应于该音孔。

8.如权利要求1所述的微机电***芯片封装，其特征是：还包括一焊线，其中该驱动芯片透过该焊线电性连接至该微机电***芯片。

9.如权利要求1所述的微机电***芯片封装，其特征是：其中该第一电路径包括形成于该封装胶体中的导电层。

10.如权利要求9所述的微机电***芯片封装，其特征是：其中该导电层为一导通孔或一焊线。

11.如权利要求9所述的微机电***芯片封装，其特征是：其中该第一电路径还包括一导线形成于该线路基板中。

12.如权利要求1所述的微机电***芯片封装，其特征是：其中该驱动芯片内埋于该线路基板中，且该驱动芯片与该音孔之间维持有距离。

13.如权利要求1所述的微机电***芯片封装，其特征是：还包括至少一个第二焊垫配置于该线路基板的该第二表面上，其中该第二焊垫电性连接至所对应的该第一焊垫。

14.如权利要求1所述的微机电***芯片封装，其特征是：其中该驱动芯片为一集成电路。

15.如权利要求1所述的微机电***芯片封装，其特征是：其中该微机电***芯片为一声音感测芯片。

16.一种微机电***芯片封装的制造方法，包括：

提供具有相对的第一表面以及第二表面的一线路基板，其中该线路基板具有贯通该第一表面以及该第二表面的音孔；

形成一微机电***芯片于该线路基板的该第一表面上；

形成一驱动芯片于该微机电***芯片旁，其中该驱动芯片电性连接至该微机电***芯片；

形成一盖体于该线路基板的该第一表面上，其中该盖体覆盖该微机电***芯片与该驱动芯片；

形成一封装胶体于该盖体上；

以及形成至少一个第一焊垫于该封装胶体上，其中该第一焊垫通过一第一电路径电性连接至该驱动芯片。

17.如权利要求16所述的微机电***芯片封装的制造方法，其特征是：形成该第一电路径的方法，包括：

在形成该封装胶体于该盖体之后，形成一导通孔开口于该封装胶体中，其中该导通孔开口贯穿该封装胶体；

填入导电材料于该导通孔开口中，形成一导通孔，以电性连接该第一焊垫以及该线路基板中的一导线。

18.如权利要求17所述的微机电***芯片封装的制造方法，其特征是：其中形成该导通孔开口的方法包括机械钻孔、雷射钻孔或其组合。

19.如权利要求16所述的微机电***芯片封装的制造方法，其特征是：形成该第一电路径的方法，包括：在形成该封装胶体于该盖体之前，形成一焊线，以电性连接该盖体与该线路基板中的一导线；

形成该封装胶体于该盖体上，以覆盖该焊线；

移除部分该封装胶体以及部分该焊线，以将该焊线分隔为两个部分，其中该两个部分之一电性连接该第一焊垫以及该线路基板中的一导线。

20.如权利要求第19项所述的微机电***芯片封装的制造方法，其特征是：其中移除部分该封装胶体以及部分该焊线的方法包括化学机械研磨工艺。