CN102959614B - 扫描信号线驱动电路和具备它的显示装置 - Google Patents

扫描信号线驱动电路和具备它的显示装置 Download PDF

Info

Publication number
CN102959614B
CN102959614B CN201180031177.2A CN201180031177A CN102959614B CN 102959614 B CN102959614 B CN 102959614B CN 201180031177 A CN201180031177 A CN 201180031177A CN 102959614 B CN102959614 B CN 102959614B
Authority
CN
China
Prior art keywords
node
level
signal
forming circuit
disconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180031177.2A
Other languages
English (en)
Other versions
CN102959614A (zh
Inventor
高桥佳久
岩瀬泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102959614A publication Critical patent/CN102959614A/zh
Application granted granted Critical
Publication of CN102959614B publication Critical patent/CN102959614B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供在单片式栅极驱动器中与现有技术相比不会使施加于栅极总线的扫描信号的电压降低而使消耗电力降低的技术。级构成电路包括：第一～第三节点；在第一节点的电位为高电平时使扫描信号的电位向VDD电位变化的薄膜晶体管（M7）；在第二节点的电位为高电平时使其他级控制信号的电位向时钟（CKA）的电位变化的薄膜晶体管（M6）；在第一节点－第二节点间设置的电容器（C1）；和在第二节点－第三节点间设置的电容器（C2）。在基于从不同级的级构成电路输出的其他级控制信号使第一节点的电位上升后，依次使第二节点的电位、第三节点的电位上升。在此，时钟的振幅比扫描信号的振幅小。

Description

扫描信号线驱动电路和具备它的显示装置
技术领域
本发明涉及显示装置及其驱动电路，详细而言涉及具备对在显示装置的显示部配置的扫描信号线进行驱动的移位寄存器的扫描信号线驱动电路。
背景技术
近年来，在液晶显示装置中，用于驱动栅极总线（扫描信号线）的栅极驱动器（扫描信号线驱动电路）的单片化正在发展。从前，栅极驱动器在构成液晶面板的基板的周边部作为IC（Integrated Circuit：集成电路）芯片搭载的情况较多，但是近年来在基板上直接形成栅极驱动器的情况逐渐增加。将这样的栅极驱动器称为“单片式栅极驱动器”等。在具备单片式栅极驱动器的液晶显示装置中，作为驱动元件典型采用使用有非晶硅（a－Si）的薄膜晶体管。然而，近年来作为驱动元件逐渐采用使用多晶硅、微晶硅、氧化物半导体（例如IGZO）等的薄膜晶体管。
然而，在有源矩阵型液晶显示装置的显示部形成有像素电路，该像素电路包括：多条源极总线（视频信号线）；多条栅极总线；和分别与该多条源极总线和多条栅极总线的交叉点对应地设置的多个像素形成部。上述多个像素形成部呈矩阵状配置，构成像素阵列。各像素形成部包括作为开关元件的薄膜晶体管和用于保持像素电压值的像素电容等，其中上述开关元件的栅极端子与通过对应的交叉点的栅极总线连接，并且源极端子与通过该交叉点的源极总线连接。在有源矩阵型液晶显示装置中，还设置有上述栅极驱动器和用于驱动源极总线的源极驱动器（视频信号线驱动电路）。
表示像素电压值的视频信号由源极总线传输，但是不能一次（同时）传输表示多行的像素电压值的视频信号。因此，逐行依次对呈矩阵状配置的上述像素形成部内的像素电容进行视频信号的写入（充电）。因此，栅极驱动器由包含多级的移位寄存器构成，以按规定期间依次选择多条栅极总线。而且，通过从移位寄存器的各级（以下，将构成移位寄存器的各级的电路也称为“级构成电路”）依次输出有源的扫描信号，如上所述那样逐行依次对像素电容进行视频信号的写入。
在现有的显示装置中，移位寄存器的各级（各级构成电路）例如如图36（日本特开2006－127630号公报的图2）所示那样构成。如图36所示，在级构成电路中设置有输出控制用晶体管，其源极端子与扫描信号用输出端子连接，漏极端子被供给时钟信号。而且，通过对与输出控制用晶体管的栅极端子连接的节点的电位进行控制，能够控制输出控制用晶体管的导通/断开状态，输出控制用晶体管为导通状态时的时钟信号的电位作为扫描信号而表现。在此，根据图36所示的结构，输出控制用晶体管的栅极电压（节点A的电压）由于从前第二级输出的扫描信号和从前一级输出的扫描信号而阶段性提高。由此，输出控制用晶体管的栅极电压显著提高，扫描信号的上升和下降快速进行。此外，以下将扫描信号完全上升、对像素电容进行原本的（视频信号的）写入的期间称为“正式充电期间”。此外，将从扫描信号的上升开始时刻到扫描信号的下降开始时刻的期间（进行用于对像素电容写入的动作的期间）称为“写入动作期间”。
除上述日本特开2006－127630号公报之外，在日本特表2008－508654号公报、日本特表2008－537275号公报、日本特开2003－202840号公报和日本特开2008－61323号公报中也都公开了设置于显示装置等中的移位寄存器的结构。
现有技术文献
专利文献
专利文献1：日本特开2006－127630号公报
专利文献2：日本特表2008－508654号公报
专利文献3：日本特表2008－537275号公报
专利文献4：日本特开2003-202840号公报
专利文献5：日本特开2008－61323号公报
发明内容
发明要解决的课题
如上所述，在现有的结构中，对输出控制用晶体管的漏极端子供给时钟信号。而且，该时钟信号的振幅大致表现为扫描信号的振幅。一般而言，将扫描信号的振幅设为比晶体管的开关动作所需要的电压振幅大，以使得无论视频信号电压的大小如何都对像素电容施加期望的充电。因此，将时钟信号的振幅设为比晶体管的开关动作所需要的电压振幅大。此外，由于输出控制用晶体管通常采用尺寸大的晶体管，所以时钟配线（用于传输时钟信号的信号配线）的寄生电容变大。由于时钟信号的振幅和时钟配线的寄生电容越大消耗电力越大，所以减少驱动器的消耗电力成为课题。关于这一点，在现有结构中，当为了实现消耗电力的降低而假设减小时钟信号的振幅时，扫描信号的振幅也减小。从而，在将时钟信号的振幅减小至能够充分得到降低消耗电力的效果的程度时，不能够得到充分对像素电容进行充电的扫描信号。
因此，本发明的目的在于：在单片式栅极驱动器中，实现与现有技术相比，不会使施加于栅极总线的扫描信号的电压降低，而使消耗电力降低。
用于解决课题的手段
本发明的第一方面的扫描信号线驱动电路，其特征在于：
其是对配置于显示部的多条扫描信号线进行驱动的显示装置的扫描信号线驱动电路，
上述扫描信号线驱动电路具备包括多级的移位寄存器，上述移位寄存器基于从外部输入的多个时钟信号依次输出导通电平的扫描信号，以依次驱动上述多条扫描信号线
构成上述移位寄存器的各级的级构成电路具有：
第一输出节点，其与上述扫描信号线连接，且用于输出对上述扫描信号线进行驱动的扫描信号；
第二输出节点，其用于输出对不同级的级构成电路的动作进行控制的其他级控制信号；
第一输出控制用开关元件，上述第一输出控制用开关元件的第二电极被供给导通电平的直流电源电位，上述第一输出控制用开关元件的第三电极与上述第一输出节点连接；
第二输出控制用开关元件，上述第二输出控制用开关元件的第二电极被供给上述时钟信号，上述第二输出控制用开关元件的第三电极与上述第二输出节点连接；
第一节点，其与上述第一输出控制用开关元件的第一电极连接；
节点区域，其由1个以上的节点形成，上述1个以上的节点包含与上述第二输出控制用开关元件的第一电极连接的第二节点；
第三节点，其构成为在从上述第二节点成为导通电平的时刻至正式充电期间的结束时刻的期间，从断开电平变化为导通电平，其中，上述正式充电期间是从上述第一输出节点输出的扫描信号应为导通电平的期间；
第一电位差保持部，其用于保持上述第一节点与上述第二节点之间的电位差；和
第二电位差保持部，其用于保持上述第二节点与上述第三节点之间的电位差，
对各级构成电路供给从该各级构成电路之前的第二级或更前的级的级构成电路输出的其他级控制信号作为第一节点置位信号，
对各级构成电路供给其他级控制信号中的1个以上的信号作为包含第二节点置位信号的节点区域置位信号，其中，上述其他级控制信号为从该各级构成电路的前一级的级构成电路输出的其他级控制信号，并且为从输出作为上述第一节点置位信号的其他级控制信号的级构成电路的后一级的级构成电路输出的其他级控制信号，
在各级构成电路中，
上述第一节点基于上述第一节点置位信号从断开电平变化为导通电平，
上述第二节点基于上述第二节点置位信号从断开电平变化为导通电平，
上述第三节点在上述第二节点从断开电平变化为导通电平之后，从断开电平变化为导通电平，
上述第一节点在形成上述节点区域的节点从断开电平变化为导通电平的期间和上述第三节点从断开电平变化为导通电平的期间为浮置状态，
形成上述节点区域的节点在上述第三节点从断开电平变化为导通电平的期间为浮置状态，
上述时钟信号的振幅比上述扫描信号的振幅小。
本发明的第二方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
上述节点区域仅由上述第二节点形成，
对各级构成电路仅供给上述第二节点置位信号作为上述节点区域置位信号，
上述第一电位差保持部包括电容器，上述电容器的一端与上述第一节点连接，上述电容器的另一端与上述第二节点连接。
本发明的第三方面的扫描信号线驱动电路，在本发明的第二方面的扫描信号线驱动电路中，其特征在于：
对各级构成电路供给从该各级构成电路的下一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有：
第一节点断开用开关元件，其用于基于上述复位信号使上述第一节点的电平向断开电平变化；和
第二节点断开用开关元件，其用于基于上述复位信号使上述第二节点的电平向断开电平变化。
本发明的第四方面的扫描信号线驱动电路，在本发明的第三方面的扫描信号线驱动电路中，其特征在于：
上述第一节点断开用开关元件的第一电极被供给上述复位信号，上述第一节点断开用开关元件的第二电极与上述第一节点连接，上述第一节点断开用开关元件的第三电极与上述第二节点连接。
本发明的第五方面的扫描信号线驱动电路，在本发明的第三方面的扫描信号线驱动电路中，其特征在于：
上述第二节点断开用开关元件的第一电极被供给上述复位信号，上述第二节点断开用开关元件的第二电极与上述第二节点连接，上述第二节点断开用开关元件的第三电极与上述第一输出节点或上述第二输出节点连接。
本发明的第六方面的扫描信号线驱动电路，在本发明的第五方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有输出节点断开用开关元件，上述输出节点断开用开关元件用于基于上述复位信号使与上述第二节点断开用开关元件的第三电极连接的节点的电平向断开电平变化。
本发明的第七方面的扫描信号线驱动电路，在本发明的第三方面的扫描信号线驱动电路中，其特征在于：
上述第二节点断开用开关元件的第一电极被供给上述复位信号，上述第二节点断开用开关元件的第二电极与上述第二节点连接，上述第二节点断开用开关元件的第三电极与上述第一节点连接。
本发明的第八方面的扫描信号线驱动电路，在本发明的第二方面的扫描信号线驱动电路中，其特征在于：
对在相邻的2级的级构成电路中包含的2个第二输出控制用开关元件的第二电极，供给导通占空比大致为二分之一且相位相互错开180度的时钟信号，
各级构成电路还具有：
第一的第三节点导通用开关元件，其用于基于从该各级构成电路输出的其他级控制信号或对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，在上述正式充电期间的开始时刻使上述第三节点从断开电平变化为导通电平；和
第三节点断开用开关元件，其用于基于从该各级构成电路的前一级的级构成电路输出的其他级控制信号或对在该各级构成电路的前一级的级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，在上述正式充电期间开始之前将上述第三节点维持为断开电平。
本发明的第九方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中，上述第三节点基于从该各级构成电路输出的其他级控制信号，从断开电平变化为导通电平。
本发明的第十方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中，上述第三节点基于对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，从断开电平变化为导通电平。
本发明的第十一方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中，作为上述第一的第三节点导通用开关元件具有：
基于从该各级构成电路输出的其他级控制信号，使上述第三节点从断开电平变化为导通电平的开关元件；和
基于对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，使上述第三节点从断开电平变化为导通电平的开关元件。
本发明的第十二方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有：
第二的第一输出节点断开用开关元件，其用于使上述第一输出节点的电平向断开电平变化，上述第二的第一输出节点断开用开关元件的第二电极与上述第一输出节点连接，上述第二的第一输出节点断开用开关元件的第三电极被供给断开电平的直流电源电位；
第四节点，其与上述第二的第一输出节点断开用开关元件的第一电极连接；
第四节点控制用开关元件，上述第四节点控制用开关元件的第一电极被供给对在该各级构成电路的前一级的级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，上述第四节点控制用开关元件的第二电极与上述第三节点连接，上述第四节点控制用开关元件的第三电极与上述第四节点连接；和
第四节点断开用开关元件，其用于基于上述第一节点置位信号或上述第一节点的电位，使上述第四节点的电平向断开电平变化。
本发明的第十三方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中，
对上述第一的第三节点导通用开关元件的第一电极和第二电极，供给从该各级构成电路输出的其他级控制信号或对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，
上述第一的第三节点导通用开关元件的第三电极与上述第三节点连接。
本发明的第十四方面的扫描信号线驱动电路，在本发明的第八方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有第三节点控制用开关元件，上述第三节点控制用开关元件用于基于上述第一节点的电位或上述第二节点的电位，在上述正式充电期间开始之前将上述第三节点维持为断开电平，并且在上述正式充电期间的开始时刻使上述第三节点从断开电平变化为导通电平。
本发明的第十五方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有第一的第一输出节点断开用开关元件，上述第一的第一输出节点断开用开关元件用于基于上述复位信号使上述第一输出节点的电平向断开电平变化。
本发明的第十六方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有第三节点控制用开关元件，上述第三节点控制用开关元件用于基于上述第一节点的电位或上述第二节点的电位，在上述正式充电期间开始之前将上述第三节点维持为断开电平，并且在从上述第二节点成为导通电平的时刻至上述正式充电期间的结束时刻的期间使上述第三节点从断开电平变化为导通电平。
本发明的第十七方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
上述第三节点与上述第二输出节点是同一节点。
本发明的第十八方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
各级构成电路还具有第二节点置位信号断开用开关元件，上述第二节点置位信号断开用开关元件用于基于上述第三节点的电位使上述第二节点置位信号的电平向断开电平变化。
本发明的第十九方面的扫描信号线驱动电路，在本发明的第十八方面的扫描信号线驱动电路中，其特征在于：
上述第三节点在上述第一节点从断开电平变化为导通电平的时刻以前的期间和上述正式充电期间的结束时刻以后的期间维持为导通电平。
本发明的第二十方面的扫描信号线驱动电路，在本发明的第十九方面的扫描信号线驱动电路中，其特征在于：
对各级构成电路供给从该各级构成电路的后一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有第二的第三节点导通用开关元件，上述第二的第三节点导通用开关元件用于基于上述复位信号使上述第三节点的电平向导通电平变化。
本发明的第二十一方面的扫描信号线驱动电路，在本发明的第二十方面的扫描信号线驱动电路中，其特征在于：
上述第二的第三节点导通用开关元件的第一电极和第二电极被供给上述复位信号，上述第二的第三节点导通用开关元件的第三电极与上述第三节点连接。
本发明的第二十二方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
上述节点区域由包含上述第二节点的m个节点形成，其中m为2以上的整数，
上述第一电位差保持部包括m个电容器，上述m个电容器经由形成上述节点区域的节点中的上述第二节点以外的节点在上述第一节点与上述第二节点之间串联连接，
对各级构成电路供给m个信号作为上述节点区域置位信号，
形成上述节点区域的m个节点，基于上述节点区域置位信号依次从断开电平变化为导通电平，
形成上述节点区域的各节点在从断开电平变化为导通电平之后、至上述正式充电期间的开始时刻为止的期间为浮置状态。
本发明的第二十三方面的扫描信号线驱动电路，在本发明的第二十二方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中，形成上述节点区域的m个节点中位于电学上第k个最接近上述第一节点的位置的节点，基于从将作为上述节点区域置位信号被供给到该各级构成电路的m个信号输出的m个级构成电路中的第k级的级构成电路输出的信号，从断开电平变化为导通电平，其中k为1以上m以下的整数。
本发明的第二十四方面的扫描信号线驱动电路，在本发明的第二十二方面的扫描信号线驱动电路中，其特征在于：
对各级构成电路供给从该各级构成电路的后一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有m个第二节点断开用开关元件，上述m个第二节点断开用开关元件用于基于上述复位信号使形成上述节点区域的m个节点的电平向断开电平变化。
本发明的第二十五方面的扫描信号线驱动电路，在本发明的第二十四方面的扫描信号线驱动电路中，其特征在于：
在上述m个第二节点断开用开关元件中的、与形成上述节点区域的m个节点中的上述第二节点以外的节点对应地设置并且在电学上第z个最接近上述第一节点的位置上配置的开关元件中，第一电极被供给上述复位信号，第二电极与形成上述节点区域的m个节点中位于电学上第z个最接近上述第一节点的位置的节点连接，第三电极与形成上述节点区域的m个节点中位于电学上第x个最接近上述第一节点的位置的节点、上述第一节点、上述第一输出节点和上述第二输出节点中的任一个节点连接，其中z为1以上m－1以下的整数，x为z＋1以上m以下的整数。
本发明的第二十六方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
上述扫描信号线驱动电路还包括动作开始信号生成电路，上述动作开始信号生成电路基于从外部输入的1个开始脉冲信号，生成要被设为上述第一节点置位信号和上述节点区域置位信号的信号。
本发明的第二十七方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
对上述移位寄存器输入导通占空比大致为二分之一且相位相互错开180度的2个时钟信号作为上述多个时钟信号。
本发明的第二十八方面的扫描信号线驱动电路，在本发明的第一方面的扫描信号线驱动电路中，其特征在于：
在各级构成电路中包含的开关元件全部是相同沟道的薄膜晶体管。
本发明的第二十九方面的显示装置，其特征在于：
上述显示装置包括上述显示部，且包括权利要求1至28中任一项上述的扫描信号线驱动电路。
本发明的第三十方面的驱动方法，其特征在于：
其是通过具备包括多级的基于从外部输入的多个时钟信号进行动作的移位寄存器的扫描信号线驱动电路，对配置于显示部的多条扫描信号线进行驱动的驱动方法，
上述驱动方法对于构成上述移位寄存器的各级的级构成电路包括：
用于使包含在上述级构成电路中的第一节点从断开电平变化为导通电平的第一节点导通步骤；
用于使包含在上述级构成电路中的第二节点从断开电平变化为导通电平的第二节点导通步骤；和
用于使包含在上述级构成电路中的第三节点从断开电平变化为导通电平的第三节点导通步骤，
上述级构成电路包括：
第一输出节点，其与上述扫描信号线连接，且用于输出对上述扫描信号线进行驱动的扫描信号；
第二输出节点，其用于输出对不同级的级构成电路的动作进行控制的其他级控制信号；
第一输出控制用开关元件，上述第一输出控制用开关元件的第二电极被供给导通电平的直流电源电位，上述第一输出控制用开关元件的第三电极与上述第一输出节点连接；
第二输出控制用开关元件，上述第二输出控制用开关元件的第二电极被供给上述时钟信号，上述第二输出控制用开关元件的第三电极与上述第二输出节点连接；
第一节点，其与上述第一输出控制用开关元件的第一电极连接；
第二节点，其与上述第二输出控制用开关元件的第一电极连接；
第三节点；
第一电位差保持部，其用于保持上述第一节点与上述第二节点之间的电位差；和
第二电位差保持部，其用于保持上述第二节点与上述第三节点之间的电位差，
在各级构成电路中，按照上述第一节点导通步骤、上述第二节点导通步骤和上述第三节点导通步骤的顺序执行各步骤，
在上述第一节点导通步骤中，基于从该各级构成电路之前的第二级或更前的级的级构成电路输出的其他级控制信号，第一节点从断开电平变化为导通电平，
在上述第二节点导通步骤中，基于其他级控制信号使上述第二节点从断开电平变化为导通电平，其中，上述其他级控制信号为从该各级构成电路的前一级的级构成电路输出的其他级控制信号，并且为从输出在上述第一节点导通步骤中使用的其他级控制信号的级构成电路的后一级的级构成电路输出的其他级控制信号，
在执行上述第二节点导通步骤时上述第一节点为浮置状态，
在执行上述第三节点导通步骤时上述第一节点和上述第二节点为浮置状态，
上述时钟信号的振幅比上述扫描信号的振幅小。
发明效果
根据本发明的第一方面，从移位寄存器内的各级构成电路输出：对与该各级构成电路连接的扫描信号线进行驱动的扫描信号；和用于控制与该各级构成电路不同级的级构成电路的其他级控制信号。在此，对用于控制扫描信号的电位的第一输出控制用开关元件的第二电极供给直流电源电位。另一方面，对用于控制其他级控制信号的电位的第二输出控制用开关元件的第二电极供给时钟信号。在这样的结构中，与第一输出控制用开关元件的第一电极连接的第一节点，在基于第一节点置位信号（从该各级构成电路之前的第二级或更前的级的级构成电路输出的其他级控制信号）从断开电平变化为导通电平后，通过多次自举进一步向导通电平变化。因此，即使以振幅比较小的时钟信号使移位寄存器动作，也能够使正式充电期间中的扫描信号的电平达到对像素电容充分进行写入的程度。由此，与现有技术相比，不会使在正式充电期间中施加于扫描信号线的电压下降，而使移位寄存器的消耗电力减少。
此外，与现有技术相比，时钟配线的寄生电容变小，消耗电力减少。进而，由于时钟配线的负荷对时钟信号的影响变小，所以能够抑制时钟信号的波形畸变的产生，提高电路动作的稳定性。结果，显示品质提高。此外，扫描信号的电位从正式充电期间开始之前向导通电平阶段性变化。因此，在正式充电期间中，扫描信号迅速达到充分的电平，对像素电容充分进行充电。由此，显示品质提高。
根据本发明的第二方面，能够以比较简单的结构得到与本发明的第一方面同样的效果。
根据本发明的第三方面，在写入动作期间结束后使第一节点和第二节点可靠地成为断开电平。因此，抑制在通常动作期间中扫描信号和其他级控制信号的噪声的产生。
根据本发明的第四方面，在第一节点断开用开关元件的第二电极－第三电极间施加与第一节点的电位和第二节点的电位之差相当的电压。由于第二节点的电位在写入动作期间中向导通电平变化，所以该期间中的第一节点断开用开关元件的第二电极－第三电极间的电压变得比较小。由此，在写入动作期间中，抑制来自第一节点的经由第一节点断开用开关元件的电荷的流出。结果，抑制第一节点的电位在写入动作期间中向断开电平变化，提高电路动作的稳定性。
根据本发明的第五方面，在第二节点断开用开关元件的第二电极－第三电极间施加与第二节点的电位和第一输出节点或第二输出节点的电位之差相当的电压。由于第一输出节点的电位（扫描信号的电位）和第二输出节点的电位（其他级控制信号的电位）在写入动作期间中向导通电平变化，所以该期间中的第二节点断开用开关元件的第二电极-第三电极间的电压变得比较小。由此，在写入动作期间中，抑制来自第二节点的经由第二节点断开用开关元件的电荷的流出。结果，抑制第二节点的电位在写入动作期间中向断开电平变化，提高电路动作的稳定性。
根据本发明的第六方面，在写入动作期间结束后使第一输出节点或第二输出节点的电位可靠地成为断开电平。因此，抑制通常动作期间中扫描信号或其他级控制信号的噪声的产生。
根据本发明的第七方面，由于第二节点断开用开关元件的第三电极与第一节点连接，所以第二节点的电位跟随第一节点的电位变化而变化。因此，在写入动作期间结束后、至第二节点成为断开电平为止的时间比较长。由此，在写入动作期间结束后，经由第二输出控制用开关元件使其他级控制信号迅速成为断开电平。
根据本发明的第八方面，基于其他级控制信号或时钟信号，在正式充电期间开始之前将第三节点维持为断开电平，并且在正式充电期间的开始时刻使第三节点成为导通电平。这样，无需基于第一节点或第二节点的电位，就能够控制第三节点的电位。
根据本发明的第九方面，用于使第三节点成为导通电平的第一的第三节点导通用开关元件，基于其他级控制信号成为导通状态。在此，其他级控制信号仅在1垂直扫描期间中的1水平扫描期间成为导通电平。从而，即使在通常动作期间中第三节点成为断开电平的情况下，在第一的第三节点导通用开关元件的第二电极－第三电极间施加高电压的期间也变短，抑制第一的第三节点导通用开关元件的劣化。因此，抑制第三节点在从断开电平变化为导通电平时的波形的劣化，能够进行移位寄存器的长期间的稳定动作。
根据本发明的第十方面，对第三节点以比较短的周期供给电荷。由此，在通常动作期间中，即使在与第三节点连接的开关元件产生电流漏泄，也可靠地将第三节点维持为导通电平。由此，提高电路动作的稳定性。
根据本发明的第十一方面，与本发明的第九方面同样，抑制第三节点从断开电平变化为导通电平时的波形的劣化，能够进行移位寄存器的长期间的稳定动作。此外，与本发明的第十方面同样，在通常动作期间中，可靠地将第三节点维持为导通电平，提高电路动作的稳定性。
根据本发明的第十二方面，当第四节点为导通电平时，第二的第一输出节点断开用开关元件成为导通状态，扫描信号的电位向断开电平下降。在此，在写入动作期间中，第四节点要维持为断开电平，以使得第二的第一输出节点断开用开关元件成为断开状态。由于写入动作期间比时钟周期长，所以为了使用时钟信号使第四节点成为导通电平，需要复杂的结构。此外，关于用于在正式充电期间的结束时刻使第四节点成为导通电平的结构，能够使用从后一级的级构成电路输出的其他级控制信号。然而，当电流的漏泄产生时，在通常动作期间中第四节点的电位向断开电平变化，电路动作变得不稳定。在这一方面，根据本发明的第十二方面，每当被供给到第四节点控制用开关元件的第一电极的时钟信号成为导通电平时，从第三节点向第四节点供给电荷。由此，能够以简单的结构在写入动作期间将第四节点维持为断开电平，并且在通常动作期间将第四节点维持为导通电平，抑制通常动作期间中产生与扫描信号相关的噪声。
根据本发明的第十三方面，第一的第三节点导通用开关元件的第一电极－第二电极间的电压变成0。因此，在通常动作期间中将第三节点维持为导通电平的情况下，即使第一的第三节点导通用开关元件的第一电极的电位成为断开电平，第一的第三节点导通用开关元件承受的第一电极－第三电极间的电压也为0，能够抑制第一的第三节点导通用开关元件的劣化。
根据本发明的第十四方面，能够使第三节点的电平更迅速地变化。
根据本发明的第十五方面，在正式充电期间结束后能够使扫描信号可靠地成为断开电平。
根据本发明的第十六方面，能够以比较简单的结构控制第三节点的电位。
根据本发明的第十七方面，能够使构成移位寄存器的级构成电路所需要的开关数量较少。因此，能够削减安装面积，实现显示装置的小型化或显示区域的扩大。
根据本发明的第十八方面，当使第三节点成为导通电平时，第二节点置位信号的电位向断开电平下降，能够使第二节点可靠地成为浮置状态。因此，在正式充电期间中第二节点可靠地成为导通电平，电路动作的稳定性提高。
根据本发明的第十九方面，在通常动作期间中，第二节点置位信号的电位向断开电平下降。因此，在各级构成电路中，能够抑制从前一级供给的其他级控制信号的噪声的影响，电路动作的稳定性提高。
根据本发明的第二十方面，在正式充电期间结束后，基于复位信号使第三节点向导通电平变化。因此，在正式充电期间结束后，即使第一节点和第二节点从导通电平向断开电平变化，第三节点也不会成为断开电平。从而，在通常动作期间中，将第三节点可靠地维持为导通电平。由此，在各级构成电路中，能够抑制从前一级供给的其他级控制信号的噪声的影响，电路动作的稳定性提高。
根据本发明的第二十一方面，与本发明的第十三方面同样，能够抑制第二的第三节点导通用开关元件的劣化。
根据本发明的第二十二方面，第一节点在基于第一节点置位信号从断开电平变化为导通电平后，通过3次以上的自举进一步向导通电平变化。因此，即使以振幅较小的时钟信号使移位寄存器动作，也能够使正式充电期间中的扫描信号的电平达到对像素电容充分进行写入的程度。由此，与现有技术相比，不会使在正式充电期间中施加于扫描信号线的电压下降，而能够使移位寄存器的消耗电力显著减少。
根据本发明的第二十三方面，与本发明的第二十二方面同样，与现有技术相比，不会使在正式充电期间中施加于扫描信号线的电压下降，而能够使移位寄存器的消耗电力显著减少。
根据本发明的第二十四方面，在写入动作期间结束后，形成节点区域的节点可靠地成为断开电平。因此，提高通常动作期间中的电路动作的稳定性。
根据本发明的第二十五方面，第二节点断开用开关元件的第二电极－第三电极间的电压下降。由此，在写入动作期间中，能够抑制经由第二节点断开用开关元件的电荷的流出。结果，能够抑制形成节点区域的节点的电位在写入动作期间中向断开电平变化，提高电路动作的稳定性。
根据本发明的第二十六方面，能够削减为了使移位寄存器的动作开始所需要的信号的数量。
根据本发明的第二十七方面，移位寄存器的动作所使用的时钟信号的数量比较少，此外该时钟信号的频率变得比较低，所以能够更有效地使消耗电力减少。
根据本发明的第二十八方面，能够降低扫描信号线驱动电路的制造成本。
根据本发明的第二十九方面，能够实现具备能得到与本发明的第一方面至第二十八方面中的任一方面同样的效果的扫描信号线驱动电路的显示装置。
附图说明
图1是表示本发明的第一实施方式的液晶显示装置中的在栅极驱动器内的移位寄存器中包含的级构成电路的结构的电路图。
图2是表示上述第一实施方式中的液晶显示装置的整体结构的框图。
图3是用于说明上述第一实施方式中的栅极驱动器的结构的框图。
图4是表示上述第一实施方式中的栅极驱动器内的移位寄存器的结构的框图。
图5是用于说明上述第一实施方式中的扫描信号的振幅与时钟信号的振幅的关系的信号波形图。
图6是用于说明上述第一实施方式中的栅极驱动器的动作的信号波形图。
图7是用于说明上述第一实施方式中的级构成电路的动作的信号波形图。
图8是表示上述第一实施方式中的模拟结果的图。
图9是表示上述第一实施方式的第一变形例中的级构成电路的结构的电路图。
图10是用于说明上述第一实施方式的第一变形例中的级构成电路的动作的信号波形图。
图11是表示上述第一实施方式的第二变形例中的级构成电路的结构的电路图。
图12是用于说明上述第一实施方式的第二变形例中的级构成电路的动作的信号波形图。
图13是表示上述第一实施方式的第三变形例中的级构成电路的结构的电路图。
图14是用于说明上述第一实施方式的变形例的图。
图15是表示上述第一实施方式的第四变形例中的级构成电路的结构的电路图。
图16是表示上述第一实施方式的第五变形例中的级构成电路的结构的电路图。
图17是表示上述第一实施方式的第六变形例中的级构成电路的结构的电路图。
图18是表示本发明的第二实施方式中的级构成电路的结构的电路图。
图19是表示上述第二实施方式的第一变形例中的级构成电路的结构的电路图。
图20是用于说明上述第二实施方式的变形例的电路图。
图21是用于说明上述第二实施方式的变形例的电路图。
图22是用于说明上述第二实施方式的变形例的图。
图23是表示上述第二实施方式的第二变形例中的级构成电路的结构的电路图。
图24是表示上述第二实施方式的第二变形例中的模拟结果的图。
图25是表示上述第二实施方式的第三变形例中的级构成电路的结构的电路图。
图26是表示本发明的第三实施方式中的级构成电路的结构的电路图。
图27是用于说明上述第三实施方式中的级构成电路的动作的信号波形图。
图28是表示本发明的第四实施方式中的级构成电路的结构的电路图。
图29是用于说明上述第四实施方式中的级构成电路的动作的信号波形图。
图30是表示上述第四实施方式的第一变形例中的级构成电路的结构的电路图。
图31是用于说明上述第四实施方式的第一变形例中的级构成电路的动作的信号波形图。
图32是表示上述第四实施方式的第二变形例中的级构成电路的结构的电路图。
图33是表示具备置位信号生成电路的移位寄存器的结构的框图。
图34是表示置位信号生成电路的详细结构的电路图。
图35是用于说明置位信号生成电路的动作的信号波形图。
图36是表示现有液晶显示装置中的移位寄存器的一级的结构例的电路图。
具体实施方式
以下参照附图，对本发明的实施方式进行说明。此外，在以下的说明中，薄膜晶体管的栅极端子（栅极电极）与第一电极相当，漏极端子（漏极电极）与第二电极相当，源极端子（源极电极）与第三电极相当。此外，令设置于移位寄存器内的薄膜晶体管全部为n沟道型，进行说明。
（1.第一实施方式）
（1.1整体结构和动作）
图2是表示本发明的第一实施方式的有源矩阵型液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置包括电源100、DC/DC转换器110、显示控制电路200、源极驱动器（视频信号线驱动电路）300、栅极驱动器（扫描信号线驱动电路）400、共用电极驱动电路500和显示部600。此外，栅极驱动器400使用非晶硅、多晶硅、微晶硅、氧化物半导体（例如IGZO）等，形成于包括显示部600的显示面板上。即，在本实施方式中，栅极驱动器400和显示部600形成于同一基板（作为构成液晶面板的2块基板中的一块基板的阵列基板）上。
在显示部600形成有像素电路，该像素电路包括：多条（j条）源极总线（视频信号线）SL1～SLj；多条（i条）栅极总线（扫描信号线）GL1～GLi；和分别与这些源极总线SL1～SLj和栅极总线GL1～GLi的交叉点对应地设置的多个（i×j个）像素形成部。上述多个像素形成部呈矩阵状配置，构成像素阵列。各像素形成部包括：作为栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的开关元件的薄膜晶体管（TFT）60；与该薄膜晶体管60的漏极端子连接的像素电极；作为在上述多个像素形成部共用地设置的对置电极的共用电极Ec；和在上述多个像素形成部共用地设置且被夹持在像素电极与共用电极Ec之间的液晶层。而且，利用由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。此外，通常为了在像素电容Cp可靠地保持电荷，与液晶电容并联地设置辅助电容，但是辅助电容与本发明没有直接关系，所以省略其说明和图示。
电源100对DC/DC转换器110、显示控制电路200和共用电极驱动电路500供给规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，将其供给到源极驱动器300和栅极驱动器400。共用电极驱动电路500对共用电极Ec供给规定的电位Vcom。
显示控制电路200接收从外部输送的图像信号DAT和水平同步信号、垂直同步信号等定时信号组TG，输出数字视频信号DV和用于控制显示部600的图像显示的源极开始脉冲信号SSP、源极时钟信号SCK、锁存选通信号LS、栅极开始脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK。此外，在本实施方式中，栅极开始脉冲信号GSP由2个信号GSP1（以下称为“第一栅极开始脉冲信号”）和GSP2（以下称为“第二栅极开始脉冲信号”）构成，栅极时钟信号GCK由2相的时钟信号GCK1（以下称为“第一栅极时钟信号”）和GCK2（以下称为“第二栅极时钟信号”）构成。
源极驱动器300接收从显示控制电路200输出的数字视频信号DV、源极开始脉冲信号SSP、源极时钟信号SCK和锁存选通信号LS，对各源极总线SL1～SLj施加驱动用视频信号S（1）～S（j）。
栅极驱动器400基于从显示控制电路200输出的栅极开始脉冲信号GSP、栅极结束脉冲信号GEP和栅极时钟信号GCK，以1垂直扫描期间为周期反复对各栅极总线GL1～GLi施加有源的扫描信号GOUT（1）～GOUT（i）。此外，在后文中对栅极驱动器400详细说明。
如上所述，通过对各源极总线SL1～SLj施加驱动用视频信号S（1）～S（j），对各栅极总线GL1～GLi施加扫描信号GOUT（1）～GOUT（i），由此，在显示部600显示基于从外部输送的图像信号DAT的图像。
（1.2栅极驱动器的结构和动作）
接着，参照图3～图6，对本实施方式中的栅极驱动器400的结构和动作的概要进行说明。如图3所示，栅极驱动器400包括由多级构成的移位寄存器410。在显示部600形成有i行×j列的像素矩阵，以与该像素矩阵的各行1对1地对应的方式设置有移位寄存器410的各级。在移位寄存器410中包含i个级构成电路SR（1）～SR（i）。该i个级构成电路SR（1）～SR（i）相互串联地连接。
图4是表示栅极驱动器400内的移位寄存器410的结构的框图。如上所述，该移位寄存器410由i个级构成电路SR（1）～SR（i）构成。此外，在图4中表示从第（n－2）级至第（n＋2）级的级构成电路。在各级构成电路中设置有：用于接收时钟信号CKA（以下称为“第一时钟”）的输入端子；用于接收时钟信号CKB（以下称为“第二时钟”）的输入端子；用于接收高电平的直流电源电位VDD（也将该电位的大小称为“VDD电位”）的输入端子；用于接收低电平的直流电源电位VSS（也将该电位的大小称为“VSS电位”）的输入端子；用于接收第一置位信号S 1的输入端子；用于接收第二置位信号S2的输入端子；用于接收复位信号R的输入端子；用于输出扫描信号GOUT的输出端子；用于输出对与该各级构成电路不同的级的级构成电路的动作进行控制的信号（以下称为“其他级控制信号”）Z的的输出端子。此外，也可以不必设置用于接收第二时钟CKB的输入端子。
对移位寄存器410的各级（各级构成电路）的输入端子供给的信号如下所述（参照图4）。对第（n－1）级，供给第二栅极时钟信号GCK2作为第一时钟CKA，供给第一栅极时钟信号GCK1作为第二时钟CKB。对第n级，供给第一栅极时钟信号GCK1作为第一时钟CKA，供给第二栅极时钟信号GCK2作为第二时钟CKB。在移位寄存器410的全部的级中，按每2级重复与从第（n－1）级到第n级的结构同样的结构。此外，对任意级，供给从前第二级输出的其他级控制信号Z作为第一置位信号S1，供给从前一级输出的其他级控制信号Z作为第二置位信号S2，供给从后一级输出的其他级控制信号Z作为复位信号R。但是，对第一级，供给第一栅极开始脉冲信号GSP1作为第一置位信号S1，供给第二栅极开始脉冲信号GSP2作为第二置位信号S2。此外，对第二级，供给第二栅极开始脉冲信号GSP2作为第一置位信号S1。并且，对第z级（最后一级），供给栅极结束脉冲信号GEP作为复位信号R。此外，将高电平的直流电源电位VDD和低电平的直流电源电位VSS，以共用的方式供给到全部的级构成电路。
从移位寄存器410的各级（各级构成电路）输出扫描信号GOUT和其他级控制信号Z。从各级输出的扫描信号GOUT被供给到对应的栅极总线。从各级输出的其他级控制信号Z，作为复位信号R被供给到前一级，作为第二复位信号S2被供给到后一级，作为第一置位信号S1被供给到后第二级。
然而，在本实施方式中，作为扫描信号GOUT的生成来源的电源与作为时钟信号的生成来源的电源是不同的***，如图5所示，时钟信号的振幅VCK比扫描信号GOUT的振幅（相当于VDD电位与VSS电位之差）VG小。例如时钟信号的振幅VCK为扫描信号GOUT的振幅VG的0.7倍。此外，对作为被供给到移位寄存器410的2相的时钟信号的第一栅极时钟信号GCK1和第二栅极时钟信号GCK2，如图6所示，相位相互错开180度（大致相当于1水平扫描期间的期间），都是2水平扫描期间中仅大致1水平扫描期间为高电平（H电平）的状态。
在如上所述的结构中，当对移位寄存器410的第一级SR（1）供给作为第一置位信号S1的第一栅极开始脉冲信号GSP1的脉冲和作为第二置位信号S2的第二栅极开始脉冲信号GSP2的脉冲，对移位寄存器410的第二级SR（2）供给作为第一置位信号S1的第二栅极开始脉冲信号GSP2的脉冲时，基于栅极时钟信号GCK（第一栅极时钟信号GCK1和第二栅极时钟信号GCK2），从第一级SR（1）向第i级SR（i）依次传送在从各级输出的其他级控制信号Z中包含的移位脉冲。而且，根据该移位脉冲的传送，从各级SR（1）～SR（i）输出的扫描信号GOUT依次成为高电平。此时，如后所述那样，扫描信号GOUT的电位阶段性上升。由此，如图6所示的那样的波形的扫描信号被供给到显示部600内的栅极总线。
（1.3级构成电路的结构）
图1是表示本实施方式中的级构成电路的结构（移位寄存器410的一级的结构）的电路图。如图1所示，该级构成电路包括9个薄膜晶体管M1～M9和2个电容器C1、C2。此外，该级构成电路除高电平的直流电源电位VDD用输入端子和低电平的直流电源电位VSS用输入端子之外，还具有4个输入端子41、43、44、49和2个输出端子51、52。在此，对接收第一时钟CKA的输入端子标注附图标记41，对接收第一置位信号S1的输入端子标注附图标记43，对接收第二置位信号S2的输入端子标注附图标记44，对接收复位信号R的输入端子标注附图标记49。此外，对输出扫描信号GOUT的输出端子标注附图标记51，对输出其他级控制信号Z的输出端子标注附图标记52。
接着，对该级构成电路内的结构要素间的连接关系进行说明。薄膜晶体管M1的源极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M7的栅极端子和电容器C1的一端相互连接。此外，简便起见，将它们相互连接的区域（配线）称为“第一节点”。薄膜晶体管M2的源极端子、薄膜晶体管M3的漏极端子、薄膜晶体管M5的漏极端子、薄膜晶体管M6的栅极端子、薄膜晶体管M9的栅极端子、电容器C1的另一端和电容器C2的一端相互连接。此外，简便起见，将它们相互连接的区域（配线）称为“第二节点”。薄膜晶体管M9和电容器C2的另一端相互连接。此外，简便起见，将它们相互连接的区域（配线）称为“第三节点”。对第一节点标注附图标记N1，对第二节点标注附图标记N2，对第三节点标注附图标记N3。
在薄膜晶体管M1中，栅极端子与输入端子43连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第一节点N1连接。在薄膜晶体管M2中，栅极端子与输入端子44连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第二节点N2连接。在薄膜晶体管M3中，栅极端子与输入端子43连接，漏极端子与第二节点N2连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M4中，栅极端子与输入端子49连接，漏极端子与第一节点N1连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M5中，栅极端子与输入端子49连接，漏极端子与第二节点N2连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M6中，栅极端子与第二节点N2连接，漏极端子与输入端子41连接，源极端子与输出端子52连接。在薄膜晶体管M7中，栅极端子与第一节点N1连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与输出端子51连接。在薄膜晶体管M8中，栅极端子与输入端子49连接，漏极端子与输出端子51连接，源极端子与直流电源电位VDD用输入端子连接。在薄膜晶体管M9中，栅极端子与第二节点N2连接，漏极端子与输入端子41连接，源极端子与第三节点N3连接。在电容器C1中，一端与第一节点N1连接，另一端与第二节点N2连接。在电容器C2中，一端与第二节点N2连接，另一端与第三节点N3连接。
接着，对各结构要素在该级构成电路中的功能进行说明。薄膜晶体管M1在第一置位信号S1为高电平时，使第一节点N1的电位向VDD电位变化。薄膜晶体管M2在第二置位信号S2为高电平时，使第二节点N2的电位向VDD电位变化。薄膜晶体管M3在第一置位信号S1为高电平时，使第二节点N2的电位向VSS电位变化。薄膜晶体管M4在复位信号R为高电平时，使第一节点N1的电位向VSS电位变化。薄膜晶体管M5在复位信号R为高电平时，使第二节点N2的电位向VSS电位变化。薄膜晶体管M6在第二节点N2的电位为高电平时，将第一时钟CKA的电位供给到输出端子52。薄膜晶体管M7在第一节点N1的电位为高电平时，将VDD电位供给到输出端子51。薄膜晶体管M8在复位信号R为高电平时，使输出端子51（扫描信号GOUT）的电位向VSS电位变化。薄膜晶体管M9在第二节点N2的电位为高电平时，将第一时钟CKA的电位供给到第三节点N3。电容器C1发挥使第一节点N1的电位随着第二节点N2的电位上升而上升的功能。电容器C2发挥使第二节点N2的电位随着第三节点N3的电位上升而上升的功能。即，电容器C1、C2作为自举电容发挥功能。
此外，在本实施方式中，利用薄膜晶体管M4实现第一节点断开用开关元件，利用薄膜晶体管M5实现第二节点断开用开关元件，利用薄膜晶体管M6实现第二输出控制用开关元件，利用薄膜晶体管M7实现第一输出控制用开关元件，利用薄膜晶体管M8实现第一的第一输出节点断开用开关元件，利用薄膜晶体管M9实现第三节点控制用开关元件。此外，利用输出扫描信号GOUT的输出端子51实现第一输出节点，利用输出其他级控制信号Z的输出端子52实现第二输出节点。并且，利用第一置位信号S1实现第一节点置位信号，利用第二置位信号S2实现第二节点置位信号。此外，仅利用第二节点N2实现节点区域，利用电容器C1实现第一电位差保持部，利用电容器C2实现第二电位差保持部。
（1.4级构成电路的动作）
接着，参照图1和图7，对本实施方式中的级构成电路的动作进行说明。在此，着眼于第n级的级构成电路。此外，如上所述，将对像素电容进行原本的写入的期间称为“正式充电期间”，将从扫描信号GOUT的上升开始时刻至扫描信号GOUT的下降开始时刻的期间称为“写入动作期间”。此外，将进行用于使扫描信号GOUT下降的动作的期间称为“复位期间”，将“写入动作期间和复位期间”以外的期间称为“通常动作期间”。在图7中，从时刻t0至时刻t3的期间相当于写入动作期间，从时刻t2至时刻t3的期间相当于正式充电期间，从时刻t3至时刻t4的期间相当于复位期间，时刻t0以前的期间和时刻t4以后的期间相当于通常动作期间。
在时刻t0以前的期间中，第一节点N1的电位、第二节点N2的电位、第三节点N3的电位、扫描信号GOUT的电位（输出端子51的电位）和其他级控制信号Z的电位（输出端子52的电位）维持为低电平。
当成为时刻t0时，第一置位信号S1从低电平变化为高电平。由此，薄膜晶体管M1、M3成为导通状态。薄膜晶体管M1成为导通状态使得第一节点N1的电位上升，薄膜晶体管M3成为导通状态使得第二节点N2的电位向VSS电位下降。结果，电容器C1充电。此外，第一节点N1的电位上升使得薄膜晶体管M7成为导通状态，扫描信号GOUT的电位上升。
当成为时刻t1时，第二置位信号S2从低电平变化为高电平。由此，薄膜晶体管M2成为导通状态。此外，在时刻t1，第一置位信号S1从高电平变化为低电平。由此，薄膜晶体管M1、M3成为断开状态。薄膜晶体管M2成为导通状态且薄膜晶体管M3成为断开状态使得第二节点N2的电位上升。此时，由于薄膜晶体管M1为断开状态，第一节点N1为浮置状态，所以伴随第二节点N2的电位上升，经由电容器C1使第一节点N1的电位上升（第一节点N1被自举）。结果，扫描信号GOUT的电位进一步上升。此外，在从时刻t1至时刻t2的期间中，第二节点N2的电位成为高电平，薄膜晶体管M6、M9成为导通状态，但是由于第一时钟CKA为低电平，所以第三节点N3的电位和其他级控制信号Z的电位维持为低电平。
当成为时刻t2时，第二置位信号S2从高电平变化为低电平。由此，薄膜晶体管M2成为断开状态，第二节点N2成为浮置状态。此外，在时刻t2，第一时钟CKA从低电平变化为高电平。此时，由于薄膜晶体管M9为导通状态，所以第三节点N3的电位上升。由于第一节点N1和第二节点N2为浮置状态，所以伴随第三节点N3的电位上升，经由电容器C2使第二节点N2的电位上升，伴随第二节点N2的电位上升，经由电容器C1使第一节点N1的电位上升（第一节点N1被自举）。由此，第一节点N1的电位比VDD电位高，扫描信号GOUT的电位提高至VDD电位。此外，由于薄膜晶体管M6为导通状态且第一时钟CKA为高电平，所以第一时钟CKA的电位被供给到输出端子52。由此，其他级控制信号Z的电位成为高电平。
当成为时刻t3时，第一时钟CKA从高电平变化为低电平。由此，输入端子41的电位下降，并且其他级控制信号Z的电位下降。此外，在时刻t3，复位信号R从低电平向高电平变化。由此，薄膜晶体管M4、M5和M8成为导通状态。薄膜晶体管M4成为导通状态使得第一节点N1的电位成为低电平，薄膜晶体管M5成为导通状态使得第二节点N2的电位成为低电平，薄膜晶体管M8成为导通状态使得扫描信号GOUT的电位成为低电平。此时，经由电容器C2，第三节点N3的电位也下降。
在时刻t4以后的期间中，与时刻t0之前的期间同样，第一节点N1的电位、第二节点N2的电位、第三节点N3的电位、扫描信号GOUT的电位和其他级控制信号Z的电位维持为低电平。
（1.5效果）
根据本实施方式，从移位寄存器410内的各级构成电路输出：对与该各级构成电路连接的栅极总线进行驱动的扫描信号GOUT；和用于对与该各级构成电路不同的级的级构成电路进行控制的其他级控制信号Z。此处，对用于控制扫描信号GOUT的电位的薄膜晶体管M7的漏极端子，供给高电平的直流电源电位VDD。另一方面，对用于控制其他级控制信号Z的电位的薄膜晶体管M6的漏极端子，供给时钟信号。在这样的结构中，与薄膜晶体管M7的栅极端子连接的第一节点N1的电位，基于第一置位信号S1（从前第二级的级构成电路输出的其他级控制信号）上升后，通过自举上升2次。因此，即使以振幅比较小的时钟信号使移位寄存器410动作，也能够充分提高要施加于各栅极总线GL1～GLi的扫描信号GOUT（1）～GOUT（i）的电位。如上所述，根据本实施方式，与现有技术相比，不会使在正式充电期间中施加于栅极总线的电压下降，而使移位寄存器410的消耗电力减少。
一般而言，单片式栅极驱动器的消耗电力W与电路内的寄生电容的电容值C、电压（振幅）V的平方和频率f之积成比例。在此，就时钟信号而言，由于频率f大，并且消耗电力W与电压V的平方成比例，所以能够通过减小时钟信号的振幅来大幅减少消耗电力W。此外，一般而言（在现有的结构中），为了实现无论视频信号电压的大小如何都对像素电容施加期望的充电，而使扫描信号GOUT的振幅大于薄膜晶体管的开关动作所需要的电压振幅。因此，在现有的结构中，使时钟信号的振幅大于薄膜晶体管的开关动作所需要的电压振幅。在这一点上，根据本实施方式，由于能够减小时钟信号的振幅，所以与现有技术相比能够大幅减少消耗电力。
图8是表示在本实施方式中使时钟信号的振幅VCK为扫描信号GOUT的振幅VG的0.7倍时的模拟结果的图。根据图8可知，第一节点N1的电位阶段性提高，扫描信号GOUT的电位随之也阶段性提高。而且，在从时刻t2至时刻t3的期间中，扫描信号GOUT的电位充分上升。在此，由于时钟信号的振幅VCK为扫描信号GOUT的振幅VG的0.7倍，以及消耗电力W与电压V的平方成比例，所以与现有技术相比消耗电力大致为二分之一。
此外，一般而言，用于控制扫描信号GOUT的电位的薄膜晶体管采用尺寸较大的薄膜晶体管。因此，在现有的结构中，时钟配线的寄生电容变大。在这一点上，根据本实施方式，对用于控制扫描信号GOUT的电位的薄膜晶体管M7的漏极端子供给高电平的直流电源电位VDD来取代时钟信号。因此，与现有技术相比，时钟配线的寄生电容变小，消耗电力减少。进而，由于时钟配线的负荷对时钟信号的影响变小，所以能够抑制时钟信号的波形畸变的产生，提高电路动作的稳定性。结果，显示品质提高。
进而，根据本实施方式，在作为对像素电容进行原本的写入的期间的正式充电期间（图7中从时刻t2至时刻t3的期间）开始前，扫描信号GOUT阶段性上升。而且，在即将到正式充电期间的开始时刻之前，扫描信号GOUT到达比较高的电位。因此，在正式充电期间中，扫描信号GOUT迅速且充分到达较高的电位，充分实施对像素电容的充电。由此，显示品质提高。
此外，通过阶段性提高扫描信号GOUT的电位，使得用于控制扫描信号GOUT的电位的薄膜晶体管M7的栅极－源极间的电压的最大值变小，抑制薄膜晶体管M7的破坏。
（1.6变形例）
接着，对上述第一实施方式的变形例进行说明。此外，各变形例中，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作与上述第一实施方式同样，故省略说明。
（1.6.1第一变形例）
图9是表示上述第一实施方式的第一变形例中的级构成电路的结构的电路图。在本变形例中，在级构成电路未设置上述第一实施方式的结构要素中的薄膜晶体管M9。取而代之的是将电容器C2的另一端与薄膜晶体管M6的源极端子连接的结构。由此，输出端子52也作为上述第一实施方式中的第三节点N3发挥功能。
接着，参照图9和图10，对本变形例中的级构成电路的动作进行说明。此外，时刻t2以前的期间和时刻t3以后的期间与上述第一实施方式同样，故省略说明。当成为时刻t2时，第二置位信号S2从高电平变化为低电平。由此，薄膜晶体管M2成为断开状态，第二节点N2成为浮置状态。此外，在时刻t2，第一时钟CKA从低电平变化为高电平。此时，由于薄膜晶体管M6为导通状态，所以输出端子52的电位上升，其他级控制信号Z的电位成为高电平。由于第一节点N1和第二节点N2为浮置状态，所以伴随输出端子52的电位上升，经由电容器C2使第二节点N2的电位上升，伴随第二节点N2的电位上升，经由电容器C1使第一节点N1的电位上升（第一节点N1被自举）。由此，第一节点N1的电位比VDD电位高，扫描信号GOUT的电位提高至VDD电位。
根据本变形例，不具备上述第一实施方式中的薄膜晶体管M9（参照图1），而能够与上述第一实施方式同样地驱动栅极总线GL1～GLi。由此，能够减少构成栅极驱动器400的移位寄存器410所需要的晶体管的数量，削减安装面积。结果，能够使显示装置小型化或者扩大显示区域。
（1.6.2第二变形例）
图11是表示上述第一实施方式的第二变形例中的级构成电路的结构的电路图。在本变形例中，除图1所示的第一实施方式中的结构要素以外，还设置有薄膜晶体管M12。利用该薄膜晶体管M12，实现第二节点置位信号断开用开关元件。在薄膜晶体管M12中，栅极端子与第三节点N3连接，漏极端子与输入端子44连接，源极端子与直流电源电位VSS用输入端子连接。薄膜晶体管M12在第三节点N3的电位为高电平时，使输入端子44的电位向VSS电位变化。此外，在本变形例中，如图12所示，在通常动作期间中需要将第三节点N3的电位维持为高电平。
根据本变形例，在通常动作期间中，薄膜晶体管M12成为导通状态，输入端子44的电位向VSS电位下降。因此，在各级构成电路中，能够抑制从前一级供给的其他级控制信号Z（n－1）的噪声的影响，提高电路动作的稳定性。
（1.6.3第三变形例）
图13是表示上述第一实施方式的第三变形例中的级构成电路的结构的电路图。在本变形例中，除图11所示的第二变形例中的结构要素以外，还设置有薄膜晶体管M13。利用该薄膜晶体管M13，实现第二的第三节点导通用开关元件。在薄膜晶体管M13中，栅极端子与输入端子49连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接。薄膜晶体管M13在复位信号R为高电平时，使第三节点N3的电位向VDD电位变化。
在上述第二变形例中，在时刻t3，由于第一节点N1的电位下降，所以经由电容器C1、C2使第三节点N3的电位也下降（参照图12）。因此，第三节点N3的电位有可能在时刻t3下降至低电平。然而，根据本变形例，当成为时刻t3时，复位信号R成为高电平使得薄膜晶体管M13成为导通状态，第三节点N3的电位向VDD电位变化。因此，在时刻t3第三节点N3的电位不会下降至低电平。因此，在通常动作期间中将第三节点N3的电位可靠地维持为高电平。由此，在各级构成电路中，能够可靠地抑制从前一级供给的其他级控制信号Z（n－1）的噪声的影响，提高电路动作的稳定性。
此外，如图14所示，可以是将薄膜晶体管M13的栅极－漏极间连接的结构。如上所述，由于在通常动作期间中第三节点N3的电位维持为高电平，所以薄膜晶体管M13的栅极端子的电位为低电平时，对薄膜晶体管M13的栅极－源极间施加负电压。因此，有可能发生薄膜晶体管M13的劣化。在这一点上，如果是将薄膜晶体管M13的栅极－漏极间连接的结构，则在栅极端子的电位为低电平时，漏极端子的电位也成为低电平。由此，将薄膜晶体管M13的栅极－漏极间的电压维持为0。结果，薄膜晶体管M13承受的栅极－源极间为0，抑制薄膜晶体管M13的劣化。此外，即使不能得到抑制薄膜晶体管劣化的效果，对于薄膜晶体管M1、M2，也可以采用栅极－漏极间连接的结构。
（1.6.4第四变形例）
图15是表示上述第一实施方式的第四变形例中的级构成电路的结构的电路图。在本变形例中，薄膜晶体管M4的源极端子与第二节点N2连接。
根据本变形例，在薄膜晶体管M4的漏极－源极间施加与第一节点N1的电位和第二节点N2的电位之差相当的电压。与如图7所示构成在从时刻t1至时刻t3的期间中，由于第二节点N2的电位比VSS电位高，所以对薄膜晶体管M4的源极端子供给直流电源电位VSS的结构的上述第一实施方式相比，薄膜晶体管M4的漏极－源极间的电压下降。由此，在写入动作期间中，抑制来自第一节点N1的经由薄膜晶体管M4的电荷的流出。结果，抑制第一节点N1的电位在写入动作期间中下降，提高电路动作的稳定性。
（1.6.5第五变形例）
图16是表示上述第一实施方式的第五变形例中的级构成电路的结构的电路图。在本变形例中，薄膜晶体管M5的源极端子与输出端子52连接。此外，除图1所示的第一实施方式中的结构要素之外，还设置有薄膜晶体管M17。利用该薄膜晶体管M17，实现输出节点断开用开关元件。在薄膜晶体管M17中，栅极端子与输入端子49连接，漏极端子与输出端子52连接，源极端子与直流电源电位VSS用输入端子连接。薄膜晶体管M17在复位信号R为高电平时，使输出端子52的电位（其他级控制信号Z的电位）向VSS电位变化。此外，也可以是薄膜晶体管M5的源极端子与输出端子51连接的结构。
根据本变形例，在薄膜晶体管M5的漏极－源极间施加与第二节点N2的电位和其他级控制信号Z的电位之差相当的电压。与如图7所示构成在从时刻t2至时刻t3的期间中，由于其他级控制信号Z的电位比VSS电位高，所以对薄膜晶体管M5的源极端子供给直流电源电位VSS的结构的上述第一实施方式相比，薄膜晶体管M5的漏极－源极间的电压变小。由此，在写入动作期间中，抑制来自第二节点N2的经由薄膜晶体管M5的电荷的流出。结果，抑制第二节点N2的电位在写入动作期间中下降，提高电路动作的稳定性。此外，不需要一定具备薄膜晶体管M17，但是通过具备薄膜晶体管M17，能够得到在写入动作期间结束后可靠地使其他级控制信号Z为低电平的效果。
（1.6.6第六变形例）
图17是表示上述第一实施方式的第六变形例中的级构成电路的结构的电路图。在本变形例中，薄膜晶体管M5的源极端子与第一节点N1连接。
在上述第一实施方式中，当成为时刻t3时，复位信号R成为高电平，薄膜晶体管M5成为导通状态，由此第二节点N2的电位直接下降。与此相对，根据本变形例，在成为时刻t3后，第一节点N1的电位下降使得第二节点N2的电位下降。因此，与上述第一实施方式相比，在成为时刻t3后，到第二节点N2的电位成为低电平为止的时间变长。由此，在复位期间其他级控制信号Z的电位经由薄膜晶体管M6迅速降低至低电平。
（1.6.7其他变形例）
在上述第一实施方式中，第三节点N3的电位在时刻t3的定时下降，但是本发明不限定于此。只要在时刻t2的定时第三节点N3的电位上升即可，第三节点N3的电位下降的定时不特别限定。
此外，在上述第一实施方式中，薄膜晶体管M9的漏极端子与输入端子41连接，但也可以是薄膜晶体管M9的漏极端子与输出端子52连接的结构。即，对薄膜晶体管M9的漏极端子供给第一时钟CKA和其他级控制信号Z中的任一种信号即可。并且，在上述第一实施方式中，薄膜晶体管M9的栅极端子与第二节点N2连接，但也可以是薄膜晶体管M9的栅极端子与第一节点N1连接的结构。
（2第二实施方式）
（2.1级构成电路的结构）
图18是表示本发明的第二实施方式中的级构成电路的结构的电路图。此外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作与上述第一实施方式同样，故省略说明。在本实施方式中，级构成电路中设置有薄膜晶体管M10、M11，来取代图1所示的第一实施方式中的薄膜晶体管M9。利用薄膜晶体管M10实现第一的第三节点导通用开关元件，利用薄膜晶体管M11实现第三节点断开用开关元件。在薄膜晶体管M10中，栅极端子与输出端子52连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接。在薄膜晶体管M11中，栅极端子与输入端子44连接，漏极端子与第三节点N3连接，源极端子与直流电源电位VSS用输入端子连接。薄膜晶体管M10在其他级控制信号Z为高电平时，使第三节点N3的电位向VDD电位变化。薄膜晶体管M11在第二置位信号S2为高电平时，使第三节点N3的电位向VSS电位变化。
（2.2效果）
根据本实施方式，用于提高第三节点N3的电位的薄膜晶体管M10基于其他控制信号Z成为导通状态。因此，如图12所示那样，当成为时刻t2时，第三节点N3的电位从低电平变化为高电平。在此，其他级控制信号Z仅在1垂直扫描期间中的1水平扫描期间成为高电平。从而，在薄膜晶体管M10的栅极－源极间施加高电压的期间短，抑制用于提高第三节点N3的电位的薄膜晶体管的劣化。因此，抑制第三节点N3的电位的升压波形劣化，使得移位寄存器410能够在长期间内进行稳定动作。
（2.3变形例）
（2.3.1第二变形例）
图19是表示上述第二实施方式的第一变形例中的级构成电路的结构的电路图。在本变形例中，薄膜晶体管M10的栅极端子与输入端子41连接。从而，在本变形例中，薄膜晶体管M10在第一时钟CKA为高电平时，使第三节点N3的电位向VDD电位变化。
根据本变形例，薄膜晶体管M10在每次第一时钟CKA成为高电平时成为导通状态。因此，第三节点N3的电位以比较短的周期向VDD电位提升。由此，在通常动作期间中，即使在与第三节点N3连接的薄膜晶体管（例如薄膜晶体管M11）产生电流漏泄，第三节点N3的电位也被可靠地维持为高电平。由此，提高电路动作的稳定性。
此外，如图20所示，也可以采用如下结构，即级构成电路具备：栅极端子与输出端子52连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接的薄膜晶体管M10a；和栅极端子与输入端子41连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接的薄膜晶体管M10b。由此，抑制第三节点N3的电位的升压波形的劣化，并且在通常动作期间中将第三节点N3的电位可靠地维持为高电平。
然而，上述第二实施方式中的薄膜晶体管M10、M11的附近的结构，能够如图21所示那样一般化地表示。即，对薄膜晶体管M10的栅极端子既可以供给第一时钟CKA，也可以供给其他级控制信号Z。此外，对薄膜晶体管M10的漏极端子既可以供给VDD电位，也可以供给其他级控制信号Z。并且，对薄膜晶体管M11的栅极端子既可以供给第二时钟CKB，也可以供给前一级的其他级控制信号Z（n-1）。此外，对薄膜晶体管M11的源极端子既可以供给VSS电位，也可以供给第一时钟CKA。
此外，如图22所示，也可以是将薄膜晶体管M10的栅极－漏极间连接的结构。由此，与上述图14所示的结构同样，抑制薄膜晶体管M10的劣化。
（2.3.2第二变形例）
图23是表示上述第二实施方式的第二变形例中的级构成电路的结构的电路图。在本变形例中，除图18所示的第二实施方式中的结构要素以外，还设置有薄膜晶体管M12。利用该薄膜晶体管M12，实现第二节点置位信号断开用开关元件。在薄膜晶体管M12中，栅极端子与第三节点N3连接，漏极端子与输入端子44连接，源极端子与直流电源电位VSS用输入端子连接。薄膜晶体管M12在第三节点N3的电位为高电平时使输入端子44的电位向VSS电位变化。此外，与上述第一变形例同样，薄膜晶体管M10的栅极端子与输入端子41连接。
根据本变形例，在通常动作期间中，薄膜晶体管M12成为导通状态，输入端子44的电位向VSS电位下降。因此，在各级构成电路中，能够抑制从前一级供给的其他级控制信号Z（n－1）的噪声的影响，提高电路动作的稳定性。
图24是表示在本变形例中使时钟信号的振幅VCK为扫描信号GOUT的振幅VG的0.7倍时的模拟结果的图。根据图24可知，扫描信号GOUT的电位阶段性提高，在从时刻t2至时刻t3的期间中，扫描信号GOUT的电位充分上升。此外，第三节点N3的电位在时刻t3暂时下降，但很快上升至高电平。由此，与现有技术相比，不会使在正式充电期间中施加于栅极总线的电压下降，而使移位寄存器410的消耗电力减少。
（2.3.3第三变形例）
图25是表示上述第二实施方式的第三变形例中的级构成电路的结构的电路图。在本变形例中，除图23所示的第二变形例中的结构要素以外，还设置有薄膜晶体管M13。利用该薄膜晶体管M13，实现第二的第三节点导通用开关元件。在薄膜晶体管M13中，栅极端子与输入端子49连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接。薄膜晶体管M13在复位信号R为高电平时，使第三节点N3的电位向VDD电位变化。
根据本变形例，在通常动作期间中，将第三节点N3的电位可靠地维持为高电平。由此，在各级构成电路中，可靠地抑制从前一级供给的其他级控制信号Z（n－1）的噪声的影响，提高电路动作的稳定性。
（2.3.4其他变形例）
在级构成电路中，可以采用除图18所示的第二实施方式中的结构要素以外，还具备图1所示的第一实施方式的结构要素中的薄膜晶体管M9。由此，在时刻t2（参照图12），第三节点N3的电位迅速上升。
（3.第三实施方式）
（3.1级构成电路的结构）
图26是表示本发明的第三实施方式中的级构成电路的结构的电路图。此外，液晶显示装置的整体结构和动作、栅极驱动器的结构和动作与上述第一实施方式同样，故省略说明。
如图26所示，该级构成电路包括15个薄膜晶体管M1～M8、M9～M16和2个电容器C1、C2。此外，该级构成电路除高电平的直流电源电位VDD用输入端子和低电平的直流电源电位VSS用输入端子之外，还具有5个输入端子41～44、49和2个输出端子51、52。在此，对接收第二时钟CKB的输入端子标注附图标记42。以下，对主要与上述第一实施方式不同的方面进行说明。
接着，对该级构成电路内的结构要素间的连接关系进行说明。薄膜晶体管M10的源极端子、薄膜晶体管M11的漏极端子、薄膜晶体管M12的栅极端子、薄膜晶体管M13的源极端子、薄膜晶体管M14的漏极端子和电容器C2的另一端，经由第三节点N3相互连接。薄膜晶体管M14的源极端子、薄膜晶体管M15的漏极端子和薄膜晶体管M16的栅极端子相互连接。此外，简便起见，将它们相互连接的区域（配线）称为“第四节点”。对第四节点标注附图标记N4。
在薄膜晶体管M10中，栅极端子与输入端子41连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接。在薄膜晶体管M11中，栅极端子与输入端子44连接，漏极端子与第三节点N3连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M12中，栅极端子与第三节点N3连接，漏极端子与输入端子44连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M13中，栅极端子与输入端子49连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与第三节点N3连接。在薄膜晶体管M14中，栅极端子与输入端子42连接，漏极端子与第三节点N3连接，源极端子与第四节点N4连接。在薄膜晶体管M15中，栅极端子与输入端子43连接，漏极端子与第四节点N4连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M16中，栅极端子与第四节点N4连接，漏极端子与输出端子51连接，源极端子与直流电源电位VSS用输入端子连接。此外，薄膜晶体管M15的栅极端子也可以与第一节点N1连接。
接着，对各结构要素在该级构成电路中的功能进行说明。薄膜晶体管M10在第一时钟CKA为高电平时，使第三节点N3的电位向VDD电位变化。薄膜晶体管M11在第二置位信号S2为高电平时，使第三节点N3的电位向VSS电位变化。薄膜晶体管M12在第三节点N3的电位为高电平时，使输入端子44的电位向VSS电位变化。薄膜晶体管M13在复位信号R为高电平时，使第三节点N3的电位向VDD电位变化。薄膜晶体管M14在第二时钟CKB为高电平时，使电荷在第三节点N3－第四节点N4间移动。薄膜晶体管M15在第一置位信号S1为高电平时，使第四节点N4的电位向VSS电位变化。薄膜晶体管M16在第四节点N4的电位为高电平时，使输出端子51的电位向VSS电位变化。
此外，在本实施方式中，利用薄膜晶体管M10实现第一的第三节点导通用开关元件，利用薄膜晶体管M11实现第三节点断开用开关元件，利用薄膜晶体管M12实现第二节点置位信号断开用开关元件，利用薄膜晶体管M13实现第二的第三节点导通用开关元件，利用薄膜晶体管M14实现第四节点控制用开关元件，利用薄膜晶体管M15实现第四节点断开用开关元件，利用薄膜晶体管M16实现第二的第一输出节点断开用开关元件。
（3.2级构成电路的动作）
接着，参照图26和图27，对本实施方式中的级构成电路的动作进行说明。在此，着眼于第n级的级构成电路。在时刻t0以前的期间中，第一节点N1的电位、第二节点N2的电位、扫描信号GOUT的电位（输出端子51的电位）和其他级控制信号Z的电位（输出端子52的电位）维持为低电平，第三节点N3的电位和第四节点N4的电位维持为高电平。
当成为时刻t0时，第一置位信号S1从低电平变化为高电平。由此，薄膜晶体管M1、M3和M15成为导通状态。薄膜晶体管M1成为导通状态使得第一节点N1的电位上升，薄膜晶体管M3成为导通状态使得第二节点N2的电位向VSS电位下降。结果，电容器C1充电。此外，薄膜晶体管M15成为导通状态使得第四节点N4的电位向VSS电位下降。而且，第一节点N1的电位上升使得薄膜晶体管M7成为导通状态，扫描信号GOUT的电位上升。
当成为时刻t1时，第二置位信号S2从低电平变化为高电平。由此，薄膜晶体管M2、M11成为导通状态。薄膜晶体管M11成为导通状态使得第三节点N3的电位下降。此外，在时刻t1，第一置位信号S1从高电平变化为低电平。由此，薄膜晶体管M1、M3和M15成为断开状态。薄膜晶体管M2成为导通状态且薄膜晶体管M3成为断开状态，使得第二节点N2的电位上升。此时，由于薄膜晶体管M1为断开状态，第一节点N1为浮置状态，所以伴随第二节点N2的电位上升，经由电容器C1使第一节点N1的电位上升（第一节点N1被自举）。结果，扫描信号GOUT的电位进一步上升。此外，在时刻t1，第二时钟CKB从低电平变化为高电平。由此，薄膜晶体管M14成为导通状态。此时，由于第三节点N3的电位为低电平，所以第四节点N4的电位维持为低电平。此外，在从时刻t1至时刻t2的期间中，第二节点N2的电位成为高电平，薄膜晶体管M6成为导通状态，但是由于第一时钟CKA为低电平，所以其他级控制信号Z的电位维持为低电平。
当成为时刻t2时，第二置位信号S2从高电平变化为低电平。由此，薄膜晶体管M2成为断开状态，第二节点N2成为浮置状态。此外，在时刻t2，第一时钟CKA从低电平变化为高电平。由此，薄膜晶体管M10成为导通状态，第三节点N3的电位上升。由于第一节点N1和第二节点N2为浮置状态，所以伴随第三节点N3的电位上升，经由电容器C2使第二节点N2的电位上升，伴随第二节点N2的电位上升，经由电容器C1使第一节点N1的电位上升（第一节点N1被自举）。由此，第一节点N1的电位比VDD电位高，扫描信号GOUT的电位提高至VDD电位。此外，由于薄膜晶体管M6为导通状态且第一时钟CKA为高电平，所以第一时钟CKA的电位被供给到输出端子52。由此，其他级控制信号Z的电位成为高电平。此外，在从时刻t2至时刻t3的期间中，由于第二时钟CKB为低电平，所以薄膜晶体管M14成为断开状态，第四节点N4的电位维持为低电平。
当成为时刻t3时，第一时钟CKA从高电平变化为低电平。由此，输入端子41的电位下降，并且其他级控制信号Z的电位下降。此外，在时刻t3，复位信号R从低电平变化为高电平。由此，薄膜晶体管M4、M5、M8和M13成为导通状态。薄膜晶体管M4成为导通状态使得第一节点N1的电位成为低电平，薄膜晶体管M5成为导通状态使得第二节点N2的电位成为低电平，薄膜晶体管M8成为导通状态使得扫描信号GOUT的电位成为低电平。此外，薄膜晶体管M13成为导通状态使得第三节点N3的电位成为高电平。此时，由于第二时钟CKB为高电平，所以薄膜晶体管M14成为导通状态，从第三节点N3向第四节点N4供给电荷。由此，第四节点N4的电位成为高电平。
在时刻t4以后的期间中，与时刻t0之前的期间同样，第一节点N1的电位、第二节点N2的电位、扫描信号GOUT的电位（输出端子51的电位）和其他级控制信号Z的电位（输出端子52的电位）维持为低电平，第三节点N3的电位和第四节点N4的电位维持为高电平。
然而，在时刻t1以前的期间和时刻t2以后的期间中的第二时钟CKB为高电平的期间中，薄膜晶体管M14成为导通状态使得电荷从第三节点N3被供给到第四节点N4。
（3.3效果）
在本实施方式中，当第四节点N4的电位为高电平时，薄膜晶体管M16成为导通状态，扫描信号GOUT的电位向VSS电位下降。在此，在作为写入动作期间的从时刻t0至时刻t3的期间中，为了使薄膜晶体管M16成为断开状态，而要将第四节点N4的电位维持为低电平。就用于在时刻t3使第四节点N4的电位上升的结构而言，能够使用从后一级的级构成电路输出的其他级控制信号Z（n＋1）。然而，当在薄膜晶体管产生电流漏泄时，在通常动作期间中第四节点N4的电位下降，电路动作不稳定。在这一点上，根据本实施方式，每次第二时钟CKB成为高电平时，电荷从第三节点N3被供给到第四节点N4。从而，在通常动作期间中，第四节点N4的电位可靠地维持为高电平。由此，能够以简单的结构抑制通常动作期间中产生与扫描信号GOUT相关的噪声。
（4.第四实施方式）
（4.1级构成电路的结构）
图28是表示本发明的第四实施方式中的级构成电路的结构的电路图。如图28所示，该级构成电路包括13个薄膜晶体管M1、M2（1）～M2（3）、M3（1）～M3（3）、M4～M9和4个电容器C1（1）～C1（3）、C2。此外，该级构成电路除高电平的直流电源电位VDD用输入端子和低电平的直流电源电位VSS用输入端子之外，还具有6个输入端子41、43～46、49和2个输出端子51、52。以下，对主要与上述第一实施方式不同的方面进行说明。
在本实施方式中，对输入端子43供给从前第四级的级构成电路输出的其他级控制信号Z（n－4）作为复位信号S1，对输入端子44供给从前第三级的级构成电路输出的其他级控制信号Z（n－3）作为复位信号S21，对输入端子45供给从前第二级的级构成电路输出的其他级控制信号Z（n－2）作为复位信号S22，对输入端子46供给从前一级的级构成电路输出的其他级控制信号Z（n－1）作为复位信号S23。此外，利用复位信号S1实现第一节点置位信号，利用复位信号S23实现第二节点置位信号，利用复位信号S21～S23实现节点区域置位信号。
接着，对该级构成电路内的结构要素间的连接关系进行说明。薄膜晶体管M1的源极端子、薄膜晶体管M4的漏极端子、薄膜晶体管M7的栅极端子和电容器C1（1）的一端，经由第一节点N1相互连接。薄膜晶体管M2（1）的源极端子、薄膜晶体管M3（1）的漏极端子、电容器C1（1）的另一端和电容器C1（2）的一端经由节点N2（1）相互连接。薄膜晶体管M2（2）的源极端子、薄膜晶体管M3（2）的漏极端子、电容器C1（2）的另一端和电容器C1（3）的一端，经由节点N2（2）相互连接。薄膜晶体管M2（3）的源极端子、薄膜晶体管M3（3）的漏极端子、薄膜晶体管M5的漏极端子、薄膜晶体管M6的栅极端子、薄膜晶体管M9的栅极端子、电容器C1（3）的另一端和电容器C2的一端经由节点N2（3）相互连接。此外，在本实施方式中，利用节点N2（3）实现第二节点，利用节点N2（1）～N2（3）实现节点区域，利用电容器C1（1）～C1（3）实现第一电位差保持部。
在薄膜晶体管M2（1）中，栅极端子与输入端子44连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与节点N2（1）连接。在薄膜晶体管M3（1）中，栅极端子与输入端子43连接，漏极端子与节点N2（1）连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M2（2）中，栅极端子与输入端子45连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与节点N2（2）连接。在薄膜晶体管M3（2）中，栅极端子与输入端子44连接，漏极端子与节点N2（2）连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M2（3）中，栅极端子与输入端子46连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与节点N2（3）连接。在薄膜晶体管M3（3）中，栅极端子与输入端子45连接，漏极端子与节点N2（3）连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M5中，栅极端子与输入端子49连接，漏极端子与节点N2（3）连接，源极端子与直流电源电位VSS用输入端子连接。在薄膜晶体管M6中，栅极端子与节点N2（3）连接，漏极端子与输入端子41连接，源极端子与输出端子52连接。在薄膜晶体管M9中，栅极端子与节点N2（3）连接，漏极端子与输入端子41连接，源极端子与第三节点N3连接。在电容器C1（1）中，一端与第一节点N1连接，另一端与节点N2（1）连接。在电容器C1（2）中，一端与节点N2（1）连接，另一端与节点N2（2）连接。在电容器C1（3）中，一端与节点N2（2）连接，另一端与节点N2（3）连接。在电容器C2中，一端与节点N2（3）连接，另一端与第三节点N3连接。
接着，对各结构要素在该级构成电路中的功能进行说明。薄膜晶体管M2（1）在置位信号S21为高电平时，使节点N2（1）的电位向VDD电位变化。薄膜晶体管M2（2）在置位信号S22为高电平时，使节点N2（2）的电位向VDD电位变化。薄膜晶体管M2（3）在置位信号S23为高电平时，使节点N2（3）的电位向VDD电位变化。薄膜晶体管M3（1）在置位信号S1为高电平时，使节点N2（1）的电位向VSS电位变化。薄膜晶体管M3（2）在置位信号S21为高电平时，使节点N2（2）的电位向VSS电位变化。薄膜晶体管M3（3）在置位信号S22为高电平时，使节点N2（3）的电位向VSS电位变化。薄膜晶体管M5在复位信号R为高电平时，使节点N2（3）的电位向VSS电位变化。薄膜晶体管M6在节点N2（3）的电位为高电平时，将第一时钟CKA的电位供给到输出端子52。薄膜晶体管M9在节点N2（3）的电位为高电平时，将第一时钟CKA的电位供给到第三节点N3。电容器C1（1）发挥使第一节点N1的电位伴随节点N2（1）的电位的上升而上升的功能。电容器C1（2）发挥使节点N2（1）的电位伴随节点N2（2）的电位的上升而上升的功能。电容器C1（3）发挥使节点N2（2）的电位伴随节点N2（3）的电位的上升而上升的功能。电容器C2发挥使节点N2（3）的电位伴随第三节点N3的电位的上升而上升的功能。即，电容器C1（1）～C1（3）、C2作为自举电容发挥功能。
（4.2级构成电路的动作）
接着，参照图28和图29，对本实施方式中的级构成电路的动作进行说明。在时刻t0以前的期间和时刻t6以后的期间中，第一节点N1的电位、节点N2（3）的电位、扫描信号GOUT的电位（输出端子51的电位）和其他级控制信号Z的电位（输出端子52的电位）维持为低电平，节点N2（1）的电位和节点N2（2）的电位维持为高电平。
当成为时刻t0时，置位信号S1从低电平变化为高电平。由此，薄膜晶体管M1、M3（1）成为导通状态。薄膜晶体管M1成为导通状态使得第一节点N1的电位上升，薄膜晶体管M3（1）成为导通状态使得节点N2（1）的电位向VSS电位下降。结果，电容器C1（1）充电。此外，第一节点N1的电位上升使得薄膜晶体管M7成为导通状态，扫描信号GOUT的电位上升。
当成为时刻t1时，置位信号S21从低电平变化为高电平。由此，薄膜晶体管M2（1）、M3（2）成为导通状态。此外，在时刻t1，置位信号S 1从高电平变化为低电平。由此，薄膜晶体管M1、M3（1）成为断开状态。薄膜晶体管M2（1）成为导通状态且薄膜晶体管M3（1）成为断开状态使得节点N2（1）的电位上升。此时，由于薄膜晶体管M1为断开状态，第一节点N1为浮置状态，所以伴随节点N2（1）的电位的上升，经由电容器C1（1）使第一节点N1的电位上升（第一节点N1被自举）。结果，扫描信号GOUT的电位进一步上升。
当成为时刻t2时，置位信号S22从低电平变化为高电平。由此，薄膜晶体管M2（2）、M3（3）成为导通状态。此外，在时刻t2，置位信号S21从高电平变化为低电平。由此，薄膜晶体管M2（1）、M3（2）成为断开状态。薄膜晶体管M2（2）成为导通状态且薄膜晶体管M3（2）成为断开状态使得节点N2（2）的电位上升。此时，由于第一节点N1和节点N2（1）为浮置状态，所以伴随节点N2（2）的电位上升，经由电容器C1（2）、C1（1）使第一节点N1的电位上升（第一节点N1被自举）。结果，扫描信号GOUT的电位进一步上升。
当成为时刻t3时，置位信号S23从低电平变化为高电平。由此，薄膜晶体管M2（3）成为导通状态。此外，在时刻t3，置位信号S22从高电平变化为低电平。由此，薄膜晶体管M2（2）、M3（3）成为断开状态。薄膜晶体管M2（3）成为导通状态且薄膜晶体管M3（3）成为断开状态使得节点N2（3）的电位上升。此时，由于第一节点N1、节点N2（1）和节点N2（2）为浮置状态，所以伴随节点N2（3）的电位上升，经由电容器C1（3）、C1（2）和C1（1）使第一节点N1的电位上升（第一节点N1被自举）。结果，扫描信号GOUT的电位进一步上升。此外，在从时刻t3至时刻t4的期间中，节点N2（3）成为高电平，薄膜晶体管M6、M9成为导通状态，但由于第一时钟CKA为低电平，所以第三节点N3的电位和其他级控制信号Z的电位维持为低电平。
当成为时刻t4时，置位信号S23从高电平变化为低电平。由此，薄膜晶体管M2（3）成为断开状态，节点N2（3）成为浮置状态。此外，在时刻t4，第一时钟CKA从低电平变化为高电平。此时，由于薄膜晶体管M9为导通状态，所以第三节点N3的电位上升。由于第一节点N1、节点N2（1）～N2（3）为浮置状态，所以伴随第三节点N3的电位上升，经由电容器C2、C1（3）、C1（2）和C1（1）使第一节点N1的电位上升（第一节点N1被自举）。由此，第一节点N1的电位比VDD电位高，扫描信号GOUT的电位提高至VDD电位。此外，由于薄膜晶体管M6为导通状态且第一时钟CKA为高电平，所以第一时钟CKA的电位被供给到输出端子52。由此，其他级控制信号Z的电位成为高电平。
当成为时刻t5时，第一时钟CKA从高电平变化为低电平。由此，输入端子41的电位下降，并且其他级控制信号Z的电位下降。此外，在时刻t5，复位信号R从低电平变化为高电平。由此，薄膜晶体管M4、M5和M8成为导通状态。薄膜晶体管M4成为导通状态使得第一节点N1的电位成为低电平，薄膜晶体管M5成为导通状态使得节点N2（3）的电位成为低电平，薄膜晶体管M8成为导通状态使得扫描信号GOUT的电位成为低电平。在时刻t6以后的期间中，第一节点N1的电位、节点N2（3）的电位、扫描信号GOUT的电位（输出端子51的电位）和其他级控制信号Z的电位（输出端子52的电位）维持为低电平，节点N2（1）的电位和节点N2（2）的电位维持为高电平。
（4.3效果）
根据本实施方式，第一节点N1的电位基于置位信号S1上升后，通过自举上升4次。因此，关于时钟信号（在此第一时钟CKA），能够以更小的振幅，充分提高要施加于各栅极总线GL1～GLi的扫描信号GOUT（1）～GOUT（i）的电位。由此，与现有技术相比，不会使在正式充电期间中施加于栅极总线的电压下降，而能够使移位寄存器410的消耗电力显著减少。
（4.4变形例）
（4.4.1第一变形例）
图30是表示上述第四实施方式的第一变形例中的级构成电路的结构的电路图。在本变形例中，在级构成电路设置有薄膜晶体管M5（1）～M5（3），来取代第四实施方式中的薄膜晶体管M5（参照图28）。在薄膜晶体管M5（1）～M5（3）中，栅极端子与输入端子49连接，源极端子与直流电源电位VSS用输入端子连接。此外，薄膜晶体管M5（1）的漏极端子与节点N2（1）连接，薄膜晶体管M5（2）的漏极端子与节点N2（2）连接，薄膜晶体管M5（3）的漏极端子与节点N2（3）连接。
图31是用于说明本变形例中的级构成电路的动作的信号波形图。在本变形例中，在时刻t5复位信号R从低电平变化为高电平时，薄膜晶体管M5（1）～M5（3）成为导通状态。由此，节点N2（1）～N2（3）的电位成为低电平。于是，在通常动作期间中，将节点N2（1）～N2（3）的电位维持为低电平。结果，通常动作期间中的薄膜晶体管M2（1）～M2（3）的栅极－源极间的电压变小，能够抑制薄膜晶体管M2（1）～M2（3）的劣化。由此，电路动作的稳定性提高。
（4.4.2第二变形例）
图32是表示上述第四实施方式的第二变形例中的级构成电路的结构的电路图。在图30所示的第一变形例中，薄膜晶体管M5（1）～M5（3）的源极端子与直流电源电位VSS用输入端子连接，但在本变形例中，薄膜晶体管M5（1）的源极端子与节点N2（2）连接，薄膜晶体管M5（2）的源极端子与节点N2（3）连接，薄膜晶体管M5（3）的源极端子与输出端子52连接。此外，薄膜晶体管M4的源极端子与节点N2（1）连接。而且，在本变形例中设置有薄膜晶体管M17，其栅极端子与输入端子49连接，漏极端子与输出端子52连接，源极端子与直流电源电位VSS用输入端子连接。
根据本变形例，与上述第一实施方式的第四变形例同样，薄膜晶体管M4和薄膜晶体管M5（1）～M5（3）的漏极－源极间的电压下降。由此，在写入动作期间中，抑制经由薄膜晶体管M4、M5（1）～M5（3）的电荷的流出。结果，抑制第一节点N1的电位和节点N2（1）～N3（3）的电位在写入动作期间中下降，提高电路动作的稳定性。
（4.4.3其他变形例）
在上述第四实施方式中，以在写入动作期间中第一节点N1的电位通过自举上升4次为例进行说明，但本发明并不限定于此。也可以使第一节点N1的电位通过自举上升3次，也可以上升5次以上。与此相关联，使m为1以上的整数，使级构成电路为包括薄膜晶体管M2（1）～M2（m）、M3（1）～M3（m）、电容器C1（1）～C1（m）和节点N2（1）～N2（m）的结构即可。在此，当使“m=1”时，为与上述第一实施方式相当的结构。此外，当使“m=3”时，为与上述第四实施方式相当的结构。
（5.置位信号生成电路）
在上述各实施方式中，移位寄存器410基于从显示控制电路200输送的栅极开始脉冲信号GSP开始动作。与此相关联，例如在第一实施方式中，将第一栅极开始脉冲信号GSP1作为第一级的第一置位信号S 1供给，将第二栅极开始脉冲信号GSP2作为第一级的第二置位信号S2和第二级的第一置位信号S1供给。即，在上述各实施方式中，作为栅极开始脉冲信号GSP，需要从显示控制电路200向栅极驱动器400输送2个以上的信号。因此，以下对在移位寄存器的最上级（第一级的前一级）设置生成置位信号的电路（以下称为“置位信号生成电路”）的结构进行说明。采用本结构，也可以从显示控制电路200向栅极驱动器400输送1个信号作为栅极开始脉冲信号GSP。
图33是表示具备置位信号生成电路SR（0）的移位寄存器411的结构的框图。在置位信号生成电路SR（0）中设置有：用于接收第一时钟CKA的输入端子；用于接收第二时钟CKB的输入端子；用于接收高电平的直流电源电位VDD的输入端子；用于接收低电平的直流电源电位VSS的输入端子；用于接收栅极开始脉冲信号GSP的输入端子；用于接收复位信号R的输入端子；和用于输出信号SOUT的输出端子。
图34是表示置位信号生成电路的详细结构的电路图。如图34所示，置位信号生成电路包括3个薄膜晶体管M71～M73和1个电容器C7。此外，该置位信号生成电路除高电平的直流电源电位VDD用输入端子和低电平的直流电源电位VSS用输入端子之外，还具有3个输入端子71～73和1个输出端子74。在此，对接收栅极开始脉冲信号GSP的输入端子标注附图标记71，对接收第一时钟CKA的输入端子标注附图标记72，对接收复位信号R的输入端子标注附图标记73，对输出信号SOUT的输出端子标注附图标记74。
此外，上述置位信号生成电路的结构，与在上述各实施方式中说明的移位寄存器的级构成电路中的第二节点N2－第二输出节点（输出端子52）间附近的结构同等。对比上述置位信号生成电路的结构要素和例如图1所示的级构成电路的结构要素，上述置位信号生成电路中的薄膜晶体管M71、薄膜晶体管M72、薄膜晶体管M73、电容器C7、输入端子71、输入端子72、输入端子73和输出端子74，分别与图1所示的级构成电路中的薄膜晶体管M2、薄膜晶体管M6、薄膜晶体管M5、电容器C2、输入端子44、输入端子41、输入端子49和输出端子52对应。从而，即使使置位信号生成电路为与移位寄存器的级构成电路同样的结构，作为第二节点置位信号（第二置位信号S2）输入栅极开始脉冲信号GSP，也能够得到来自第二输出节点的上述信号SOUT的输出。
接着，对该置位信号生成电路内的结构要素间的连接关系进行说明。薄膜晶体管M71的源极端子、薄膜晶体管M72的栅极端子、薄膜晶体管M73的漏极端子和电容器C7，经由节点N7相互连接。在薄膜晶体管M71中，栅极端子与输入端子71连接，漏极端子与直流电源电位VDD用输入端子连接，源极端子与节点N7连接。在薄膜晶体管M72中，栅极端子与节点N7连接，漏极端子与输入端子72连接，源极端子与输出端子74连接。在薄膜晶体管M73中，栅极端子与输入端子73连接，漏极端子与节点N7连接，源极端子与直流电源电位VSS用输入端子连接。在电容器C7，一端与节点N7连接，另一端与输出端子74连接。
接着，对各结构要素的该置位信号生成电路中的功能进行说明。薄膜晶体管M71在栅极开始脉冲信号GSP为高电平时，使节点N7的电位向VDD电位变化。薄膜晶体管M72在节点N7的电位为高电平时，将第一时钟CKA的电位供给到输出端子74。薄膜晶体管M73在复位信号R为高电平时，使节点N7的电位向VSS电位变化。电容器C7发挥在节点N7为浮置状态时，使节点N7的电位也伴随输出端子74的电位的变化而变化的功能。
接着，参照图34和图35，对置位信号生成电路的动作进行说明。此外，在图35中，在各信号波形的左方标注着眼于置位信号生成电路SR（0）时的信号等的名称，在各信号波形的右方标注着眼于第一级的级构成电路SR（1）时的信号等的名称。
当成为时刻t10时，栅极开始脉冲信号GSP从低电平变化为高电平。栅极开始脉冲信号GSP成为高电平使得薄膜晶体管M71成为导通状态，电容器C7充电。由此，节点N7的电位从低电平变化为高电平，薄膜晶体管M72成为导通状态。然而，在从时刻t10至时刻t11的期间中，由于第一时钟CKA为低电平，所以信号SOUT的电位维持为低电平。
当成为时刻t11时，栅极开始脉冲信号GSP从高电平变化为低电平。由此，薄膜晶体管M71成为断开状态，节点N7成为浮置状态。在此，在时刻t11第一时钟CKA从低电平变化为高电平。由于在薄膜晶体管M72的栅极－漏极间存在寄生电容，所以节点N7的电位也伴随输入端子72的电位的上升而上升（节点N7被自举）。结果，在薄膜晶体管M72的栅极－源极间施加大的电压，第一时钟CKA的电位被供给到输出端子74。由此，信号SOUT成为高电平。
当成为时刻t12时，第一时钟CKA从高电平变化为低电平。由于在时刻t12薄膜晶体管M72为导通状态，所以输入端子72的电位下降，并且信号SOUT的电位下降。像这样信号SOUT的电位下降，由此，经由电容器C7使节点N7的的电位也下降。此外，在时刻12（t12）复位信号R从低电平变化为高电平。因此，薄膜晶体管M73成为导通状态，节点N7的电位完全成为低电平。
然而，如图33所示，将从显示控制电路200输送的栅极开始脉冲信号GSP供给到置位信号生成电路SR（0），并且作为第一置位信号S1供给到移位寄存器411的第一级SR（1）。此外，将从置位信号生成电路SR（0）输出的信号SOUT作为第二置位信号S2供给到移位寄存器411的第一级SR（1），并且作为第一置位信号S1供给到移位寄存器411的第二级SR（2）。由此，能够削减要从显示控制电路200向栅极驱动器400供给的信号的数量，并且使移位寄存器410进行期望的动作。
（6.其他）
在上述各实施方式中，以液晶显示装置为例进行了说明，但本发明并不限定于此。本发明还能够应用于有机EL（Electro Luminescence：场致发光）等其他显示装置。
附图标记说明
41～47、49（级构成电路的）输入端子
51、52（级构成电路的）输出端子
300源极驱动器（视频信号线驱动电路）
400栅极驱动器（扫描信号线驱动电路）
410、411移位寄存器
600显示部
SR（1）～SR（i）级构成电路
C1、C2电容器（电容元件）
M1～M17薄膜晶体管
N1～N4第一～第四节点
GL1～GLi    栅极总线
SL1～SLj    源极总线
GCK1、GCK2第一栅极时钟信号、第二栅极时钟信号
CKA、CKB  第一时钟、第二时钟
S1、S2第一置位信号、第二置位信号
R  复位信号
Z  其他级控制信号
GOUT    扫描信号
GSP    栅极开始脉冲信号
VDD  高电平的直流电源电位
VSS    低电平的直流电源电位

Claims (30)

1.一种扫描信号线驱动电路，其特征在于：
其是对配置于显示部的多条扫描信号线进行驱动的显示装置的扫描信号线驱动电路，
所述扫描信号线驱动电路具备包括多级的移位寄存器，所述移位寄存器基于从外部输入的多个时钟信号依次输出导通电平的扫描信号，以依次驱动所述多条扫描信号线
构成所述移位寄存器的各级的级构成电路具有：
第一输出节点，其与所述扫描信号线连接，且用于输出对所述扫描信号线进行驱动的扫描信号；
第二输出节点，其用于输出对不同级的级构成电路的动作进行控制的其他级控制信号；
第一输出控制用开关元件，所述第一输出控制用开关元件的第二电极被供给导通电平的直流电源电位，所述第一输出控制用开关元件的第三电极与所述第一输出节点连接；
第二输出控制用开关元件，所述第二输出控制用开关元件的第二电极被供给所述时钟信号，所述第二输出控制用开关元件的第三电极与所述第二输出节点连接；
第一节点，其与所述第一输出控制用开关元件的第一电极连接；
节点区域，其由1个以上的节点形成，所述1个以上的节点包含与所述第二输出控制用开关元件的第一电极连接的第二节点；
第三节点，其构成为在从所述第二节点成为导通电平的时刻至正式充电期间的结束时刻的期间，从断开电平变化为导通电平，其中，所述正式充电期间是从所述第一输出节点输出的扫描信号应为导通电平的期间；
第一电位差保持部，其用于保持所述第一节点与所述第二节点之间的电位差；和
第二电位差保持部，其用于保持所述第二节点与所述第三节点之间的电位差，
对各级构成电路供给从该各级构成电路之前的第二级或更前的级的级构成电路输出的第一其他级控制信号作为第一节点置位信号，
对各级构成电路供给第二其他级控制信号中的1个以上的信号作为包含第二节点置位信号的节点区域置位信号，其中，所述第二其他级控制信号为从该各级构成电路之前的级的级构成电路、并且输出作为所述第一节点置位信号的第一其他级控制信号的级构成电路之后的级的级构成电路输出的其他级控制信号，
在各级构成电路中，
所述第一节点基于所述第一节点置位信号从断开电平变化为导通电平，
所述第二节点基于所述第二节点置位信号从断开电平变化为导通电平，
所述第三节点在所述第二节点从断开电平变化为导通电平之后，从断开电平变化为导通电平，
所述第一节点在形成所述节点区域的节点从断开电平变化为导通电平的期间和所述第三节点从断开电平变化为导通电平的期间为浮置状态，
形成所述节点区域的节点在所述第三节点从断开电平变化为导通电平的期间为浮置状态，
所述时钟信号的振幅比所述扫描信号的振幅小，
所述第一电极为栅极电极。
2.如权利要求1所述的扫描信号线驱动电路，其特征在于：
所述节点区域仅由所述第二节点形成，
对各级构成电路仅供给所述第二节点置位信号作为所述节点区域置位信号，
所述第一电位差保持部包括电容器，所述电容器的一端与所述第一节点连接，所述电容器的另一端与所述第二节点连接。
3.如权利要求2所述的扫描信号线驱动电路，其特征在于：
对各级构成电路供给从该各级构成电路的下一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有：
第一节点断开用开关元件，其用于基于所述复位信号使所述第一节点的电平向断开电平变化；和
第二节点断开用开关元件，其用于基于所述复位信号使所述第二节点的电平向断开电平变化。
4.如权利要求3所述的扫描信号线驱动电路，其特征在于：
所述第一节点断开用开关元件的第一电极被供给所述复位信号，所述第一节点断开用开关元件的第二电极与所述第一节点连接，所述第一节点断开用开关元件的第三电极与所述第二节点连接。
5.如权利要求3所述的扫描信号线驱动电路，其特征在于：
所述第二节点断开用开关元件的第一电极被供给所述复位信号，所述第二节点断开用开关元件的第二电极与所述第二节点连接，所述第二节点断开用开关元件的第三电极与所述第一输出节点或所述第二输出节点连接。
6.如权利要求5所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有输出节点断开用开关元件，所述输出节点断开用开关元件用于基于所述复位信号使与所述第二节点断开用开关元件的第三电极连接的节点的电平向断开电平变化。
7.如权利要求3所述的扫描信号线驱动电路，其特征在于：
所述第二节点断开用开关元件的第一电极被供给所述复位信号，所述第二节点断开用开关元件的第二电极与所述第二节点连接，所述第二节点断开用开关元件的第三电极与所述第一节点连接。
8.如权利要求2所述的扫描信号线驱动电路，其特征在于：
对在相邻的2级的级构成电路中包含的2个第二输出控制用开关元件的第二电极，供给导通占空比为二分之一且相位相互错开180度的时钟信号，
各级构成电路还具有：
第一的第三节点导通用开关元件，其用于基于从该各级构成电路输出的其他级控制信号或对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，在所述正式充电期间的开始时刻使所述第三节点从断开电平变化为导通电平；和
第三节点断开用开关元件，其用于基于从该各级构成电路的前一级的级构成电路输出的其他级控制信号或对在该各级构成电路的前一级的级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，在所述正式充电期间开始之前将所述第三节点维持为断开电平。
9.如权利要求8所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中，所述第三节点基于从该各级构成电路输出的其他级控制信号，从断开电平变化为导通电平。
10.如权利要求8所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中，所述第三节点基于对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，从断开电平变化为导通电平。
11.如权利要求8所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中，作为所述第一的第三节点导通用开关元件具有：
基于从该各级构成电路输出的其他级控制信号，使所述第三节点从断开电平变化为导通电平的开关元件；和
基于对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，使所述第三节点从断开电平变化为导通电平的开关元件。
12.如权利要求8所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有：
第二的第一输出节点断开用开关元件，其用于使所述第一输出节点的电平向断开电平变化，所述第二的第一输出节点断开用开关元件的第二电极与所述第一输出节点连接，所述第二的第一输出节点断开用开关元件的第三电极被供给断开电平的直流电源电位；
第四节点，其与所述第二的第一输出节点断开用开关元件的第一电极连接；
第四节点控制用开关元件，所述第四节点控制用开关元件的第一电极被供给对在该各级构成电路的前一级的级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，所述第四节点控制用开关元件的第二电极与所述第三节点连接，所述第四节点控制用开关元件的第三电极与所述第四节点连接；和
第四节点断开用开关元件，其用于基于所述第一节点置位信号或所述第一节点的电位，使所述第四节点的电平向断开电平变化。
13.如权利要求8所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中，
对所述第一的第三节点导通用开关元件的第一电极和第二电极，供给从该各级构成电路输出的其他级控制信号或对在该各级构成电路中包含的第二输出控制用开关元件的第二电极供给的时钟信号，
所述第一的第三节点导通用开关元件的第三电极与所述第三节点连接。
14.如权利要求8所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有第三节点控制用开关元件，所述第三节点控制用开关元件用于基于所述第一节点的电位或所述第二节点的电位，在所述正式充电期间开始之前将所述第三节点维持为断开电平，并且在所述正式充电期间的开始时刻使所述第三节点从断开电平变化为导通电平。
15.如权利要求3所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有第一的第一输出节点断开用开关元件，所述第一的第一输出节点断开用开关元件用于基于所述复位信号使所述第一输出节点的电平向断开电平变化。
16.如权利要求1所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有第三节点控制用开关元件，所述第三节点控制用开关元件用于基于所述第一节点的电位或所述第二节点的电位，在所述正式充电期间开始之前将所述第三节点维持为断开电平，并且在从所述第二节点成为导通电平的时刻至所述正式充电期间的结束时刻的期间使所述第三节点从断开电平变化为导通电平。
17.如权利要求1所述的扫描信号线驱动电路，其特征在于：
所述第三节点与所述第二输出节点是同一节点。
18.如权利要求1所述的扫描信号线驱动电路，其特征在于：
各级构成电路还具有第二节点置位信号断开用开关元件，所述第二节点置位信号断开用开关元件用于基于所述第三节点的电位使所述第二节点置位信号的电平向断开电平变化。
19.如权利要求18所述的扫描信号线驱动电路，其特征在于：
所述第三节点在所述第一节点从断开电平变化为导通电平的时刻以前的期间和所述正式充电期间的结束时刻以后的期间维持为导通电平。
20.如权利要求19所述的扫描信号线驱动电路，其特征在于：
对各级构成电路供给从该各级构成电路的后一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有第二的第三节点导通用开关元件，所述第二的第三节点导通用开关元件用于基于所述复位信号使所述第三节点的电平向导通电平变化。
21.如权利要求20所述的扫描信号线驱动电路，其特征在于：
所述第二的第三节点导通用开关元件的第一电极和第二电极被供给所述复位信号，所述第二的第三节点导通用开关元件的第三电极与所述第三节点连接。
22.如权利要求1所述的扫描信号线驱动电路，其特征在于：
所述节点区域由包含所述第二节点的m个节点形成，其中m为2以上的整数，
所述第一电位差保持部包括m个电容器，所述m个电容器经由形成所述节点区域的节点中的所述第二节点以外的节点在所述第一节点与所述第二节点之间串联连接，
对各级构成电路供给m个信号作为所述节点区域置位信号，
形成所述节点区域的m个节点，基于所述节点区域置位信号依次从断开电平变化为导通电平，
形成所述节点区域的各节点在从断开电平变化为导通电平之后、至所述正式充电期间的开始时刻为止的期间为浮置状态。
23.如权利要求22所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中，形成所述节点区域的m个节点中位于电学上第k个最接近所述第一节点的位置的节点，基于从将作为所述节点区域置位信号被供给到该各级构成电路的m个信号输出的m个级构成电路中的第k级的级构成电路输出的信号，从断开电平变化为导通电平，其中k为1以上m以下的整数。
24.如权利要求22所述的扫描信号线驱动电路，其特征在于：
对各级构成电路供给从该各级构成电路的后一级的级构成电路输出的其他级控制信号作为复位信号，
各级构成电路还具有m个第二节点断开用开关元件，所述m个第二节点断开用开关元件用于基于所述复位信号使形成所述节点区域的m个节点的电平向断开电平变化。
25.如权利要求24所述的扫描信号线驱动电路，其特征在于：
在所述m个第二节点断开用开关元件中的、与形成所述节点区域的m个节点中的所述第二节点以外的节点对应地设置并且在电学上第z个最接近所述第一节点的位置上配置的开关元件中，第一电极被供给所述复位信号，第二电极与形成所述节点区域的m个节点中位于电学上第z个最接近所述第一节点的位置的节点连接，第三电极与形成所述节点区域的m个节点中位于电学上第x个最接近所述第一节点的位置的节点、所述第一节点、所述第一输出节点和所述第二输出节点中的任一个节点连接，其中z为1以上m－1以下的整数，x为z+1以上m以下的整数。
26.如权利要求1所述的扫描信号线驱动电路，其特征在于：
所述扫描信号线驱动电路还包括动作开始信号生成电路，所述动作开始信号生成电路基于从外部输入的1个开始脉冲信号，生成要被设为所述第一节点置位信号和所述节点区域置位信号的信号。
27.如权利要求1所述的扫描信号线驱动电路，其特征在于：
对所述移位寄存器输入导通占空比为二分之一且相位相互错开180度的2个时钟信号作为所述多个时钟信号。
28.如权利要求1所述的扫描信号线驱动电路，其特征在于：
在各级构成电路中包含的开关元件全部是相同沟道的薄膜晶体管。
29.一种显示装置，其特征在于：
所述显示装置包括所述显示部，且包括权利要求1至28中任一项所述的扫描信号线驱动电路。
30.一种驱动方法，其特征在于：
其是通过具备包括多级的基于从外部输入的多个时钟信号进行动作的移位寄存器的扫描信号线驱动电路，对配置于显示部的多条扫描信号线进行驱动的驱动方法，
所述驱动方法对于构成所述移位寄存器的各级的级构成电路包括：
用于使包含在所述级构成电路中的第一节点从断开电平变化为导通电平的第一节点导通步骤；
用于使包含在所述级构成电路中的第二节点从断开电平变化为导通电平的第二节点导通步骤；和
用于使包含在所述级构成电路中的第三节点从断开电平变化为导通电平的第三节点导通步骤，
所述级构成电路包括：
第一输出节点，其与所述扫描信号线连接，且用于输出对所述扫描信号线进行驱动的扫描信号；
第二输出节点，其用于输出对不同级的级构成电路的动作进行控制的其他级控制信号；
第一输出控制用开关元件，所述第一输出控制用开关元件的第二电极被供给导通电平的直流电源电位，所述第一输出控制用开关元件的第三电极与所述第一输出节点连接；
第二输出控制用开关元件，所述第二输出控制用开关元件的第二电极被供给所述时钟信号，所述第二输出控制用开关元件的第三电极与所述第二输出节点连接；
第一节点，其与所述第一输出控制用开关元件的第一电极连接；
第二节点，其与所述第二输出控制用开关元件的第一电极连接；
第三节点；
第一电位差保持部，其用于保持所述第一节点与所述第二节点之间的电位差；和
第二电位差保持部，其用于保持所述第二节点与所述第三节点之间的电位差，
在各级构成电路中，按照所述第一节点导通步骤、所述第二节点导通步骤和所述第三节点导通步骤的顺序执行各步骤，
在所述第一节点导通步骤中，基于从该各级构成电路之前的第二级或更前的级的级构成电路输出的第一其他级控制信号，第一节点从断开电平变化为导通电平，
在所述第二节点导通步骤中，基于第二其他级控制信号使所述第二节点从断开电平变化为导通电平，其中，所述第二其他级控制信号为从该各级构成电路之前的级的级构成电路、并且输出在所述第一节点导通步骤中使用的第一其他级控制信号的级构成电路之后的级的级构成电路输出的其他级控制信号，
在执行所述第二节点导通步骤时所述第一节点为浮置状态，
在执行所述第三节点导通步骤时所述第一节点和所述第二节点为浮置状态，
所述时钟信号的振幅比所述扫描信号的振幅小，
所述第一电极为栅极电极。
CN201180031177.2A 2010-06-25 2011-05-20 扫描信号线驱动电路和具备它的显示装置 Expired - Fee Related CN102959614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010145627 2010-06-25
JP2010-145627 2010-06-25
PCT/JP2011/061626 WO2011162057A1 (ja) 2010-06-25 2011-05-20 走査信号線駆動回路およびそれを備えた表示装置

Publications (2)

Publication Number Publication Date
CN102959614A CN102959614A (zh) 2013-03-06
CN102959614B true CN102959614B (zh) 2015-09-30

Family

ID=45371254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180031177.2A Expired - Fee Related CN102959614B (zh) 2010-06-25 2011-05-20 扫描信号线驱动电路和具备它的显示装置

Country Status (5)

Country Link
US (1) US8995606B2 (zh)
JP (2) JP5349693B2 (zh)
KR (1) KR101552408B1 (zh)
CN (1) CN102959614B (zh)
WO (1) WO2011162057A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014157638A (ja) * 2011-06-10 2014-08-28 Sharp Corp シフトレジスタおよびそれを備えた表示装置
JP2014013301A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 電気光学装置、及び電子機器
KR102055328B1 (ko) * 2012-07-18 2019-12-13 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
KR20140020484A (ko) * 2012-08-08 2014-02-19 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
TWI654614B (zh) * 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
US9269319B2 (en) 2013-10-17 2016-02-23 Apple Inc. Devices and methods for reducing power consumption and size of gate drivers
CN106663403B (zh) * 2014-06-10 2020-10-02 夏普株式会社 显示装置及其驱动方法
CN104409057B (zh) * 2014-11-14 2017-09-29 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN105185294B (zh) * 2015-10-23 2017-11-14 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105489190B (zh) * 2016-02-15 2019-03-15 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板
CN106297710B (zh) * 2016-09-12 2018-12-21 京东方科技集团股份有限公司 电压保持电路及驱动方法、goa单元和电路、显示面板
CN106448540B (zh) * 2016-11-18 2020-11-17 上海天马有机发光显示技术有限公司 显示面板、移位寄存器电路以及驱动方法
CN106782284B (zh) * 2017-03-02 2018-02-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
WO2018163897A1 (ja) * 2017-03-06 2018-09-13 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
CN107424554B (zh) * 2017-09-26 2020-06-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
JP2019152814A (ja) * 2018-03-06 2019-09-12 シャープ株式会社 走査信号線駆動回路、それを備えた表示装置、および、走査信号線の駆動方法
CN111179872B (zh) * 2020-02-19 2021-08-20 福建华佳彩有限公司 一种像素驱动方法
CN113450732B (zh) * 2020-03-25 2023-06-02 Oppo广东移动通信有限公司 像素电路及其驱动方法、显示装置、电子设备
CN113178175B (zh) * 2021-04-01 2023-03-28 Tcl华星光电技术有限公司 Goa电路及显示面板
CN116863874B (zh) * 2023-09-05 2023-11-03 惠科股份有限公司 扫描驱动电路、扫描驱动方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351165A (ja) * 2005-05-20 2006-12-28 Nec Corp ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
KR20070053209A (ko) * 2004-07-31 2007-05-23 코닌클리케 필립스 일렉트로닉스 엔.브이. 시프트 레지스터 회로
TW200910293A (en) * 2007-08-20 2009-03-01 Au Optronics Corp Method of reducing voltage stress at bootstrap point in electronic circuits and device using the same
WO2009084267A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha シフトレジスタおよび表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944394B2 (ja) 2002-01-08 2007-07-11 株式会社日立製作所 表示装置
JP2006127630A (ja) 2004-10-28 2006-05-18 Alps Electric Co Ltd シフトレジスタ及び液晶ドライバ
TW200703224A (en) 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
JP4284345B2 (ja) 2006-08-30 2009-06-24 株式会社 日立ディスプレイズ 電圧変換回路およびその電圧変換回路を備えた表示装置
KR100796137B1 (ko) * 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
WO2010061657A1 (ja) * 2008-11-28 2010-06-03 シャープ株式会社 走査信号線駆動回路、シフトレジスタ、および表示装置
KR101520807B1 (ko) * 2009-01-05 2015-05-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
US8731135B2 (en) * 2010-01-29 2014-05-20 Sharp Kabushiki Kaisha Shift register and display device
JP5435481B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ シフトレジスタ、走査線駆動回路、電気光学装置および電子機器
WO2011114562A1 (ja) * 2010-03-15 2011-09-22 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
EP2549483A4 (en) * 2010-03-19 2016-03-02 Sharp Kk SHIFT REGISTER
WO2011148655A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 シフトレジスタ
CN103299547B (zh) * 2011-12-28 2017-06-09 株式会社日本有机雷特显示器 电平移位器、反相器电路以及移位寄存器
CN103208246A (zh) * 2012-01-11 2013-07-17 瀚宇彩晶股份有限公司 移位暂存器及其方法
EP2838200B1 (en) * 2012-04-10 2020-08-05 Joled Inc. Buffer circuit and method for driving buffer circuit
CN102779478B (zh) * 2012-04-13 2015-05-27 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053209A (ko) * 2004-07-31 2007-05-23 코닌클리케 필립스 일렉트로닉스 엔.브이. 시프트 레지스터 회로
JP2006351165A (ja) * 2005-05-20 2006-12-28 Nec Corp ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
TW200910293A (en) * 2007-08-20 2009-03-01 Au Optronics Corp Method of reducing voltage stress at bootstrap point in electronic circuits and device using the same
WO2009084267A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha シフトレジスタおよび表示装置

Also Published As

Publication number Publication date
JP5349693B2 (ja) 2013-11-20
US8995606B2 (en) 2015-03-31
US20130093743A1 (en) 2013-04-18
JP2013214088A (ja) 2013-10-17
CN102959614A (zh) 2013-03-06
JPWO2011162057A1 (ja) 2013-08-19
KR20130127417A (ko) 2013-11-22
WO2011162057A1 (ja) 2011-12-29
KR101552408B1 (ko) 2015-09-10
JP5535374B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
CN102959614B (zh) 扫描信号线驱动电路和具备它的显示装置
US11361693B2 (en) Shift register unit, gate driving circuit, display device, and driving method
EP2357642B1 (en) Scanning signal line driving circuit and shift register
US8982107B2 (en) Scanning signal line drive circuit and display device provided with same
CN102598145B (zh) 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
CN102792363B (zh) 扫描信号线驱动电路和具有该扫描信号线驱动电路的显示装置
CN102804280B (zh) 移位寄存器和显示装置
CN108806628B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103534747B (zh) 扫描信号线驱动电路、显示装置以及扫描信号线的驱动方法
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
US20120188210A1 (en) Gate driving circuit unit, gate driving circuit and display device
CN102598144A (zh) 移位寄存器、具备其的扫描信号线驱动电路和显示装置
CN105679224B (zh) 移位寄存器电路、栅极驱动器及显示设备
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
US20130170607A1 (en) Level shifter, inverter circuit, and shift register
CN103843055A (zh) 显示装置和扫描信号线的驱动方法
US11538394B2 (en) Gate driver circuit, display device and driving method
CN103299546A (zh) 移位寄存器
CN109658881A (zh) 移位寄存器和具备移位寄存器的显示装置
CN109564745A (zh) 驱动电路以及显示装置
CN109671382A (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
CN109801582B (zh) 一种自驱动像素电路及显示装置
CN114283758B (zh) 显示面板、显示面板的预充电方法和显示装置
CN113593465B (zh) 电压补偿模块、栅极驱动电路及其驱动方法、显示基板
US20240194151A1 (en) Scanning signal line drive circuit and display device provided with same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20200520

CF01 Termination of patent right due to non-payment of annual fee