CN113178175B - Goa电路及显示面板 - Google Patents
Goa电路及显示面板 Download PDFInfo
- Publication number
- CN113178175B CN113178175B CN202110357066.6A CN202110357066A CN113178175B CN 113178175 B CN113178175 B CN 113178175B CN 202110357066 A CN202110357066 A CN 202110357066A CN 113178175 B CN113178175 B CN 113178175B
- Authority
- CN
- China
- Prior art keywords
- module
- potential
- node
- pull
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请实施例公开了提供了一种GOA电路及显示面板。GOA电路包括多个级联的GOA单元,至少一个GOA单元包括:预充电模块,在第一节点电位上升阶段,用于将第一节点的电位预充电至第一高电位;激励模块,在第一节点电位上升阶段,用于将第一节点的电位由第一高电位激励至第二高电位;扫描信号生成模块,在第一节点电位上升阶段,用于将第一节点的电位由第二高电位拉升至峰值高电位,并输出第n级扫描信号。本申请实施例可以解决GOA电路单元提升第一节点Qn电位的能力不足、余量不足的问题,改善了可靠性下降的问题。
Description
技术领域
本申请涉及显示领域,具体涉及一种GOA电路及显示面板。
背景技术
Gate Driver On Array(栅极驱动电路),简称GOA,也就是利用现有液晶显示器的薄膜晶体管(TFT)阵列(Array)制程将行扫描驱动信号电路制作在阵列基板上,实现对扫描线(Gate)逐行扫描的驱动方式。因为GOA技术可以节省扫描驱动芯片(Gate IC)、实现窄边框(narrow border)等优势,目前GOA技术已经广泛地应用于面板设计当中。
图1为现有技术GOA单元的示意图,GOA单元包括预充电模块100、扫描信号生成模块200、级传信号生成模块300、自举模块400、复位模块500、下拉模块600、下拉维持模块700,图2示意了图1中第一节点Qn的电位随着GOA单元工作时的变化图。在电位上升阶段T1,第一节点Qn的电位从低电位L11被拉升至第一高电位L12,再从第一高电位L12被拉升至峰值高电位L14;在电位下降阶段T2,第一节点Qn的电位从峰值高电位L14下拉至第一低电位L21,再从第一低电位L21下拉至低电位L23。然而第一节点Qn点的电位从第一高电位L12拉升至峰值高电位L14占据了GOA单元的过多的电位提升能力,有时候不能将第一节点Qn的电位从第一高电位L12拉升至目标值的峰值高电位L14,或者GOA单元将第一节点Qn的电位从第一高电位L12拉升至峰值高电位L14后超出了薄膜晶体管的能力,GOA单元的薄膜晶体管对第一节点Qn的电位提升没有足够的余量,导致GOA单元寿命下降,可靠性下降。
发明内容
本申请实施例提供一种GOA电路及显示面板,可以解决GOA电路单元提升第一节点Qn电位的能力不足、余量不足的问题,改善了可靠性下降的问题。
本申请实施例提供了一种GOA电路,包括多个级联的GOA单元,至少一个所述GOA单元包括:
预充电模块,在第一节点电位上升阶段,用于将所述第一节点的电位预充电至第一高电位;
激励模块,在所述第一节点电位上升阶段,用于将所述第一节点的电位由所述第一高电位激励至第二高电位;
扫描信号生成模块,在所述第一节点电位上升阶段,用于将所述第一节点的电位由所述第二高电位拉升至峰值高电位,并输出第n级扫描信号。
可选的,在本申请的一些实施例中,所述激励模块包括:
激励电容,包括第一激励电容端和第二激励电容端,所述第一激励电容端与所述第一节点电连接;和
激励晶体管子模块,包括:输入端,与第n-1级时钟信号电连接;驱动端,与所述第一节点电连接或与第n-2级的级传信号电连接;输出端,与所述第二激励电容端电连接。
可选的,在本申请的一些实施例中,所述激励晶体管子模块包括一激励晶体管。
可选的,在本申请的一些实施例中,所述预充电模块的输出端与所述第一节点电连接,所述扫描信号生成模块的驱动端与所述第一节点电连接,所述扫描信号生成模块的输入端与第n级时钟信号电连接,所述扫描信号生成模块的输出端输出第n级扫描信号。
可选的,在本申请的一些实施例中,所述GOA单元还包括级传信号生成模块,所述级传信号生成模块的驱动端与所述第一节点电连接,所述级传信号生成模块的输入端与所述第n级时钟信号电连接,所述级传信号生成模块的输出端输出第n级级传信号。
可选的,在本申请的一些实施例中,所述GOA单元还包括复位模块,用以重置所述复位模块的输出端的电位,所述复位模块的第一输出端与所述级传信号生成模块的输出端电连接,所述复位模块的第二输出端与所述第一节点电连接,所述复位模块的第三输出端与所述扫描信号生成模块的输出端电连接。
可选的,在本申请的一些实施例中,所述GOA单元还包括下拉模块和自举模块,所述自举模块用以生成一自举电容,所述自举模块的第一端与所述第一节点电连接,所述自举模块的第二端与所述复位模块的第三输出端电连接,所述下拉模块用以拉低所述下拉模块的输出端的电位,所述下拉模块的第一输出端与所述第一节点电连接,所述下拉模块的第二输出端与所述扫描信号生成模块的输出端电连接。
可选的,在本申请的一些实施例中,所述GOA单元还包括下拉维持模块,所述下拉维持模块用以在所述GOA单元的关闭阶段维持所述下拉维持模块的输出端的电位,所述下拉维持模块的第一输出端与所述第一节点电连接,所述下拉维持模块的第二输出端与所述级传信号生成模块的输出端电连接,所述下拉维持模块的第三输出端与所述扫描信号生成模块的输出端和所述自举模块的第二端电连接,所述下拉维持模块的第四输出端与所述激励电容的所述第二激励电容端电连接。
可选的,在本申请的一些实施例中,在第一节点电位下降阶段,所述激励模块还用于将所述第一节点的电位由峰值高电位激励至第一低电位,所述扫描信号生成模块还用于将所述第一节点的电位由所述第一低电位拉低至第二低电位,所述下拉模块将所述第一节点的电位由所述第二低电位下拉至第三低电位。
相应的,本申请实施例还提供一种显示面板,所述显示面板包括第一基板、与所述第一基板相对设置的第二基板、以及夹设在所述第一基板和所述第二基板之间的液晶层,所述第一基板包括上述任一项所述的GOA电路。
在本申请实施例中,提供了一种GOA电路及显示面板。在GOA单元中,提出在GOA单元中增加激励模块,激励模块在第一节点Qn的电位上升阶段参与激励第一节点Qn的电位上升,提升了GOA单元对第一节点Qn的电位的上拉能力,使得GOA单元对第一节点Qn的电位具有更充足的上拉能力和上拉余量,从而提升GOA电路的寿命和可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一现有技术GOA单元的示意图;
图2是本申请一现有技术GOA单元中第一节点的电位变化的示意图;
图3是本申请一实施例提供的GOA单元的示意图;
图4是本申请一实施例提供的GOA单元中第一节点的电位变化的示意图;
图5是本申请一实施例提供的GOA单元的示意图;
图6是本申请一实施例提供的GOA单元中第一节点的电位变化的示意图;
图7是本申请一实施例提供的GOA单元的电路示意图;
图8是本申请一实施例提供的多个时钟信号的时序图;
图9是本申请一实施例提供的多个扫描信号的时序图;
图10是本申请一实施例提供的GOA单元的各信号的时序图;
图11是本申请一实施例提供的GOA单元的电路示意图;
图12是本申请一实施例提供的GOA单元的各信号的时序图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。此外,应当理解的是,此处所描述的具体实施方式仅用于说明和解释本申请,并不用于限制本申请。在本申请中,在未作相反说明的情况下,使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下,具体为附图中的图面方向;而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种GOA电路及显示面板。以下分别进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一、
请参阅图3、图4,图4示意了图3中第一节点Qn的电位随着GOA单元工作时的变化图。本申请实施例提供一种GOA电路,GOA电路包括多个级联的GOA单元10,至少一个GOA单元10包括:预充电模块100、激励模块800和扫描信号生成模块200。预充电模块100在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位预充电至第一高电位L12;激励模块800在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位由第一高电位L12激励至第二高电位L13;扫描信号生成模块200在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14,并输出第n级扫描信号Gn。
具体的,在一些实施例中,GOA电路包括n级级联的GOA单元10,至少一个GOA单元10包括预充电模块100、激励模块800和扫描信号生成模块200。第一节点Qn的电位变化包括上升阶段T1和下降阶段T2。
可以理解的是任一级GOA单元均包括关闭时期和工作时期,GOA单元关闭时期是指该GOA单元固定输出一扫描信号使得连接对应行的各个像素中薄膜晶体管关闭,GOA单元工作时期是指该GOA单元输出一扫描信号使得连接对应行的各个像素中薄膜晶体管开启。
需要说明的是,第一节点Qn的电位上升阶段T1和下降阶段T2均是包括于第n级GOA单元10开始工作或生成第n级的扫描信号Gn的时期。GOA单元工作时期包括第一节点Qn的电位上升阶段T1、第一节点Qn的电位下降阶段T2、以及第一节点Qn的电位上升阶段T1和下降阶段T2之间的扫描信号输出阶段。
具体的,在一些实施例中,在第一节点Qn的电位的上升阶段T1,预充电模块100先将第一节点Qn的电位由低电位L11预充电至第一高电位L12,然后激励模块800将第一节点Qn的电位由第一高电位L12激励至第二高电位L13,然后扫描信号生成模块200将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14,此时扫描信号生成模块200的输出端输出第n级扫描信号Gn。
具体的,在一些实施例中,在第一节点Qn的电位的下降阶段T2,激励模块800先将第一节点Qn的电位由峰值高电位L14激励至第一低电位L21,然后扫描信号生成模块200将第一节点Qn的电位由第一低电位L21拉低至第二低电位L22。
具体的,在一些实施例中,GOA单元还包括下拉模块600,在第一节点Qn的电位的下降阶段T2,下拉模块600将第一节点Qn的电位由第二低电位L22下拉至第三低电位L23。
具体的,在一些实施例中,低电位L11、第三低电位L23为最低电位,低电位L11和第三低电位L23的电位大小可以相同或相近。第一高电位L12的电位值大于低电位L11的电位值,第二高电位L13的电位值大于第一高电位L12的电位值,峰值高电位L14的电位值大于第二高电位L13的电位值。第一低电位L21的电位值小于峰值高电位L14的电位值,第二低电位L22的电位值小于第一低电位L21的电位值,第三低电位L23的电位值小于第二低电位L22的电位值。
其中,请继续参阅图3与图4,激励模块800包括激励电容Cbt2和激励晶体管子模块。激励电容Cbt2包括第一激励电容端和第二激励电容端,第一激励电容端与第一节点Qn电连接;激励晶体管子模块包括输入端、驱动端、输出端,激励晶体管子模块的输入端与第n-1级时钟信号CKn-1电连接;激励晶体管子模块的驱动端与第一节点Qn电连接;激励晶体管子模块的输出端与第二激励电容端电连接。
其中,请继续参阅图3,在一些实施例中,激励晶体管子模块包括一激励晶体管T71,激励晶体管T71的输入端与第n-1级时钟信号CKn-1电连接;激励晶体管T71的驱动端与第一节点Qn电连接;激励晶体管T71的输出端与第二激励电容端电连接。
其中,请继续参阅图3,预充电模块100的输出端与第一节点Qn电连接,扫描信号生成模块200的驱动端与第一节点Qn电连接,扫描信号生成模块200的输入端与第n级时钟信号CKn电连接,扫描信号生成模块200的输出端输出第n级扫描信号Gn。
其中,请继续参阅图3,GOA单元10还包括级传信号生成模块300,级传信号生成模块300的驱动端与第一节点Qn电连接,级传信号生成模块300的输入端与第n级时钟信号CKn电连接,级传信号生成模块300的输出端输出第n级级传信号STn。
其中,请继续参阅图3,GOA单元10还包括复位模块500,用以重置复位模块500的输出端的电位,复位模块500的第一输出端51与级传信号生成模块300的输出端电连接,复位模块500的第二输出端52与第一节点Qn电连接,复位模块500的第三输出端53与扫描信号生成模块200的输出端电连接。
其中,请继续参阅图3,GOA单元10还包括下拉模块600和自举模块400,下拉模块600的第一输出端61与第一节点Qn电连接,下拉模块600的第二输出端62与扫描信号生成模块200的输出端电连接,下拉模块600用以拉低下拉模块600的输出端的电位。自举模块400的第一端与第一节点电连接Qn,自举模块400的第二端与复位模块500的第三输出端53电连接,自举模块400用以生成一自举电容。
其中,请继续参阅图3,GOA单元10还包括下拉维持模块700,下拉维持模块700用以在GOA单元10的关闭时期维持下拉维持模块700的输出端的电位,下拉维持模块700的第一输出端71与第一节点Qn电连接,下拉维持模块700的第二输出端72与级传信号生成模块300的输出端电连接,下拉维持模块700的第三输出端73与扫描信号生成模块200的输出端和自举模块400的第二端电连接,下拉维持模块700的第四输出端74与激励电容Cbt2的第二激励电容端电连接。
在本申请实施例中,提出在GOA单元中增加激励模块800,激励模块800在第一节点Qn的电位上升阶段参与激励第一节点Qn的电位上升,激励模块800在第一节点Qn的电位下降阶段参与激励第一节点Qn的电位下降,提升了GOA单元对第一节点Qn的电位的上拉能力和下拉能力,使得GOA单元对第一节点Qn的电位具有更充足的上拉能力和下拉能力,从而提升GOA单元的寿命和可靠性。
实施例二、
请参阅图5、图6,图6示意了图5中第一节点Qn的电位随着GOA单元工作时的变化图。本实施例的与实施例一相同或相似之处在此不再赘述,不同点在于激励晶体管子模块的驱动端接入信号不同。
其中,请参阅图5,激励模块800包括激励电容Cbt2和激励晶体管子模块。激励电容Cbt2包括第一激励电容端和第二激励电容端,第一激励电容端与第一节点Qn电连接;激励晶体管子模块包括输入端、驱动端和输出端,激励晶体管子模块的输入端与第n-1级时钟信号CKn-1电连接;激励晶体管子模块的驱动端与第n-2级的级传信号STn-2电连接;激励晶体管子模块的输出端与第二激励电容端电连接。
具体的,在一些实施例中,激励晶体管子模块包括一激励晶体管T71,激励晶体管T71的输入端与第n-1级时钟信号CKn-1电连接;激励晶体管T71的驱动端与第n-2级的级传信号STn-2电连接;激励晶体管T71的输出端与第二激励电容端电连接。
本申请实施例提供一种GOA电路,GOA电路包括多个级联的GOA单元10,至少一个GOA单元10包括预充电模块100、激励模块800和扫描信号生成模块200。预充电模块100在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位预充电至第一高电位L12;激励模块800在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位由第一高电位L12激励至第二高电位L13;扫描信号生成模块200在第一节点Qn电位上升阶段T1,用于将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14,并输出第n级扫描信号Gn。
具体的,请参阅图6,在一些实施例中,在第一节点Qn的电位的上升阶段T1,预充电模块100先将第一节点Qn的电位由低电位L11预充电至第一高电位L12,然后激励模块800将第一节点Qn的电位由第一高电位L12激励至第二高电位L13,然后扫描信号生成模块200将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14,此时扫描信号生成模块200的输出端输出第n级扫描信号Gn。
具体的,请参阅图6,在一些实施例中,GOA单元还包括下拉模块600,在第一节点Qn的电位的下降阶段T2,扫描信号生成模块200将第一节点Qn的电位由峰值高电位L14拉低至第二低电位L22,下拉模块600将第一节点Qn的电位由第二低电位L22下拉至第三低电位L23。
需要说明的是,第一节点Qn的电位上升阶段和下降阶段均是包括于第n级GOA单元10开始工作或生成第n级的扫描信号Gn的时期。
在本实施例中,在GOA单元中,提出在GOA单元中增加激励模块,激励模块在第一节点Qn的电位上升阶段参与激励第一节点Qn的电位上升,提升了GOA单元对第一节点Qn的电位的上拉能力,使得GOA单元对第一节点Qn的电位具有更充足的上拉能力和上拉余量,从而提升GOA电路的寿命和可靠性。
实施例三、
请参阅图7,本申请实施例举例详细描述了实施例一中的GOA单元10,举例详细描述了实施例一中的预充电模块100、复位模块500、下拉模块600、下拉维持模块700的电路图,但预充电模块100、复位模块500、下拉模块600、下拉维持模块700的电路结构不限于此。
具体的,预充电模块100包括预充电晶体管T11,预充电晶体管T11的驱动端与第N-3级的级传信号STn-3电连接,预充电晶体管T11的输入端与高电位信号VGH电连接,预充电晶体管T11的输出端与第一节点Qn电连接。
具体的,扫描信号生成模块200包括一扫描信号生成晶体管T21,扫描信号生成晶体管T21的驱动端与第一节点Qn电连接,扫描信号生成晶体管T21的输入端与第n级的时钟信号CKn电连接,扫描信号生成晶体管T21的输出端输出第n级的扫描信号Gn。
具体的,级传信号生成模块300包括一级传信号生成晶体管T22,级传信号生成晶体管T22的驱动端与第一节点Qn电连接,级传信号生成晶体管T22的输入端与第n级的时钟信号CKn电连接,级传信号生成晶体管T22的输出端输出第n级的级传信号STn。
具体的,自举模块400包括自举电容Cb1,自举电容Cb1的第一端电容电极与第一节点Qn电连接,自举电容Cb1的第二端电容电极与扫描信号生成晶体管T21的输出端电连接。
具体的,复位模块500包括三个复位晶体管,三个复位晶体管分别为第一复位晶体管Tr_S、第二复位晶体管Tr_Q、第三复位晶体管Tr_G,每一复位晶体管的驱动端与复位信号Reset电连接。第一复位晶体管Tr_S的输出端为复位模块500的第一输出端51,并与级传信号生成晶体管T22的输出端电连接。第二复位晶体管Tr_Q的输出端为复位模块500的第二输出端52,并与第一节点Qn电连接。第三复位晶体管Tr_G的输出端为复位模块500的第三输出端53,并与扫描信号生成晶体管T21的输出端电连接。第一复位晶体管Tr_S和第二复位晶体管Tr_Q的输入端与VSSQ信号电连接,第三复位晶体管Tr_G的输入端与VSSG信号电连接。在一些实施例中,通常,VSSQ信号和VSSG信号均为直流负电压信号,VSSQ信号和VSSG信号的电压值可以相同或者不相同。
具体的,下拉模块600包括第一下拉晶体管T31和第二下拉晶体管T41。第一下拉晶体管T31和第二下拉晶体管T41的驱动端均与第n+3级的级传信号STn+3电连接。第一下拉晶体管T31的输出端为下拉模块600第二输出端62,并与扫描信号生成晶体管T21的输出端电连接,第一下拉晶体管T31的输入端与VSSG信号电连接。第二下拉晶体管T41的输出端为下拉模块600第一输出端61,并与第一节点Qn电连接。第二下拉晶体管T41的输入端与VSSQ信号电连接。
具体的,下拉维持模块700可以包括两个并联的第一下拉维持子模块710和第二下拉维持子模块720,第一下拉维持子模块710和第二下拉维持子模块720在图7电路图中呈镜面对称。第一下拉维持子模块710和第二下拉维持子模块720均可以包括反相器、第一输出端71、第二输出端72、第三输出端73以及第四输出端74。虽然举例说明了下拉维持模块700可以包括两个并联的第一下拉维持子模块710和第二下拉维持子模块720,在一些实施例中,下拉维持模块700也可以包括第一下拉维持子模块710和第二下拉维持子模块720中的一个。第一LC信号LC1与第二LC信号LC2通常为反向的电位,例如第一LC信号LC1为高电位时第二LC信号LC2为低电位,第一LC信号LC1为低电位时第二LC信号LC2为高电位。
如图7所示,第一下拉维持子模块710包括第一下拉维持晶体管T34、第二下拉维持晶体管T24、第三下拉维持晶体管T44、第四下拉维持晶体管T73、第五下拉维持晶体管T65、第六下拉维持晶体管T64、第七下拉维持晶体管T62以及第八下拉维持晶体管T61。其中,第一下拉维持晶体管T34、第二下拉维持晶体管T24、第三下拉维持晶体管T44、第四下拉维持晶体管T73的驱动端均与第五下拉维持晶体管T65、第六下拉维持晶体管T64、第七下拉维持晶体管T62、第八下拉维持晶体管T61的输出端电连接。第一下拉维持晶体管T34的输出端为第一下拉维持子模块710的第三输出端73,并与扫描信号生成晶体管T21的输出端电连接。第二下拉维持晶体管T24的输出端为第一下拉维持子模块710的第二输出端72,并与级传信号生成晶体管T22的输出端电连接。第三下拉维持晶体管T44的输出端为第一下拉维持子模块710的第一输出端71,并与第一节点Qn电连接。第四下拉维持晶体管T73的输出端为第一下拉维持子模块710的第四输出端74,并与激励晶体管T71的输出端电连接。第一下拉维持晶体管T34的输入端与VSSG信号电连接。第二下拉维持晶体管T24、第三下拉维持晶体管T44、第四下拉维持晶体管T73的输入端与VSSQ信号电连接。第五下拉维持晶体管T65、第六下拉维持晶体管T64、第七下拉维持晶体管T62、第八下拉维持晶体管T61的驱动端分别与第n-3级的级传信号STn-3、第一LC信号LC1、第一节点Qn、第二LC信号LC2电连接。第五下拉维持晶体管T65、第六下拉维持晶体管T64、第七下拉维持晶体管T62的输入端均与VSSQ信号电连接。第八下拉维持晶体管T61的输入端与高电位信号VGH电连接。
可以理解地,第二下拉维持子模块720包括第九下拉维持晶体管T33、第十下拉维持晶体管T23、第十一下拉维持晶体管T43、第十二下拉维持晶体管T72、第十三下拉维持晶体管T55、第十四下拉维持晶体管T54、第十五下拉维持晶体管T52以及第十六下拉维持晶体管T51,其中,第九下拉维持晶体管T33、第十下拉维持晶体管T23、第十一下拉维持晶体管T43、第十二下拉维持晶体管T72的驱动端均与第十三下拉维持晶体管T55、第十四下拉维持晶体管T54、第十五下拉维持晶体管T52、第十六下拉维持晶体管T51的输出端电连接。第九下拉维持晶体管T33的输出端为第二下拉维持子模块720的第三输出端73,并与扫描信号生成晶体管T21的输出端电连接。第十下拉维持晶体管T23的输出端为第二下拉维持子模块720的第二输出端72,并与级传信号生成晶体管T22的输出端电连接。第十一下拉维持晶体管T43的输出端为第二下拉维持子模块720的第一输出端71,并与第一节点Qn电连接。第十二下拉维持晶体管T72的输出端为第二下拉维持子模块720的第四输出端74,并与激励晶体管T71的输出端电连接。第九下拉维持晶体管T33的输入端与VSSG信号电连接。第十下拉维持晶体管T23、第十一下拉维持晶体管T43、第十二下拉维持晶体管T72的输入端与VSSQ信号电连接。第十三下拉维持晶体管T55、第十四下拉维持晶体管T54、第十五下拉维持晶体管T52、第十六下拉维持晶体管T51的驱动端分别与第n-3级的级传信号STn-3、第二LC信号LC2、第一节点Qn、第一LC信号LC1电连接。第十三下拉维持晶体管T55、第十四下拉维持晶体管T54、第十五下拉维持晶体管T52的输入端均与VSSQ信号电连接。第十六下拉维持晶体管T51的输入端与高电位信号VGH电连接。
请参阅图8,图示了包括多级GOA单元10的GOA电路的时钟信号的电压波形,图中举例示意了第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号号CK5、以及第六时钟信号CK6。
请参阅图9,图示了包括多级GOA单元10的GOA电路输出的多个扫描信号的电压波形,图中举例示意了第一行扫描信号G1、第二行扫描信号G2、第三行扫描信号G3、第四行扫描信号G4、第五行扫描信号G5、以及第六行扫描信号G6。
图10示意了图7中GOA单元电路中第一节点Qn的电压变化过程,图7中GOA单元工作过程包括:
第一阶段C1,STn-3由低电位变为高电位,预充电晶体管T11打开,预充电模块100对第一节点Qn进行充电,预充电模块100先将第一节点Qn的电位由低电位L11预充电至第一高电位L12,此时,激励晶体管T71、扫描信号生成晶体管T21开始打开,为后续阶段做准备。
第二阶段C2,第n-1级时钟信号CKn-1由低电位变为高电位,由于激励晶体管T71处于打开状态,激励模块800将第一节点Qn的电位由第一高电位L12激励至第二高电位L13。
第三阶段C3,第n级时钟信号CKn由低电位变为高电位,由于扫描信号生成晶体管T21处于打开状态,扫描信号生成模块200将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14。
第四阶段C4,第n-1级时钟信号CKn-1由高电位变为低电位,激励模块800先将第一节点Qn的电位由峰值高电位L14激励至第一低电位L21。
第五阶段C5,第n级时钟信号CKn由高电位变为低电位,扫描信号生成模块200将第一节点Qn的电位由第一低电位L21拉低至第二低电位L22。
第六阶段C6,STn+3由低电位变为高电位,下拉模块600将第一节点Qn的电位由第二低电位L22下拉至第三低电位L23。
在本申请实施例中,提供了一种GOA电路,在GOA单元中,提出在GOA单元中增加激励模块,激励模块在第一节点Qn的电位上升阶段参与激励第一节点Qn的电位上升,激励模块800在第一节点Qn的电位下降阶段参与激励第一节点Qn的电位下降,提升了GOA单元对第一节点Qn的电位的上拉能力和下拉能力,使得GOA单元对第一节点Qn的电位具有更充足的上拉能力和下拉能力,从而提升GOA单元的寿命和可靠性。
实施例四、
请参阅图11,本申请实施例举例详细描述了实施例二中的GOA单元10,举例详细描述了实施例二中的预充电模块100、复位模块500、下拉模块600、下拉维持模块700的电路图,但预充电模块100、复位模块500、下拉模块600、下拉维持模块700的电路结构不限于此。
请参阅图11,本实施例的与实施例三相同或相似之处在此不再赘述,不同点在于激励晶体管子模块的驱动端接入信号不同。
请参阅图11,激励晶体管子模块包括一激励晶体管T71,激励晶体管T71的输入端与第n-1级时钟信号CKn-1电连接;激励晶体管T71的驱动端与第n-2级的级传信号电连接;激励晶体管T71的输出端与第二激励电容端电连接。
图12示意了图11中第一节点Qn的电位随着GOA单元工作时的变化图。图11中GOA单元工作过程包括:
第一阶段C1,STn-3由低电位变为高电位,预充电晶体管T11打开,预充电模块100对第一节点Qn进行充电,预充电模块100先将第一节点Qn的电位由低电位L11预充电至第一高电位L12,此时,扫描信号生成晶体管T21打开,为后续阶段做准备。
第二阶段C2,第n-2级的级传信号STn-2由低电位变为高电位,激励晶体管T71打开。
第三阶段C3,第n-1级时钟信号CKn-1由低电位变为高电位,激励模块800将第一节点Qn的电位由第一高电位L12激励至第二高电位L13。
第四阶段C4,第n级时钟信号CKn由低电位变为高电位,由于扫描信号生成晶体管T21处于打开状态,扫描信号生成模块200将第一节点Qn的电位由第二高电位L13拉升至峰值高电位L14,同时扫描信号生成模块200的输出端输出第n级扫描信号Gn。
第五阶段C5,第n级时钟信号CKn由高电位变为低电位,扫描信号生成模块200将第一节点Qn的电位由峰值高电位L14拉低至第二低电位L22。
第六阶段C6,第n+3级的级传信号STn+3由低电位变为高电位,下拉模块600将第一节点Qn的电位由第二低电位L22下拉至第三低电位L23。
在本申请实施例中,提供了一种GOA电路,在GOA单元中,提出在GOA单元中增加激励模块,激励模块在第一节点Qn的电位上升阶段参与激励第一节点Qn的电位上升,提升了GOA单元对第一节点Qn的电位的上拉能力,使得GOA单元对第一节点Qn的电位具有更充足的上拉能力,从而提升GOA单元的寿命和可靠性。
实施例五、
本申请实施例还提供一种显示面板,显示面板包括第一基板、与第一基板相对设置的第二基板、以及夹设在第一基板和第二基板之间的液晶层,第一基板包括上述实施例中任一项的GOA电路。
需要说明的是,上述实施例中的各晶体管可以是指薄膜晶体管,各晶体管的输入端可以为晶体管的源极、漏极之中的一个,各晶体管的输出端则为晶体管的源极、漏极之中的另一个。
以上对本申请实施例所提供的一种GOA电路及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (9)
1.一种GOA电路,其特征在于,包括多个级联的GOA单元,至少一个所述GOA单元包括:
预充电模块,在第一节点电位上升阶段,用于将所述第一节点的电位预充电至第一高电位;
激励模块,在所述第一节点电位上升阶段,用于将所述第一节点的电位由所述第一高电位激励至第二高电位;
扫描信号生成模块,在所述第一节点电位上升阶段,用于将所述第一节点的电位由所述第二高电位拉升至峰值高电位,并输出第n级扫描信号;
其中,所述扫描信号生成模块的输出端输出第n级扫描信号,所述激励模块包括激励电容和激励晶体管子模块;
所述激励电容包括第一激励电容端和第二激励电容端,所述第一激励电容端与所述第一节点电连接;
所述激励晶体管子模块包括输入端、驱动端和输出端,所述输入端与第n-1级时钟信号电连接;所述驱动端与第n-2级的级传信号电连接;所述输出端与所述第二激励电容端电连接。
2.如权利要求1所述的GOA电路,其特征在于,所述激励晶体管子模块包括一激励晶体管。
3.如权利要求1或2所述的GOA电路,其特征在于,所述预充电模块的输出端与所述第一节点电连接,所述扫描信号生成模块的驱动端与所述第一节点电连接,所述扫描信号生成模块的输入端与第n级时钟信号电连接。
4.如权利要求3所述的GOA电路,其特征在于,所述GOA单元还包括级传信号生成模块,所述级传信号生成模块的驱动端与所述第一节点电连接,所述级传信号生成模块的输入端与所述第n级时钟信号电连接,所述级传信号生成模块的输出端输出第n级级传信号。
5.如权利要求4所述的GOA电路,其特征在于,所述GOA单元还包括复位模块,用以重置所述复位模块的输出端的电位,所述复位模块的第一输出端与所述级传信号生成模块的输出端电连接,所述复位模块的第二输出端与所述第一节点电连接,所述复位模块的第三输出端与所述扫描信号生成模块的输出端电连接。
6.如权利要求5所述的GOA电路,其特征在于,所述GOA单元还包括下拉模块和自举模块,所述自举模块用以生成一自举电容,所述自举模块的第一端与所述第一节点电连接,所述自举模块的第二端与所述复位模块的第三输出端电连接,所述下拉模块用以拉低所述下拉模块的输出端的电位,所述下拉模块的第一输出端与所述第一节点电连接,所述下拉模块的第二输出端与所述扫描信号生成模块的输出端电连接。
7.如权利要求6所述的GOA电路,其特征在于,所述GOA单元还包括下拉维持模块,所述下拉维持模块用以在所述GOA单元的关闭阶段维持所述下拉维持模块的输出端的电位,所述下拉维持模块的第一输出端与所述第一节点电连接,所述下拉维持模块的第二输出端与所述级传信号生成模块的输出端电连接,所述下拉维持模块的第三输出端与所述扫描信号生成模块的输出端和所述自举模块的第二端电连接,所述下拉维持模块的第四输出端与所述激励电容的所述第二激励电容端电连接。
8.如权利要求6或7所述的GOA电路,其特征在于,在第一节点电位下降阶段,所述激励模块还用于将所述第一节点的电位由峰值高电位激励至第一低电位,所述扫描信号生成模块还用于将所述第一节点的电位由所述第一低电位拉低至第二低电位,所述下拉模块将所述第一节点的电位由所述第二低电位下拉至第三低电位。
9.一种显示面板,其特征在于,包括第一基板、与所述第一基板相对设置的第二基板、以及夹设在所述第一基板和所述第二基板之间的液晶层,所述第一基板包括如权利要求1~8任一项所述的GOA电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110357066.6A CN113178175B (zh) | 2021-04-01 | 2021-04-01 | Goa电路及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110357066.6A CN113178175B (zh) | 2021-04-01 | 2021-04-01 | Goa电路及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113178175A CN113178175A (zh) | 2021-07-27 |
CN113178175B true CN113178175B (zh) | 2023-03-28 |
Family
ID=76922903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110357066.6A Active CN113178175B (zh) | 2021-04-01 | 2021-04-01 | Goa电路及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113178175B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113658539B (zh) * | 2021-08-23 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011162057A1 (ja) * | 2010-06-25 | 2011-12-29 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
CN102800292B (zh) * | 2012-08-21 | 2014-12-10 | 昆山龙腾光电有限公司 | 栅极驱动电路 |
CN103050106B (zh) * | 2012-12-26 | 2015-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示模组和显示器 |
CN105489190B (zh) * | 2016-02-15 | 2019-03-15 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板 |
CN110390903B (zh) * | 2019-06-20 | 2022-12-30 | 昆山龙腾光电股份有限公司 | 栅极驱动电路及显示装置 |
-
2021
- 2021-04-01 CN CN202110357066.6A patent/CN113178175B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113178175A (zh) | 2021-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11127478B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
US10950196B2 (en) | Shift register, method for driving the same, gate driving circuit, and display device | |
US10629151B2 (en) | Shift register unit, gate driving circuit, display and gate driving method | |
CN100580814C (zh) | 移位寄存器 | |
CN107909971B (zh) | Goa电路 | |
CN106652933B (zh) | 具有正反向扫描功能的栅极驱动电路 | |
US8797251B2 (en) | Gate driving circuit and display device including the same | |
US10403188B2 (en) | Shift register unit, gate driving circuit and display device | |
CN107689221B (zh) | Goa电路 | |
JP2008134589A (ja) | 液晶表示装置 | |
KR20070087520A (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
KR20130127417A (ko) | 주사 신호선 구동 회로 및 그것을 구비한 표시 장치 | |
US10748465B2 (en) | Gate drive circuit, display device and method for driving gate drive circuit | |
CN108492793B (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
US10872677B2 (en) | Shift register unit, gate drive circuit and driving method thereof | |
CN110827776B (zh) | Goa器件及栅极驱动电路 | |
EP3686894A1 (en) | Shift register unit, gate drive circuit, display device and drive method | |
CN113299223B (zh) | 一种显示面板和显示装置 | |
US20120169709A1 (en) | Gate driving circuit and display device including the same | |
US20210358415A1 (en) | Shift register unit and driving method thereof, gate drive circuit and display device | |
CN114913828B (zh) | 栅极驱动电路、栅极驱动电路的驱动方法以及显示面板 | |
CN112102768A (zh) | Goa电路及显示面板 | |
US20070139347A1 (en) | Method for eliminating residual image in display device | |
CN112863586A (zh) | 移位寄存器及其控制方法、栅极驱动电路和显示面板 | |
CN113178175B (zh) | Goa电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |