JP2014157638A - シフトレジスタおよびそれを備えた表示装置 - Google Patents

シフトレジスタおよびそれを備えた表示装置 Download PDF

Info

Publication number
JP2014157638A
JP2014157638A JP2011130458A JP2011130458A JP2014157638A JP 2014157638 A JP2014157638 A JP 2014157638A JP 2011130458 A JP2011130458 A JP 2011130458A JP 2011130458 A JP2011130458 A JP 2011130458A JP 2014157638 A JP2014157638 A JP 2014157638A
Authority
JP
Japan
Prior art keywords
unit
signal
clock signal
shift register
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011130458A
Other languages
English (en)
Inventor
Masashi Yonemaru
政司 米丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011130458A priority Critical patent/JP2014157638A/ja
Priority to PCT/JP2012/064690 priority patent/WO2012169590A1/ja
Publication of JP2014157638A publication Critical patent/JP2014157638A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】信頼性、及び品質の向上したシフトレジスタ、及びこのシフトレジスタをデータドライバとして用いる表示装置を提供する。
【解決手段】シフトレジスタは、複数の単位ステージが配置され、入力されるパルス信号（ＳＥＴ）を前記単位ステージ各々がクロック信号（ＣＫ、ＣＫＢ）に基づいて第１の出力信号（Ｇｏｕｔ）として順次に出力するシフトレジスタであって、前記単位ステージ各々は、前記第１の出力信号を出力する第１の駆動部（Ｍ７、Ｍ８）とは異なる第２の駆動部（Ｍ５）から、前記パルス信号を第２の出力信号（Ｑ）として次段のステージへ転送することを特徴とする。
【選択図】図１

Description

本発明は、シフトレジスタおよびそれを備えた表示装置に関する。
液晶表示パネル等の表示装置は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線（データ線）と、複数のデータ線と交差する複数の走査信号線（ゲート線）と、複数のデータ線と複数のゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えている。
この複数のゲート線を選択的に駆動する走査信号線駆動回路（ゲートドライバ）は、シフトレジスタを含んで構成され、画素形成部を構成する画素容量を充電する期間（本充電期間）に応じた幅のパルス信号（ゲートスタートパルス信号ＧＳＰ）を、本充電期間に応じた幅のパルスが所定周期で繰り返し現れるクロック信号に基づき、入力端から出力端へと順次シフトさせる。
例えば、特許文献１において、シフトレジスタを含んで構成される走査信号線駆動回路が開示されている。
特開２００５−５０５０２号公報
図１３は、特許文献１記載におけるシフトレジスタの単位段（単位ステージ）の回路構成を示す図である。
特許文献１記載におけるシフトレジスタは、図１３に示す単位ステージを複数含んで構成され、複数の出力信号を出力端子ＴＯＵＴから順次出力する。
図１３に示す単位ステージは、クロック端子ＴＣＫに供給されるクロック信号ＣＫに応答して、出力信号を出力端子ＴＯＵＴへ出力する駆動部１３０と、バッファー部１１０により電荷が充電される充電部１２０を含んで構成される。バッファー部１１０は、入力端子ＴＩＮ１に接続されるが、この入力端子ＴＩＮ１には、スキャン開始信号（シフト動作開始を示す開始信号であるゲートスタートパルス信号）又は前段ステージからの出力信号が入力される。
また、単位ステージは、充電部１２０に充電された電荷を放電する放電部１４０と、第１出力信号が非アクティブ状態である場合、第１出力信号を第１電圧（ＶＯＦＦ）以内に維持するホールディング部１５０と、を含んで構成される。放電部１４０は、入力端子ＴＩＮ２に接続されるが、この入力端子ＴＩＮ２には、次段ステージからの出力信号が入力される。
駆動部１３０におけるプルアップトランジスタＱ２において、ハイレベル（Ｈレベル）とロウレベル（Ｌレベル）の間で電圧変化するクロック信号ＣＫが、予め設定されたクロック周期によりドレインに入力される。そのため、トランジスタＱ２のゲート電位は、トランジスタＱ２のゲートとドレインとの間のゲートオーバーラップ容量（寄生容量）により繰り返し昇圧される。これにより、プルアップトランジスタＱ２において、ゲートとドレイン或いは基板との間にストレス電圧が印加され、トランジスタのしきい値電圧変動などのトランジスタ特性の劣化が生じ、シフトレジスタの性能変動を生じさせてしまう。
そのため、特許文献１におけるシフトレジスタは、シフトレジスタの各ステージにおいて、ホールディング部１５０（トランジスタＱ５）を、ドレインをトランジスタＱ２のゲートと、ソースを出力端子ＴＯＵＴと、ゲートをクロック端子ＴＣＫに接続するように設けている。このトランジスタＱ５は、トランジスタＱ２のゲート電位がフローティング電位になることを防止して、トランジスタＱ２が特性劣化を生じさせないようにするためのトランジスタである。
しかしながら、特許文献１のシフトレジスタにおいては、トランジスタＱ５のゲートには、常時トランジスタＱ２と同様に、ＨレベルとＬレベルの間で電圧変化するクロック信号ＣＫが繰り返し入力され、トランジスタＱ５のゲートとドレイン或いは基板との間にストレス電圧が印加される。つまり、トランジスタＱ５において、上記トランジスタＱ２と同様に、トランジスタのしきい値電圧変動などのトランジスタ特性の劣化が生じ、シフトレジスタの性能変動を生じさせてしまう。
特に、クロック端子ＴＣＫに供給されるクロック信号ＣＫがトランジスタＱ２を介してゲート線に印加される構成であり、シフトレジスタに供給するクロック信号ＣＫの振幅は、ゲート線の振幅と同じ振幅となる。ここで、ゲート線の振幅は、画素形成部におけるスイッチング素子をターンオンすることができる十分高い振幅値（例えば１５Ｖ以上）である。そのため、上記トランジスタＱ５には、シフトレジスタの動作中、ゲート線に印加する電圧と同じ高い電圧がクロック信号ＣＫとして繰り返し印加される。そのため、トランジスタＱ５は、トランジスタＱ５を付加する前のトランジスタＱ２と同様に、入力されるクロック信号の波高値が高く、トランジスタ特性が劣化しやすく、シフトレジスタの性能変動を生じさせてしまうという信頼性劣化の問題があった。このように、従来のシフトレジスタでは、未だ信頼性劣化を改善すべき問題が残されている。
また、クロック端子ＴＣＫに供給されるクロック信号ＣＫがトランジスタＱ２を介してゲート線に印加される構成であるため、クロック信号ＣＫにより、スイッチング素子が多数接続されるゲート線を駆動することとなる。そのため、クロック信号ＣＫを出力する制御回路の負荷が大きくなり、シフトレジスタにおいて、例えば初段（ファーストステージ）に比べて最終段ではクロック信号ＣＫの波形に鈍り、或いは遅延（クロック信号ＣＫの波形劣化）が生じる。つまり、シフトレジスタの各段からの出力信号に時間差、振幅差が生じ、シフトレジスタの動作が不安定になるという問題があった。
本発明は、内部回路においてトランジスタの信頼性劣化が生じにくいシフトレジスタを提供すること、また、クロック信号ＣＫの波形劣化を抑制して安定動作を行うシフトレジスタを提供することを主要な課題とする。
本発明のシフトレジスタは、上記課題を解決する第１の解決手段として、複数の単位ステージが配置され、入力されるパルス信号を前記単位ステージ各々がクロック信号に基づいて第１の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々は、前記第１の出力信号を出力する第１の駆動部とは異なる第２の駆動部から、前記パルス信号を第２の出力信号として次段のステージへ転送することを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第２の解決手段として、上記第１の解決手段において、前記第２の出力信号の波高値は前記第１の出力信号の波高値より低いことを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第３の解決手段として、複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第１充電制御部と、前記第１のクロック信号または前記第２のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、を備えることを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第４の解決手段として、上記第３の解決手段において、前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であることを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第５の解決手段として、複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第１充電制御部と、前記第１のクロック信号または前記第２のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、
次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、を備え、前記シフトレジスタは、奇数番目の単位ステージから構成される第１シフトレジスタ部と、偶数番目の単位ステージから構成される第２シフトレジスタ部とにグループ分けされることを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第６の解決手段として、上記第５の解決手段において、前記第１シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号、前記第２シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であって、第１シフトレジスタ部に入力される各信号と第２シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が９０度異なる信号であることを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第７の解決手段として、上記第３の解決手段において、さらに、前記充電部の他端を、前記第１のクロック信号及び前記第２のクロック信号とは位相の異なる第３のクロック信号に応じて放電する第３放電制御部と、前記第３のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第４放電制御部と、前記第１のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第５放電制御部と、を備えることを特徴とする。
本発明のシフトレジスタは、上記課題を解決する第８の解決手段として、上記第７の解決手段において、前記第１のクロック信号、前記第２のクロック信号、及び第３のクロック信号は、互いにデューティーが等しく、互いの位相が１２０度異なる信号であることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第１の解決手段として、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置であって、各走査信号線につき予め設定された本充電期間中及び当該本充電期間中に先行する予備充電期間中は当該走査信号線を駆動するように、前記複数の走査信号線を選択する走査信号線駆動回路と、前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、前記走査信号線駆動回路は、複数の単位ステージが配置され、入力される前記本充電期間の長さに等しい幅のパルス信号を前記単位ステージ各々がクロック信号に基づいて、前記走査信号線を駆動する第１の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々が、前記第１の出力信号を出力する第１の駆動部とは異なる第２の駆動部から、前記パルス信号を第２の出力信号として次段のステージへ転送するシフトレジスタを含んで構成されることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第２の解決手段として、上記第１の解決手段において、前記第２の出力信号の波高値は前記第１の出力信号の波高値より低いことを特徴とする。
また、本発明の表示装置は、上記課題を解決する第３の解決手段として、上記第１の解決手段または第２の解決手段において、前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する前記第１の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、前記本充電期間の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第１充電制御部と、前記第１のクロック信号または前記第２のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、を有することを特徴とする。
また、本発明の表示装置は、上記課題を解決する第４の解決手段として、上記第３の解決手段において、前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第５の解決手段として、上記第１の解決手段または第２の解決手段において、前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、前記本充電期間の２倍の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第１充電制御部と、前記第１のクロック信号または前記第２のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、を備え、前記シフトレジスタは、初段の単位ステージから数えて奇数番目の単位ステージから構成される第１シフトレジスタ部と、初段の単位ステージから数えて偶数番目の単位ステージから構成される第２シフトレジスタ部とにグループ分けされることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第６の解決手段として、上記第５の解決手段において、前記第１シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号、前記第２シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であって、第１シフトレジスタ部に入力される各信号と第２シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が９０度異なる信号であることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第７の解決手段として、上記第１の解決手段または第２の解決手段において、前記シフトレジスタは、さらに、前記充電部の他端を、前記第１のクロック信号及び前記第２のクロック信号とは位相の異なる第３のクロック信号に応じて放電する第３放電制御部と、前記第３のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第４放電制御部と、前記第１のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第５放電制御部と、を備えることを特徴とする。
また、本発明の表示装置は、上記課題を解決する第８の解決手段として、上記第７の解決手段において、前記第１のクロック信号、前記第２のクロック信号、及び第３のクロック信号は、互いにデューティーが等しく、互いの位相が１２０度異なる信号であることを特徴とする
本発明によれば、シフトレジスタにおいて、クロック信号ＣＫが繰り返し入力されてもシフトレジスタの動作中にオン期間が長くなるトランジスタがなくなる。そのため、シフトレジスタの信頼性劣化を生じにくくすることができる。また、クロック信号ＣＫは、シフトレジスタを介して第１の出力端子へ出力されることがなくなる。そのため、クロック信号ＣＫの負荷を小さくでき、シフトレジスタの各ステージからの出力信号に時間差、振幅差が生じることはなく、シフトレジスタの動作を安定にすることができる。
本発明のシフトレジスタにおける単位ステージの主要部の構成を示す回路図である。 図１に示す回路の動作タイミングチャートである。 本発明のシフトレジスタの効果を説明するための図である。 本発明の表示装置の構成を示すブロック図である。 図４に示す走査信号線駆動回路４００（シフトレジスタ）の構成を示すブロック図である。 本発明のシフトレジスタにおける単位ステージの回路図である。 本発明のシフトレジスタの動作タイミングチャートである。 他のシフトレジスタの構成を示すブロック図である。 図８に示すシフトレジスタの動作タイミングチャートである。 他のシフトレジスタの構成を示すブロック図である。 図８に示すシフトレジスタにおける単位ステージの回路図である。 図１０に示すシフトレジスタの動作タイミングチャートである。 特許文献１記載のシフトレジスタにおける単位ステージの回路図である。 特許文献１記載のシフトレジスタにおける単位ステージの主要部の構成を示す回路図である。 図１４に示す回路の動作タイミングチャートである。
以下、図面を参照しながら本発明の実施形態を詳細に説明する。
［第１の実施形態］
図１は、本発明のシフトレジスタにおける単位ステージの主要部の構成を示す回路図である。図２は、図１に示す回路の動作タイミングチャートである。また、図１４は、特許文献１記載のシフトレジスタ（以下、従来のシフトレジスタ）における単位ステージの主要部の構成を示す回路図である。図１５は、図１４に示す回路の動作タイミングチャートである。
ここでは、本発明のシフトレジスタの従来のシフトレジスタに対する優位性を説明するため、単位ステージの動作を従来のシフトレジスタと比較しつつ説明する。その後、本発明のシフトレジスタを備えた表示装置（第２の実施形態）について説明する。
本発明のシフトレジスタにおける単位ステージは、図１に示すトランジスタＭ３、Ｍ５、Ｍ６、Ｍ７、Ｍ８、及び容量Ｃ１を含んで構成される。これらの単位ステージを構成する各トランジスタは、シフトレジスタの集積化を実現するため、アモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）から構成される。ａ−ＳｉＴＦＴは、長期間高レベルの正極性電圧であるゲート−ソース間電圧Ｖｇｓを印加すると、ａ−ＳｉＴＦＴのしきい電圧Ｖｔｈが、例えば１〜１５Ｖまで変化してシフトレジスタの誤動作の原因となるという信頼性上の問題点がある。
トランジスタＭ３（第１充電制御部）は、ドレインがクロック端子ＴＣＫに、ゲートがセット端子ＴＳＥＴに接続され、ソースは接続点ｎｅｔＡに接続される。
また、トランジスタＭ５（第２充電制御部）は、ドレインがクロック端子ＴＣＫＢに、ゲートが接続点ｎｅｔＡに、ソースが出力端子ＴＱ（第２の出力端子）にそれぞれ接続される。また、容量Ｃ１（充電部）は、一端が接続点ｎｅｔＡに、他端が出力端子ＴＱに接続される。
なお、セット端子ＴＳＥＴに入力されるセット信号ＳＥＴは、ステージが初段であれば、シフトレジスタの初段に入力される信号（後述するゲートスタートパルス信号ＧＳＰ）であり、初段以外のステージであれば、前段ステージの出力端子ＴＱからの出力信号が入力される。シフトレジスタは、このセット信号ＳＥＴを第２の出力信号としてシフトレジスタの各ステージを初段から最終段へと、各ステージにおける出力端子ＴＱ及びセット端子ＴＳＥＴを介して転送する。また、クロック端子ＴＣＫに入力されるクロック信号ＣＫと、クロック端子ＴＣＫＢに入力されるクロック信号ＣＫＢは、互いに位相が１８０度ずれた信号である。シフトレジスタは、これらのクロック信号に基づき、各クロック信号と同一パルス幅を有するゲートスタートパルス信号ＧＳＰを、シフトレジスタの初段ステージから最終ステージへと、各ステージにおける出力端子ＴＱ及びセット端子ＴＳＥＴを介して順次転送する。
トランジスタＭ６は、ドレインが出力端子ＴＱに、ゲートがリセット端子ＴＲに、ソースが第２の電源電圧（ＶＳＳ）と同電位の電源電圧（ＶＳＳ２）が供給される、トランジスタＭ８とは異なる他の電源端子に接続される。ここで、リセット端子ＴＲに入力されるリセット信号Ｒは、次ステージの出力端子ＴＱから入力される信号である。
また、トランジスタＭ７は、ドレインが第１の電源電圧（ＶＤＤ）が供給される電源端子に、ゲートが接続点ｎｅｔＡに、ソースが出力端子ＴＧｏｕｔ（第１の出力端子）にそれぞれ接続される。また、トランジスタＭ８は、ドレインが出力端子ＴＧｏｕｔに、ゲートがリセット端子ＴＲに、ソースが第２の電源（ＶＳＳ）が供給される電源端子にそれぞれ接続される。
トランジスタＭ７及びＭ８（駆動部）は、接続点ｎｅｔＡの電位及びリセット信号Ｒの電位に基づき、出力端子ＴＧｏｕｔにゲート線を駆動する信号（第１の出力信号）を出力する。
すなわち、各ステージは、ゲート線を駆動する信号を出力する出力端子ＴＧｏｕｔと、ゲートスタートパルス信号ＧＳＰを第２の出力信号として転送するための出力端子ＴＱとを別々に有している。
一方、従来のシフトレジスタにおける単位ステージは、図１４に示すトランジスタＮ１、Ｎ２、Ｎ３、Ｎ４、及び容量Ｃ２を含んで構成される。なお、図１４においては、上述した本発明の単位ステージとの比較を行うため、対応する接続点及び端子には同一の符号を付している。
トランジスタＮ１は、ドレインとゲートとがセット端子ＴＳＥＴに接続され、ソースは接続点ｎｅｔＡに接続される。また、トランジスタＮ２は、ドレインが接続点ｎｅｔＡに、ゲートがクロック端子ＴＣＫ端子に、ソースが出力端子ＴＧｏｕｔにそれぞれ接続される。また、容量Ｃ２は、一端が接続点ｎｅｔＡに、他端が出力端子ＴＧｏｕｔに接続される。また、トランジスタＮ３は、ドレインがクロック端子ＴＣＫに、ゲートが接続点ｎｅｔＡに、ソースが出力端子ＴＧｏｕｔにそれぞれ接続される。また、トランジスタＮ４は、ドレインが出力端子ＴＧｏｕｔに、ゲートがリセット端子ＴＲにそれぞれ接続され、ソースが接地される。
このような構成により、従来のシフトレジスタにおける単位ステージは、シフトレジスタのシフト動作において、図１５に示す動作を行う。
図１５に示すように、トランジスタＮ１は、セット端子ＴＳＥＴに入力されるセット信号ＳＥＴがクロック信号ＣＫの立下りに応じてＨレベルになると（時刻ｔ１）、接続点ｎｅｔＡを、セット信号のＨレベルから閾地電圧Ｖｔ分下がった電位（以下、ＭＨレベルとする）に充電する。次に、時刻ｔ２においてクロック信号ＣＫが、ＬレベルからＨレベルへ遷移すると、トランジスタＮ２は、オンし、容量Ｃ２の他端（出力端子ＴＧｏｕｔ）を充電する。
容量Ｃ２は、その他端が充電されることにより、接続点ｎｅｔＡの電位を、クロック信号ＣＫのＨレベルより更にトランジスタＮ３の閾値電圧分高い電位以上に昇圧する。トランジスタＮ３は、出力端子ＴＧｏｕｔからクロック信号ＣＫ及びセット信号ＳＥＴと同じ波高値であるＨレベルのゲート信号Ｇｏｕｔ（第１の出力信号）を出力する。
時刻ｔ２以降において、次段ステージにおいても、上述の動作が行われ、次段ステージは、クロック信号ＣＫの次のＬレベルへの立下りに応じて（時刻ｔ３）、出力端子ＴＧｏｕｔから図１５で示すリセット信号Ｒを出力する。トランジスタＮ４は、このリセット信号ＲのＨレベルへの変化に応じてオンし、出力端子ＴＧｏｕｔから出力するゲート信号ＧｏｕｔをＬレベル（接地レベル）へリセットする。
ここで、従来のシフトレジスタにおける単位ステージの特徴的な作用として、次の３つの作用が挙げられる。第１に、クロック信号ＣＫにより、トランジスタＮ３を介して、ゲート信号ＧｏｕｔをＨレベルにする構成であるので、ゲート信号Ｇｏｕｔにより駆動される負荷（ゲート線）の容量が大きい場合、クロック信号ＣＫの負荷が大きくなり、その波形に鈍り等が発生してしまうことである。
第２に、クロック信号の振幅とゲート信号Ｇｏｕｔが同じとなるため、ステージに入力されるクロック信号の振幅を大きくする必要があり、各ステージがシフト動作においてＨレベルのゲート信号Ｇｏｕｔを出力する際、トランジスタＮ２、Ｎ３のゲートに大きな印加電圧（昇圧電圧）が印加された状態でオンするため、ａ−ＳｉＴＦＴの閾値電圧が劣化しやすい点である。
第３に、シフトレジスタの転送動作期間の大部分、つまり、Ｈレベルのゲート信号Ｇｏｕｔを出力する以外の期間において、トランジスタＮ２のゲートにはクロック信号ＣＫが繰り返し入力されることである。つまり、トランジスタＮ２は、長期間高レベルの正極性電圧であるゲート‐ソース間電圧Ｖｇｓが印加され、ａ−ＳｉＴＦＴのしきい電圧Ｖｔｈが変化してしまうことである。
一方、本発明のシフトレジスタにおける単位ステージは、シフトレジスタのシフト動作において、図２に示す動作を行う。
図２に示すように、トランジスタＭ３は、セット端子ＴＳＥＴに入力されるセット信号ＳＥＴがクロック信号ＣＫの立上りに応じてＨレベルになると（時刻ｔ１）、接続点ｎｅｔＡをＭＨレベルに充電する。このとき、トランジスタＭ５はオンするが、クロック信号ＣＫＢはＬレベルであるので、出力端子ＴＱの電位はＬレベルである。また、トランジスタＭ７はオンするが、ゲートの電位がＭＨレベルであるので、出力端子ＴＧｏｕｔを、ＭＨレベルからさらにトランジスタＭ７の閾値電圧Ｖｔｈ低い電位（ＭＬレベルとする）に充電する。
次に、時刻ｔ２においてクロック信号ＣＫＢが、ＬレベルからＨレベルへ遷移すると、トランジスタＭ５はオンし、容量Ｃ１の他端（出力端子ＴＱ）を充電する。容量Ｃ１は、その他端が充電されることにより、接続点ｎｅｔＡの電位を、クロック信号ＣＫＢのＨレベルより更にトランジスタＭ７の閾値電圧分高い電位以上に、かつ、第１の電源電圧（ＶＤＤ）より更にトランジスタＭ７の閾値電圧分高い電位以上に昇圧する。トランジスタＭ５は、出力端子ＴＱから、各クロック信号及びセット信号ＳＥＴと同じ波高値であるＨレベルの転送信号Ｑ（第２の出力信号）を出力する。また、トランジスタＭ７は、ゲートがオーバードライブ（昇圧）されることにより、出力端子ＴＧｏｕｔから、第１の電源電圧と同じ波高値であるＨレベルのゲート信号Ｇｏｕｔを出力する。
時刻ｔ２以降において、次段ステージにおいても、上述の動作が行われ、次段ステージは、クロック信号ＣＫの次のＬレベルへの立上りに応じて（時刻ｔ３）、出力端子ＴＱから図２で示すリセット信号Ｒを出力する。トランジスタＭ６は、このリセット信号ＲのＨレベルへの変化に応じてオンし、転送信号ＱをＬレベル（第２の電源電圧のレベル）へ遷移させる。また、トランジスタＭ８は、このリセット信号ＲのＨレベルへの変化に応じてオンし、出力端子ＴＧｏｕｔから出力するゲート信号ＧｏｕｔをＬレベル（第２の電源電圧のレベル）へ遷移させる。
図３は、本発明のシフトレジスタの効果（従来のシフトレジスタに対する優位性）を説明するための図である。図３においては、各クロック信号、セット信号ＳＥＴ、接続点ｎｅｔＡ、出力端子ＴＱからの転送信号Ｑ（第２の出力信号）、及び出力端子ＴＧｏｕｔからのゲート信号Ｇｏｕｔ（第１の出力信号）の時間変化をそれぞれ示している。なお、図３において、実線で示す波形は本発明のシフトレジスタにおける単位ステージの波形、破線で示す波形は従来のシフトレジスタにおける単位ステージの波形をそれぞれ示している。
従来のように、トランジスタＮ３のドレインにクロック信号を供給する構成とした場合、各クロック信号の負荷が大きくなり（ゲート線も駆動しなければならないため）、クロック信号ＣＫ及びＣＫＢの波形が破線で示すように鈍る。このため、ゲート線を駆動するゲート信号Ｇｏｕｔも、この鈍ったクロック信号をいわば電源供給源としているため、出力ゲート信号Ｇｏｕｔ（第１の出力信号）の波形に、劣化、電圧降下が見られる。
このクロック信号は、ゲート線の負荷も駆動すると同時に、シフトレジスタのシフト動作において各ステージを駆動しているので、クロック信号を供給するデバイス（たとえば後述の表示制御回路）の電源にとって大きな負荷となる。
本発明のシフトレジスタでは、上述の様に、ゲート線を駆動する電源供給源をクロック信号でなく、これと独立させた第１の電源電圧（ＶＤＤ）を供給する電源とした。これにより、クロック信号の負荷を軽減し、クロック信号の劣化（鈍り、電圧降下）を防ぎ、ゲート線へのクロック信号劣化の影響を低減するとともに、クロック信号を供給するデバイスの電源負荷をも低減することができる。
また、ゲート線を駆動するゲート信号Ｇｏｕｔ（第１の出力信号）の振幅と、シフトレジスタのシフト動作に用いるクロック信号、及び転送される転送信号Ｑ（第２の出力信号）との振幅を独立に設定できる。そのため、シフトレジスタのシフト動作に用いるクロック信号の振幅を可能な限り小さく、閾値電圧シフトの起こりにくいバイアス電位に設定することで、シフトレジスタにおいて、ステージがＨレベルのゲート信号Ｇｏｕｔを出力する動作におけるａ−ＳｉＴＦＴの閾値シフトを抑え、シフトレジスタの信頼性を向上させることができる。
また、シフトレジスタの転送動作期間の大部分、つまり、単位ステージにおいてＨレベルのゲート信号Ｇｏｕｔを出力する以外の期間において、クロック信号が入力されるトランジスタＭ３及びＭ５は、従来のシフトレジスタのトランジスタＮ２の様に、ゲートにクロック信号が入力される構成ではない。そのため、トランジスタＭ３及びＭ５は、長期間高レベルの正極性電圧であるゲート‐ソース間電圧Ｖｇｓが印加されことはなく、ａ−ＳｉＴＦＴのしきい電圧Ｖｔｈが変化することもない。
つまり、シフトレジスタにおいて、シフト動作におけるａ−ＳｉＴＦＴの閾値シフトを抑えることができ、シフトレジスタの信頼性を向上させることができる。
［第２の実施形態］
続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ（走査信号線駆動回路）に用いた場合の実施例について説明する。
＜表示装置の全体構成及び動作＞
まず、液晶表示装置の全体的な構成および動作について説明する。図４は、液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、映像信号線駆動回路としてのデータドライバ１０１と、走査信号線駆動回路としてのゲートドライバ１０２と、アクティブマトリクス形の表示部１０３と、データドライバ１０１およびゲートドライバ１０２を制御するための表示制御回路２００とを含んで構成される。
図４（ａ）に示すように、表示部１０３は、データドライバ１０１に接続される複数の映像信号線Ｌｓ（データ線ＳＬ１、ＳＬ２、…）と、ゲートドライバ１０２に接続される複数の走査信号線Ｌｇ（ゲート線ＧＬ１、ＧＬ２、…）とを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図４（ｂ）に示すように、対応する交差点を通過する映像信号線Ｌｓにドレイン端子が接続されたＴＦＴ１０と、そのＴＦＴ１０のソース端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた対向電極Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと対向電極Ｅｃとの間に挟持された液晶層（不図示）とからなる。そして、画素電極Ｅｐと対向電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。
このように、画素形成部Ｐｘは、表示部１０３において、マトリクス状に配置されて画素アレイを構成する。また、図４（ａ）において、各画素形成部Ｐｘに付されている“Ｒ”、“Ｇ”または“Ｂ”は、当該画素形成部Ｐｘにより形成される画素の色である赤、緑、または青を表している。なお、これらの色は典型的な３原色であるが、その他の３原色であってもよい。
表示制御回路２００は、外部の信号源等から、表示すべき画像を表すデジタルビデオ信
号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信
号ＶＳＹと、表示動作のモード等を制御するための制御信号Ｄｃとを受け取る。表示制御回路２００は、これらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１０３に表示させるための信号として、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）とを生成し、データドライバ１０１に出力する。また、表示制御回路２００は、これらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、ゲートドライバ用ゲートスタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとを生成し、ゲートドライバ１０２に出力する。
より詳しくは、表示制御回路２００は、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータドライバ用クロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータドライバ用スタートパルス信号ＳＳＰを生成し、データドライバ１０１に出力する。また、表示制御回路２００は、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートドライバ用ゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートドライバ用クロック信号としてゲートクロック信号ＧＣＫを生成し、ゲートドライバ１０２に出力する。
なお後述のように、本実施形態において、ゲートクロック信号ＧＣＫは、クロック信号（第１クロック信号ＣＫおよび第２クロック信号ＣＫＢ）であり、共に、本充電期間の２倍の期間を繰り返し周期とするパルス信号である。ここで、本充電期間とは、ゲート線の本来の選択期間（ゲート線が選択され、画素容量Ｃｐにデジタル画像信号ＤＡの表す画像における対応画素の値に相当する電圧が印加される期間）を言う。また、予備充電期間とは、その本来の選択期間（本充電期間）よりも前の期間における当該画素容量の予備的な充電（以下「予備充電」という）を行う期間を言う。
また、本実施形態において、第１クロック信号ＣＫおよび第２クロック信号ＣＫＢは、互いに論理反転信号であり、いずれもＨレベルの期間が周期に対して５０％デューティー（ｄｕｔｙ）の信号となるように、表示制御回路２００において生成される。
データドライバ１０１は、デジタル画像信号ＤＡとデータドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)、Ｓ（２）、…を１水平走査期間毎に順次生成する。また、データドライバ１０１は、これらのデータ信号Ｓ(１)、Ｓ(２)、…をデータ線ＳＬ１、ＳＬ２、…にそれぞれ印加する。本実施形態におけるデータドライバ１０１は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において１水平走査線毎にも反転されるようにデータ信号Ｓ(１)〜Ｓ(ｎ)が出力される駆動方式すなわちライン反転駆動方式を採用することができる。また、表示品質向上の観点から、これに加えて、１データ線毎（縦ライン毎）にも液晶層への印加電圧の極性を反転させる駆動方式すなわちドット反転駆動方式をも採用してもよい。すなわち、データドライバ１０１は、データ線ＳＬ１、ＳＬ２、…への印加電圧の極性がデータ線毎に反転するようにデータ信号Ｓ(１)、Ｓ（２）を出力する構成としてもよい。もっとも、これに代えて、データドライバ１０１がデータ線ＳＬ１、Ｓｌ２、…に印加される電圧が同極性となるように、データ信号Ｓ(１)、Ｓ（２）、…を出力する構成としてもよい。
ゲートドライバ１０２は、ゲートスタートパルス信号ＧＳＰと、ゲートドライバ用の第１および第２クロック信号ＣＫ，ＣＫＢとを表示制御回路２００から受け取る。ゲートドライバ１０２は、これらのゲートスタートパルス信号ＧＳＰ，ＣＫ，ＣＫＢに基づき、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）において、ゲート線ＧＬ１、ＧＬ２、…を順次に選択し、選択したゲート線にアクティブなゲート信号（ＴＦＴ１０をオンさせる電圧）を印加する。
上述したデータドライバ１０１およびゲートドライバ１０２により、表示部１０３において、データ線ＳＬ１、ＳＬ２、…には、データ信号Ｓ(１)、Ｓ（２）、…がそれぞれ印加される。また、ゲート線ＧＬ１、ＧＬ２、…には、ゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２がそれぞれ印加される。これにより、表示部１０３における各画素形成部Ｐｘの画素容量Ｃｐには、デジタル画像信号ＤＡの表す画像における対応画素の値に相当する電圧が、データ信号Ｓ(１)〜Ｓ(ｎ)による本充電あるいは、予備充電および本充電により与えられて保持され、液晶層には、デジタル画像信号ＤＡに応じて画素電極Ｅｐと共通電極Ｅｃとの電位差に相当する電圧が印加される。すなわち、各画素容量Ｃｐに保持された電圧がそれに対応する画素液晶への印加電圧となる。表示部１０３は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＡの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。
＜ゲートドライバの構成及び動作＞
図５は、上記のようなゲートドライバ１０２を実現するための一構成例を示すブロック図である。この構成例のゲートドライバ１０２は、図４に示す複数の走査信号線Ｌｇ（ゲート線ＧＬ１、ＧＬ２、…）に対応するステージ（段）を有するシフトレジスタを含んで構成される。また、図６は、図５で示すシフトレジスタの単位ステージの回路図である。
図６に示す単位ステージは、図１に示す単位ステージの主要部を含み、更に、トランジスタＭ１、Ｍ２、Ｍ４を含んで構成される。
トランジスタＭ１は、ドイレンが接続点ｎｅｔＡに、ゲートがクリア端子ＴＣＬＲに、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。また、トランジスタＭ２は、ドレインが出力端子ＴＱ（第２の出力端子）に、ゲートがクリア端子ＴＣＬＲに、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。これらのトランジスタは、シフト動作開始前、あるいは終了後に表示制御回路２００から入力されるクリア信号ＣＬＲにより、それぞれ接続点ｎｅｔＡ、出力端子ＴＱを第２の電源電圧まで放電し、初期化するためのトランジスタである。
また、トランジスタＭ４は、ドイレンが接続点ｎｅｔＡに、ゲートがリセット端子ＴＲに、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。トランジスタＭ４は、シフト動作期間中において、次段ステージが出力端子ＴＱからＨレベルの第２の出力信号を出力した時に、接続点ｎｅｔＡを第２の電源電圧まで放電し、初期化するためのトランジスタである。なお、本実施形態のシフトレジスタは、従来のシフトレジスタの様に、トランジスタＭ５及びＭ７のゲート電位がフローティング電位になることを防止するために、ゲートにクロック信号が入力されるトランジスタ（従来のシフトレジスタにおけるホールディング部１５０に対応するトランジスタＱ５）が不要な構成となっている。
また、図６中（ａ）で示す部分は、トランジスタＭ３による接続点ｎｅｔＡの充電が、クロック端子ＴＣＫに入力されるクロック信号がＨレベル、かつ、セット端子ＴＳＥＴに入力されるセット信号ＳＥＴがＨレベルのとき、行われることを示している。
図５に示すように、初段ステージのセット端子ＴＳＥＴは、表示制御回路２００に接続され、表示制御回路２００からゲートスタートパルス信号ＧＳＰ１が入力される。また２段目以降のステージにおいて、セット端子ＴＳＥＴは、前段ステージの出力端子ＴＱ（第２の出力端子）に接続される。また、各ステージにおいて、リセット端子ＴＲは、次段ステージの出力端子ＴＱと接続される。また、奇数段目の各ステージにおいて、クロック端子ＴＣＫには、表示制御回路２００からクロック信号ＣＫ（第１のクロック信号）が入力され、クロック端子ＴＣＫＢには、表示制御回路２００からクロック信号ＣＫＢ（第２のクロック信号）が入力される。一方、偶数段目の各ステージにおいて、クロック端子ＴＣＫには、表示制御回路２００からクロック信号ＣＫＢ（第２のクロック信号）が入力され、クロック端子ＴＣＫＢには、表示制御回路２００からクロック信号ＣＫ（第１のクロック信号）が入力される。
図７は、本実施形態におけるゲートドライバ１０２の動作を説明するための信号波形図である。表示制御回路２００は、ゲートクロック信号ＧＣＫとして、本充電期間の２倍の期間を繰り返し周期とするパルス信号であり、互いに論理反転の関係にあるクロック信号（第１クロック信号ＣＫおよび第２クロック信号ＣＫＢ）、ゲートスタートパルス信号ＧＳＰ１を、ゲートドライバ１０２に供給する（図７において、１段目、２段目のクロック信号ＣＫ、ＣＫＢ、時刻ｔ１〜ｔ２における３段目のＧＳＰ１参照）。
ゲートドライバ１０２は、ゲートスタートパルス信号ＧＳＰ１とクロック信号ＣＫ、ＣＫＢとに基づき、ゲート線ＧＬ１、ＧＬ２、…のそれぞれが本充電期間に１回ずつ選択されるように当該ゲート線ＧＬ１、ＧＬ２、…を順次選択するためのゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…を生成する。すなわち、ゲート線ＧＬ１、ＧＬ２、…にそれぞれ印加されるゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…において、各ゲート信号Ｇｏｕｔは、図７に示すように、各本充電期間に対応して、奇数番目の単位ステージの出力は、クロック信号ＣＫＢがＨレベルである期間（時刻ｔ２〜ｔ３、時刻ｔ４〜ｔ５）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応する単位ステージＲ１からのゲート信号Ｇｏｕｔ１、単位ステージＢ１の出力信号（不図示）参照）。また、偶数番目の単位ステージの出力は、クロック信号ＣＫがＨレベルである期間（時刻ｔ３〜ｔ４、時刻ｔ５〜ｔ６）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応する単位ステージＧ１からのゲート信号Ｇｏｕｔ２、単位ステージＲ２の出力信号（不図示）参照）。また、ゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２の各波形に示すように、各本充電期間の直前のゲートクロック信号ＧＣＫ半周期分の期間は、ゲート信号Ｇｏｕｔの電位が上述したＭＬレベルにあるので、この期間を予備充電期間とすることができる。
なお、本実施形態において、データドライバ１０１は、予備充電期間と本充電期間とに各データ信号線（映像信号線）に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間（１垂直走査期間）毎に極性を反転させつつ複数のデータ信号線（複数の映像信号線）にそれぞれ印加している。これは、単位ステージ（例えばＧ１）に接続される画素形成部Ｐｘの画素電極Ｅｐに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Ｅｐの予備充電期間は、単位ステージＲ１に接続される画素形成部Ｐｘの画素電極の本充電期間に当たるからである。
このように、ゲートドライバ１０２は、クロック信号ＧＣＫ（クロック信号ＣＫおよびクロック信号ＣＫＢ）およびゲートスタートパルス信号ＧＳＰ１に基づき、クロック信号ＧＣＫのパルス幅（１水平走査期間内のＨレベル期間の長さ）に等しい幅のパルス（ＧＳＰ１）を入力端から出力端まで順にシフトさせ、このパルス幅に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。本実施形態の表示装置は、ゲートドライバを構成するシフトレジスタにおける単位ステージの回路構成が、ゲート線と接続される駆動部（トランジスタＭ７、Ｍ８）と、次段ステージへゲートスタートパルス信号ＧＳＰを転送する転送部（Ｍ５）とを分離する構成としている。そのため、上述の通り、クロック信号の振幅（波高値）とゲート線を駆動する出力信号の波高値とを、独立の値（例えば前者を後者に対して低く）できる。これにより、表示装置において、クロック信号が繰り返し入力されることによるゲートドライバの信頼性劣化、品質劣化を抑制できる。また、本実施形態では、さらに、表示装置において、ゲートドライバを上記シフトレジスタを含んで構成したことにより、画素電極の各本充電期間の直前に予備充電期間を設けることができ、選択される各画素電極の充電時間を増やすことができる。
［第３の実施形態］
続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ（走査信号線駆動回路）に用いた場合の他の実施形態について説明する。
本実施形態におけるシフトレジスタは、単位ステージとして、上記第１の実施形態において用いた単位ステージと同じ回路（図６に示す単位ステージ）を用いて、シフトレジスタを構成する。
図８は、シフトレジスタにおける単位ステージの接続を示すブロック図である。図８に示すように、シフトレジスタは、奇数段目の単位ステージ（Ｒ１、Ｂ１、Ｇ２、Ｒ３）からなる第１のシフトレジスタ部と、偶数段目の単位ステージ（Ｇ１、Ｒ２、Ｂ２）からなる第２のシフトレジスタ部との２つのグループにグループ分けされる。
第１のシフトレジスタ部においては、単位ステージのクロック端子ＴＣＫには、表示制御回路２００からクロック信号ＣＫ１（第１のクロック信号）とクロック信号ＣＫ２（第２のクロック信号）が交互に入力される。
また、第１のシフトレジスタ部においては、単位ステージのクロック端子ＴＣＫＢには、表示制御回路２００からクロック信号ＣＫ２（第２のクロック信号）とクロック信号ＣＫ１（第１のクロック信号）が交互に入力される。
また、第１のシフトレジスタ部において、初段の単位レジスタのセット端子ＴＳＥＴには、表示制御回路２００からゲートスタートパルス信号ＧＳＰ１が入力される。
また、第１のシフトレジスタ部において、各単位ステージ（例えばＲ１）の出力端子ＴＱ（第２の出力端子）は、次段の単位ステージ（例えばＢ１）のセット端子ＴＳＥＴに接続される。また、第１のレジスタ部において、各単位ステージ（例えばＲ１）のリセット端子ＴＲは、次段の単位ステージ（例えばＢ１）の出力端子ＴＱに接続される。
第２のシフトレジスタ部においては、単位ステージのクロック端子ＴＣＫには、表示制御回路２００からクロック信号ＣＫ３（第１のクロック信号）とクロック信号ＣＫ４（第２のクロック信号）が交互に入力される。
また、第２のシフトレジスタ部においては、単位ステージのクロック端子ＴＣＫＢには、表示制御回路２００からクロック信号ＣＫ４（第２のクロック信号）とクロック信号ＣＫ３（第１のクロック信号）が交互に入力される。
また、第２のシフトレジスタ部において、初段の単位レジスタのセット端子ＴＳＥＴには、ゲートスタートパルス信号ＧＳＰ２が入力される。
また、第２のシフトレジスタ部において、各単位ステージ（例えばＧ１）の出力端子ＴＱ（第２の出力端子）は、次段の単位ステージ（例えばＲ２）のセット端子ＴＳＥＴに接続される。また、第２のレジスタ部において、各単位ステージ（例えばＧ１）のリセット端子ＴＲは、次段の単位ステージ（例えばＲ２）の出力端子ＴＱに接続される。
本実施形態では、表示制御回路２００は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４、ゲートスタートパルス信号ＧＳＰ１、ＧＳＰ２のＨ期間（デューティー期間）を、本充電期間の２倍に設定する。また、表示制御回路２００は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫ４を同一周期の信号とし、各信号のデューティーを、それぞれの信号の周期に対して５０％に設定する。また、表示制御回路２００は、クロック信号ＣＫ１の位相を９０度遅らせてクロック信号ＣＫ３を、クロック信号ＣＫ２の位相を９０度遅らせてクロック信号ＣＫ４を、ゲートスタートパルス信号ＧＳＰ１の位相を９０度遅らせてゲートスタートパルス信号ＧＳＰ２を、それぞれ生成し、第２のレジスタ部へ出力する。
図９は、本実施形態におけるゲートドライバ１０２の動作を説明するための信号波形図である。表示制御回路２００は、上述のように、ゲートクロック信号ＧＣＫとして、本充電期間の２倍の期間をパルス幅とし、互いに論理反転の関係にある２系統のクロック信号（クロック信号ＣＫ１、ＣＫ２とＣＫ３，ＣＫ４）と、ゲートスタートパルス信号ＧＳＰ１、ＧＳＰ２とを、ゲートドライバ１０２に供給する（図７において、１段目〜４段目のクロック信号ＣＫ１〜ＣＫ４、時刻ｔ１〜ｔ３における５段目のＧＳＰ１、時刻ｔ２〜ｔ４における６段目のＧＳＰ２参照）。
ゲートドライバ１０２は、ゲートスタートパルス信号ＧＳＰ１、ＧＳＰ２と上記クロック信号とに基づき、ゲート線ＧＬ１、ＧＬ２、…のそれぞれが本充電期間に１回ずつ選択されるように当該ゲート線ＧＬ１、ＧＬ２、…を順次選択するためのゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…を生成する。すなわち、ゲート線ＧＬ１、ＧＬ２、…にそれぞれ印加されるゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…において、各ゲート信号Ｇｏｕｔは、図７に示すように、各本充電期間に対応して、クロック端子ＴＣＫＢに入力されるクロック信号がＨレベルである期間の後半において、アクティブ（Ｈレベル）となる。たとえば、第１のシフトレジスタ部の初段ステージ（Ｒ１）の出力は、クロック信号ＣＫ２がＨレベルである期間（時刻ｔ３〜ｔ５）の後半（時刻ｔ４〜ｔ５）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＲ１からのゲート信号Ｇｏｕｔ１参照）。また、第２のシフトレジスタ部の初段ステージ（Ｇ１）の出力は、クロック信号ＣＫ４がＨレベルである期間（時刻ｔ４〜ｔ６）の後半（時刻ｔ５〜ｔ６）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＧ１からのゲート信号Ｇｏｕｔ２参照）。同様に、第１のシフトレジスタ部の２段目ステージ（Ｂ１）の出力は、クロック信号ＣＫ１がＨレベルである期間（時刻ｔ５〜ｔ７）の後半（時刻ｔ６〜ｔ７）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＢ１の出力（不図示））。また、第２のシフトレジスタ部の２段目ステージ（Ｒ２）の出力は、クロック信号ＣＫ３がＨレベルである期間（時刻ｔ６〜ｔ８）の後半（時刻ｔ７〜ｔ８）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＲ２の出力（不図示））。
また、ゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２の各波形に示すように、各本充電期間（ゲート信号Ｇｏｕｔ１の場合、時刻ｔ４〜ｔ５）の直前においてゲートクロック信号ＧＣＫの３／４周期分の期間（本充電期間の３倍の期間、ゲート信号Ｇｏｕｔ１の場合時刻ｔ１〜ｔ４）のうち、本充電の期間の２倍の期間（ゲート信号Ｇｏｕｔ１の場合、時刻ｔ１〜ｔ３）においてゲート信号の電位が上述したＭＬレベルに、これに続く本充電の期間と同じ期間（ゲート信号Ｇｏｕｔ１の場合、時刻ｔ３〜ｔ４）においてゲート信号の電位がＨレベルにあるので、これらの期間を予備充電期間とすることができる。
このように、ゲートドライバ１０２は、クロック信号ＧＣＫ（クロック信号ＣＫ１〜ＣＫ４）およびゲートスタートパルス信号ＧＳＰ１、ＧＳＰ２に基づき、クロック信号ＧＣＫのパルス幅（１水平走査期間内のＨレベル期間の倍の長さ）に等しい幅のパルス（ゲートスタートパルス信号ＧＳＰ１、ＧＳＰ２）各々を、入力端から出力端まで順にシフトさせ、このパルス幅の１／２の期間に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。また、各本充電期間の直前に、上述の様に本充電期間の３倍に相当する予備充電期間を設けることができるので、第１の実施形態の効果を維持しつつ、第１の実施形態に比べて更に選択される各画素電極の充電時間を増やすことができる。
なお、本実施形態において、データドライバ１０１は、予備充電期間と本充電期間とに各データ信号線（映像信号線）に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間（１垂直走査期間）毎に極性を反転させつつ複数のデータ信号線（複数の映像信号線）にそれぞれ印加している。これは、例えば単位ステージ（例えばＲ２）に接続される画素形成部Ｐｘの画素電極Ｅｐに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Ｅｐの予備充電期間は、単位ステージＲ１、Ｇ１、Ｂ１に接続される画素形成部Ｐｘの画素電極の本充電期間に当たるからである。
［第４の実施形態］
続いて、本発明のシフトレジスタを液晶表示装置のゲートドライバ（走査信号線駆動回路）に用いた場合の他の実施形態について説明する。
本実施形態におけるシフトレジスタは、単位ステージとして、上記第１及び第２の実施形態において用いた単位ステージ（図６に示す単位ステージ）にａ−ＳｉＴＦＴを付加した単位ステージを用いて構成されるシフトレジスタである。
図１０は、シフトレジスタにおける単位ステージの接続を示すブロック図であり、図１１は、単位ステージの回路図である。
図１１において、図６と同じ部分は同一の符号を付し、その説明は省略する。なお、図１１において、図６におけるクロック端子ＴＣＫをクロック端子ＴＣＫ３、クロック端子ＴＣＫＢをクロック端子ＴＣＫ、セット端子ＴＳＥＴをセット端子ＴＳＥＴ１として示している。
図１１に示す単位ステージは、図６に示す単位ステージを含み、更に、トランジスタＭ９、Ｍ１０、Ｍ１１を含んで構成される。
トランジスタＭ９は、ドレインが出力端子ＴＱ（第２の出力端子）に、ゲートがクロック端子ＴＣＫ２に、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。また、トランジスタＭ１０は、ドレインが出力端子ＴＧｏｕｔ（第１の出力端子）に、ゲートがクロック端子ＴＣＫ２に、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。また、トランジスタＭ１１は、ドイレンが出力端子ＴＧｏｕｔ（第１の出力端子）に、ゲートがクロック端子ＴＣＫ３に、ソースが第２の電源電圧（ＶＳＳ）にそれぞれ接続される。トランジスタＭ９は、シフト動作期間中において、次段ステージが出力端子ＴＱからＨレベルの第２の出力信号を出力した時に、出力端子ＴＱを、トランジスタＭ６とともに第２の電源電圧まで放電し、初期化するためのトランジスタである。また、トランジスタＭ１０は、シフト動作期間中において、次段ステージが出力端子ＴＱからＨレベルの第２の出力信号を出力した時に、出力端子ＴＧｏｕｔを、トランジスタＭ８とともに第２の電源電圧まで放電し、初期化するためのトランジスタである。また、トランジスタＭ１１は、図６に示す単位ステージでは、接続点ｎｅｔＡがトランジスタＭ３によりＭＨレベルまで充電されてトランジスタＭ７がオンした場合、ＭＬレベルのゲート信号Ｇｏｕｔを出力端子ＴＧｏｕｔから出力したが、その際このゲート信号Ｇｏｕｔを第２の電源電圧（ＶＳＳ）に維持するためのトランジスタである。すなわち、このトランジスタにより、出力端子ＴＧｏｕｔから出力される信号は、波高値が第１の電源電圧（ＶＤＤ）と同じであって、パルス幅はクロック信号、及びゲートスタートパルス信号と同じ幅の信号となる。
以上の単位ステージを接続したシフトレジスタを、図１０に示す。図１０に示すように、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子ＴＣＫは、表示制御回路２００からクロック信号ＣＫ１（第２のクロック信号）、クロック信号ＣＫ２（第３のクロック信号）、及びクロック信号ＣＫ３（第１のクロック信号）が交互に入力される。
また、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子ＴＣＫ２は、表示制御回路２００からクロック信号ＣＫ２、クロック信号ＣＫ３、及びクロック信号ＣＫ１が交互に入力される。また、シフトレジスタにおいて、初段ステージから後段ステージにかけて、単位ステージのクロック端子ＴＣＫ３は、表示制御回路２００からクロック信号ＣＫ３、クロック信号ＣＫ１、及びクロック信号ＣＫ２が交互に入力される。
また、シフトレジスタにおいて、初段の単位レジスタのセット端子ＴＳＥＴ１には、表示制御回路２００からゲートスタートパルス信号ＧＳＰが入力される。
また、シフトレジスタにおいて、各単位ステージ（例えばＲ１）の出力端子ＴＱ（第２の出力端子）は、次段の単位ステージ（Ｇ１）のセット端子ＴＳＥＴに接続される。また、シフトレジスタにおいて、各単位ステージ（例えばＲ１）のリセット端子ＴＲは、次段の単位ステージ（Ｇ１）の出力端子ＴＱに接続される。
［第５の実施形態］
本実施形態において、表示制御回路２００は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３、ゲートスタートパルス信号ＧＳＰのＨ期間（デューティー期間）を、本充電期間と同じ期間に設定する。また、表示制御回路２００は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３を同一周期の信号とし、各信号のデューティーを、それぞれの信号の周期に対して３３％に設定する。また、表示制御回路２００は、クロック信号ＣＫ１の位相を１２０度遅らせてクロック信号ＣＫ２を、クロック信号ＣＫ２の位相を１２０度遅らせてクロック信号ＣＫ３、ゲートスタートパルス信号ＧＳＰを、それぞれ生成し、シフトレジスタへ出力する。
図１２は、本実施形態におけるゲートドライバ１０２の動作を説明するための信号波形図である。表示制御回路２００は、上述のように、ゲートクロック信号ＧＣＫとして、本充電期間と同じ期間のパルス幅のクロック信号（クロック信号ＣＫ１、ＣＫ２、ＣＫ３）と、ゲートスタートパルス信号ＧＳＰとを、ゲートドライバ１０２に供給する（図１２において、１段目〜３段目のクロック信号ＣＫ１〜ＣＫ３、時刻ｔ３〜ｔ４におけるゲートスタートパルス信号ＧＳＰ参照）。
ゲートドライバ１０２は、ゲートスタートパルス信号ＧＳＰと上記クロック信号とに基づき、ゲート線ＧＬ１、ＧＬ２、…のそれぞれが本充電期間に１回ずつ選択されるように当該ゲート線ＧＬ１、ＧＬ２、…を順次選択するためのゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…を生成する。すなわち、ゲート線ＧＬ１、ＧＬ２、…にそれぞれ印加されるゲート信号Ｇｏｕｔ１、Ｇｏｕｔ２、…において、各ゲート信号Ｇｏｕｔは、図１２に示すように、各本充電期間に対応して、クロック端子ＴＣＫに入力されるクロック信号がＨレベルである期間において、アクティブ（Ｈレベル）となる。たとえば、シフトレジスタの初段ステージ（Ｒ１）の出力は、クロック信号ＣＫ１がＨレベルである期間（時刻ｔ４〜ｔ５）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＲ１からのゲート信号Ｇｏｕｔ１（６段目）参照）。また、シフトレジスタの２段目ステージ（Ｇ１）の出力はクロック信号ＣＫ２がＨレベルである期間（時刻ｔ５〜ｔ６）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＧ１からのゲート信号Ｇｏｕｔ２（７段目）参照）。同様に、シフトレジスタの３段目ステージ（Ｂ１）の出力はクロック信号ＣＫ３がＨレベルである期間（時刻ｔ６〜ｔ７）にアクティブ（Ｈレベル）となる（最下段の本充電期間に対応するステージＢ１からのゲート信号Ｇｏｕｔ３（８段目）参照）。
また、表示制御回路２００が、ゲートスタートパルス信号ＧＳＰを１周期前（本充電期間の３倍の期間前）にシフトレジスタに供給すると（破線で示す波形が１周期前に入力するゲートスタートパルス信号ＧＳＰ）、走査信号線に接続される画素形成部Ｐｘの画素電極Ｅｐを、３走査線前の画素電極Ｅｐを駆動するデータで駆動することができる。例えば、単位ステージ（Ｒ２）が駆動するゲート線ＧＬ４に接続される画素形成部Ｐｘの画素電極Ｅｐに本充電期間中（時刻ｔ７〜ｔ８）において電圧を印加する場合、本充電期間に先行する画素電極Ｅｐの予備充電期間は、単位ステージ（Ｒ１）が駆動するゲート線ＧＬ１に接続される画素形成部Ｐｘの画素電極Ｅｐの本充電期間（時刻４〜ｔ５）に当たる。
なお、上記の様に、ゲートスタートパルス信号ＧＳＰを１周期前に入れる場合、データドライバ１０１は、予備充電期間と本充電期間とに各データ信号線（映像信号線）に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間（１垂直走査期間）毎に極性を反転させつつ複数のデータ信号線（複数の映像信号線）にそれぞれ印加している。これは、例えば単位ステージ（Ｒ２）が駆動するゲート線ＧＬ２に接続される画素形成部Ｐｘの画素電極Ｅｐに本充電期間中において電圧を印加する場合、本充電期間に先行する画素電極Ｅｐの予備充電期間は、上記の通り、単位ステージＲ１が駆動するゲート線ＧＬ１に接続される画素形成部Ｐｘの画素電極Ｅｐの本充電期間に当たるからである。
また、例えば、データドライバ１０１が、ライン反転駆動方式を採用する場合、予備充電期間と本充電期間とに各データ信号線（映像信号線）に印加される電圧の極性が同一となるように、複数の映像信号としての電圧を所定期間（１水平走査期間）毎に極性を反転させつつ複数のデータ信号線（複数の映像信号線）にそれぞれ印加している。この場合、予備充電期間を設けるためには、ゲートスタートパルス信号ＧＳＰを２周期前に入れる構成として良い。例えば、単位ステージ（Ｒ３）が駆動するゲート線ＧＬ７に接続される画素形成部Ｐｘの画素電極Ｅｐに本充電期間中（時刻ｔ１０〜ｔ１１）において電圧を印加する場合、この本充電期間に先行する画素電極Ｅｐの予備充電期間は、単位ステージ（Ｒ１）が駆動するゲート線ＧＬ１に接続される画素形成部Ｐｘの画素電極Ｅｐの本充電期間（時刻ｔ４〜ｔ５）に当たる。つまり画素電極Ｅｐの予備充電を、この画素電極と同一極性、かつ、同色である画素電極の本充電期間に、実行することができる。
このように、ゲートドライバ１０２は、クロック信号ＧＣＫ（クロック信号ＣＫ１〜ＣＫ３）およびゲートスタートパルス信号ＧＳＰに基づき、クロック信号ＧＣＫのパルス幅（１水平走査期間内のＨレベル期間の長さ）に等しい幅のパルス（ゲートスタートパルス信号ＧＳＰ）を入力端から出力端まで順にシフトさせ、このパルス幅の期間に対応する本充電期間中、ゲート線をステージ初段から順次選択していく。
本実施形態では、クロック信号ＧＣＫを３相（デューティー３３％）で供給することにより、シフトレジスタのａ−ＳｉＴＦＴに加わるストレスが、５０％デューティーのクロック信号を使用する上述した実施形態１または実施形態２におけるシフトレジスタに比べて低減でき、さらにシフトレジスタの信頼性を向上することができる。
また、上述の様に、ゲートスタートパルス信号ＧＳＰの入力タイミングにより、予備充電に使うデータ（そのとき本充電期間として選択されているゲート線に接続される画素電極に書き込むデータ）を容易に変えることができる。また、ゲートスタートパルス信号ＧＳＰの入力個数により、更に選択される各画素電極の充電時間を増やすことができる。
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９，Ｍ１０，Ｍ１１，Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｑ５，Ｑ２…トランジスタ、Ｃ１，Ｃ２…容量、ｎｅｔＡ…接続点、ＴＣＫ，ＴＣＫＢ，ＴＣＫ２，ＴＣＫ３…クロック端子、ＴＳＥＴ，ＴＳＥＴ１…セット端子、ＴＲ…リセット端子、ＴＱ，ＴＧｏｕｔ，ＴＯＵＴ…出力端子、ＣＫ，ＣＫＢ，ＣＫ１，ＣＫ２、ＣＫ３，ＣＫ４，ＧＣＫ，ＳＣＫ…クロック信号、ＳＥＴ…セット信号、ＧＳＰ，ＧＳＰ１，ＧＳＰ２…ゲートスタートパルス信号、Ｒ…リセット信号、Ｑ…転送信号、Ｇｏｕｔ，Ｇｏｕｔ１，Ｇｏｕｔ２，Ｇｏｕｔ３…ゲート信号、１０１…データドライバ、１０２…ゲートドライバ、１０３…表示部、２００…表示制御回路、Ｌｇ…走査信号線、ＧＬ１，ＧＬ２，ＧＬ４，ＧＬ７…ゲート線、Ｌｓ…映像信号線、ＳＬ１…データ線、Ｐｘ…画素形成部、Ｃｐ…画素容量、Ｅｐ…画素電極

Claims (16)

  1. 複数の単位ステージが配置され、入力されるパルス信号を前記単位ステージ各々がクロック信号に基づいて第１の出力信号として順次に出力するシフトレジスタであって、
    前記単位ステージ各々は、前記第１の出力信号を出力する第１の駆動部とは異なる第２の駆動部から、前記パルス信号を第２の出力信号として次段のステージへ転送することを特徴とするシフトレジスタ。
  2. 前記第２の出力信号の波高値は前記第１の出力信号の波高値より低いことを特徴とする請求項１に記載のシフトレジスタ。
  3. 複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、
    前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、
    一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、
    前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第１充電制御部と、
    前記第１のクロック信号または前記第２のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、
    を備えることを特徴とするシフトレジスタ。
  4. 前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であることを特徴とする請求項３に記載のシフトレジスタ。
  5. 複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を順次に出力するシフトレジスタにおいて、前記各単位ステージはそれぞれ、
    前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、
    一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、
    前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第１充電制御部と、
    前記第１のクロック信号または前記第２のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、
    を備え、
    前記シフトレジスタは、奇数番目の単位ステージから構成される第１シフトレジスタ部と、偶数番目の単位ステージから構成される第２シフトレジスタ部とにグループ分けされることを特徴とするシフトレジスタ。
  6. 前記第１シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号、前記第２シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であって、第１シフトレジスタ部に入力される各信号と第２シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が９０度異なる信号であることを特徴とする請求項５に記載のシフトレジスタ。
  7. さらに、
    前記充電部の他端を、前記第１のクロック信号及び前記第２のクロック信号とは位相の異なる第３のクロック信号に応じて放電する第３放電制御部と、
    前記第３のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第４放電制御部と、
    前記第１のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第５放電制御部と、
    を備えることを特徴とする請求項３に記載のシフトレジスタ。
  8. 前記第１のクロック信号、前記第２のクロック信号、及び第３のクロック信号は、互いにデューティーが等しく、互いの位相が１２０度異なる信号であることを特徴とする請求項７に記載のシフトレジスタ。
  9. 表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差する複数の走査信号線と、
    前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置であって、
    各走査信号線につき予め設定された本充電期間中及び当該本充電期間中に先行する予備充電期間中は当該走査信号線を駆動するように、前記複数の走査信号線を選択する走査信号線駆動回路と、
    前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、
    前記走査信号線駆動回路は、複数の単位ステージが配置され、入力される前記本充電期間の長さに等しい幅のパルス信号を前記単位ステージ各々がクロック信号に基づいて、前記走査信号線を駆動する第１の出力信号として順次に出力するシフトレジスタであって、前記単位ステージ各々が、前記第１の出力信号を出力する第１の駆動部とは異なる第２の駆動部から、前記パルス信号を第２の出力信号として次段のステージへ転送するシフトレジスタを含んで構成されることを特徴とする表示装置。
  10. 前記第２の出力信号の波高値は前記第１の出力信号の波高値より低いことを特徴とする請求項９に記載の表示装置。
  11. 前記シフトレジスタは、
    複数の単位ステージが縦続接続され、各単位ステージに対応する前記第１の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、
    前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、
    一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、
    前記本充電期間の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号のうち一方のクロック信号に応じて前記充電部の前記一端を充電する第１充電制御部と、
    前記第１のクロック信号または前記第２のクロック信号のうち他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、
    を有することを特徴とする請求項９または請求項１０に記載の表示装置。
  12. 前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であることを特徴とする請求項１１に記載の表示装置。
  13. 前記シフトレジスタは、複数の単位ステージが縦続接続され、各単位ステージに対応する第１の出力信号を前記複数の走査信号線のひとつに順次に出力するシフトレジスタであって、前記各単位ステージはそれぞれ、
    前記第１の出力信号を出力する第１の出力端子に第１の電源電圧または第２の電源電圧を供給する駆動部と、
    一端が前記駆動部に接続され、他端が第２の出力端子に接続された充電部と、
    前記本充電期間の２倍の長さに等しい幅のシフト動作開始を示す開始信号または前段ステージの前記第２の出力端子からの第２の出力信号と、第１のクロック信号または前記第１のクロック信号の論理反転信号である第２のクロック信号の一方のクロック信号とに応じて前記充電部の前記一端を充電する第１充電制御部と、
    前記第１のクロック信号または前記第２のクロック信号の他方のクロック信号に応じて前記充電部の前記他端を駆動して前記充電部の前記一端を昇圧し、前記駆動部による前記第１の電源電圧の供給を制御する第２充電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記駆動部による前記第２の電源電圧の供給を制御する第１放電制御部と、
    次段ステージの前記第２の出力端子からの前記第２の出力信号に応じて、前記充電部の他端を放電する第２放電制御部と、
    を備え、
    前記シフトレジスタは、初段の単位ステージから数えて奇数番目の単位ステージから構成される第１シフトレジスタ部と、初段の単位ステージから数えて偶数番目の単位ステージから構成される第２シフトレジスタ部とにグループ分けされることを特徴とする請求項９または請求項１０に記載の表示装置。
  14. 前記第１シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号、前記第２シフトレジスタ部に入力される前記第１のクロック信号、及び前記第２のクロック信号は、それぞれデューティー５０％の信号であって、第１シフトレジスタ部に入力される各信号と第２シフトレジスタ部に入力される対応する信号とはそれぞれ互いに位相が９０度異なる信号であることを特徴とする請求項１３に記載の表示装置。
  15. 前記シフトレジスタは、さらに、
    前記充電部の他端を、前記第１のクロック信号及び前記第２のクロック信号とは位相の異なる第３のクロック信号に応じて放電する第３放電制御部と、
    前記第３のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第４放電制御部と、
    前記第１のクロック信号に応じて、前記第１の出力端子に前記第２の電源電圧を供給する第５放電制御部と、
    を備えることを特徴とする請求項９または請求項１０に記載の表示装置。
  16. 前記第１のクロック信号、前記第２のクロック信号、及び第３のクロック信号は、互いにデューティーが等しく、互いの位相が１２０度異なる信号であることを特徴とする請求項１５に記載の表示装置。
JP2011130458A 2011-06-10 2011-06-10 シフトレジスタおよびそれを備えた表示装置 Withdrawn JP2014157638A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011130458A JP2014157638A (ja) 2011-06-10 2011-06-10 シフトレジスタおよびそれを備えた表示装置
PCT/JP2012/064690 WO2012169590A1 (ja) 2011-06-10 2012-06-07 シフトレジスタおよびそれを備えた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011130458A JP2014157638A (ja) 2011-06-10 2011-06-10 シフトレジスタおよびそれを備えた表示装置

Publications (1)

Publication Number Publication Date
JP2014157638A true JP2014157638A (ja) 2014-08-28

Family

ID=47296145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011130458A Withdrawn JP2014157638A (ja) 2011-06-10 2011-06-10 シフトレジスタおよびそれを備えた表示装置

Country Status (2)

Country Link
JP (1) JP2014157638A (ja)
WO (1) WO2012169590A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658508A (zh) * 2015-03-24 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
JP2017120399A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド ディスプレイ装置、ゲート駆動回路及びディスプレイ装置の駆動方法
CN107578744A (zh) * 2017-07-20 2018-01-12 友达光电股份有限公司 面板驱动电路及面板驱动方法
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337232B (zh) * 2013-05-25 2015-11-18 福建华映显示科技有限公司 闸极驱动电路
CN108281124B (zh) * 2018-03-30 2020-11-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2021053707A1 (ja) * 2019-09-17 2021-03-25 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101952875A (zh) * 2008-02-19 2011-01-19 夏普株式会社 显示装置、显示装置的驱动方法、以及扫描信号线驱动电路
US9281077B2 (en) * 2009-02-25 2016-03-08 Sharp Kabushiki Kaisha Shift register and display device
US20130069930A1 (en) * 2010-03-15 2013-03-21 Sharp Kabushiki Kaisha Shift register, scanning signal line drive circuit, and display device
WO2011114562A1 (ja) * 2010-03-15 2011-09-22 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
CN102884475B (zh) * 2010-06-02 2015-10-07 夏普株式会社 显示面板、显示装置及其驱动方法
WO2011162057A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658508A (zh) * 2015-03-24 2015-05-27 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
JP2017120399A (ja) * 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド ディスプレイ装置、ゲート駆動回路及びディスプレイ装置の駆動方法
US10424256B2 (en) 2015-12-31 2019-09-24 Lg Display Co., Ltd. Display device, gate driving circuit, and driving method thereof
CN107578744A (zh) * 2017-07-20 2018-01-12 友达光电股份有限公司 面板驱动电路及面板驱动方法
CN108257578A (zh) * 2018-04-16 2018-07-06 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动装置、显示装置
US10950323B2 (en) 2018-04-16 2021-03-16 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register unit, control method thereof, gate driving device, display device

Also Published As

Publication number Publication date
WO2012169590A1 (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
KR101032945B1 (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
JP4619996B2 (ja) ゲートドライバー及びゲートドライバー駆動方法
KR100847092B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
JP4713246B2 (ja) 液晶表示素子
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
US8704748B2 (en) Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same
US9501989B2 (en) Gate driver for narrow bezel LCD
JP5079301B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
US8232941B2 (en) Liquid crystal display device, system and methods of compensating for delays of gate driving signals thereof
JP5079350B2 (ja) シフトレジスタ回路
US7907696B2 (en) Shift register
US5510805A (en) Scanning circuit
US20100085348A1 (en) Display device and method of driving the same
US20040041774A1 (en) Liquid crystal display apparatus
WO2012137728A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2012169590A1 (ja) シフトレジスタおよびそれを備えた表示装置
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
KR102541937B1 (ko) 쉬프트 레지스터
JP2008077051A (ja) 表示装置
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
WO2012063696A1 (ja) 液晶表示装置
JP2008140522A (ja) シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路
JP2007207411A (ja) シフトレジスタ回路およびそれを備える画像表示装置
CN103680377B (zh) 栅极移位寄存器及使用该栅极移位寄存器的平板显示器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902