CN102683338B - 一种低温多晶硅tft阵列基板及其制造方法 - Google Patents

Abstract

本发明实施例提供一种低温多晶硅TFT阵列基板及其制造方法，涉及液晶显示器及AMOLED显示器制造领域，减少了构图工艺处理次数，从而简化了制造流程，降低了制造成本。其方法为：在基板上形成缓冲层；在所述缓冲层上形成多晶硅层；在所述多晶硅层上形成第一金属层，利用灰色调掩摸板或半透式掩摸板对所述第一金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分的图案。本发明实施例用于低温多晶硅TFT阵列基板制造。

Description

一种低温多晶硅TFT阵列基板及其制造方法

技术领域

本发明涉及液晶显示器及AMOLED显示器制造领域，尤其涉及一种低温多晶硅TFT(Thin Film Transistor，薄膜场效应晶体管)阵列基板及其制造方法。

背景技术

由于非晶硅本身自有的缺陷问题，如缺陷太多导致的开态电流低、迁移率低、稳定性差，使使它在很多领域收到了限制，为了弥补非晶硅本身缺陷，扩大在相关领域的应用，LTPS(Low TemperaturePoly-Silicon，低温多晶硅)技术应运而生。

如图1、图2所示，现有技术中的低温多晶硅TFT阵列基板制造方法包括：

S101、在基板11上形成缓冲层12。

S102、通过第一次构图工艺处理，在缓冲层上形成多晶硅有源层图形。

S103、将无机材料沉积在多晶硅有源层图形的整个表面，形成第一绝缘层14。

S104、通过第二次构图工艺处理，在绝缘层上形成栅线、栅极15，之后对多晶硅进行掺杂、激活等处理形成多晶硅半导体有源层13。

S105、在栅线、栅极15上形成第二绝缘层16。

S106、通过第三次构图工艺处理，在第一绝缘层14和第二绝缘层16上形成源极过孔17a、漏极过孔17b，露出有源层13。

S107、通过第四次构图工艺处理，形成数据线、源极18a和漏极18b，其中，源极18a通过源极过孔17a与有源层13连接，漏极18b通过漏极过孔17b与有源层连接13。

S108、在数据线、源极18a和漏极18b上形成保护层19，并通过第五次构图工艺处理在漏极18b上方形成过孔，露出漏极18b。

S109、通过第六次构图工艺处理形成ITO像素电极20，该ITO像素电极20通过过孔与漏极18b连接。

S110、通过第七次构图工艺处理，在基板上形成平坦化层21。

由上可以看出，现有技术中在低温多晶硅TFT阵列基板的制造过程中，需利用总计至少7次的构图工艺处理，制造工艺复杂，制造流程繁多，材料消耗多，增加了加工时间和加工成本。

发明内容

本发明的实施例提供一种低温多晶硅TFT阵列基板及其制造方法，减少了构图工艺处理次数，从而简化了制造流程，降低了制造成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种低温多晶硅TFT阵列基板，包括：

基板；

在缓冲层上形成有多晶硅半导体有源层；

所述多晶硅半导体有源层上形成有源极、漏极；所述源极、漏极与所述多晶硅半导体有源层构成TFT区域；

所述源极、漏极上形成有栅绝缘层；

所述栅绝缘层上形成有栅极、栅线；

所述栅极、栅线上形成有保护层；

所述保护层上形成有像素电极层，所述像素电极层通过位于所述保护层、栅绝缘层上的过孔与所述漏极连接。

还包括：

在形成有多晶硅半导体有源层之前，在所述基板上形成有缓冲层。

另一方面，提供一种低温多晶硅TFT阵列基板的制造方法，包括：

在基板上形成多晶硅层；

在所述多晶硅层上形成第一金属层，利用灰色调掩摸板或半透式掩摸板对所述第一金属层、多晶硅层进行构图工艺处理，通过第一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分的图案；

通过第二次构图工艺在所述栅绝缘层上形成栅线、栅极；

在所述源极、漏极和多晶硅半导体部分的图案上形成栅绝缘层；

对所述多晶硅层的源、漏极之间的部分进行掺杂处理，以便与所述源、漏极形成沟道区；

在所述栅线、栅极上形成保护层，通过第三次构图工艺在所述漏极处形成过孔，露出所述漏极；

在所述保护层上形成像素电极层，所述像素电极层通过所述过孔与所述漏极连接；

通过第四次构图工艺形成像素电极图形；

在像素电极上通过第五次构图工艺形成平坦化层图形。

本发明实施例提供的低温多晶硅TFT阵列基板及其制造方法，在基板上形成缓冲层、涂布多晶硅层和金属层之后，通过HTM或GTM对金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到包括数据线、源极、漏极、多晶硅半导体部分的图案。较现有技术中先进行一次构图工艺处理得到多晶硅有源层图案，接着进行一次构图工艺处理得到源漏极与有源层的连接部分，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，从而降低了工序复杂度，减少了一层保护层，从而降低了工序复杂度，节省了材料，在缩短了加工时间的同时降低了加工成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的低温多晶硅TFT阵列基板的制造方法的流程示意图；

图2为现有的低温多晶硅TFT阵列基板的结构示意图；

图3a为利用灰色调掩模板进行光刻胶曝光的示意图；

图3b为利用半透式掩模板进行光刻胶曝光的示意图；

图4为本发明实施例一提供的多晶硅TFT阵列基板的制造方法的流程示意图；

图5A为本发明实施例提供的制作多晶硅TFT阵列基板的第一示意图；

图5B为本发明实施例提供的制作多晶硅TFT阵列基板的第二示意图；

图5C为本发明实施例提供的制作多晶硅TFT阵列基板的第三示意图；

图5D为本发明实施例提供的制作多晶硅TFT阵列基板的第四示意图；

图5E为本发明实施例提供的制作多晶硅TFT阵列基板的第五示意图；

图5F为本发明实施例提供的制作多晶硅TFT阵列基板的第六示意图；

图5G为本发明实施例提供的制作多晶硅TFT阵列基板的第七示意图；

图5H为本发明实施例提供的制作多晶硅TFT阵列基板的第八示意图；

图5I为本发明实施例提供的制作多晶硅TFT阵列基板的第九示意图；

图5J为本发明实施例提供的制作多晶硅TFT阵列基板的第十示意图；

图5K为本发明实施例提供的制作多晶硅TFT阵列基板的第十一示意图；

图5L为本发明实施例提供的制作多晶硅TFT阵列基板的第十二示意图；

图5M为本发明实施例提供的制作多晶硅TFT阵列基板的第十三示意图；

图5N为本发明实施例提供的制作多晶硅TFT阵列基板的第十四示意图；

图5O为本发明实施例提供的制作多晶硅TFT阵列基板的第十五示意图；

图5P为本发明实施例提供的制作多晶硅TFT阵列基板的第十六示意图；

图5Q为本发明实施例提供的制作多晶硅TFT阵列基板的第十七示意图；

图6为本发明实施例二提供的多晶硅TFT阵列基板的制造方法的流程示意图；

图7为本发明实施例四提供的多晶硅TFT阵列基板的制造方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本发明实施例一提供的低温多晶硅TFT阵列基板的制造方法，以利用灰色调掩模板(GTM)制造低温多晶硅TFT阵列基板为例进行说明。

首先，参照图3a对GTM工艺的主要原理进行说明。GTM掩膜板是通过光栅效应，使曝光在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。图3a表示利用GTM掩膜板21对光刻胶进行曝光处理的过程。在GTM掩膜板21中，包括透明区域211、不透明区域212和半透明区域213。光刻胶22为曝光后的状态，其中，区域221对应GTM掩膜板21的透明区域211，区域222对应GTM掩膜板21的不透明区域212，区域223对应GTM掩膜板21的半透明区域213。光刻胶23为显影后的状态，其中，区域231对应GTM掩膜板21的透明区域211，区域232对应GTM掩膜板21的不透明区域212，区域233对应GTM掩膜板21的半透明区域213。

下面参照图4、图5A～5Q对本发明实施例一提供的利用GTM的低温多晶硅TFT阵列基板的制造方法进行说明。

S401、在基板上形成缓冲层。

为了防止玻璃基板中有害物质，如碱金属离子对多晶硅层性能的影响，在沉积缓冲层前要进行预清洗(Pre-clean)。具体的，首先通过初始清洁(Initial clean)工艺实现对玻璃基板的清洗，清洁度要符合粒子≤300ea(粒径≥1um)。而后，如图5A所示，采用PECVD法在玻璃基板51上沉积形成缓冲层52。

S402、在缓冲层上形成多晶硅层。

如图5B所示，采用PECVD法在缓冲层52上沉积一层非晶硅层，采用高温烤箱对非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。脱氢工艺完成后，进行LTPS工艺过程，采用激光退火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理，在缓冲层52上形成多晶硅层53。

S403、在多晶硅层上形成数据线、源极、漏极所用的第一金属层。

如图5C所示，利用溅射工艺在多晶硅层上沉积第一金属层54。

S404、利用灰色调掩摸板，对第一金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分图案。

如图5D所示，在上述结构的基板上涂覆一层光刻胶55，之后用GTM工艺对光刻胶55进行曝光处理。该GTM掩膜板70上针对TFT区域，对应数据线(图中未表示)、源极、漏极区域的部分为不透明区域702，对应源、漏极区域之间的区域部分为半透明区域703。

如图5F所示为上述曝光后的光刻胶55的状态示意图，其中，光刻胶55的区域551对应GTM掩膜板70的不透明区域702，光刻胶55的区域552对应GTM掩膜板70的半透明区域703。

如图5G所述为显影后的光刻胶55的状态示意图，其中，光刻胶55的区域551为光刻胶完全保留区域，光刻胶55的区域552为光刻胶半保留区域，其他区域为光刻胶完全去除区域。

然后，如图5H所示，采用湿法刻蚀(Wet Etch)工艺对光刻胶完全去除区域的第一金属层54进行刻蚀，然后采用干法刻蚀(Dry Etch)工艺对多晶硅层53进行刻蚀。

然后，如图5I所示，经等离子体灰化处理，将光刻胶55的光刻胶半保留区域552的光刻胶刻蚀掉，余下光刻胶完全保留区域551的光刻胶，该光刻胶完全保留区域551对应源极、漏极区域。

然后，如图5J所示，再经过湿法刻蚀工艺对光刻胶半保留区域552的第一金属层54进行二次刻蚀。

然后，如图5K所示，剥离掉光刻胶完全保留区域551的光刻胶之后，得到源极542、漏极541。

至此，本实施例中，通过一次GTM构图工艺处理，得到了包括数据线、源极、漏极、多晶硅有源层的图案。较现有技术中，采用的先进行一次构图工艺处理得到多晶硅有源层图案，然后进行一次构图工艺处理得到源、漏极与有源层的连接部分层，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，从而降低了工序复杂度，在缩短了加工时间的同时降低了加工成本。

S405、在源极、漏极和多晶硅半导体部分的图案上形成栅绝缘层，之后进行沟道区掺杂处理，以便与源、漏极形成沟道区。

如图5L所示，在源极541和漏极层542上，采用PECVD法沉积栅绝缘层56，然后通过自对准工艺(Self Align)方法，采用离子浴或者离子注入的方式，进行沟道区531的掺杂处理，以便使沟道区531与源极、漏极区域形成P-N结，使TFT构成MOS开关结构。

S406、在栅绝缘层上形成栅线、栅极。

如图5M所示，在栅绝缘层56之上，采用溅射工艺形成栅极的第二金属层，然后通过第二次构图工艺处理，形成栅线(图中未表示)、栅极57。

S407、在栅线、栅极上形成保护层(PVX)。

如图5N所示，在栅极57上，采用PECVD法沉积一层保护层58，来保护栅极。

S408、在栅绝缘层和保护层上形成连接过孔。

如图5O所示，通过第三次构图工艺处理，在栅绝缘层56和保护层58上形成一个贯穿栅绝缘层56和保护层58的连接过孔59’，露出漏极542，用于使漏极和和像素电极相连接。

S409、在保护层上形成像素电极层，像素电极层通过过孔与漏极连接。

如图5P所示，采用PECVD法在保护层58上沉积一层ITO(Indium TinOxide，铟锡氧化物半导体)，然后采用第四次构图工艺处理，得到像素电极59，像素电极59通过连接过孔59’与漏极542相连接。

S410、在像素电极上形成平坦化层。

如图5Q所示，在像素电极59上沉积一层起到平坦化和保护ITO像素电极边缘的保护层90，可以采用合成树脂(Resin)或绝缘层等材料，然后采用第五次构图工艺来形成相应图形。

本发明实施例提供的低温多晶硅TFT阵列基板的制造方法，在基板上形成缓冲层、涂布多晶硅层和金属层之后，通过GTM对金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到包括数据线、源极、漏极、多晶硅半导体部分的图案。较现有技术中先进行一次构图工艺处理得到多晶硅有源层图案，接着进行一次构图工艺处理得到源漏极与有源层的连接部分，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，减少了一层保护层，从而降低了工序复杂度，节省了材料，在缩短了加工时间的同时降低了加工成本。

实施例二

本发明实施例二提供的低温多晶硅TFT阵列基板的制造方法，以利用半透式掩模板(HTM)制造低温多晶硅TFT阵列基板为例进行说明。

首先，参照图3b对HTM工艺的主要原理进行说明。HTM掩膜板是通过在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。图3b表示利用HTM掩膜板31对光刻胶进行曝光处理的过程。在HTM掩膜板31中，包括透明区域311、不透明区域312和半透明区域313。光刻胶32为曝光后的状态，其中，区域321对应HTM掩膜板31的透明区域311，区域322对应HTM掩膜板31的不透明区域312，区域323对应HTM掩膜板31的半透明区域313。光刻胶33为显影后的状态，其中，区域331对应HTM掩膜板31的透明区域311，区域332对应HTM掩膜板31的不透明区域312，区域333对应HTM掩膜板31的半透明区域313。

如图6所示，本实施例二与实施例一相比，除使用HTM进行构图工艺的步骤(S604)与实施例一使用GTM进行构图工艺的步骤(S 604)有所不同之外，其余步骤与实施例一完全相同。

包括：

S601、在基板上形成缓冲层。

S602、在缓冲层上形成多晶硅层。

S603、在多晶硅有源层上形成源、漏极所用的第一金属层。

S604、利用半透式掩模板，对第一金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分图案。

如图5E所示(由于与实施例一的图5E相同，参照实施例一的相关附图即可)，在上述结构的基板上涂覆一层光刻胶55，之后用HTM工艺对光刻胶55进行曝光处理。该HTM掩膜板80上针对TFT区域，对应源极、漏极区域的部分为不透明区域802，对应栅极区域的部分为半透明区域803。

如图5F所示(由于与实施例一的图5F相同，参见实施例一的相关附图即可)，为上述曝光后的光刻胶55的状态示意图，其中，光刻胶55的区域551对应HTM掩膜板80的不透明区域802，光刻胶55的区域552对应HTM掩膜板80的半透明区域803。

如图5G所示(由于与实施例一的图5G相同，参照实施例一的相关附图即可)，为显影后的光刻胶55的状态示意图，其中，光刻胶55的区域551为光刻胶完全保留区域，光刻胶55的区域552为光刻胶半保留区域，其他区域为光刻胶完全去除区域。

然后，如图5H所示(由于与实施例一的图5H相同，参照实施例一的相关附图即可)，采用湿法刻蚀(Wet Etch)工艺对光刻胶完全去除区域的源漏极金属层进行刻蚀，然后采用干法刻蚀(Dry Etch)工艺对多晶硅层进行刻蚀，得到多晶硅有源层53。

然后，如图5I所示(由于与实施例一的图5I相同，参照实施例一的相关附图即可)，经等离子体灰化处理，将光刻胶55的光刻胶半保留区域552的光刻胶刻蚀掉，余下光刻胶完全保留区域551的光刻胶，该光刻胶完全保留区域551对应源极、漏极区域。

然后，如图5J所示(由于与实施例一的图5J相同，参照实施例一的相关附图即可)，再经过湿法刻蚀工艺对光刻胶半保留区域552的源漏极金属层进行二次刻蚀。

最后，如图5K所示(由于与实施例一的图5K相同，参照实施例一的相关附图即可)，剥离掉光刻胶完全保留区域551的光刻胶之后，得到源极、漏极54。

至此，本实施例中，通过一次HTM构图工艺处理，得到了包括数据线、源极、漏极、多晶硅有源层的图案。较现有技术中，采用的先进行一次构图工艺处理得到多晶硅有源层图案，然后进行一次构图工艺处理得到源、漏极与有源层的连接部分层，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，从而降低了工序复杂度，在缩短了加工时间的同时降低了加工成本。

S605、在源极、漏极和多晶硅半导体部分的图案上形成栅绝缘层，之后进行沟道区掺杂处理，以便与源、漏极形成沟道区。

S606、在栅绝缘层上形成栅线、栅极。

S607、在栅极上形成保护层(PVX)。

S608、在栅绝缘层和保护层上形成连接过孔。

S609、在连接过孔上形成ITO像素电极。

S610、在像素电极上形成平坦化层。

本发明实施例提供的低温多晶硅TFT阵列基板的制造方法，在基板上形成缓冲层、涂布多晶硅层和金属层之后，通过HTM对金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到包括数据线、源极、漏极、多晶硅半导体部分的图案。较现有技术中先进行一次构图工艺处理得到多晶硅有源层图案，接着进行一次构图工艺处理得到源漏极与有源层的连接部分，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，减少了一层保护层，从而降低了工序复杂度，节省了材料，在缩短了加工时间的同时降低了加工成本。

实施例三

本发明实施例提供的低温多晶硅TFT阵列基板，如图5Q所示，包括：

基板51；

基板51上形成有缓冲层52；

缓冲层52上形成有多晶硅半导体有源层53；

多晶硅半导体有源层53上形成有源极541、漏极542；源极541、漏极542与多晶硅半导体有源层53构成TFT区域；

源极541、漏极542上形成有栅绝缘层56；

栅绝缘层56上形成有栅极57、栅线(图中未表示)；

栅极57、栅线上形成有保护层58；

保护层58上形成有像素电极层59，像素电极层59通过位于保护层58、栅绝缘层56上的过孔59’与漏极542连接。

本发明实施例提供的低温多晶硅TFT阵列基板，在基板上形成缓冲层、涂布多晶硅层和金属层之后，通过HTM或GTM对金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到包括数据线、源极、漏极、多晶硅半导体部分的图案。较现有技术中先进行一次构图工艺处理得到多晶硅有源层图案，接着进行一次构图工艺处理得到源漏极与有源层的连接部分，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，减少了一层保护层，从而降低了工序复杂度，节省了材料，在缩短了加工时间的同时降低了加工成本。

实施例四

本发明实施例提供的低温多晶硅TFT阵列基板的制造方法，如图7所示，包括：

S701、在基板上形成缓冲层。

S702、在缓冲层上形成多晶硅层。

S703、在多晶硅层进行低浓度掺杂。

多晶硅层形成后，对多晶硅层进行低浓度掺杂，掺杂类型与将要进行的沟道区掺杂类型相反，以便在沟道掺杂处理后在源、漏极与沟道间形成反向PN结，这样可以降低在源漏极处多晶硅层和源漏极间的接触电阻。

S704、在多晶硅有源层上形成源、漏极所用的第一金属层。

S705、利用灰色掩模板或半透式掩模板，对第一金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分图案。

本实施例除以上步骤外，其余步骤与实施例一或实施例二完全一样，具体可参考实施例一或实施例二。

本发明实施例提供的低温多晶硅TFT阵列基板，在基板上形成缓冲层、涂布多晶硅层和金属层之后，通过HTM或GTM对金属层、多晶硅层进行构图工艺处理，通过一次构图工艺得到包括数据线、源极、漏极、多晶硅半导体部分的图案。较现有技术中先进行一次构图工艺处理得到多晶硅有源层图案，接着进行一次构图工艺处理得到源漏极与有源层的连接部分，再进行一次构图工艺处理得到源、漏极而言，减少了曝光的工艺处理，减少了一层保护层，从而降低了工序复杂度，节省了材料，在缩短了加工时间的同时降低了加工成本。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种低温多晶硅TFT阵列基板，其特征在于，包括：

基板；

形成有多晶硅层；

通过一次构图工艺形成有源极、漏极和多晶硅半导体有源层；之后，对所述多晶硅半导体有源层的源、漏极之间的部分进行掺杂处理，使所述源极、漏极与所述多晶硅半导体有源层构成TFT区域；

所述源极、漏极上形成有栅绝缘层；

所述栅绝缘层上形成有栅极、栅线；

所述栅极、栅线上形成有保护层；

所述保护层上形成有像素电极层，所述像素电极层通过位于所述保护层、栅绝缘层上的过孔与所述漏极连接。

2.根据权利要求1所述的低温多晶硅TFT阵列基板，其特征在于，还包括：

在形成有多晶硅半导体有源层之前，在所述基板上形成有缓冲层。

3.一种低温多晶硅TFT阵列基板的制造方法，其特征在于，包括：

在基板上形成多晶硅层；

在所述多晶硅层上形成第一金属层，利用灰色调掩摸板或半透式掩摸板对所述第一金属层、多晶硅层进行构图工艺处理，通过第一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分的图案；

通过第二次构图工艺在栅绝缘层上形成栅线、栅极；

在所述源极、漏极和多晶硅半导体部分的图案上形成栅绝缘层；

对所述多晶硅层的源、漏极之间的部分进行掺杂处理，以便与所述源、漏极形成沟道区；

在所述栅线、栅极上形成保护层，通过第三次构图工艺在所述漏极处形成过孔，露出所述漏极；

在所述保护层上形成像素电极层，所述像素电极层通过所述过孔与所述漏极连接；

通过第四次构图工艺形成像素电极图形；

在像素电极上通过第五次构图工艺形成平坦化层图形。

4.根据权利要求3所述的低温多晶硅TFT阵列基板的制造方法，其特征在于，所述利用灰色调掩摸板或半透式掩摸板对所述第一金属层进行构图工艺处理，通过一次构图工艺得到数据线、源极、漏极和多晶硅半导体部分的图案，包括：

在所述第一金属层上涂布光刻胶；

利用灰色调掩摸板或半透式掩摸板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应数据线区域、源极区域、漏极区域，所述光刻胶半保留区域对应源、漏极区域之间的区域；

利用刻蚀工艺去除掉所述光刻胶完全去除区域的第一金属层、多晶硅层；

利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；

利用刻蚀工艺去除掉所述光刻胶半保留区域的第一金属层；

剥离掉所述光刻胶完全保留区域的光刻胶。

5.根据权利要求3所述的低温多晶硅TFT阵列基板的制造方法，其特征在于，所述在基板上形成多晶硅层包括：在基板上形成缓冲层，在所述缓冲层上形成多晶硅层。