CN103022145B - 阵列基板、显示装置及制备方法 - Google Patents
阵列基板、显示装置及制备方法 Download PDFInfo
- Publication number
- CN103022145B CN103022145B CN201210430039.8A CN201210430039A CN103022145B CN 103022145 B CN103022145 B CN 103022145B CN 201210430039 A CN201210430039 A CN 201210430039A CN 103022145 B CN103022145 B CN 103022145B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- region
- drain
- data wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 238000009413 insulation Methods 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000003292 glue Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 219
- 238000002161 passivation Methods 0.000 claims description 56
- 239000010409 thin film Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 53
- 238000005516 engineering process Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 6
- 229920001621 AMOLED Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000007792 gaseous phase Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及制备方法，涉及显示技术领域。该阵列基板，包括：基板、多晶硅层、栅绝缘层和金属层；所述多晶硅层设置在所述基板的上方，包括：沟道区以及所述沟道区两侧的离子掺杂区；所述栅绝缘层设置在所述多晶硅层的上方；所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线。本发明采用PR胶作为阻挡层的方式代替栅电极作为阻挡层的方式进行离子掺杂，降低了注入的掺杂离子向沟道区扩散导致的短沟道效应，同时也减小了栅源漏之间的耦合电容，从而提高了TFT的工作性能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置及制备方法。
背景技术
薄膜晶体管（Thin Film Transistor，TFT）可分为多晶硅（Poly-Si，P-Si）TFT与非晶硅（a-Si）TFT，两者的差异在于电晶体特性不同。P-Si的分子结构在一颗晶粒（Grain）中的排列状态是整齐而有方向性的，因此电子移动率比排列杂乱的非晶硅快了200-300倍。P-Si产品主要包含高温多晶硅（HTPS）与低温多晶硅（Low TemperaturePoly-Silicon，LTPS）两种产品。
LTPS技术是新一代的TFT显示器制造流程，主要是通过准分子激光退火（ELA）、金属优化晶化（MIC）或固相晶化法（SPC）工艺将a-Si薄膜转变为P-Si薄膜层。LTPS TFT显示器具有更快的响应时间，更高的分辨率，因此具有更佳的画面显示品质。在形成显示装置***的电路时使用LTPS技术，能够减少集成电路（IC），简化显示装置的***，进而实现窄边框技术。
如图1所示，传统的LTPS TFT阵列基板包括：玻璃基板101、缓冲层102、沟道区（channel）103、栅绝缘层105、栅电极106、源漏电极104、层间绝缘层107、钝化层108、像素电极层109以及像素电极绝缘保护层（PDL）110（此层适用于LTPS AMOLED，如果是LTPS LCD则可不具有此层）。该传统的LTPS TFT阵列基板的制备工艺为7Mask工艺，具体包括：
第一道Mask（多晶硅（P-Si）Mask）：形成TFT源漏区和沟道区图形。
首先是在玻璃基板101上形成一层SiNx/SiO2的缓冲层102，之后在缓冲层102上沉积一层非晶硅（a-Si）薄膜，通过LTPS晶化方式（如ELA、MIC、SPC等方式），将非晶硅薄膜转化成多晶硅薄膜。然后，在多晶硅薄膜上涂布一层PR胶，使用第一道Mask来进行第一道TFT有源层图形的曝光，曝光结束后进行显影，显影结束后进行多晶硅薄膜的刻蚀、PR胶的剥离，此步骤后，沟道区图形103形成。
第二道Mask（栅金属层Mask）：用来形成栅电极图形106及栅线图形（未示出）。
在第一道Mask形成的图形的基础上沉积栅绝缘层薄膜105以及栅金属层薄膜，该栅绝缘层薄膜105可以是SiO2/SiNx，之后在栅金属层薄膜上涂布PR胶，利用第二道Mask进行曝光，之后显影、刻蚀、剥离完成栅电极图形106及栅线图形的形成。
在第二道Mask形成图形的基础上利用沟道区图形103上的栅电极图形作为离子掺杂的阻挡层，进行源漏区离子注入（Ion Doping），如图2-1所示。离子注入后在源漏区形成离子掺杂区111，离子掺杂结束后，原来规则晶化的多晶硅晶格被离子掺杂破坏，为了进行多晶硅晶格修复，还要进行退火处理，退火处理一是起到多晶硅晶格重整作用，一是起到掺杂离子扩散作用，如图2-2所示，退火工艺中掺杂离子会向沟道区103方向进行扩散（箭头所示），如图2-3所示。
第三道Mask（栅绝缘层过孔（GI Hole）Mask）：形成源漏区多晶硅与源漏电极的接触孔。
在第二道Mask结束后的图形上形成一层层间绝缘层107，之后在该层间绝缘层107上面涂布一层PR胶，利用第三道Mask进行源漏电极过孔的曝光，曝光结束后进行显影，显影结束后进行刻蚀和PR胶的剥离。
第四道Mask（源漏金属层Mask）：用来形成源漏电极图形104及数据线（未示出）。
在第三道Mask形成图形的基础上，沉积源漏金属层薄膜，之后在该金属层薄膜上涂布PR胶，利用第四道Mask进行曝光、显影、刻蚀、剥离来完成源漏电极图形104及数据线的形成。
第五道Mask（钝化层过孔（PVX Hole）Mask）：用来形成桥接源漏电极图形104的桥接过孔
在完成第四道Mask的图形的基础上沉积钝化层108，采用第五道Mask在钝化层108上形成钝化层过孔。
第六道Mask（像素电极Mask）：在完成第五道Mask的图案的基础上沉积像素电极层薄膜，采用第六道Mask进行曝光、显影、刻蚀和剥离，用来形成像素电极图形109。
第七道Mask（像素电极边缘保护层Mask）：在完成第六道Mask的图案的基础上沉积一层保护层薄膜，采用第七道Mask进行曝光、显影、刻蚀和剥离，形成像素边缘保护层图案。此Mask适用于LTPSAMOLED，如果是LTPS LCD则可以不使用此Mask。
上述传统的LTPS TFT阵列基板的制备工艺中采用栅电极作为源漏区离子注入的阻挡层，注入离子紧邻沟道区，当离子在多晶硅退火过程中，掺杂离子会部分向沟道区扩散，使有效的沟道区长度（Channel Length）减小，沟道区的短沟道效应明显，同时也增加了栅源漏之间的耦合电容，从而降低TFT工作性能。此外，栅电极和栅线及源漏电极和数据线分别位于两层的结构制备工艺复杂。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：提供一种能够降低多晶硅层掺杂注入离子向沟道区扩散所导致的TFT短沟道效应，同时降低Mask的使用数量，简化工艺流程的阵列基板、显示装置及制备方法。
（二）技术方案
为解决上述问题，本发明提供了一种阵列基板，包括：基板、多晶硅层、栅绝缘层和金属层；
所述多晶硅层设置在所述基板的上方，包括：沟道区以及所述沟道区两侧的离子掺杂区；
所述栅绝缘层设置在所述多晶硅层的上方；
其特征在于，所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线。
进一步的，所述栅电极连接所述栅线；
所述源极和所述漏极分别通过所述栅绝缘层上的过孔连接所述离子掺杂区，并且所述漏极还连接所述数据线。
进一步的，所述栅线在与所述数据线交叉处断开，所述断开的栅线通过所述金属层上方的连接电极进行连接；或者，
所述数据线在与所述栅线交叉处断开，所述断开的数据线通过所述金属层上方的连接电极进行连接。
进一步的，所述阵列基板还包括：钝化层；所述钝化层设置在所述金属层上方，所述连接电极通过所述钝化层上的过孔连接所述断开的栅线或者所述断开的数据线。
进一步的，所述阵列基板还包括：像素电极，所述像素电极和所述连接电极由同层材料形成。
进一步的，所述像素电极通过所述钝化层上的过孔连接所述源极。
进一步的，所述阵列基板还包括：设置在所述像素电极、所述连接电极以及所述钝化层上方的像素电极边缘保护层。
本发明还提供一种显示装置，包括以上所述的阵列基板。
本发明还提供一种阵列基板的制备方法，该方法包括步骤：
S1.在基板上形成多晶硅层图形，所述多晶硅层图形包括沟道区以及所述沟道区两侧的离子掺杂区；
S2.在所述多晶硅层图形上方形成栅绝缘层图形，通过在所述沟道区上方涂布PR胶作为阻挡层的方式，对所述离子掺杂区进行离子掺杂；
S3.在所述栅绝缘层图形上方形成金属层，在所述金属层形成包括栅电极、源极、漏极、栅线和数据线的图形。
进一步的，所述步骤S2还包括：
通过在所述沟道区上方涂布PR胶作为阻挡层的方式，对所述离子掺杂区进行离子掺杂之后，进行退火工艺。
进一步的，所述步骤S3具体包括：
在所述栅绝缘层图形上方形成金属层，在所述金属层形成包括栅电极、源极、漏极、栅线和数据线的图形；所述源极通过所述栅绝缘层上的源极过孔连接所述离子掺杂区；所述漏极通过所述栅绝缘层上的漏极过孔连接所述离子掺杂区；所述栅电极连接所述栅线；所述漏极连接所述数据线；所述栅线在与所述数据线交叉处断开，或者，所述数据线在与所述栅线交叉处断开。
进一步的，该方法还包括步骤：
S4.在所述金属层上方形成钝化层，并在所述钝化层形成过孔，所述钝化层的过孔用于连接像素电极和所述源极，以及连接所述断开的栅线或者所述断开的数据线。
进一步的，该方法还包括步骤：
S5.在所述钝化层上方形成包括像素电极以及连接电极的图形；所述像素电极通过所述钝化层上的过孔连接所述源极；所述连接电极通过所述钝化层上的过孔连接所述断开的栅线，或者，所述连接电极通过所述钝化层上的过孔连接所述断开的数据线。
进一步的，该方法还包括步骤：
S6.在所述像素电极、所述连接电极以及所述钝化层上方形成像素电极边缘保护层图形。
进一步的，所述步骤S2具体包括步骤：
S21：在所述多晶硅层图形上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜上涂布PR胶；
S22：对所述离子掺杂区上方的PR胶进行曝光并显影，然后对栅绝缘层薄膜进行刻蚀形成源极过孔和漏极过孔；
S23：以所述沟道区上方的PR胶作为阻挡层在所述离子掺杂区进行离子掺杂。
或者，所述步骤S2具体包括步骤：
S21’：在所述多晶硅层图形上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜上涂布PR胶；
S22’:对所述离子掺杂区上方的PR胶进行曝光并显影；
S23’:以所述沟道区上方的PR胶作为阻挡层在所述离子掺杂区进行离子掺杂；
S24’：对所述离子掺杂区上方的栅绝缘层薄膜进行刻蚀形成源极过孔和漏极过孔。
（三）有益效果
本发明采用PR胶作为阻挡层的方式代替栅电极作为阻挡层的方式进行离子掺杂，降低了注入的掺杂离子向沟道区扩散导致的短沟道效应，同时也减小了栅源漏之间的耦合电容，从而提高了TFT的工作性能。此外，采用同层电极金属工艺，降低了Mask使用数量，简化了制备工艺流程。
附图说明
图1为传统的7Mask工艺制备的LTPS TFT阵列基板的结构示意图；
图2-1-图2-3为传统的LTPS TFT阵列基板制备工艺的部分原理示意图；
图3-1为本发明实施例所述的阵列基板的平面示意图；
图3-2为图3-1的A-A向剖视图；
图4-1至图4-4为依照本发明实施方式中阵列基板的制备原理示意图。
具体实施方式
本发明提出一种阵列基板，包括：基板、多晶硅层、栅绝缘层和金属层。所述多晶硅层设置在所述基板的上方，包括：沟道区以及所述沟道区两侧的离子掺杂区。所述栅绝缘层设置在所述多晶硅层的上方。所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线。
具体的，所述栅电极连接所述栅线；所述源极和所述漏极分别通过所述栅绝缘层上的过孔连接所述离子掺杂区，并且所述漏极还连接所述数据线。
具体的，所述栅线在与所述数据线交叉处断开，所述断开的栅线通过所述金属层上方的连接电极进行连接；或者，所述数据线在与所述栅线交叉处断开，所述断开的数据线通过所述金属层上方的连接电极进行连接。
进一步的，所述阵列基板还包括：钝化层；所述钝化层设置在所述金属层上方，所述连接电极通过所述钝化层上的过孔连接所述断开的栅线或者所述断开的数据线。
进一步的，所述阵列基板还包括：像素电极，所述像素电极和所述连接电极由同层材料形成。
进一步的，所述像素电极通过所述钝化层上的过孔连接所述源极。
进一步的，所述阵列基板还包括：设置在所述像素电极、所述连接电极以及所述钝化层上方的像素电极边缘保护层。
本发明实施例的阵列基板，由于其金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线，因此可以降低Mask的使用数量，简化其制备工艺流程。
以下结合附图对本发明实施例的阵列基板进行详细说明如下：如图3-1和图3-2所示，本发明实施例的阵列基板包括：基板201、多晶硅层、栅绝缘层231、金属层、钝化层251、像素电极261、连接电极262以及像素电极边缘保护层271（像素电极边缘保护层271适用于LTPSAMOLED，如果是LTPS LCD则可以不包括该层）。
其中，所述多晶硅层设置在所述基板201上，其包括沟道区212以及离子掺杂区211。所述多晶硅层和所述基板201之间还可设置缓冲层（未示出）。
所述栅绝缘层231设置在所述多晶硅层的上方。
所述金属层包括：由同种金属材料构成的源极241、栅电极242、漏极243、栅线244以及数据线245。所述源极241通过所述栅绝缘层231上的源极过孔连接所述沟道区212一侧的离子掺杂区211。所述栅电极242设置在所述栅绝缘层231的上方。所述漏极243通过所述栅绝缘层231上的漏极过孔连接所述沟道区212另一侧的离子掺杂区211。所述栅线244连接所述栅电极242，并且由于栅线和数据线采用同层金属材料形成，所述栅线244采用断续设计，即在与所述数据线245交叉的地方断开。所述数据线245连接所述漏极243，并且所述数据线245连贯。
所述钝化层251设置在所述金属层上方，可为SiNx/SiO2材料。所述钝化层251上设置有过孔。具体的，所述过孔包括第一过孔和第二过孔，所述第一过孔用于连接所述源极241和所述像素电极261，所述第二过孔用于连接所述断开的栅线244.
所述像素电极261和所述连接电极262设置在所述钝化层251上方。所述像素电极261通过所述钝化层251上的第一过孔与源极241电连接。所述连接电极262通过所述钝化层251上的第二过孔连接所述断开的栅线244，也就是说所述连接电极262作为所述断开的栅线244的连接桥实现了位于同一层的所述栅线244与所述数据线245之间的交叉设计。所述像素电极261以及连接电极262由同层材料形成，可均为氧化铟锡等透明电极材料。
对于LTPS AMOLED，所述像素电极边缘保护层271设置在所述像素电极261、所述连接电极262以及所述钝化层251的上方，用于保护形成于所述像素电极上方的有机层。
另外，在所述栅线244与所述数据线245交叉处，也可以将所述数据线245设计为断续形式，而将所述栅线244设计为连贯形式，进而通过位于所述钝化层上的第二过孔，使得所述连接电极连接所述断开的数据线，最终实现位于同一层的所述栅线与所述数据线之间的交叉设计。
本发明还提供了一种包括上述阵列基板的显示装置。
本发明还提供了一种制备阵列基板的方法，该方法包括步骤：
S1.在基板201上形成多晶硅层图形，所述多晶硅层图形包括沟道区212以及所述沟道区212两侧的离子掺杂区211。具体地：
在基板201上通过化学气相沉积等方式形成一层SiNx/SiO2缓冲层，在缓冲层上可以通过化学气相沉积的方式形成一层非晶硅薄膜，通过LTPS晶化方式（如ELA、MIC、SPC等晶化方式），将非晶硅薄膜转化成多晶硅薄膜。在多晶硅薄膜上涂布一层PR胶，使用多晶硅Mask（第一道Mask）进行曝光，曝光结束后进行显影，显影结束后进行刻蚀以及PR胶的剥离，形成多晶硅层图形。
S2.在所述多晶硅层图形上方形成栅绝缘层图形231，并且通过在所述沟道区212上方涂布PR胶作为阻挡层的方式，对所述离子掺杂区211进行离子掺杂。
进一步的，所述步骤S2还可以包括：通过在所述沟道区上方涂布PR胶作为阻挡层的方式，对所述离子掺杂区进行离子掺杂之后，进行退火工艺。
具体地：
在所述多晶硅层图形上方可以通过化学气相沉积等方式形成栅绝缘层薄膜，所述栅绝缘层薄膜可以是SiO2/SiNx，在所述栅绝缘层薄膜上面涂布PR胶后，利用栅绝缘层过孔Mask（第二道Mask）进行源极过孔和漏极过孔图形的曝光，曝光结束后进行显影。显影结束后利用沟道区212上的PR胶作为离子注入的阻挡层，来进行离子掺杂区211的离子注入。该离子注入可以在显影后进行，也可以在源极过孔和漏极过孔的刻蚀之后进行，在本实施方式中采用后者。显影结束后进行源极过孔和漏极过孔图形的刻蚀，刻蚀结束后进行离子注入，如图4-1所示。离子注入后在多晶硅层形成离子掺杂区211，如图4-2所示。离子注入结束后进行PR胶的剥离。然后进行退火工艺，退火工艺中掺杂离子也会向沟道区212方向扩散，但是由于可以利用栅绝缘层231的源极过孔及漏极过孔的位置，独立设计源极过孔及漏极过孔与所述沟道区212的距离，使得在掺杂时，源极241和漏极243就可以应设计需要来选定与所述沟道区212的距离，从而降低由于退火工艺导致离子扩散对TFT有效沟道区长度的影响，减小栅电极和源漏电极（源极和漏极）的接触面积，降低栅电极和源漏电极之间的耦合电容。
S3.在所述栅绝缘层上方形成金属层，在所述金属层形成栅电极、源极、漏极、栅线和数据线。
所述步骤S3具体包括：在所述栅绝缘层图形上方形成金属层，在所述金属层形成栅电极、源极、漏极、栅线和数据线；所述源极通过所述源极过孔连接源极下方的所述离子掺杂区；所述漏极通过所述漏极过孔连接漏极下方所述离子掺杂区；所述栅电极连接所述栅线；所述漏极连接所述数据线；所述栅线在与所述数据线交叉处断开，如图4-3所示。
具体的，在第二道Mask形成图形的基础上通过溅射等方式形成一层金属层薄膜，之后在金属层薄膜上涂布PR胶，利用第三道Mask进行曝光，之后显影、刻蚀、剥离来完成栅电极242、源极241、漏极242、栅线244以及数据线245的图形。由于栅线和数据线采用同层金属层形成，需要在栅线和数据线交叉处进行断线，本实施例中采用断开栅线的方式，也可以采用断开数据线的方式。对应的，在后续形成像素电极图形的过程中可以形成连接电极，将断开的栅线或者数据线进行连接。
另外，所述方法还可以包括以下步骤：
S4.在所述金属层上方形成钝化层251，并在所述钝化层251形成过孔。所述钝化层的过孔用于连接像素电极261和所述源极241，以及连接所述断开的栅线244或者所述断开的数据线245。
具体的，在所述金属层上方可以通过化学气相沉积等方式形成一层钝化层薄膜，利用第四道mask，通过一次构图工艺在所述钝化层薄膜上形成过孔图形，所述一次构图工艺具体包括涂覆PR胶、显影、刻蚀和剥离等工序，形成的过孔分别用于连接像素电极和所述源极，以及连接所述断开的栅线或者所述断开的数据线。
S5.在所述钝化层251上方形成像素电极261和连接电极262。所述钝化层的过孔包括第一过孔和第二过孔，所述像素电极261通过所述钝化层的第一过孔连接所述源极241；所述连接电极262通过所述钝化层的第二过孔连接所述断开的栅线244，如图4-4所示。
具体的，在所述钝化层上方通过溅射等方式形成一层透明电极薄膜，可以为氧化铟锡薄膜。利用第五道mask，通过一次构图工艺将所述透明电极薄膜形成为所述像素电极和连接电极图形，所述一次构图工艺具体包括涂覆PR胶、显影、刻蚀和剥离等工序，所述像素电极通过所述钝化层的第一过孔连接所述源极；所述连接电极通过所述钝化层的第二过孔连接所述断开的栅线。对于LTPS AMOLED，所述方法还包括步骤S6.在所述像素电极261、所述连接电极262和所述钝化层251的上方形成像素电极边缘保护层271，用于保护形成于所述像素电极上方的有机层，此步骤后所形成的阵列基板如图3-2所示。
具体的，在所述像素电极261、所述连接电极262和所述钝化层251的上方通过化学气相沉积等方式形成一层保护层薄膜，利用第六道mask，通过一次构图工艺形成像素电极边缘保护层图形，所述一次构图工艺具体包括涂覆PR胶、显影、刻蚀和剥离等工序。
另外，所述步骤S3中也可以令所述数据线245在与所述栅线244交叉处断开，令所述栅线244连贯；相应地，在所述步骤S5中，可令所述连接电极262通过所述钝化层第二过孔连接所述断开的数据线245。
本发明实施例所述的阵列基板显示装置及制备方法，采用PR胶作为阻挡层的方式代替栅电极作为阻挡层的方式进行离子掺杂，降低了注入的掺杂离子向沟道区扩散导致的短沟道效应，同时也减小了栅源漏之间的耦合电容，从而提高了TFT的工作性能。此外，采用同层电极金属工艺，降低了Mask使用数量，简化了制备工艺流程。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (9)
1.一种阵列基板，包括：基板、多晶硅层、栅绝缘层和金属层；
所述多晶硅层设置在所述基板的上方，包括：沟道区以及所述沟道区两侧的离子掺杂的源区和漏区；
所述栅绝缘层设置在所述多晶硅层的上方；
其特征在于，所述金属层包括由同种金属材料构成的栅电极、源极、漏极、栅线和数据线，其中，
所述栅绝缘层覆盖所述沟道区并延伸覆盖两侧的源区和漏区的各一部分；
所述沟道区的宽度大于所述栅电极的宽度；
所述栅线在与所述数据线交叉处断开，所述断开的栅线通过所述金属层上方的连接电极进行连接；或者，
所述数据线在与所述栅线交叉处断开，所述断开的数据线通过所述金属层上方的连接电极进行连接；
所述阵列基板还包括：
像素电极，所述像素电极和所述连接电极由同层材料形成；
钝化层，所述钝化层设置在所述金属层上方，所述连接电极通过所述钝化层上的过孔连接所述断开的栅线或者所述断开的数据线；
设置在所述像素电极、所述连接电极以及所述钝化层上方的像素电极边缘保护层。
2.如权利要求1所述的阵列基板，其特征在于，所述栅电极连接所述栅线；
所述源极和所述漏极分别通过所述栅绝缘层上的过孔连接所述源区和漏区，并且所述漏极还连接所述数据线。
3.如权利要求1所述的阵列基板，其特征在于，所述像素电极通过所述钝化层上的过孔连接所述源极。
4.一种显示装置，其特征在于，包括权利要求1-3中任一项所述的阵列基板。
5.一种阵列基板的制备方法，其特征在于，该方法包括步骤：
S1.在基板上形成多晶硅层图形，所述多晶硅层图形包括沟道区以及所述沟道区两侧的离子掺杂区；
S2.在所述多晶硅层图形上方形成栅绝缘层图形，使得所述栅绝缘层覆盖所述沟道区并延伸覆盖两侧的离子掺杂区的各一部分，通过在所述沟道区上方的栅绝缘层上涂布PR胶作为阻挡层的方式，对所述离子掺杂区进行离子掺杂以形成源区和漏区；
S3.在所述栅绝缘层图形上方形成金属层，所述金属层形成包括栅电极、源极、漏极、栅线和数据线的图形，所述沟道区的宽度大于所述栅电极的宽度；
S4.在所述金属层上方形成钝化层，并在所述钝化层形成过孔，所述钝化层的过孔用于连接像素电极和所述源极，以及连接断开的栅线或者断开的数据线；
S5.在所述钝化层上方形成包括像素电极以及连接电极的图形；所述像素电极通过所述钝化层上的过孔连接至所述源极；所述连接电极通过所述钝化层上的过孔连接所述断开的栅线，或者，所述连接电极通过所述钝化层上的过孔连接所述断开的数据线；
S6.在所述像素电极、所述连接电极以及所述钝化层上方形成像素电极边缘保护层。
6.如权利要求5所述的方法，其特征在于，所述步骤S2还包括：
通过在所述沟道区上方的栅绝缘层上涂布PR胶作为阻挡层的方式，对所述离子掺杂区进行离子掺杂之后，进行退火工艺。
7.如权利要求5所述的方法，其特征在于，所述步骤S3还包括：
将所述源极通过所述栅绝缘层上的源极过孔连接至所述源区；将所述漏极通过所述栅绝缘层上的漏极过孔连接至所述漏区；将所述栅电极连接至所述栅线；将所述漏极连接至所述数据线；所述栅线在与所述数据线交叉处断开，或者，所述数据线在与所述栅线交叉处断开。
8.如权利要求5所述的方法，其特征在于，所述步骤S2具体包括步骤：
S21：在所述多晶硅层图形上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜上涂布PR胶；
S22：对所述离子掺杂区上方的PR胶进行曝光并显影，然后对栅绝缘层薄膜进行刻蚀形成源极过孔和漏极过孔；
S23：以所述沟道区上方的PR胶作为阻挡层在所述离子掺杂区进行离子掺杂以形成源区和漏区。
9.权利要求5所述的方法，其特征在于，所述步骤S2具体包括步骤：
S21’：在所述多晶硅层图形上方形成栅绝缘层薄膜，并在所述栅绝缘层薄膜上涂布PR胶；
S22’:对所述离子掺杂区上方的PR胶进行曝光并显影；
S23’:以所述沟道区上方的PR胶作为阻挡层在所述离子掺杂区进行离子掺杂以形成源区和漏区；
S24’：对所述源区和漏区上方的栅绝缘层薄膜进行刻蚀形成源极过孔和漏极过孔。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210430039.8A CN103022145B (zh) | 2012-10-31 | 2012-10-31 | 阵列基板、显示装置及制备方法 |
| EP13190303.1A EP2728619B1 (en) | 2012-10-31 | 2013-10-25 | Array substrate, display device manufacturing method |
| US14/063,128 US9252278B2 (en) | 2012-10-31 | 2013-10-25 | Array substrate, display device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210430039.8A CN103022145B (zh) | 2012-10-31 | 2012-10-31 | 阵列基板、显示装置及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103022145A CN103022145A (zh) | 2013-04-03 |
| CN103022145B true CN103022145B (zh) | 2016-11-16 |
Family
ID=47970509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210430039.8A Active CN103022145B (zh) | 2012-10-31 | 2012-10-31 | 阵列基板、显示装置及制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9252278B2 (zh) |
| EP (1) | EP2728619B1 (zh) |
| CN (1) | CN103022145B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824864A (zh) * | 2014-02-12 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN104022076B (zh) * | 2014-05-27 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104375347B (zh) * | 2014-12-04 | 2017-06-06 | 合肥鑫晟光电科技有限公司 | 阵列基板、修补片、显示面板和修复阵列基板的方法 |
| CN104810375B (zh) * | 2015-04-28 | 2018-09-04 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法和一种显示装置 |
| CN105448935B (zh) * | 2016-01-04 | 2018-11-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US11145649B2 (en) * | 2019-05-09 | 2021-10-12 | Qualcomm Incorporated | Semiconductor devices with low parasitic capacitance |
| CN111628005A (zh) * | 2020-06-08 | 2020-09-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板、显示面板及显示装置 |
| CN114093241B (zh) * | 2020-08-25 | 2023-08-15 | 合肥鑫晟光电科技有限公司 | 驱动背板及其制作方法、显示装置 |
| CN114975475A (zh) * | 2021-02-24 | 2022-08-30 | 合肥鑫晟光电科技有限公司 | 驱动背板及其制备方法、显示装置 |
| CN113314615A (zh) * | 2021-06-04 | 2021-08-27 | 华南理工大学 | 一种薄膜晶体管以及制备方法 |
| CN114582896B (zh) * | 2022-04-29 | 2022-07-26 | 惠科股份有限公司 | 像素结构、阵列基板及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175395B1 (en) * | 1995-10-12 | 2001-01-16 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device having light shielding layer forms over a TFT and form of an acrylic resin having carbon black particles with diameter of 1mm |
| CN102683338A (zh) * | 2011-09-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| KR100966420B1 (ko) | 2003-06-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| KR20070002933A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20080086214A (ko) * | 2007-03-22 | 2008-09-25 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
-
2012
- 2012-10-31 CN CN201210430039.8A patent/CN103022145B/zh active Active
-
2013
- 2013-10-25 EP EP13190303.1A patent/EP2728619B1/en active Active
- 2013-10-25 US US14/063,128 patent/US9252278B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175395B1 (en) * | 1995-10-12 | 2001-01-16 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device having light shielding layer forms over a TFT and form of an acrylic resin having carbon black particles with diameter of 1mm |
| CN102683338A (zh) * | 2011-09-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140117370A1 (en) | 2014-05-01 |
| CN103022145A (zh) | 2013-04-03 |
| US9252278B2 (en) | 2016-02-02 |
| EP2728619B1 (en) | 2019-01-02 |
| EP2728619A1 (en) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| CN103499906B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| CN103745978B (zh) | 显示装置、阵列基板及其制作方法 | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| CN103472646B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN103137630B (zh) | 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备 | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN102636927B (zh) | 阵列基板及其制造方法 | |
| CN103996716B (zh) | 一种多晶硅薄膜晶体管的制备方法 | |
| CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN102683338B (zh) | 一种低温多晶硅tft阵列基板及其制造方法 | |
| CN103022149B (zh) | 薄膜晶体管、阵列基板及制造方法和显示器件 | |
| CN104637955B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN105789117B (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN102664194B (zh) | 薄膜晶体管 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN102856364A (zh) | 薄膜晶体管及其制造方法 | |
| CN102751200B (zh) | 薄膜晶体管、阵列基板及其制造方法 | |
| CN105405808A (zh) | 制作光学感测元件与薄膜晶体管元件的方法 | |
| CN103236419A (zh) | 阵列基板的制备方法、阵列基板以及显示装置 | |
| CN107068613A (zh) | Oled显示装置的阵列基板及其制作方法 | |
| CN102709283B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
| CN107808826A (zh) | 一种底发射顶栅自对准薄膜晶体管的制备方法 | |
| CN106847837A (zh) | 一种互补型薄膜晶体管及其制作方法和阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |