CN109065551A - Tft阵列基板的制造方法及tft阵列基板 - Google Patents
Tft阵列基板的制造方法及tft阵列基板 Download PDFInfo
- Publication number
- CN109065551A CN109065551A CN201810853043.2A CN201810853043A CN109065551A CN 109065551 A CN109065551 A CN 109065551A CN 201810853043 A CN201810853043 A CN 201810853043A CN 109065551 A CN109065551 A CN 109065551A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- block
- tft array
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT阵列基板的制造方法，所述方法包括：提供基板，在所述基板表面依次制备栅极、栅极绝缘层以及半导体薄膜；在所述半导体薄膜上涂布光阻层，使所述光阻层图案化；在所述基板表面依次制备欧姆接触层以及金属层；剥离所述光阻层，形成源漏极。本发明还提供一种使用上述TFT阵列基板的制作方法制成的TFT阵列基板。有益效果：本发明所提供的TFT阵列基板的制造方法及TFT阵列基板，在TFT阵列基板背沟道上形成不同厚度的光阻层，并采用剥离工艺形成欧姆接触层以及源漏极金属层，从而避免了第二次干刻蚀形成源漏极金属层时对背沟道刻蚀，进一步实现了对有源层背沟道的保护。
Description
技术领域
本发明涉及属于平板显示技术领域，尤其涉及TFT阵列基板的制造方法及TFT阵列基板。
背景技术
目前在TFT-LCD中，TFT(Thin Film Transistor，薄膜晶体管)的功能相当于一个开关管。常用的TFT是三端器件，一般在玻璃基板上制备有源层，在其两端有与之相连的源极和漏极，利用施加在栅极上的电压来控制源、漏电极间的电流。在玻璃基板上制备TFT，较常用的方法是背沟道刻蚀型和刻蚀阻挡型。刻蚀阻挡型因为要多加一层刻蚀阻挡层，一般采用5道光罩，会增加制备成本，目前已经不作为主流工艺。而背沟道刻蚀型只需要4道光罩即可做出TFT，可以大大节省制备成本及提高了生产效率。目前厂内均把背沟道刻蚀型结构作为TFT制备的主要方法。但是，目前的4道光罩构图工艺技术中在第二次干刻蚀形成源漏极时，会致使背沟道刻蚀型的有源层中的沟道被干蚀气体蚀刻，进一步会使半导体背沟道的电性恶化，更进一步影响TFT阵列基板的使用效果。
综上所述，现有的背沟道刻蚀型4道光罩构图工艺技术中，由于在第二次干刻蚀形成源漏极时，会致使背沟道刻蚀型的有源层中的沟道被干蚀气体蚀刻，进一步导致了TFT阵列基板的电性恶化的技术问题。
发明内容
本发明提供一种TFT阵列基板的制造方法及TFT阵列基板，能够保护有源层背沟道不被干蚀气体蚀刻，以解决现有的背沟道刻蚀型4道光罩构图工艺技术中，由于在第二次干刻蚀形成源漏极时，会致使背沟道刻蚀型的有源层中的沟道被干蚀气体蚀刻，进一步导致了TFT阵列基板的电性恶化的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种一种TFT阵列基板的制造方法，所述方法包括：
S10，提供基板，在所述基板表面制备栅极，并在所述栅极及所述基板上沉积栅绝缘层和半导体薄膜；
S20，在所述半导体薄膜上涂布光阻层，对所述光阻层进行灰阶曝光，使所述光阻层图案化，形成相互间隔的第一光阻块和第二光阻块；
S30，通过蚀刻制程移除未被所述第一光阻块和所述第二光阻块覆盖的半导体薄膜，形成有源层；
S40，对所述第一光阻块和所述第二光阻块进行灰化处理，保留部分第一光阻块和部分第二光阻块，所述部分第一光阻块包括相互间隔的第一子块和第二子块；
S50，对所述有源层进行刻蚀，使所述有源层与所述部分第一光阻块形成侧向刻蚀结构；
S60，在所述有源层、所述栅绝缘层、所述部分第一光阻块和所述部分第二光阻块上依次沉积欧姆接触层薄膜和金属层，所述欧姆接触层薄膜和所述金属层在所述部分第一光阻块和所述部分第二光阻块的边缘断开；
S70，剥离所述部分第一光阻块和所述部分第二光阻块，形成源漏极。
根据本发明一优选实施例，所述S20还包括：
S201，使用涂布工艺在所述半导体薄膜的表面涂布光阻层；
S202，通过光罩透过所述基板由下而上对所述光阻层进行灰阶曝光，形成厚度不同的所述光阻层；
S203，去除经过曝光的所述光阻层，形成相互间隔的第一光阻块和第二光阻块。
根据本发明一优选实施例，所述光罩为半色调掩模或灰色调掩模。
根据本发明一优选实施例，所述S40中的灰化处理使用的气体为氧气，灰化时间为20秒到100秒之间。
根据本发明一优选实施例，所述第一光阻块的厚度大于所述第二光阻块的厚度。
根据本发明一优选实施例，所述部分第一光阻块的厚度小于所述第一光阻块的厚度，所述部分第二光阻块的厚度小于所述第二光阻块的厚度。
根据本发明一优选实施例，所述侧向刻蚀结构中所述有源层内缩。
根据本发明一优选实施例，所述欧姆接触层的材料为掺杂有磷的非晶硅，所述金属层的材料为铜。
根据本发明一优选实施例，所述有源层的厚度为30～50纳米，所述源漏极金属层的厚度为450～500纳米。
本发明还提供一种TFT阵列基板，包括：
基板；
栅极，位于所述基板表面；
栅极绝缘层，位于所述基板表面并覆盖所述栅极；
有源层，位于所述栅极绝缘层表面，所述有源层为一形状与所述栅极相同的一通道结构，所述有源层包括沟道、源极掺杂区以及漏极掺杂区；
欧姆接触层，位于所述源极掺杂区以及所述漏极掺杂区；
源漏极金属层，位于所述欧姆接触层表面；
钝化层，位于所述栅极绝缘层的表面并完全覆盖所述有源层以及所述源漏极金属层。
本发明的有益效果：本发明所提供的TFT阵列基板的制造方法及TFT阵列基板，在TFT阵列基板背沟道上形成不同厚度的光阻层，并采用剥离工艺形成欧姆接触层以及源漏极金属层，从而避免了第二次干刻蚀形成源漏极金属层时对背沟道刻蚀，进一步实现了对有源层背沟道的保护。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明TFT阵列基板的制造方法流程图。
图1A-1G为图1所述TFT阵列基板的制造方法示意图。
图2为本发明TFT阵列基板结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的背沟道刻蚀型4道光罩构图工艺技术中，由于背沟道刻蚀型的半导体背沟道会经过两道干法刻蚀工艺，致使有源层背沟道被干蚀气体蚀刻，进一步导致了半导体背沟道的电性恶化的技术问题，本实施例能够解决该缺陷。
如图1所示，本发明提供一种TFT阵列基板制备方法流程，所述方法包括：
S10，提供基板101，在所述基板101表面制备栅极102，并在所述栅极102及所述基板101上沉积栅绝缘层103和半导体薄膜104。
具体的，所述S10还包括：
所述基板101为玻璃基板；首先使用纯水或热硫酸等清洗液将所述基板101洗净，采用溅射法在所述基板101上形成一层金属薄膜，以一道光罩微影蚀刻制程来定义出栅极导体结构用于制作所述栅极102；所述栅极102材料选用Mo/AlNd。然后再用气相沉积法方式在所述栅极102上依次沉积栅极绝缘层103和半导体薄膜104；所述栅极绝缘层103材料为氮化硅化合物，所述栅极绝缘层103的厚度为300nm；所述半导体薄膜104的材料为非晶硅，所述半导体薄膜104的厚度为40nm，如图1A所示。
S20，在所述半导体薄膜104上涂布光阻层，对所述光阻层进行灰阶曝光，使所述光阻层图案化，形成相互间隔的第一光阻块105和第二光阻块106。
具体的，所述S20还包括：
首先使用涂布工艺在所述半导体薄膜104的表面涂布光阻层，通过光罩透过所述基板101由下而上对所述光阻层进行曝光，形成相互间隔的第一光阻块105和第二光阻块106；其中，所述光罩为半色调掩模或灰色调掩模，其利用了光栅的部分透光性，可以使所述光阻层的第一部分不曝光形成较厚的光阻，所述光阻层的第二部分半曝光形成较薄的光阻，其他区域的光阻被完全曝光而被显影去掉。所述第一光阻块105的厚度大于所述第二光阻块106的厚度，如图1B所示。
S30，通过蚀刻制程移除未被所述第一光阻块105和所述第二光阻块106覆盖的半导体薄膜104，形成有源层107。
具体的，所述S30还包括：
通过蚀刻制程以所述第一光阻块105和所述第二光阻块106为掩膜对所述半导体薄膜104进行第一次刻蚀，进而将所述半导体薄膜104定义出一形状与所述栅极102相同的一通道结构，移除未被所述第一光阻块105和所述第二光阻块106覆盖的半导体薄膜104，形成有源层107。其中，所述有源层107包括包括沟道、源极掺杂区以及漏极掺杂区，如图1C所示。
S40，对所述第一光阻块105和所述第二光阻块106进行灰化处理，保留部分第一光阻块和部分第二光阻块108，所述部分第一光阻块包括相互间隔的第一子块109和第二子块110。
具体的，所述S40还包括：
对所述第一光阻块105和所述第二光阻块106进行灰化处理，使所述第一光阻块105和所述第二光阻块106中较薄的消失，较厚的变薄；所述灰化过程中使用的气体为O2，灰化时间为20s～100s；所述灰化气体可以使用O2，灰化时间为40s。经过灰化处理后，得到部分第一光阻块和部分第二光阻块108，所述部分第一光阻块包括相互间隔的第一子块109和第二子块110。其中，所述第一子块109位于所述有源层107的沟道表面，所述第二子块110位于所述有源层107的漏极掺杂区，所述部分第二光阻块108位于所述有源层107上的过孔处，如图1D所示。
S50，对所述有源层107进行刻蚀，使所述有源层107与所述部分第一光阻块形成侧向刻蚀结构。
具体的，所述S50还包括：
采用各向同性气体以所述部分第一光阻块为掩膜对所述有源层107进行刻蚀，使所述有源层107与所述部分第一光阻块产生边缘线宽差异，形成侧向刻蚀结构；所述侧向刻蚀结构中所述有源层107内缩，所述部分第一光阻块在所述TFT阵列基板所对应的平面上的投影覆盖所述有源层107在所述TFT阵列基板所对应的平面上的投影，如图1E所示。
S60，在所述有源层107、所述栅绝缘层103、所述部分第一光阻块和所述部分第二光阻块108上依次沉积欧姆接触层薄膜111和金属层112，所述欧姆接触层薄膜111和所述金属层112在所述部分第一光阻块和所述部分第二光阻块108的边缘断开。
具体的，所述S60还包括：
在所述有源层107、所述栅绝缘层103、所述部分第一光阻块和所述部分第二光阻块108上依次沉积欧姆接触层薄膜111和金属层112，所述欧姆接触层薄膜111位于所述源极掺杂区以及所述漏极掺杂区，所述欧姆接触层薄膜111和所述金属层112在所述部分第一光阻块和所述部分第二光阻块108的边缘断开。可具体操作如下：使用气相沉积法沉积掺杂磷的非晶硅形成所述欧姆接触层薄膜111，再用溅射法在所述欧姆接触层薄膜111上沉积一层金属膜112；因为存在所述侧向刻蚀结构，所述欧姆接触层薄膜111与所述金属层112会在所述部分第一光阻块和所述部分第二光阻块108的边缘断开；所述部分第一光阻块和所述部分第二光阻块108的表面覆盖了所述欧姆接触层薄膜111与所述金属层112；所述有源层107的沟道因为存在所述第一子块109，避免了二次刻蚀；所述金属层112的材料为金属铜；所述金属层112的厚度为500nm，如图1F所示。
S70，剥离所述部分第一光阻块和所述部分第二光阻块108，形成源漏极。
具体的，所述S70还包括：
首先用光阻剥离液去除所述部分第一光阻块和所述部分第二光阻块108，这样，所述部分第一光阻块和所述部分第二光阻块108DE表面上的所述欧姆接触层薄膜111与所述金属层112一起被去除，所述金属层112形成源漏极，如图1G所示。
根据上述的制作方法，可得到一种采用背沟道刻蚀型的TFT元件的阵列基板，如图2中所示：玻璃基板201上设有金属薄膜的栅极202，在所述栅极202之上分别设有氮化硅的栅极绝缘层203和非晶硅的有源层204，在所述有源层204之上，设有切断的、使沟道绝缘保护层裸露出来的欧姆接触层205和源漏极金属层206，所述欧姆接触层205和所述源漏极金属层206在所述源极掺杂区和所述漏极掺杂区完整的嵌合在所述有源层204表面。所述源漏极金属层206表面上还设有氮化硅为材料的钝化层207,所述钝化层207上还设有ITO(氧化铟锡)层，形成ITO(氧化铟锡)像素电极208。
本发明的有益效果：本发明所提供的TFT阵列基板的制造方法及TFT阵列基板，在TFT阵列基板背沟道上形成不同厚度的光阻层，并采用剥离工艺形成欧姆接触层以及源漏极金属层，从而避免了第二次干刻蚀形成源漏极金属层时对背沟道刻蚀，进一步实现了对有源层背沟道的保护。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种TFT阵列基板的制造方法，其特征在于，所述方法包括：
S10，提供基板，在所述基板表面制备栅极，并在所述栅极及所述基板上沉积栅绝缘层和半导体薄膜；
S20，在所述半导体薄膜上涂布光阻层，对所述光阻层进行灰阶曝光，使所述光阻层图案化，形成相互间隔的第一光阻块和第二光阻块；
S30，通过蚀刻制程移除未被所述第一光阻块和所述第二光阻块覆盖的半导体薄膜，形成有源层；
S40，对所述第一光阻块和所述第二光阻块进行灰化处理，保留部分第一光阻块和部分第二光阻块，所述部分第一光阻块包括相互间隔的第一子块和第二子块；
S50，对所述有源层进行刻蚀，使所述有源层与所述部分第一光阻块形成侧向刻蚀结构；
S60，在所述有源层、所述栅绝缘层、所述部分第一光阻块和所述部分第二光阻块上依次沉积欧姆接触层薄膜和金属层，所述欧姆接触层薄膜和所述金属层在所述部分第一光阻块和所述部分第二光阻块的边缘断开；
S70，剥离所述部分第一光阻块和所述部分第二光阻块，形成源漏极。
2.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述S20还包括：
S201，使用涂布工艺在所述半导体薄膜的表面涂布光阻层；
S202，通过光罩透过所述基板由下而上对所述光阻层进行灰阶曝光，形成厚度不同的所述光阻层；
S203，去除经过曝光的所述光阻层，形成相互间隔的第一光阻块和第二光阻块。
3.根据权利要求2所述的TFT阵列基板的制造方法，其特征在于，所述光罩为半色调掩模或灰色调掩模。
4.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述S40中的灰化处理使用的气体为氧气，灰化时间为20秒到100秒之间。
5.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述第一光阻块的厚度大于所述第二光阻块的厚度。
6.根据权利要求5所述的TFT阵列基板的制造方法，其特征在于，所述部分第一光阻块的厚度小于所述第一光阻块的厚度，所述部分第二光阻块的厚度小于所述第二光阻块的厚度。
7.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述侧向刻蚀结构中所述有源层内缩。
8.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述欧姆接触层的材料为掺杂有磷的非晶硅，所述金属层的材料为铜。
9.根据权利要求1所述的TFT阵列基板的制造方法，其特征在于，所述有源层的厚度为30～50纳米，所述金属层的厚度为450～500纳米。
10.一种使用如权利要求1至9中任意一项所述的方法制造的TFT阵列基板，包括：
基板；
栅极，位于所述基板表面；
栅极绝缘层，位于所述基板表面并覆盖所述栅极；
有源层，位于所述栅极绝缘层表面，所述有源层为一形状与所述栅极相同的一通道结构，所述有源层包括沟道、源极掺杂区以及漏极掺杂区；
欧姆接触层，位于所述源极掺杂区以及所述漏极掺杂区；
源漏极金属层，位于所述欧姆接触层表面；
钝化层，位于所述栅极绝缘层的表面并完全覆盖所述有源层以及所述源漏极金属层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810853043.2A CN109065551B (zh) | 2018-07-30 | 2018-07-30 | Tft阵列基板的制造方法及tft阵列基板 |
| PCT/CN2018/101840 WO2020024345A1 (zh) | 2018-07-30 | 2018-08-23 | Tft 阵列基板的制造方法及 tft 阵列基板 |
| US16/308,631 US20200035709A1 (en) | 2018-07-30 | 2018-08-23 | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810853043.2A CN109065551B (zh) | 2018-07-30 | 2018-07-30 | Tft阵列基板的制造方法及tft阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065551A true CN109065551A (zh) | 2018-12-21 |
| CN109065551B CN109065551B (zh) | 2020-01-14 |
Family
ID=64831841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810853043.2A Active CN109065551B (zh) | 2018-07-30 | 2018-07-30 | Tft阵列基板的制造方法及tft阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109065551B (zh) |
| WO (1) | WO2020024345A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223989A (zh) * | 2019-05-28 | 2019-09-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板及其制作方法 |
| CN110911355A (zh) * | 2019-11-11 | 2020-03-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法 |
| CN111048523A (zh) * | 2019-11-25 | 2020-04-21 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN111128876A (zh) * | 2019-12-23 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN111785737A (zh) * | 2020-07-15 | 2020-10-16 | Tcl华星光电技术有限公司 | 阵列基板、其制作方法及显示面板 |
| CN113972138A (zh) * | 2021-10-09 | 2022-01-25 | Tcl华星光电技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| CN114944362A (zh) * | 2022-05-24 | 2022-08-26 | 福建华佳彩有限公司 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101614917A (zh) * | 2008-06-25 | 2009-12-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101995711A (zh) * | 2009-08-11 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646924B (zh) * | 2013-12-04 | 2016-02-10 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
-
2018
- 2018-07-30 CN CN201810853043.2A patent/CN109065551B/zh active Active
- 2018-08-23 WO PCT/CN2018/101840 patent/WO2020024345A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101614917A (zh) * | 2008-06-25 | 2009-12-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101995711A (zh) * | 2009-08-11 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102655165A (zh) * | 2011-03-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110223989A (zh) * | 2019-05-28 | 2019-09-10 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板及其制作方法 |
| WO2020238030A1 (zh) * | 2019-05-28 | 2020-12-03 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板及其制作方法 |
| US11289605B2 (en) | 2019-05-28 | 2022-03-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
| CN110911355A (zh) * | 2019-11-11 | 2020-03-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法 |
| CN111048523A (zh) * | 2019-11-25 | 2020-04-21 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN111128876A (zh) * | 2019-12-23 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN111128876B (zh) * | 2019-12-23 | 2023-11-28 | Tcl华星光电技术有限公司 | 一种阵列基板的制备方法 |
| CN111785737A (zh) * | 2020-07-15 | 2020-10-16 | Tcl华星光电技术有限公司 | 阵列基板、其制作方法及显示面板 |
| CN113972138A (zh) * | 2021-10-09 | 2022-01-25 | Tcl华星光电技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| CN113972138B (zh) * | 2021-10-09 | 2023-11-28 | Tcl华星光电技术有限公司 | 一种薄膜晶体管的制作方法及薄膜晶体管 |
| CN114944362A (zh) * | 2022-05-24 | 2022-08-26 | 福建华佳彩有限公司 | 一种避免有源层蚀刻的7 Mask阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020024345A1 (zh) | 2020-02-06 |
| CN109065551B (zh) | 2020-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065551A (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN105161505A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| US9406664B2 (en) | Array substrate, method for fabricating the same and display device | |
| KR20080012810A (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN107611139B (zh) | 薄膜晶体管阵列基板及制作方法 | |
| CN103579115B (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN102629569B (zh) | 一种tft阵列基板及其制造方法 | |
| CN104681627A (zh) | 阵列基板、薄膜晶体管及制作方法、显示装置 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
| CN109494257A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN106887379A (zh) | 一种半透掩膜构图方法及阵列基板、显示装置 | |
| CN105336746A (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| CN102629588B (zh) | 阵列基板的制造方法 | |
| CN109659312A (zh) | 一种阵列基板及其制备方法 | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Manufacturing method of TFT array substrate and TFT array substrate Effective date of registration: 20221209 Granted publication date: 20200114 Pledgee: Industrial and Commercial Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL China Star Optoelectronics Technology Co.,Ltd. Registration number: Y2022980026386 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231207 Granted publication date: 20200114 Pledgee: Industrial and Commercial Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL China Star Optoelectronics Technology Co.,Ltd. Registration number: Y2022980026386 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Manufacturing method of TFT array substrate and TFT array substrate Effective date of registration: 20231220 Granted publication date: 20200114 Pledgee: Industrial and Commercial Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL China Star Optoelectronics Technology Co.,Ltd. Registration number: Y2023980072868 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |