CN102549716B - 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿 - Google Patents

用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿 Download PDF

Info

Publication number
CN102549716B
CN102549716B CN201080042886.6A CN201080042886A CN102549716B CN 102549716 B CN102549716 B CN 102549716B CN 201080042886 A CN201080042886 A CN 201080042886A CN 102549716 B CN102549716 B CN 102549716B
Authority
CN
China
Prior art keywords
layer
stress
nitride
semiconductor substrate
ill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080042886.6A
Other languages
English (en)
Other versions
CN102549716A (zh
Inventor
贾迈勒·拉姆达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN102549716A publication Critical patent/CN102549716A/zh
Application granted granted Critical
Publication of CN102549716B publication Critical patent/CN102549716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示一种方法，其包含在半导体衬底(102)的第一侧上形成(302)应力补偿层(104)及在所述衬底的第二侧上形成(304)III族氮化物层(108a、108b、110、112)。所述III族氮化物层在所述衬底上产生的应力通过所述应力补偿层在所述衬底上产生的应力而至少部分地减小(306)。形成所述应力补偿层可包含从非晶或微晶材料形成应力补偿层。并且，所述方法可包含在随后在所述衬底的所述第二侧上形成一个或一个以上层(106到114)期间使所述非晶或微晶材料结晶。使所述非晶或微晶材料结晶可发生于随后形成所述III族氮化物层期间及/或退火工艺期间。所述非晶或微晶材料可在所述衬底上不产生应力或产生较小量的应力，且所述经结晶的材料可在所述衬底上产生较大量的应力。

Description

用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
相关申请案的交叉参考及优先权主张
本申请案根据35U.S.C.$119(e)主张2009年12月11日申请的第61/284,069号美国临时专利申请案的优先权，所述申请案以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体装置。且更具体地说，本发明涉及用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿。
背景技术
正研究各种III-V族化合物以用于高功率电子应用。这些化合物包括“III族氮化物”，例如氮化镓(GaN)以及氮化铝镓(AlGaN)。这些化合物通常通过衬底(例如硅、蓝宝石及碳化硅)上的外延生长来制造。归因于硅衬底的较低的制造成本，使用硅衬底通常是优选的。同样，硅衬底适合与其它基于硅的装置(例如CMOS及BiCMOS装置)单片集成。
一个问题是硅<111>衬底上的III族氮化物的外延生长通常导致较大的晶格及热系数失配。晶格失配可引起外延层及衬底的凹入弯曲，以及大穿透位错密度形成。当外延层的厚度超过临界值时，还可能发生断裂及分层(delimination)。外延层与衬底之间的高热失配可在冷却期间产生张应力，其可能导致额外的断裂及分层。
发生的断裂及分层可基于硅衬底的直径、硅衬底的厚度及外延层的厚度而改变。对于较小直径的硅衬底(例如三英寸及四英寸直径的晶片)，在没有断裂的情况下，可实现的最大外延层厚度通常为约2.5μm到3μm。对于较大直径的硅衬底(例如六英寸直径的晶片或以上)，在没有断裂的情况下，针对约650μm到700μm的衬底厚度，可实现的最大外延层厚度通常为1μm到2μm。具有高击穿电压(例如大于1000V)的功率装置通常需要超过3μm的外延层厚度，其通常无法使用当前方法用较大硅衬底来实现。
发明内容
附图说明
为了更完整地理解本发明及其特征，现在参考结合附图进行的以下描述，在附图中：
图1说明根据本发明的具有背侧应力补偿的III族氮化物装置的实例半导体结构；
图2A到2G说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例技术；及
图3说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例方法。
具体实施方式
下文论述的图1到3及本专利文献中用于描述本发明的原理的各种实施例仅作为说明且不应以任何限制本发明的范围的方式加以解释。所属领域的技术人员将理解，本发明的原理可在任何类型的经合适布置的装置或***中实施。
一般来说，本发明描述用于在半导体衬底(例如硅或绝缘体上硅(SOI)衬底)上形成“III族氮化物”装置的技术。背侧衬底应力补偿方案是用于增加在衬底前侧上的一个或一个以上III族氮化物外延层的厚度。“III族氮化物”指代使用氮及至少一种III族元素形成的化合物。实例III族元素包含铟、镓及铝。实例III族氮化物包含氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铟铝镓(InAlGaN)、氮化铝(AlN)、氮化铟(InN)及氮化铟镓(InGaN)。作为特定实例，此技术可用于在硅或SOI晶片上形成GaN、AlGaN或其它III族氮化物外延层。
图1说明根据本发明的具有背侧应力补偿的III族氮化物装置的实例半导体结构100。更具体地说，图1说明使用至少一种III族氮化物化合物形成的实例性半导体结构100的横截面。如图1中所示，所述半导体结构100包含半导体衬底102，其表示在其上面形成其它层或结构的任何合适衬底。举例来说，半导体衬底102可表示硅<111>衬底。半导体衬底102还可表示蓝宝石、碳化硅或其它半导体衬底。所述半导体衬底102可具有任何合适大小，例如三英寸、四英寸、六英寸、八英寸、十二英寸或其它直径。
应力补偿层104形成于所述半导体衬底102的背侧上。所述应力补偿层104帮助抵消由沉积在衬底102的前侧上的材料产生的应力。举例来说，所述应力补偿层104可在衬底102的前侧上的一个或一个以上III族氮化物外延层的形成之前形成。所述应力补偿层104可由任何合适的材料(例如氮化铝或其它III族氮化物膜)形成。所述应力补偿层104还可以任何合适方式形成，例如通过使用物理气相沉积(PVD)、化学气相沉积(CVD)或等离子体增强CVD(PECVD)。在起初的沉积期间，所述应力补偿层104可无应力或处于轻微的张应力或压缩应力之下，例如在-250MPa与+250MPa之间。
成核层106形成于所述半导体衬底102的前侧上。所述成核层106可由任何合适材料且以任何合适方式形成。举例来说，成核层106可由低温氮化铝层形成，其可具有若干纳米至多达100nm的厚度。
通常包含多个层(例如层108a到108b)的热应力管理层108形成于所述成核层106上。所述热应力管理层108可由任何合适材料且以任何合适方式形成。举例来说，所述热应力管理层108可使用具有不同镓浓度的氮化铝镓层的组合来形成以产生压缩应力。因为低温氮化铝层是可压缩的，所以其可被***到热应力管理层108中。也可使用所述热应力管理层108的其它配置。举例来说，所述热应力管理层108可包含氮化铝/氮化铝镓(各自为几纳米厚的多个薄层)的超晶格结构。所述热应力管理层108可具有最少两个层，且那些层可重复两次、三次或更多次。
缓冲层110可形成于所述热应力管理层108上，且势垒层112形成于所述缓冲层110上。所述缓冲及势垒层110到112中的每一者可由任何合适材料且以任何合适方式形成。举例来说，所述缓冲及势垒层110到112两者可由氮化铝镓及可代表外延层的所述层110到112中的至少一者形成。缓冲层中110中的铝浓度可远远小于势垒层112中的铝浓度。
钝化层114形成于势垒层112上。所述钝化层114可由任何合适材料且以任何合适方式来形成。举例来说，所述钝化层114可由氧化物材料形成。
形成于半导体衬底102的背侧上的应力补偿层104可在冷却期间帮助补偿由形成于半导体衬底102的前侧上的层106到114中的各者引起的张应力。举例来说，在应力补偿层104(例如氮化铝膜)形成之后，应力补偿层104可经历随后的处理步骤，在所述步骤期间，在衬底102的前侧上形成III族氮化物功率装置。所述随后的处理步骤可包含制备衬底102以供外延生长、退火工艺及形成功率装置所需的氮化铝镓或其它外延层。在这些或其它步骤期间，应力补偿层104可结晶，且晶粒生长可导致衬底102的背侧上的张应力的增加。此应力可补偿因外延生长而累积在衬底102上的张应力。
在冷却工艺期间，背侧及前侧张应力互相补偿，从而帮助使所述衬底102保持在可接受的弯度。这可帮助引起无断裂外延膜的形成，其具有超过电流限制的功率装置活性层(例如层110)的总厚度，从而产生具有较高质量及较高装置性能(较高的击穿电压及驱动电流)的膜。对于六英寸或八英寸硅<111>衬底，此技术可用于实现不具有断裂的较厚(大于3μm)的氮化铝镓或其它缓冲层110。同样，晶片级制备上的合格率可较高，从而引起较低制造成本。此外，应力补偿层104中的氮化铝(其具有高导热性)可为高温高电力操作提供额外的散热特性，且还可充当背侧密封件，以抵御源自硅衬底背侧的污染。另外，氮化铝层可保护金属有机物化学气相沉积(MOCVD)衬底感受器，使其免于硅污染，其可产生外延生长重复能力及晶片到晶片合格率所需的最小感受器及室调节。
半导体结构100可随后经进一步处理以在半导体结构100内或半导体结构100上形成各种集成电路装置。举例来说，功率装置(如基于氮化镓场效晶体管(FET)或高电子迁移率晶体管(HEMT))可使用半导体结构100来形成。
虽然图1说明具有背侧应力补偿的III族氮化物装置的半导体结构100的一个实例，但是可对图1做出各种改变。举例来说，虽然上文描述特定材料及制造工艺，但可使用任何其它材料及制造工艺来形成所述半导体结构100的各个层或其它结构。并且，虽然已描述了特定大小或尺寸，但半导体结构100中的每一层可具有任何合适大小、形状及尺寸。
图2A到2G说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例技术。在图2A中，应力补偿层104形成于衬底102的背侧上。在特定实施例中，衬底102可表示硅<111>衬底(例如直径在四英寸与十二英寸之间的晶片)。应力补偿层104可表示涂覆在衬底102上的氮化铝层。这可使用PVD技术(例如射频磁控溅镀)或其它合适技术来实现。氮化铝层的厚度可在0.1μm到5μm的范围内。氮化铝可在室温(RT)下或加热到某一温度(例如400℃)时溅镀。这可在导致具有在0-250MPa的范围内的应力的非晶及/或微晶氮化铝的形成的特定条件下(例如特定衬底偏置、RF功率及Ar/N2局部压力)完成。在这些条件下，衬底102可如图2A中所示以最小弯度/弯曲保持相对平坦。注意，可将任何其它非晶及/或微晶材料用于应力补偿层104中。
此时，可将具有应力补偿层104的衬底102转移到用于生长用以形成基于III族氮化物的结构或其它功率装置的MOCVD或其它***中。举例来说，如图2B到2F中所示，成核层106、热应力管理层108、缓冲层110、势垒层112及钝化层114形成于衬底102的前侧上。在MOCVD或其它***中的加热后且在其它层106到114的至少一些层的生长期间，非晶或微晶应力补偿层104可结晶，且在衬底102的背侧上施加张应力。来自所述前侧及来自所述背侧的张应力可大致彼此抵消，从而引起减小的或最小的弯曲及具有超过所需规格(例如用于具有大于1000V的击穿电压的装置的规格)的厚度的无断裂膜的形成。甚至在使用较大直径的衬底102时也可实现此情况。
如图2G所示，可使用所述结构来制造集成电路元件202到206。集成电路元件202到206可表示用以形成一个或一个以上功率装置的任何合适结构。举例来说，元件202到204可表示III族氮化物FET或HEMT的源极及漏极，且元件206可表示FET或HEMT的栅极。注意，可使用如图2A到2F中所展示而制造的结构来制造任何合适数目及类型的III族氮化物装置或其它装置。
虽然图2A到2G说明用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的技术的一个实例，但可对图2A到2G做出各种改变。举例来说，虽然上文描述特定材料及处理技术，但可从任何合适的材料且以任何合适的方式来形成所述结构的每一层或其它组件。
图3说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例方法300。如图3中所展示，在步骤302处，在半导体衬底的背侧上形成应力补偿层。举例来说，这可包含在衬底102的背侧上形成氮化铝或其它III族氮化物的非晶或微晶层作为应力补偿层104。注意，然而，应力补偿层104可由任何其它合适材料形成，且应力补偿层104无需由III族氮化物形成。
在步骤304处，在衬底的前侧上形成一个或一个以上III族氮化物层。举例来说，这可包括在衬底102上形成成核层、热应力管理层、缓冲层及势垒层。然而，可依据实施方案而省略这些层中的一者或一者以上。至少一层III族氮化物材料可在此步骤中形成，例如一个或一个以上III族氮化物外延层。
在步骤306处，使用应力补偿层来产生应力，以便补偿来自一个或一个以上III族氮化物层的应力。举例来说，这可发生于衬底102的前侧上的III族氮化物层或其它结构的形成期间。举例来说，当首次形成时，如果应力补偿层104是非晶或微晶的，那么其可在后面的制造步骤期间结晶且在衬底102中产生较大应力。作为特定实例，应力补偿层104可在衬底102的一侧上产生张应力，所述张应力可抵消在衬底102的另一侧上产生的张应力。
此时，在步骤308处，可完成一个或一个以上III族氮化物装置的形成。举例来说，这可包含使用所述衬底结构来形成一个或一个以上III族氮化物FET或HEMT的源极、漏极及栅极。
虽然图3说明用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的方法的一个实例，但可对图3做出各种改变。举例来说，虽然展示为一系列步骤，但图3中的各个步骤可重叠、并行地发生或以不同的顺序发生。
陈述已用于本专利文献内的某些词及短语的定义可为有利的。术语“包含”及“包括”，以及其派生词表示没有限制的包括。术语“或”是包括性的，表示及/或。
虽然本发明已描述了某些实施例及大体相关联的方法，但是对这些实施例及方法的更改及排列对所属领域的技术人员来说将是显而易见的。因此，对实例实施例的以上描述不限定或限制本发明。在不脱离如所附权利要求书限定的本发明的精神及范围的情况下，其它改变、代替及更改也是可能的。

Claims (20)

1.一种用于形成半导体结构的方法，其包括：
在半导体衬底的第一侧上形成应力补偿层；
在所述半导体衬底的第二侧上形成III族氮化物层；及
形成热应力管理层，所述热应力管理层包括氮化铝层以及具有不同镓浓度的多个氮化铝镓层，所述多个氮化铝镓层产生压缩应力；
其中所述III族氮化物层在所述半导体衬底上产生的应力通过所述应力补偿层在所述半导体衬底上产生的应力而至少部分地减小。
2.根据权利要求1所述的方法，其中：
形成所述应力补偿层包括从非晶或微晶材料形成应力补偿层；且
所述方法进一步包括在随后在所述半导体衬底的所述第二侧上形成一个或一个以上层期间使所述非晶或微晶材料结晶。
3.根据权利要求2所述的方法，其中使所述非晶或微晶材料结晶包括在随后形成所述III族氮化物层期间使所述非晶或微晶材料结晶。
4.根据权利要求2所述的方法，其中使所述非晶或微晶材料结晶包括在退火工艺期间使所述非晶或微晶材料结晶。
5.根据权利要求2所述的方法，其中：
所述非晶或微晶材料在所述半导体衬底上不产生应力或产生较小量的应力；且
所述经结晶的材料在所述半导体衬底上产生较大量的应力。
6.根据权利要求1所述的方法，其中形成所述III族氮化物层包括：
在所述半导体衬底的所述第二侧上形成成核层；
在所述成核层上形成所述热应力管理层；
在所述热应力管理层上形成外延缓冲层；及
在所述缓冲层上形成外延势垒层。
7.根据权利要求6所述的方法，其中：
所述成核层包括氮化铝层；
所述缓冲及势垒层包括具有不同铝浓度的氮化铝镓层；且
所述应力补偿层包括氮化铝层。
8.根据权利要求6所述的方法，其中所述外延缓冲层具有大于3μm的厚度。
9.一种半导体设备，其包括：
半导体衬底；
在所述半导体衬底的第一侧上的应力补偿层；
在所述半导体衬底的第二侧上的III族氮化物层；及
热应力管理层，所述热应力管理层包括氮化铝层以及具有不同镓浓度的多个氮化铝镓层，所述多个氮化铝镓层产生压缩应力；
其中所述设备经配置以使得所述III族氮化物层在所述半导体衬底上产生的应力通过所述应力补偿层在所述半导体衬底上产生的应力而至少部分地减小。
10.根据权利要求9所述的设备，其中
所述应力补偿层包括非晶或微晶材料的结晶形式；
所述非晶或微晶材料在所述半导体衬底上不产生应力或产生较小量的应力；且
所述经结晶的材料在所述半导体衬底上产生较大量的应力。
11.根据权利要求9所述的设备，其中所述III族氮化物层包括：
在所述热应力管理层及成核层上的外延缓冲层；及
在所述缓冲层上的外延势垒层。
12.根据权利要求11所述的设备，其中：
所述成核层包括氮化铝层；
所述外延缓冲及所述外延势垒层包括具有不同铝浓度的氮化铝镓层；且
所述应力补偿层包括氮化铝层。
13.根据权利要求11所述的设备，其中所述外延缓冲层具有大于3μm的厚度。
14.根据权利要求9所述的设备，其进一步包括：
在所述III族氮化物层上的钝化层。
15.一种半导体***，其包括：
半导体结构，其包括：
半导体衬底；
在所述半导体衬底的第一侧上的应力补偿层；
在所述半导体衬底的第二侧上的III族氮化物层；及
在所述III族氮化物中或在所述III族氮化物上的III族氮化物集成电路装置；及
热应力管理层，所述热应力管理层包括氮化铝层以及具有不同镓浓度的多个氮化铝镓层，所述多个氮化铝镓层产生压缩应力；
其中所述半导体结构经配置以使得所述III族氮化物层在所述半导体衬底上产生的应力通过所述应力补偿层在所述半导体衬底上产生的应力而至少部分地减小。
16.根据权利要求15所述的***，其中：
所述应力补偿层包括非晶或微晶材料的结晶形式；
所述非晶或微晶材料在所述半导体衬底上不产生应力或产生较小量的应力；且
所述经结晶的材料在所述半导体衬底上产生较大量的应力。
17.根据权利要求15所述的***，其中所述III族氮化物层包括：
在所述热应力管理层及成核层上的外延缓冲层；及
在所述缓冲层上的外延势垒层。
18.根据权利要求17所述的***，其中：
所述成核层包括氮化铝层；
所述缓冲及势垒层包括具有不同铝浓度的氮化铝镓层；且
所述应力补偿层包括氮化铝层。
19.根据权利要求17所述的***，其中所述外延缓冲层具有大于3μm的厚度。
20.根据权利要求15所述的***，其中所述III族氮化物集成电路装置包括以下各项中的至少一者：III族氮化物场效晶体管FET及III族氮化物高电子迁移率晶体管HEMT。
CN201080042886.6A 2009-12-11 2010-11-30 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿 Active CN102549716B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28406909P 2009-12-11 2009-12-11
US61/284,069 2009-12-11
PCT/US2010/058293 WO2011071717A2 (en) 2009-12-11 2010-11-30 Backside stress compensation for gallium nitride or other nitride-based semiconductor devices

Publications (2)

Publication Number Publication Date
CN102549716A CN102549716A (zh) 2012-07-04
CN102549716B true CN102549716B (zh) 2016-08-03

Family

ID=44141922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080042886.6A Active CN102549716B (zh) 2009-12-11 2010-11-30 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿

Country Status (5)

Country Link
US (2) US8785305B2 (zh)
JP (3) JP2013513944A (zh)
CN (1) CN102549716B (zh)
TW (1) TW201131618A (zh)
WO (1) WO2011071717A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US8956979B2 (en) 2011-11-17 2015-02-17 Skyworks Solutions, Inc. Systems and methods for improving front-side process uniformity by back-side metallization
JP2013201397A (ja) 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
TWI495154B (zh) * 2012-12-06 2015-08-01 Genesis Photonics Inc 半導體結構
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN105514224B (zh) * 2014-09-25 2019-01-22 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法
CN105514231B (zh) * 2014-09-25 2019-01-04 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US10692839B2 (en) 2015-06-26 2020-06-23 Intel Corporation GaN devices on engineered silicon substrates
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP7059257B2 (ja) * 2016-08-23 2022-04-25 クロミス，インコーポレイテッド 加工基板と統合された電子パワーデバイス
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US10347591B2 (en) * 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
TWI703726B (zh) 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
JP6978206B2 (ja) * 2017-01-27 2021-12-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN106910672A (zh) * 2017-02-10 2017-06-30 江苏能华微电子科技发展有限公司 一种半导体生长工艺
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
JP7116985B2 (ja) * 2018-03-02 2022-08-12 国立大学法人三重大学 半導体基板の製造方法
US10903070B2 (en) 2018-09-28 2021-01-26 Lam Research Corporation Asymmetric wafer bow compensation by chemical vapor deposition
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
KR102656744B1 (ko) * 2020-01-03 2024-04-12 램 리써치 코포레이션 배면 보우 보상 증착의 스테이션-대-스테이션 (station-to-station) 제어
WO2022011641A1 (zh) * 2020-07-16 2022-01-20 华为技术有限公司 制备GaN器件的方法以及GaN器件
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
CN113964034B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948389B (zh) * 2021-08-30 2023-03-14 西安电子科技大学 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948391B (zh) * 2021-08-30 2023-11-21 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113948390B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113783102A (zh) * 2021-09-14 2021-12-10 苏州长光华芯光电技术股份有限公司 一种低翘曲半导体激光器及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1824849A (zh) * 2005-02-25 2006-08-30 深圳大学 硅衬底ⅲ族氮化物外延生长

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752713B2 (ja) * 1986-02-24 1995-06-05 沖電気工業株式会社 化合物半導体の成長方法
JPS6386450A (ja) * 1986-09-29 1988-04-16 Fujitsu Ltd 半導体素子形成用基板の製造方法
US5837378A (en) 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP2002064201A (ja) * 2000-08-18 2002-02-28 Toshiba Corp 半導体電界効果トランジスタ及び電力増幅器
GB2369490A (en) 2000-11-25 2002-05-29 Mitel Corp Prevention of wafer distortion when annealing thin films
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP2003017412A (ja) * 2001-06-28 2003-01-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6841001B2 (en) 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US6815234B2 (en) * 2002-12-31 2004-11-09 Infineon Technologies Aktiengesellschaft Reducing stress in integrated circuits
US7015124B1 (en) * 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
JP2005116785A (ja) * 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
US7253454B2 (en) * 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US20070278233A1 (en) * 2006-06-01 2007-12-06 Abdallah Joe Albert Reverse egg storage tank
US7811911B2 (en) * 2006-11-07 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Ｄｏｗａエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP5742134B2 (ja) * 2010-08-23 2015-07-01 富士通株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1824849A (zh) * 2005-02-25 2006-08-30 深圳大学 硅衬底ⅲ族氮化物外延生长

Also Published As

Publication number Publication date
US20110140118A1 (en) 2011-06-16
JP2018190988A (ja) 2018-11-29
TW201131618A (en) 2011-09-16
JP6923859B2 (ja) 2021-08-25
US9111753B2 (en) 2015-08-18
JP2021158391A (ja) 2021-10-07
WO2011071717A2 (en) 2011-06-16
JP2013513944A (ja) 2013-04-22
WO2011071717A3 (en) 2011-10-27
US20140295651A1 (en) 2014-10-02
US8785305B2 (en) 2014-07-22
CN102549716A (zh) 2012-07-04
JP7273279B2 (ja) 2023-05-15

Similar Documents

Publication Publication Date Title
CN102549716B (zh) 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
US8247842B2 (en) Nitride semiconductor device having graded aluminum content
CN102549729B (zh) 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿
JP5634681B2 (ja) 半導体素子
JP2003059948A (ja) 半導体装置及びその製造方法
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
US20150357182A1 (en) Fabrication of III-Nitride Power Semiconductor Device
WO2018034840A1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
US10529561B2 (en) Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20130083198A (ko) 질화물계 반도체 이종접합 반도체 소자
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
TWI768222B (zh) 半導體裝置及其製造方法
CN112310189A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant