JPS6386450A - 半導体素子形成用基板の製造方法 - Google Patents
半導体素子形成用基板の製造方法Info
- Publication number
- JPS6386450A JPS6386450A JP23271386A JP23271386A JPS6386450A JP S6386450 A JPS6386450 A JP S6386450A JP 23271386 A JP23271386 A JP 23271386A JP 23271386 A JP23271386 A JP 23271386A JP S6386450 A JPS6386450 A JP S6386450A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- amorphous
- single crystal
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title description 14
- 238000004519 manufacturing process Methods 0.000 title description 7
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 abstract description 7
- 239000010980 sapphire Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 229910052596 spinel Inorganic materials 0.000 description 3
- 239000011029 spinel Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
サファイヤ基板や、マグネシャスピネル基板のような絶
縁性基板上に、単結晶シリコン（Ｓｉ）層を形成して５
ｉｌｉｃｏｎ−ＯＮ−Ｉｎｓｕｌａｔｏｒ （以下ＳＯ
Ｉと称する）基板を形成し、このＳｉ層に半導体素子を
形成するＳｏｌ基板の形成方法であって、予め絶縁性基
板の裏面側にアモルファスＳｉ層を形成した後、この基
板の表面にＳｔエピタキシャル層を形成することで、Ｓ
ｉエピタキシャル層形成の際の熱処理によって絶縁性基
板が反らないようにする。
縁性基板上に、単結晶シリコン（Ｓｉ）層を形成して５
ｉｌｉｃｏｎ−ＯＮ−Ｉｎｓｕｌａｔｏｒ （以下ＳＯ
Ｉと称する）基板を形成し、このＳｉ層に半導体素子を
形成するＳｏｌ基板の形成方法であって、予め絶縁性基
板の裏面側にアモルファスＳｉ層を形成した後、この基
板の表面にＳｔエピタキシャル層を形成することで、Ｓ
ｉエピタキシャル層形成の際の熱処理によって絶縁性基
板が反らないようにする。
本発明は半導体素子形成用基板の製造方法に係わり、特
にＳＯＩ基板の製造方法に関する。
にＳＯＩ基板の製造方法に関する。
サファイア基板や、マグネシャスピネル基板のような絶
縁性基板上に単結晶のＳｉ層を形成し、ＳＯ■構造の半
導体素子形成用基板を形成し、このＳｉ層に半導体素子
を形成すると、素子間分離工程が容易となったり、或い
は形成される素子の浮遊容量が減少する等の利点が有る
ため、高耐圧、高集積のＩＣ等の半導体装置形成に最近
多く利用されるように成ってきている。
縁性基板上に単結晶のＳｉ層を形成し、ＳＯ■構造の半
導体素子形成用基板を形成し、このＳｉ層に半導体素子
を形成すると、素子間分離工程が容易となったり、或い
は形成される素子の浮遊容量が減少する等の利点が有る
ため、高耐圧、高集積のＩＣ等の半導体装置形成に最近
多く利用されるように成ってきている。
従来、このようなＳｏｌ構造の半導体素子形成用基板を
形成する際、第３図に示すように、厚さが５０〜５００
μ閑のサファイア、或いはマグネシャスピネルの絶縁性
基板ｌ上に９５０℃〜１０５０℃の成長温度で、シラン
（５ｉＨ４）ガスを熱分解して、単結晶のＳｉエピタキ
シャルＮ２を０．１〜１０μＩ程度の厚さに形成してい
た。
形成する際、第３図に示すように、厚さが５０〜５００
μ閑のサファイア、或いはマグネシャスピネルの絶縁性
基板ｌ上に９５０℃〜１０５０℃の成長温度で、シラン
（５ｉＨ４）ガスを熱分解して、単結晶のＳｉエピタキ
シャルＮ２を０．１〜１０μＩ程度の厚さに形成してい
た。
ところで、上記したサファイア基板の熱膨張率は、４．
６ Ｘｌ０−’／ ℃で、単結晶のＳｉの熱膨張率は、
２．５ Ｘｌ０−’／ ”Ｃで、その各々の熱膨張率は
異なっている。
６ Ｘｌ０−’／ ℃で、単結晶のＳｉの熱膨張率は、
２．５ Ｘｌ０−’／ ”Ｃで、その各々の熱膨張率は
異なっている。
そのため、基板表面に単結晶のＳｉ層を８５０℃〜１０
００℃の成長温度で形成後、室温まで基板を冷却すると
二基板が表面の方向に向かって凸型に反る問題があり、
この基板上に形成される単結晶のＳｉ層にクランク３が
発生する問題があった。
００℃の成長温度で形成後、室温まで基板を冷却すると
二基板が表面の方向に向かって凸型に反る問題があり、
この基板上に形成される単結晶のＳｉ層にクランク３が
発生する問題があった。
この基板が反る問題は、形成されるＳｉ層の膜厚が厚い
程、また絶縁物の基板が薄い程、顕著に現れる傾向があ
る。
程、また絶縁物の基板が薄い程、顕著に現れる傾向があ
る。
このような基板を用いて、その上に半導体素子を形成す
ると、その素子の特性が劣下する問題がある。
ると、その素子の特性が劣下する問題がある。
本発明は上記した問題点を除去し、形成されるｓｏｒ基
板が反らないようにした新規な半導体素子形成用基板の
製造方法の提供を目的とする。
板が反らないようにした新規な半導体素子形成用基板の
製造方法の提供を目的とする。
本発明の半導体素子形成用基板の製造方法は、絶縁性基
板の裏面に予めアモルファスシリコンを形成した後、該
基板上にシリコン層をエピタキシャル成長する。
板の裏面に予めアモルファスシリコンを形成した後、該
基板上にシリコン層をエピタキシャル成長する。
本発明の半導体素子形成用基板の製造方法は、低温の気
相成長方法を用いて基板の裏面側に、予めアモルファス
Ｓｉ層を、基板表面に形成するＳｉエタキシャル層と略
同−の厚さに形成する。このようにしてアモルファスＳ
ｉ層を形成後、絶縁性基板の表面に単結晶のＳｉ層を形
成する際の熱処理によって、このアモルファスＳｉ層の
熱膨張係数が、単結晶のＳｉエピタキシャル層と同様な
熱膨張係数を有するようになるため、基板がこのエピタ
キシャル成長の際の熱処理で反らないようにして形成さ
れるＳｉエピタキシャル層内にクランクが発生しないよ
うにする。
相成長方法を用いて基板の裏面側に、予めアモルファス
Ｓｉ層を、基板表面に形成するＳｉエタキシャル層と略
同−の厚さに形成する。このようにしてアモルファスＳ
ｉ層を形成後、絶縁性基板の表面に単結晶のＳｉ層を形
成する際の熱処理によって、このアモルファスＳｉ層の
熱膨張係数が、単結晶のＳｉエピタキシャル層と同様な
熱膨張係数を有するようになるため、基板がこのエピタ
キシャル成長の際の熱処理で反らないようにして形成さ
れるＳｉエピタキシャル層内にクランクが発生しないよ
うにする。
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
説明する。
第１図に示すように、厚さが５０〜５００μ−の単結晶
のサファイア基板１１の裏面側に３０〜２００℃の成長
温度でプラズマＣＶＤ法によりアモルファスＳｉ層１２
を形成する。
のサファイア基板１１の裏面側に３０〜２００℃の成長
温度でプラズマＣＶＤ法によりアモルファスＳｉ層１２
を形成する。
ここで成長温度としては、なるべく室温に近い温度が、
その後基板を成長装置より取り出して室温まで冷却する
際の熱的歪を基板が受けないようにするために、好まし
い。
その後基板を成長装置より取り出して室温まで冷却する
際の熱的歪を基板が受けないようにするために、好まし
い。
このアモルファスＳｉ層１２の厚さは、基板表面に形成
する単結晶のＳｉ層とほぼ同一の厚さに形成する。
する単結晶のＳｉ層とほぼ同一の厚さに形成する。
次いで第２図に示すように基板の表面側にＣＶＤ法を用
いて成長温度を８５０℃〜１０００℃の温度として厚さ
が０．１〜１０μ−の単結晶のＳｉ層１３を形成する。
いて成長温度を８５０℃〜１０００℃の温度として厚さ
が０．１〜１０μ−の単結晶のＳｉ層１３を形成する。
このようにすれば、基板表面に単結晶のＳｉエピタキシ
ャル層を形成する場合、その温度上昇によって絶縁性基
板１１の裏面側に付着しているアモルファスＳｉ層は、
多結晶Ｓｉ層の結晶構造に移行し、基板の熱膨張を妨げ
る応力を殆ど加えない。
ャル層を形成する場合、その温度上昇によって絶縁性基
板１１の裏面側に付着しているアモルファスＳｉ層は、
多結晶Ｓｉ層の結晶構造に移行し、基板の熱膨張を妨げ
る応力を殆ど加えない。
また単結晶のＳｉエピタキシャル層が形成された後には
、この裏面側のアモルファスＳｉ層は多結晶、或いは単
結晶となって、基板の表面側に形成された単結晶のＳｉ
層とほぼ同一の熱膨張率となるため、基板の反りを押さ
えることができる。
、この裏面側のアモルファスＳｉ層は多結晶、或いは単
結晶となって、基板の表面側に形成された単結晶のＳｉ
層とほぼ同一の熱膨張率となるため、基板の反りを押さ
えることができる。
このようにすれば、表面に半導体素子形成用の単結晶の
Ｓｉエピタキシャル層を形成した場合でも、形成される
ＳＯＩ基板に反りが発生せず、かつ基板にクラック等が
発生しないため、高信頼度のＳｏｌ基板が得られる。
Ｓｉエピタキシャル層を形成した場合でも、形成される
ＳＯＩ基板に反りが発生せず、かつ基板にクラック等が
発生しないため、高信頼度のＳｏｌ基板が得られる。
以上述べたように、本発明の半導体素子形成用基板の製
造方法によれば、形成されるｓｏｙ基板に反りを発生せ
ず、高信頼度のＳＯＩ基板が得られ、このような基板上
に素子を形成すれば、高集積化した半導体装置が得られ
る効果がある。
造方法によれば、形成されるｓｏｙ基板に反りを発生せ
ず、高信頼度のＳＯＩ基板が得られ、このような基板上
に素子を形成すれば、高集積化した半導体装置が得られ
る効果がある。
第１図、および第２図は本発明の方法を工程順に示す断
面図、 第３図は従来のｓｏｒ基板の形成方法を説明するための
断面図である。 図に於いて、 １１はサファイア基板、１２はアモルファスＳｔ層、第
４ε胡のアＵ七ケスＳ１形メＶ工翠１図第１図 オ崎菱七五つ隼参馴Ｊ’ＢＳｉ層形へＪじ消」石へ第２
図 骸／ｌ ｓｏｔ羞導し？形戒方竣（ｒ歌を勧１田Ｚ＠３
図
面図、 第３図は従来のｓｏｒ基板の形成方法を説明するための
断面図である。 図に於いて、 １１はサファイア基板、１２はアモルファスＳｔ層、第
４ε胡のアＵ七ケスＳ１形メＶ工翠１図第１図 オ崎菱七五つ隼参馴Ｊ’ＢＳｉ層形へＪじ消」石へ第２
図 骸／ｌ ｓｏｔ羞導し？形戒方竣（ｒ歌を勧１田Ｚ＠３
図
Claims (1)
- 【特許請求の範囲】 単結晶絶縁性基板（１１）の表面上にシリコン層をエピ
タキシャル成長して基板を形成する方法に於いて、 前記絶縁性基板（１１）の裏面側に予めアモルファスシ
リコン層（１２）を形成した後、該基板（１１）上に単
結晶シリコン層（１３）をエピタキシャル成長すること
を特徴とする半導体素子形成用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23271386A JPS6386450A (ja) | 1986-09-29 | 1986-09-29 | 半導体素子形成用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23271386A JPS6386450A (ja) | 1986-09-29 | 1986-09-29 | 半導体素子形成用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6386450A true JPS6386450A (ja) | 1988-04-16 |
Family
ID=16943615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23271386A Pending JPS6386450A (ja) | 1986-09-29 | 1986-09-29 | 半導体素子形成用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6386450A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012044115A (ja) * | 2010-08-23 | 2012-03-01 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US20120058621A1 (en) * | 2000-11-27 | 2012-03-08 | Fabrice Letertre | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| JP2013513944A (ja) * | 2009-12-11 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 |
| JP2015216329A (ja) * | 2014-05-13 | 2015-12-03 | 日本電信電話株式会社 | 半導体素子の製造方法 |
-
1986
- 1986-09-29 JP JP23271386A patent/JPS6386450A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120058621A1 (en) * | 2000-11-27 | 2012-03-08 | Fabrice Letertre | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| US10002763B2 (en) * | 2000-11-27 | 2018-06-19 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| JP2013513944A (ja) * | 2009-12-11 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 |
| JP2018190988A (ja) * | 2009-12-11 | 2018-11-29 | ナショナル セミコンダクター コーポレーションＮａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 |
| JP2021158391A (ja) * | 2009-12-11 | 2021-10-07 | ナショナル セミコンダクター コーポレーションNational Semiconductor Corporation | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 |
| JP2012044115A (ja) * | 2010-08-23 | 2012-03-01 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2015216329A (ja) * | 2014-05-13 | 2015-12-03 | 日本電信電話株式会社 | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4147584A (en) | Method for providing low cost wafers for use as substrates for integrated circuits | |
| JP2009545169A (ja) | 半導体バッファ構造体内の歪み層 | |
| JP6863423B2 (ja) | 電子デバイス用基板およびその製造方法 | |
| CN113994032A (zh) | 电子器件用基板及其制造方法 | |
| JPH04251957A (ja) | 誘電体分離基板の製造方法 | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2017098577A (ja) | 熱酸化異種複合基板の製造方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| TW201816204A (zh) | 使用熱匹配基板的磊晶氮化鎵材料的生長 | |
| JP2002265295A (ja) | 気相成長用サセプタ及びこれを用いた気相成長方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH0774328A (ja) | Ｓｏｉ基板 | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| JPS61234547A (ja) | 半導体基板の製造方法 | |
| JPH05152304A (ja) | 半導体基板の製造方法 | |
| JPH01220458A (ja) | 半導体装置 | |
| JPH0414836A (ja) | Ｓｉ基板 | |
| JP2754734B2 (ja) | 複合半導体基板 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPS59104139A (ja) | 半導体集積回路装置 | |
| JP2554336B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0824100B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62101024A (ja) | エピタキシヤル成長ウエフア | |
| JPH05152180A (ja) | 半導体装置及び製造方法 |