CN102346236B - 一种时间参数测量*** - Google Patents
一种时间参数测量*** Download PDFInfo
- Publication number
- CN102346236B CN102346236B CN 201110166501 CN201110166501A CN102346236B CN 102346236 B CN102346236 B CN 102346236B CN 201110166501 CN201110166501 CN 201110166501 CN 201110166501 A CN201110166501 A CN 201110166501A CN 102346236 B CN102346236 B CN 102346236B
- Authority
- CN
- China
- Prior art keywords
- signal
- time interval
- time
- type flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
本发明公开了一种数字集成电路时间参数测量***,通道电路单元将待测信号IN转换为时间间隔开始信号Start和停止信号Stop,以及脉冲信号RStart和RStop。然后将此四个信号分别提供给时间精测单元和时间粗测单元进行测量。其中,时间精测单元由多级延迟线和校准单元组成,用于待测信号上升沿陡峭情况下的测量。时间粗测单元由抖动屏蔽电路和工作频率互补的计数器1和计数器2组成,用于待测信号上升沿缓慢情况下的测量。***不仅克服了现有技术高精度数字集成电路时间参数测量***分辨率提高的困难,而且解决了通道电路比较器输出信号抖动,导致时间参数测量***测量带宽受限的技术难点。
Description
技术领域
本发明属于电子测量技术领域,更为具体地讲,涉及一种数字集成电路时间参数测量***。
背景技术
集成电路作为信息产业的基础和核心,是国民经济和社会发展的战略性产业,在推动经济发展、社会进步、提高人民生活水平以及保障国家安全等方面发挥着重要作用,已成为当前国际竞争的焦点和衡量一个国家或地区现代化程度以及综合国力的重要标志。
高精度的时间参数测量***在集成电路的设计、验证和封装过程中发挥了举足轻重的作用。它是测试与验证集成电路与时间相关参数是否合格的有力手段。
图1是现有的一种时间参数测量***的原理图。
如图1所示,时间参数测量***包括主控单元、通道电路单元和测量单元三部分。其中,主控单元负责通道电路单元和测量单元的各种控制信号的发出和测量结果的读回。待测信号IN连接到通道电路单元中的比较器A1和A2的正端,比较器A1和A2的负端接电平比较信号VrefA和VrefB。待测信号IN的电平分别与比较电平VrefA和VrefB在比较器A1和A2中进行比较,输出信号RStart和RStop,信号RStart和RStop在通道电路单元中的时间间隔信号产生电路中转换为测量单元能够识别的时间间隔开始信号Start和停止信号Stop,然后送入测量单元中进行异或后,作为计数器的使能信号接计数器的使能端EN,计数器进行计数,输出代表时间间隔的输出CNT[31:0]。其中CLK为计数器的计数脉冲信号,接计数器的CP端,计数器输出CNT[31:0]为32位二进制数据。
图2是图1时间参数测量***的测量时序波形图。
通道电路单元首先将待测信号IN转换为信号RStart和RStop,时间间隔信号产生电路将信号RStart和RStop转换为时间间隔开始信号Start和停止信号Stop。假设计数器输出CNT[31:0]的值为N,计数器的计数脉冲,即CLK的周期为T,则时间间隔Tx,即待测信号IN在VrefA和VrefB之间时间为:
Tx=NT (1)
此时时间间隔测量分辨率为计数器的计数脉冲周期T。
如果要求测试分辨率为1ns,则要求时钟CLK的频率为1GHz。分辨率要求越高,则要求计数器计数脉冲频率越高,如果分辨率提高到125ps,则要求CLK的频率为8GHz,现有技术实现起来非常困难。显然仅靠提高计数器脉冲频率的办法提高分辨力是困难的。
同时,在待测信号IN上升沿缓慢时,通道电路单元中的比较器A1和A2输出会存在抖动,导致其输出脉冲信号RStart和RStop出现抖动现象,最终导致测量单元测量困难,时间参数测量***测量带宽受限。
发明内容
本发明的目的在于克服现有技术的不足,提供一种高分辨率和高测量带宽的时间参数测量***。
为实现上述目的,本发明时间参数测量***,包括:
一主控单元;
一通道电路单元,用于将待测信号在通道电路单元中的比较器中进行比较,输出两路脉冲信号RStart和RStop,同时,在主控单元的控制下,脉冲信号RStart和RStop在通道电路单元中的时间间隔信号产生电路中转换为时间间隔开始信号Start和停止信号Stop;
其特征在于还包括:
一时间精测单元,用于待测信号上升沿较陡峭,比较器输出不存在抖动的情况下的测量,由多级延迟线与编码器组成;
通过互联线依次将多条延迟线串行连接构成多级延迟线,延迟线包括多个延迟单元和多个D触发器;来自上一级的时间间隔开始信号Start接第一个延迟单元,如果延迟线为第一级,则接通道电路单元输出的时间间隔开始信号Start,然后每个延迟单元对时间间隔开始信号Start依次延迟后,都接有一个D触发器,各个D触发器的D端依次接延迟单元延迟后的时间间隔开始信号Start,各个D触发器的时钟脉冲CP端都接时间间隔停止信号Stop,其复位端R都接主控单元发送来的复位信号RESET;
各个延迟线上的D触发器的Q端输出送入编码器中,当时间间隔停止信号Stop到来时,各个D触发器的Q端输出锁定,得到代表时间间隔Tx内时间间隔开始信号Start经过的延迟单元个数的编码器输出N,则时间间隔Tx为:
其中,ROUND表示取整运算,N2表示单级无源延迟线的延迟单元个数,tΔL为互联线的延迟时间;
一时间粗测单元,用于待测信号上升沿较缓慢,比较器输出脉冲信号RStart和RStop存在抖动的情况下的测量,由抖动屏蔽电路和时间间隔测量单元组成,抖动屏蔽电路包括去抖动电路、波形恢复电路和时间间隔信号产生电路;
去抖动电路包括两个去抖动D触发器、两个非门、两个可编程延迟模块、一个同步D触发器以及一个非与门;
通道电路单元中比较器输出的脉冲信号RStart和RStop输入各自的去抖动D触发器的时钟脉冲CP端,两个去抖动D触发器输出Q端的输出通过各自的可编程延迟模块延迟ΔtL1、ΔtL2后,分别经过一个非门后,输入到各自的复位R端,两个去抖动D触发器的数据D端都接同步D触发器的Q端输出,可编程延迟模块的延迟时间ΔtL1、ΔtL2应分别大于各自脉冲信号RStart和RStop的边沿抖动时间Δtstart、Δtstop;脉冲信号RStart和RStop经过非与门后接到同步D触发器时钟脉冲CP端,同步D触发器的复位R端接同步复位信号TRI,数据D端接高电平;脉冲信号RStart和RStop各自的去抖动D触发器输出去抖动后的信号Qstart和信号Qstop;
波形恢复电路包括两个JK触发器,两个JK触发器的J、K端均接高电平,复位R端接来自主控单元的同步复位信号TRI,两个JK触发器的时钟脉冲CP端分别与两个去抖动D触发器输出Q端连接,输出去抖动后的信号Qstart和信号Qstop的恢复信号JStart和信号JStop;
时间间隔信号产生电路包括两个D触发器,一个D触发器的D端接高电平Vcc,时钟脉冲CP端接信号JStart,Q端输出时间间隔开始信号JJStart;另一个D触发器的D端接信号JStart,时钟脉冲端CP接信号JStop,Q端输出时间间隔停止信号JJStop;两个D触发器的复位端R均接***复位信号RESET;
时间间隔测量单元用于测量出上升沿为一前一后的时间间隔开始信号JJStart、停止信号JJStop的时间间隔Tx。
本发明的发明目的是这样实现的:
待测信号在通道电路单元中的比较器中进行比较,输出两路脉冲信号RStart和RStop,同时,在主控单元的控制下,脉冲信号RStart和RStop在通道电路单元中的时间间隔信号产生电路中转换为时间间隔开始信号Start和停止信号Stop,由于采用多级延迟线结构的时间精测单元具有很高的测量分辨率,克服了现有技术高频率的计数脉冲信号的产生非常困难,高分辨率时间参数测量***不易实现的缺陷。同时,采用了具有抖动屏蔽电路的的时间粗测单元,克服了现有技术待测信号上升沿缓慢导致的比较器输出存在抖动,时间参数测量***测量带宽受限的缺陷。
附图说明
图1是现有技术时间参数测量***的原理图。
图2是图1时间参数测量***的工作时序图。
图3是本发明中通道电路单元一种具体实施方式原理图;
图4是本发明中时间精测单元的一种具体实施方式结构图;
图5是时间精测单元的工作时序图;
图6是本发明中时间粗测单元一种具体实施方式原理图;
图7是图6中所示抖动屏蔽电路实施方式原理图;
图8是图7所示抖动屏蔽电路的工作时序图;
图9是本发明时间参数测量***具体实施方式的原理框图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
一、通道电路单元
图3是本发明中通道电路单元一种具体实施方式原理图。
通道电路单元是时间参数测量***的前端,在本实施例中,通道电路单元包括:输入接口电路、高速比较器、数据选择器和时间间隔产生电路。其功能为正确有效地将待测信号引入到时间参数测量***,并且将待测信号转换为时间粗测单元、时间精测单元能够识别的脉冲信号RStart、RStop以及时间间隔开始信号Start和停止信号Stop。
如图3所示,在本实施中,待测信号IN连接到输入接口电路,在输入接口电路中,串联到地的电阻R1、R2对待测信号IN进行分压,继电器RELAY1选择待测信号IN直接或选择分压信号送入高速比较器中。然后将这个信号连接到比较器A1和A2的正端+,在比较器A1、A2的负端-分别接比较电平VrefA和VrefB。
数据选择器通过控制信号SelStr和SelStop选择比较器A1、A2的正向输出还是反向输出,选择后的信号RStart、RStop送入时间间隔信号产生电路产生时间间隔开始信号Start和停止信号Stop。
时间间隔信号产生电路包括两个D触发器D1和D2,D1的数据D端接高电平Vcc,时钟脉冲CP端接脉冲信号RStart,Q端输出时间间隔开始信号Start;D2的数据D端接D1的Q端,时钟脉冲CP端接脉冲信号RStop,Q端输出时间间隔停止信号Stop。D1和D2的复位端R均接来自主控单元的复位信号RESET。
通道电路单元是这样工作的:
以测量待测信号IN上升时间为例,首先继电器RELAY1选择待测信号IN的电压测量范围。然后设定比较电平VrefA为待测信号IN分压幅度的10%、比较电平VrefB为待测信号IN幅度的90%。同时,主控单元开始控制信号SelStr和停止控制信号SelStop,使数据选择器选择比较器A1、A2的正向输出。最后,主控单元发出复位信号RESET。此时,在D触发器D1出现上升沿在前的时间间隔开始信号Start,时间间隔开始信号Start变为高电平后,D触发器D2出现上升沿在后的时间间隔停止信号Stop,且数据选择器输出脉冲信号RStart和RStop。在待测信号IN上升沿缓慢时,通道电路单元中的比较器A1和A2输出会存在抖动,导致其输出脉冲信号RStart和RStop出现抖动现象。
二、时间精测单元
图4是本发明中时间精测单元的一种具体实施方式。图5是相应的工作时序图。
在本实施例中,如图4所示,时间精测单元由多级延迟线和校准单元组成。多级延迟线是由7条相同结构的延迟线和6个互联线组成,延迟线是由延迟单元L1-L68和D触发器DFFE1-DFFE68组成。校准单元是由2条相同结构的延迟线和1个互联线组成。
在延迟线结构中,延迟单元L1-L68依次串行连接,来自上一级的时间间隔信号Start接第一个延迟单元,如果延迟线为第一级,则接通道电路单元输出的时间间隔开始信号Start,,然后依次在多级延迟线上传输。每级延迟线的输出依次接到D触发器DFFE1D-FFE68的数据端。时间间隔停止信号Stop连接所有D触发器的时钟端。所有D触发器的复位端R都接复位信号RESET,这样就可以由D触发器去锁存延时单元的输出状态,即A_Q1……A_Q68、B_Q1……B_Q68、……、G_Q1……G_Q68。然后将输出送入十进制编码器中就可以得到时间间隔开始信号Start和停止信号Stop之间总共传输的延迟单元个数。编码器输出结果为N,单个延迟单元的延迟时间为t,即得到时间间隔Tx:
Tx=N*t (2)
随着大规模可编程逻辑器件CPLD和FPGA的诞生,为图4示的测量电路提供了很好的物理设计平台。在FPGA中构建延迟线需要满足以下两个条件:一、要求延迟单元的延迟时间t非常小,且非常稳定;二、在FPGA内部必须有这样一种特殊结构,便于构建延迟线。在本实施例中,选定Altera公司的ACEX1K50系列的FPGA,用以实现图4中所示的多级延迟线和校准单元。
常见情况下,该FPGA内部延迟线的长度是有限的,查找器件手册得知最大为72级,单级延迟单元的延迟时间t为125ps左右。可知最大的测量时间间隔为125ps×72=9ns。在本发明中,利用FPGA中的互联线将多个这样的单条延迟线级联起来,就可以扩展时间间隔的动态测量范围。
在本实施例中,如图4所示。上一级的单条延迟线的输出通过互联线连接到下一级的单条延迟线的输入,依次级联起来,总共形成了7条单条延迟线和6个互联线构成的多级延迟线结构。
图5是多级延迟线的工作时序,D1-D476是延迟线的各个延迟单元的输出,通过时间间隔停止信号Stop信号去锁存延迟线上延迟单元的传输状态,然后将此传输状态通过十进制编码器编码输出。编码器输出结果为N,延迟单元的延迟时间为t,互联线的延迟时间为tΔL,则时间间隔Tx为:
Tx=N*t+N1*tΔL(3)
且N1为:
其中,ROUND表示取整运算,N2表示单条延迟线的延迟单元个数。将公式(4)带入公式(3)中,则Tx为:
在本实施例中,时间精测单元:N2=68,N1=6,t=125ps,测量范围:0ns-50ns,测量分辨率125ps。
同时,由于FPGA功耗、工作温度和使用资源的大小的不同,多级延迟线中的延迟单元的延迟时间t和互联线的延迟时间tΔL会出现不同的大小。所以,在本实施例中,为多级延迟线提供了一个校准单元,用以实时测量t和tΔL的大小,校准时间精测单元的测量性能。
延迟线校准单元原理图如图4所示。
在本实施例中,校准单元由2条延迟线、1个互联线和编码器2组成。
校准单元工作原理为:假设单条延迟线的延迟时间大约为tL。首先,通过一个标准仪器产生前后两个时间间隔信号SStart和SStop,设此时的时间间隔为Tx1,且Tx1<tL。时间间隔开始信号SStart从延迟线1输入,时间间隔停止信号SStop锁存延迟线1和延迟线2中延迟单元的输出状态,然后经过十进制编码器得到输出结果Ncal-1。同理,再次通过标准仪器产生两个时间间隔信号SStart和SStop,此时的时间间隔为Tx2,且tL<Tx2<2*tL,同理得到输出结果Ncal-2。
由公式(3)可知:
则t和tΔL:
此时通过公式(7)可以测量出***工作环境中的t和tΔL的大小,将t和tΔL代入公式(5)中,达到了校准时间精测单元的目的。
三、时间粗测单元
在本实施例中,如图3所示,脉冲信号RStart和RStop是由比较器A1、A2输出经过数据选择器得到的。当待测信号上升沿较陡峭,比较器A1、A2输出脉冲信号RStart和RStop没有抖动时,可以直接利用脉冲信号RStart和RStop去触发D触发器D1和D2产生时间间隔开始信号Start和停止信号Stop。当待测信号上升沿较缓慢,比较器A1、A2输出脉冲信号RStart和RStop存在抖动时,如果复位信号RESET对D触发器D1和D2进行复位时,脉冲信号RStart处于高电平或下降沿抖动期间,下降沿抖动将使D触发器D1产生从低电平到高电平的翻转,这样会将下降沿错误地判断为上升沿,造成时间参数测量错误。这时就不能直接利用脉冲信号RStart和RStop去触发D触发器产生时间间隔开始信号Start Start和停止信号Stop。
其中,时间粗测单元也是在上述时间精测单元的FPGA中实现的。
图6是时间粗测单元一种具体实施方式原理图。
如图6所示,时间粗测单元包括含抖动屏蔽电路和时间间隔测量单元,在本实施例中,为提高分辨率,计数时间间隔测量单元包括两个计数器,即计数器1和2以及一异或门。其中,计数器1和2的时钟端CP分别接时钟信号和CLK,使能端EN接异或门输出,且和CLK相位相差180°,频率均为125MHz,则测量分辨力为4ns。在计数器时钟频率不变的情况下,分辨力提高了一倍。
时间粗测单元是这样工作的:
如图7和图8所示,首先,给定同步复位信号TRI一个低电平,同步D触发器5输出为低,此时,两个去抖动D触发器3、4的输出Qstart和Qstop,两个JK触发器1、2的输出JStart和JStop为低;当给定同步复位信号为高电平时,使能同步D触发器5和两个JK触发器1、2。如果通道电路单元中数据选择器输出的脉冲RStart和RStop同时为低电平时,触发同步D触发器5,输出高电平,使能两个去抖动D触发器3、4。
同步D触发器5和同步复位信号TRI,使两个去抖动D触发器D在脉冲信号RStart和RStop同时为低电平有效,开始工作,使两个JK触发器的输出JStart和JStop同时为低,使其状态保持一致,这样保证了整个抖动屏蔽电路时序为同步的、一致的。
脉冲信号RStart和RStop经过抖动屏蔽电路之后还原成没有抖动的信号JStart和JStop。然后在时间间隔信号产生电路中,通过复位信号RESET,产生时间间隔开始信号JJStart和停止信号JJStop。信号JJStart和JJStop在异或门中异或后输出CNTEN信号,在计数器1、2中计数,从而测量出时间间隔Tx。假设计数器1和计数器2的测量结果分别为CNT1和CNT2,则时间间隔Tx为:
其中,T为计数器的计数脉冲CLK周期。
图7是抖动屏蔽电路一种具体实施方式原理图。
如图7所示,抖动屏蔽电路包含去抖动电路、波形恢复电路和时间间隔信号产生电路。
如图7所示,去抖动电路包括一个同步D触发器即D触发器5、两个去抖动D触发器即D触发器3、4、两个非门和两个可编程延迟模块。脉冲信号RStart和RStop经过非与门后接到同步D触发器的CP端,复位R端接同步复位信号TRI,数据D端接高电平;同时脉冲信号RStart和RStop输入各自的去抖动D触发器3、4的时钟CP端,输出Q端通过各自的可编程延迟模块延迟ΔtL1、ΔtL2时间后,分别经过一个非门后,输入到去抖动D触发器3、4的复位R端,两个去抖动D触发器3、4的数据D端都接同步D触发器的Q端输出,去抖动D触发器3、4的输出分别用QStart,QStop表示,可编程延迟模块的延迟时间ΔtL1、ΔtL2应分别大于各自脉冲信号RStart和RStop的边沿抖动时间Δtstart、Δtstop。
如图7所示,波形恢复电路包括两个JK触发器,即JK触发器1、2,两个JK触发器的J、K端均接高电平Vcc,复位R端接同步复位信号TRI,两个JK触发器的时钟脉冲CP端分别与两个去抖动D触发器3、4输出Q端连接。两个JK触发器的输出分别用JStart,JStop表示。
如图7所示,时间间隔信号产生电路与图3通道电路单元中的时间间隔信号产生电路相同,包括两个D触发器6、7,D触发器6的数据D端接高电平Vcc,时钟脉冲CP端接信号JStart,Q端输出时间间隔开始信号JJStart;D触发器7的D端接D触发器6的Q端,时钟脉冲端CP接信号JStop,Q端输出时间间隔停止信号JJStop。D触发器1、2的复位端R均接复位信号RESET。
图8是图7所抖动屏蔽电路的工作时序图。
抖动屏蔽电路是这样工作的:
消除脉冲信号RStart和RStop抖动的原理类似,以脉冲信号RStart为例,如图8所示,脉冲信号RStart的抖动时间为Δtstart,当脉冲信号RStart到来时,去抖动D触发器3的数据D端为进行时序同步后的同步D触发器5输出的高电平。当去抖动D触发器3的时钟脉冲CP端接收到脉冲RStart的上升沿时,去抖动D触发器3的输出端Q输出信号Qstart为高电平,信号Qstart经可编程的延迟模块1延迟一段时间ΔtL1后输出,延迟ΔtL1为预先主控单元设定的大小,且延迟时间ΔtL1大于脉冲RStart的边沿抖动时间Δtstart。脉冲Qstart通过非门取反后复位去抖动D触发器3,此时去抖动D触发器3输出脉冲Qstart等于低电平,直到脉冲RStart信号的上升沿再此到来时,再次触发去抖动D触发器3,去抖动D触发器3输出脉冲Qstart又变为高电平,而后脉冲Qstart又经可编程的延迟模块1延迟一段时间ΔtL1后输出。然后通过非门取反后复位去抖动D触发器3,此时去抖动D触发器3再次输出脉冲Qstart等于低电平,于是就把脉冲RStart转换为脉冲Qstart。且脉冲Qstart的高电平宽度等于ΔtL1。
由于脉冲Qstart接到JK触发器1的时钟端CP,且JK触发器1的数据端J和K均接固定高电平。由JK触发器的工作原理可以知道,当来一个上升沿时,JK触发器的输出就从状态0翻转到状态1,或从状态1翻转到状态0。这样JK触发器就将信号Qstart转换为了信号JStart。且可知JStart信号为RStart信号去掉抖动之后还原的信号。
图9是时间参数测量***具体实施方式的原理框图。
如图9所示,在本实施例中,本发明时间参数测量***包括主控单元、通道电路单元、时间精测单元和时间粗测单元。
主控单元发出控制命令,通道电路单元将待测信号转换为时间间隔开始信号Start和停止信号Stop,以及比较器产生的脉冲经数据选择器后的脉冲信号RStart和RStop。
在测量范围0ns-50ns时,使用时间精测单元进行测量,测量时间间隔开始信号Start和停止信号Stop之间的时间间隔。最后将测量结果从SPI接口传输给主控单元。
在测量范围50ns-1ms时,使用时间粗测单元进行测量。将比较器输出经过数据选择器后的脉冲RStart和RStop经过抖动屏蔽电路,去掉信号抖动,然后送入计数器进行测量。最后将测量结果从SPI接口传输给主控单元。
来自主控单元的控制信号在控制逻辑电路中产生各种控制信号,包括同步复位信号TRI、复位信号RESET以及通道电路单元、时间精测单元和时间粗测单元的控制信号等等。
本实施例中,本发明数字集成电路时间参数测量***分别提供时间精测单元和时间粗测单元用于测量。不仅解决了时间参数测量分辨率提高的困难,而且解决了比较器输出信号抖动,时间参数测量***测量带宽受限的缺陷。测试结果证明该***测试分辨率、重复性和稳定性都满足数字集成电路时间参数测试***的各项指标要求,实现的测量指标为:
1、时间精测单元:动态测量范围0ns-50ns,分辨率为125ps,测试精度500ps±1%。
2、时间粗测单元:动态测量范围50ns-1ms,分辨率为4ns,测试精度4ns±0.1%。
同时,本发明时间参数测量***在理论研究、测试科学与工程、医疗技术与科学、通信与导航、调制域分析仪等各个领域也具有重要的应用价值和发展意义。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (3)
1.一种时间参数测量***,包括:
一主控单元;
一通道电路单元,用于将待测信号在通道电路单元中的比较器中进行比较,输出两路脉冲信号RStart和RStop,同时,在主控单元的控制下,脉冲信号RStart和RStop在通道电路单元中的时间间隔信号产生电路中转换为时间间隔开始信号Start和停止信号Stop;
其特征在于还包括:
一时间精测单元,用于待测信号上升沿较陡峭,比较器输出不存在抖动的情况下的测量,由多级延迟线与编码器组成;
通过互联线依次将多条延迟线串行连接构成多级延迟线,延迟线包括多个延迟单元和多个D触发器;来自上一级的时间间隔开始信号Start接第一个延迟单元,如果延迟线为第一级,则接通道电路单元输出的时间间隔开始信号Start,然后每个延迟单元对时间间隔开始信号Start依次延迟后,都接有一个D触发器,各个D触发器的D端依次接延迟单元延迟后的时间间隔开始信号Start,各个D触发器的时钟脉冲CP端都接时间间隔停止信号Stop,其复位端R都接主控单元发送来的复位信号RESET;
各个延迟线上的D触发器的Q端输出送入编码器中,当时间间隔停止信号Stop到来时,各个D触发器的Q端输出锁定,得到代表时间间隔Tx内时间间隔开始信号Start经过的延迟单元个数的编码器输出N,则时间间隔Tx为:
其中,ROUND表示取整运算,N2表示单级无源延迟线的延迟单元个数,tΔL为互联线的延迟时间,t为延迟单元的延迟时间;
一时间粗测单元,用于待测信号上升沿较缓慢,比较器输出脉冲信号RStart和RStop存在抖动的情况下的测量,由抖动屏蔽电路和时间间隔测量单元组成,抖动屏蔽电路包括去抖动电路、波形恢复电路和时间间隔信号产生电路;
去抖动电路包括两个去抖动D触发器、两个非门、两个可编程延迟模块、一个同步D触发器以及一个非与门;
通道电路单元中比较器输出的脉冲信号RStart和RStop输入各自的去抖动D触发器的时钟脉冲CP端,两个去抖动D触发器输出Q端的输出通过各自的可编程延迟模块延迟△tL1、△tL2后,分别经过一个非门后,输入到各自的复位R端,两个去抖动D触发器的数据D端都接同步D触发器的Q端输出,可编程延迟模块的延迟时间△tL1、△tL2应分别大于各自脉冲信号RStart和RStop的边沿抖动时间△tstart、△tstop;脉冲信号RStart和RStop经过非与门后接到同步D触发器时钟脉冲CP端,同步D触发器的复位R端接来自主控单元的同步复位信号TRI,数据D端接高电平;脉冲信号RStart和RStop各自的去抖动D触发器输出去抖动后的信号Qstart和信号Qstop;
波形恢复电路包括两个JK触发器,两个JK触发器的J、K端均接高电平,复位R端接同步复位信号TRI,两个JK触发器的时钟脉冲CP端分别与两个去抖动D触发器输出Q端连接,输出去抖动后的信号Qstart和信号Qstop的恢复信号JStart和信号JStop;
时间间隔信号产生电路包括两个D触发器,一个D触发器的D端接高电平Vcc,时钟脉冲CP端接信号JStart,Q端输出时间间隔开始信号JJStart;另一个D触发器的D端接信号JStart,时钟脉冲端CP接信号JStop,Q端输出时间间隔停止信号JJStop;两个D触发器的复位端R均接***复位信号RESET;
时间间隔测量单元用于测量出上升沿为一前一后的时间间隔开始信号JJStart、停止信号JJStop的时间间隔Tx。
2.根据权利要求1所述的时间参数测量***,其特征在于还包括:
一延迟线校准单元,延迟线校准单元由两条延迟线、一个互联线以及一个编码器组成;
通过一个标准仪器产生前后两个时间间隔信号SStart和SStop,此时的时间间隔为Tx1,且Tx1<tL,tL为单条延迟线的延迟时间,时间间隔开始信号SStart从延迟线1输入,时间间隔停止信号SStop锁存延迟线1和延迟线2中延迟单元的输出状态,然后经过十进制编码器得到输出结果Ncal-1;同理,再次通过标准仪器产生两个时间间隔信号SStart和SStop,此时的时间间隔为Tx2,且tL<Tx2<2*tL,同理得到输出结果Ncal-2,则,延迟单元的延迟时间t和互联线的延迟时间tΔL:
将延迟单元的延迟时间t和互联线的延迟时间tΔL代入公式:
从而达到校正了时间间隔Tx,即精时间测量单元的目的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110166501 CN102346236B (zh) | 2011-06-21 | 2011-06-21 | 一种时间参数测量*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110166501 CN102346236B (zh) | 2011-06-21 | 2011-06-21 | 一种时间参数测量*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102346236A CN102346236A (zh) | 2012-02-08 |
CN102346236B true CN102346236B (zh) | 2013-06-05 |
Family
ID=45545097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110166501 Expired - Fee Related CN102346236B (zh) | 2011-06-21 | 2011-06-21 | 一种时间参数测量*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102346236B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103227639B (zh) * | 2013-04-23 | 2016-01-20 | 南京邮电大学 | 一种用于时间数字转换器的相位检测电路 |
CN103257569B (zh) * | 2013-05-23 | 2015-10-21 | 龙芯中科技术有限公司 | 时间测量电路、方法和*** |
CN103809059B (zh) * | 2014-01-29 | 2017-04-05 | 中国神华能源股份有限公司 | 一种信号检测方法与装置 |
CN104714137A (zh) * | 2015-04-09 | 2015-06-17 | 广州北极瑞光电子科技有限公司 | 一种基于fpga的秒信号延迟时间测量***和方法 |
CN106896309B (zh) * | 2015-12-17 | 2019-08-06 | 上海和辉光电有限公司 | 信号处理装置及方法、信号偏移检测***及方法 |
KR102546302B1 (ko) * | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
CN106405238B (zh) * | 2016-08-17 | 2020-09-18 | 中国电子科技集团公司第四十一研究所 | 一种宽带调制域测量***及其方法 |
CN106526270A (zh) * | 2016-11-10 | 2017-03-22 | 上海华虹集成电路有限责任公司 | 一种测量*** |
CN108120919B (zh) * | 2017-12-27 | 2019-12-13 | 北京华峰测控技术股份有限公司 | 一种集成电路时间参数测试电路及方法 |
CN108828492B (zh) * | 2018-07-23 | 2021-04-09 | 中国船舶重工集团公司第七0九研究所 | 一种集成电路测试***时间测量单元校准装置及方法 |
CN109995359B (zh) * | 2019-04-10 | 2023-03-28 | 侯凤妹 | 边沿触发器亚稳态观测***及其观测方法 |
CN110175095B (zh) * | 2019-04-28 | 2023-09-22 | 南京大学 | 一种人机交互式多功能fpga符合测量***及其测量方法 |
CN110632397B (zh) * | 2019-08-30 | 2021-11-19 | 深圳市华奥通通信技术有限公司 | 一种信号分析方法及计算机可读存储介质 |
CN111123085A (zh) * | 2019-11-19 | 2020-05-08 | 北京航天测控技术有限公司 | 一种测量方法及电路 |
CN111693785B (zh) * | 2020-05-14 | 2021-05-07 | 湖南毂梁微电子有限公司 | 一种数字脉冲信号宽度测量电路及测量方法 |
CN113917309B (zh) * | 2021-08-24 | 2024-05-24 | 北京电子工程总体研究所 | 检测测量电路板延时时间的工装是否合格的方法及*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0650256A2 (en) * | 1990-01-25 | 1995-04-26 | Nippondenso Co., Ltd. | Apparatus for producing an indication of a time difference |
CN1214478A (zh) * | 1997-10-15 | 1999-04-21 | 西安电子科技大学 | 时间间隔的量化时延测量装置及方法 |
CN1696845A (zh) * | 2005-05-13 | 2005-11-16 | 清华大学 | 用两级级联延时线法测量时间间隔的方法及装置 |
CN1862234A (zh) * | 2006-04-18 | 2006-11-15 | 西安电子科技大学 | 一种基于时-空关系的时间间隔与频率的测量方法 |
CN1940777A (zh) * | 2005-06-22 | 2007-04-04 | 阿米特克公司 | 高分辨率时间间隔测量设备和方法 |
CN101520640A (zh) * | 2008-11-08 | 2009-09-02 | 中国工程物理研究院流体物理研究所 | 基于fpga的时间间隔测量仪 |
CN101976036A (zh) * | 2010-07-30 | 2011-02-16 | 西安电子科技大学 | 基于专用可编程输入输出延迟单元的短时间间隔测量方法 |
CN102073268A (zh) * | 2009-11-24 | 2011-05-25 | 华东光电集成器件研究所 | 一种高精度脉冲时间间隔测量电路 |
-
2011
- 2011-06-21 CN CN 201110166501 patent/CN102346236B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0650256A2 (en) * | 1990-01-25 | 1995-04-26 | Nippondenso Co., Ltd. | Apparatus for producing an indication of a time difference |
CN1214478A (zh) * | 1997-10-15 | 1999-04-21 | 西安电子科技大学 | 时间间隔的量化时延测量装置及方法 |
CN1696845A (zh) * | 2005-05-13 | 2005-11-16 | 清华大学 | 用两级级联延时线法测量时间间隔的方法及装置 |
CN1940777A (zh) * | 2005-06-22 | 2007-04-04 | 阿米特克公司 | 高分辨率时间间隔测量设备和方法 |
CN1862234A (zh) * | 2006-04-18 | 2006-11-15 | 西安电子科技大学 | 一种基于时-空关系的时间间隔与频率的测量方法 |
CN101520640A (zh) * | 2008-11-08 | 2009-09-02 | 中国工程物理研究院流体物理研究所 | 基于fpga的时间间隔测量仪 |
CN102073268A (zh) * | 2009-11-24 | 2011-05-25 | 华东光电集成器件研究所 | 一种高精度脉冲时间间隔测量电路 |
CN101976036A (zh) * | 2010-07-30 | 2011-02-16 | 西安电子科技大学 | 基于专用可编程输入输出延迟单元的短时间间隔测量方法 |
Non-Patent Citations (5)
Title |
---|
基于FPGA的恒温晶振频率校准***的设计;卢祥弘等;《电子技术应用》;20100731(第7期);101-104 * |
基于延时复用技术的短时间间隔测量方法;杜保强等;《天津大学学报》;20100131;第43卷(第1期);77-83 * |
基于虚拟仪器的多通道时间间隔测量仪的研究与设计;黄宁;《中国优秀硕士学位论文全文数据库》;20081031;6-18 * |
提高时间参数量化精度的方法;辛明等;《电子信息对抗技术》;20060930;第21卷(第5期);22-24 * |
高精度时间间隔测量技术与方法;张延等;《天文学进展》;20060331;第24卷(第1期);1-14 * |
Also Published As
Publication number | Publication date |
---|---|
CN102346236A (zh) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102346236B (zh) | 一种时间参数测量*** | |
CN103676622B (zh) | 一种高精度的正负时间间隔测量方法及装置 | |
CN103257569B (zh) | 时间测量电路、方法和*** | |
CN100412729C (zh) | 用两级级联延时线法测量时间间隔的方法及装置 | |
CN100545780C (zh) | 利用相移周期波形进行时间测量的电路、方法、***及仪器 | |
CN205080373U (zh) | 一种基于延迟线内插法的精密时间间隔测量电路 | |
CN102353891B (zh) | 一种数字集成电路功能测试仪 | |
CN107819456B (zh) | 一种基于fpga进位链的高精度延时产生器 | |
CN103208994A (zh) | 一种两段式时间数字转换电路 | |
CN108170018B (zh) | 一种门控环型时间数字转换器及时间数字转换方法 | |
CN103186097B (zh) | 基于fpga的高分辨率时间间隔测量装置 | |
CN102193034B (zh) | 时间宽度测定装置 | |
CN113092858B (zh) | 一种基于时频信息测量的高精度频标比对***及比对方法 | |
CN112968690B (zh) | 一种高精度低抖动延时脉冲发生器 | |
CN102073008A (zh) | 片上时钟不确定性的测量电路装置及*** | |
CN202166844U (zh) | 一种高精度时间测量电路 | |
CN109634089A (zh) | 一种应用于工艺非受控检测的两级tdc电路 | |
CN111367158B (zh) | 基于sca的波形数字化时间测量方法及*** | |
KR20140146679A (ko) | 시간-디지털 변환기 | |
CN106970679A (zh) | 一种基于时间‑数字转换器电路的多芯片同步结构 | |
CN203275896U (zh) | 一种低成本亚纳秒级时间间隔检测电路 | |
CN106354001B (zh) | 时间数字转换电路 | |
CN103219970B (zh) | 单粒子瞬态脉冲宽度展宽方法与电路 | |
Aloisio et al. | High-precision time-to-digital converters in a fpga device | |
CN109143833A (zh) | 一种应用于高分辨率时间数字转换器的小数部分测量电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130605 Termination date: 20160621 |