CN110175095B - 一种人机交互式多功能fpga符合测量***及其测量方法 - Google Patents

一种人机交互式多功能fpga符合测量***及其测量方法 Download PDF

Info

Publication number
CN110175095B
CN110175095B CN201910349418.6A CN201910349418A CN110175095B CN 110175095 B CN110175095 B CN 110175095B CN 201910349418 A CN201910349418 A CN 201910349418A CN 110175095 B CN110175095 B CN 110175095B
Authority
CN
China
Prior art keywords
data
coincidence
delay
module
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910349418.6A
Other languages
English (en)
Other versions
CN110175095A (zh
Inventor
张利剑
蒋涛
徐慧超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201910349418.6A priority Critical patent/CN110175095B/zh
Publication of CN110175095A publication Critical patent/CN110175095A/zh
Application granted granted Critical
Publication of CN110175095B publication Critical patent/CN110175095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种人机交互式多功能FPGA符合测量***及其测量方法，属于电子技术应用领域，可直接在上位机应用程序中实现通道选择、符合窗口设置、数据延迟设置、采集时间、单次数据采集或连续数据采集、数据延迟扫描与校准、数据显示、数据保存和界面参数保存等功能；提出符合窗口调整法和混合时延测量法，实现延迟自动化测量和校准，避免反复人工加减延迟线和调控时钟导致的信号不稳定；集成通道选择***和符合数据处理***，实现软件上对通道的选择，并能实时采集和保存数据，其次符合操作中设计并行处理算法，提高运算速度；内部设计数十个符合测量模块，可同时进行多种类符合操作。本发明扩展性好，符合计数效率高，移植性和鲁棒性强。

Description

一种人机交互式多功能FPGA符合测量***及其测量方法
技术领域
本发明属于电子技术应用领域，尤其涉及一种人机交互式多功能FPGA符合测量***及其测量方法。
背景技术
符合测量是记录两个或多个探测器响应之间关联分布的技术，广泛应用于科研和工程中的信号检测和分析，尤其在量子光学中的多光子同时探测方面具体重要的应用。光子的符合测量可进一步用来探索关联光源的非经典特性，而信号处理***的时间延迟、探测器的暗计数等影响直接干扰着符合计数的准确性。
为准确测量信号之间的相对延迟，本技术领域常采用时间数字转换器(Time-to-digital converter，TDC)、时间幅度转换器(Time-to-amplitude converter，TAC)等方法，这些技术首先需要探测Start和Stop信号，当两信号之间间隔不是测量时钟的整数倍时，就会导致时间测量不准确，而且该模块主要是现场可编程门阵列(Field.Programmable.Gate.Array FPGA***设备，由于分布参数效应，不利于高度集成化，成本较高。为提高时钟分辨率，可采用较高频率的时钟，通常要达到GHz，在普通电路中不易实现。
此外，国内外研制的符合测量***，大多数只能单方面的数据采集，计数时间、符合窗口等参数均已固化在硬件中，不能在特殊环境下利用上位机实现特定参数的修改，***不具开放性和灵活性。对输入信号进行逻辑操作的种类随输入通道数而呈多样化，就迫切需要设计一种能实时进行不同逻辑操作、逻辑操作种类可拓展的符合测量***。
发明内容
为解决上述技术问题，本发明采用以下技术方案：
一种人机交互式多功能FPGA符合测量***，包含硬件部分和相应配套的软件部分；
其中，硬件部分包括时钟调制***、数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***；
所述时钟调制***，输出端与数据采集***输入端、数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端、综合控制***输入端和串口通信***输入端连接；
所述数据采集***，输入端与光电探测器输出端和时钟调制***输出端连接，输出端与数据延迟调整***输入端连接；
所述数据延迟调整***，输入端与时钟调制***输出端、数据采集***输出端和综合控制***输出端连接，输出端与符合窗口设置***输入端连接；
所述符合窗口设置***，输入端与时钟调制***输出端、数据延迟调整***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述通道选择***和所述符合数据处理***相集成，输入端与时钟调制***输出端、采集时间和模式设置***输出端、符合窗口设置***输出端和综合控制***输出端连接，输出端与串口通信***输入端连接；
所述采集时间和模式设置***，输入端与时钟调制***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述综合控制***，输入端与时钟调制***输出端和串口通信***输出端连接，输出端与数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端连接；
所述串口通信***，输入端与时钟调制***输出端、通道选择***输出端、符合数据处理***输出端、综合控制***输出端和上位机输出端连接，输出端与综合控制***输入端和上位机输入端连接；
所述时钟调制***用于调制所述硬件部分中数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***的输入时钟；
所述数据采集***用于实时采集电压信号数据，并将数据输入FPGA芯片中处理；
所述数据延迟调整***用于对信号数据进行延迟补偿；
所述符合窗口设置***用于调整符合窗口大小；
所述通道选择***用于选通若干个目标通道，未选择的通道默认为高阻态；
所述符合数据处理***用于对输入的目标通道的数据进行逻辑运算，包含若干个符合计数子模块，每个子模块内设计并行处理算法；
所述采集时间和模式设置***用于通过对时钟的计数实现所需的采集数据时间设置，并将采集时间输入到符合数据处理***中；
所述综合控制***用于接收串口通信模块发送来的数据，并以状态机的方式将解调后的数据分别分配至数据延迟调整***、符合窗口设置***、采集时间和模式设置***、通道选择***和符合数据处理***；还用于将接收到的串口通信模块的数据，回传至串口通信***；
所述串口通信***用于对数据编码和解码，并与上位机相互通信，分为接收进程和发送进程；
软件部分包括初始化模块、通道选择模块、符合窗口设置模块、数据延迟设置模块、采集时间设置模块、单次数据采集或连续数据采集模块、数据延迟扫描与校准模块、数据显示模块、数据保存模块和界面参数保存模块；
所述初始化模块，用于配置串口端口信息、将通道选择、符合窗口、数据延迟和采集时间信息，按照UART通信协议，下传给FPGA串口通信模块解码；
所述通道选择模块、符合窗口设置模块和数据延迟设置模块，均在应用程序中以界面化形式呈现，用户只需在界面上输入相应参数并编码下传至所述硬件部分，就可实现FPGA芯片相应的符合窗口设置***和数据延迟调整***的配置；
所述数据显示模块，用于接收FPGA上传的数据，并解码，将符合计数结果以图形形式实时显示；
所述数据保存模块，用于接收和解码FPGA上传的数据，并按照设置的保存时长，将时间戳和符合计数结果存入到文档中；
所述界面参数保存与调用模块，用于将界面设置的参数保存至文档中，在下次启动应用程序时，如要利用原始参数，调用原始文件参数即可。
作为本发明一种人机交互式多功能FPGA符合测量***的进一步优选方案，所述时钟调制***由50M时钟晶振和FPGA内部锁相环构成；
作为本发明一种人机交互式多功能FPGA符合测量***的进一步优选方案，所述数据采集***每个通道的布线上采用蛇形、并行和等长走线方式。
作为本发明一种人机交互式多功能FPGA符合测量***的进一步优选方案，所述数据延迟调整***由FPGA内部逻辑布线构成，用于对信号数据进行延迟补偿，分为粗延迟和细延迟链，粗延迟采用触发器技术，单个延迟精度为2.5ns，细延迟链采用若干个FPGA内部硬核延迟单元级联，每个硬核延迟单元具有0-255个抽头，每个抽头延迟精度约为30ps，粗细延迟相结合可达到大范围动态延迟补偿，具体算法：总延迟＝粗延迟(c×2.5ns)+细延迟(f×n×30ps)，其中，c为粗延迟个数，f为硬核延迟单元个数，n为抽头系数。
作为本发明一种人机交互式多功能FPGA符合测量***的进一步优选方案，所述采集时间和模式设置***由FPGA内部逻辑布线构成，采用触发器技术，所述采集时间和模式设置***分为单次采集模式和连续采集模式，单次采集模式中单次采集时间的有无决定了单次符合计数的开始和停止，连续采集模式中在单次符合计数后，符合数据处理***发出一高电平使能信号，输入到单次采集模式中，再次启动单次采集模式，如此循环，形成连续采集模式。
作为本发明一种人机交互式多功能FPGA符合测量***的进一步优选方案，采用通用异步收发传输协议，其中接收进程是接收上位机软件中的命令数据，并解码为FPGA可识别的数据信息；发送进程是将FPGA内部符合计数信息和综合控制***接收到的上位机中的命令数据经过编码发送给上位机。
一种基于人机交互式多功能FPGA符合测量***的测量方法，具体包括以下步骤：
步骤1，在所述软件部分中，用户分别在初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块输入参数，并编码下传至所述硬件部分；
步骤2，在所述硬件部分中，串口通信***负责接收和解码所述软件部分中所设置的初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块信号，并分别输入到所述硬件部分中的对应***；
步骤3，对于未知延迟的任意两路电信号，可采用所述数据延迟扫描与校准模块，扫描得出两路信号延迟值，以同步两路信号；对于已知延迟的任意两路电信号，可直接在所述数据延迟设置模块输入延迟值，以同步两路信号；
步骤4，点击所述单次数据采集模块或连续数据采集模块，所述硬件部分中被选通的通道开始接收探测器的电信号，电信号依次经过数据采集***、数据延迟调整***和符合窗口设置***，其次在符合数据处理***中进行多路电信号的逻辑操作，数据在串口通信***中被编码并输入到上位机应用程序中，在上位机应用程序中所述数据显示模块显示符合计数值；
步骤5，若要保存符合计数结果，可在数据保存模块中设置保存时长，点击运行，***就将符合计数结果存入到文档中；
步骤6，若要保存界面参数，点击所述界面参数保存模块，则***会将界面上输入的设置参数保存至文档。在下次启动应用程序，若要调用原文件参数，点击所述界面参数调用模块即可。
作为本发明一种人机交互式多功能FPGA符合测量方法的进一步优选方案，所述数据延迟扫描与同步校准模块中设计了两种延迟测量法：粗细时延测量法和符合窗口调整法，通过自动扫描两路信号之间的延迟数值，返回两路信号之间的延迟值并将两路信号校准为同步信号；所述粗细时延测量法步骤如下：
步骤S1，选择固定的信道和需被调整延迟的信道；
步骤S2，是否选择粗延迟，若是，则进入步骤S3.1，若否，则进入步骤S4.1输入细延迟调节范围和步长；
步骤S3.1，输入粗延迟调节范围和步长；
步骤S3.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S3.3，拟合结果是否满足要求，若是，则进入步骤S2.4，若否，则进入步骤S2.1；
步骤S3.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号；
步骤S4.5，是否选择细延迟调节，若是，则进入步骤S4.1，若否，则结束进程；
步骤S4.1，输入细延迟调节范围和步长；
步骤S4.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S4.3，拟合结果是否满足要求，若是，则进入步骤S4.4，若否，则进入步骤S4.1；
步骤S4.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号，最后结束进程；
符合窗口调整法步骤如下：
步骤A1,选择固定的信道和需被调整脉冲长度的信道；
步骤A2,对需被调整的信道设置输入脉冲长度的调节范围和步长；
步骤A3,符合计数统计，并绘制图形，横坐标为脉冲长度调节范围，纵坐标为符合计数结果；
步骤A4,图形是否满足要求，若是，则进入步骤A5，若否，则进入步骤A2；
步骤A5,计算延迟值，并把延迟值输入数据延迟调整***。
作为本发明一种人机交互式多功能FPGA符合测量方法的进一步优选方案，所述软件部分每次发送命令数据给FPGA，FPGA都会返回该命令数据，用于校验上位机命令是否正确。
作为本发明一种人机交互式多功能FPGA符合测量方法的进一步优选方案，所述硬件部分每次符合计数完成后，会对所有数据异或操作，所述软件部分每次接收到符合计数时，也会对所有数据异或操作，两部分异或操作的比对，用于校验FPGA发送的数据是否正确。
本发明采用以上技术方案与现有技术相比，具有以下技术效果：
1)本发明可直接在上位机应用程序中实现通道选择、符合窗口设置、数据延迟设置、采集时间、单次数据采集或连续数据采集、数据延迟扫描与校准、数据显示、数据保存和界面参数保存等功能。开放性强，功能全面，基本满足现有实验需求；
2)本发明基于上位机应用程序，提出符合窗口调整法和混合时延测量法，可动态调整符合窗口和数据延迟，实现延迟自动化测量和校准，避免反复人工加减延迟线和调控时钟导致的信号不稳定，对于测量单光子信号时，符合计数更准确；
3)本发明集成通道选择***和符合数据处理***，可直接在上位机中直接实现对通道的选择，无需在硬件上插拔通道，并能实时采集和保存数据，其次符合操作中，设计了并行处理算法，提高运算速度和鲁棒性；
4)本发明FPGA内部设计了数十个符合测量模块，可同时进行多种类的符合操作，扩展性好，符合计数效率高；
5)本发明未采用外接存储技术和时间间隔测量技术，而是直接在FPGA分别开发片上存储资源和时延测量方案，便于移植到其他类型的芯片中，提高技术方案通用性；
6)本发明利用触发器设计了粗延迟***，动态延迟可调范围大，抗干扰能力强，避免输出信号降频现象和调整时钟相位导致的抖动误差等。
附图说明
图1是符合测量结构示意图；
图2是粗延迟***结构；
图3是粗细时延测量法流程图；
图4是符合窗口调整法流程图。
具体实施方式
下面结合附图对本发明的技术方案做进一步的详细说明：
如图1为符合测量结构示意图，包含硬件部分和相应配套的软件部分；
其中，硬件部分包括时钟调制***、数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***；
所述时钟调制***，输出端与数据采集***输入端、数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端、综合控制***输入端和串口通信***输入端连接；
所述数据采集***，输入端与光电探测器输出端和时钟调制***输出端连接，输出端与数据延迟调整***输入端连接；
所述数据延迟调整***，输入端与时钟调制***输出端、数据采集***输出端和综合控制***输出端连接，输出端与符合窗口设置***输入端连接；
所述符合窗口设置***，输入端与时钟调制***输出端、数据延迟调整***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述通道选择***和所述符合数据处理***相集成，输入端与时钟调制***输出端、采集时间和模式设置***输出端、符合窗口设置***输出端和综合控制***输出端连接，输出端与串口通信***输入端连接；
所述采集时间和模式设置***，输入端与时钟调制***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述综合控制***，输入端与时钟调制***输出端和串口通信***输出端连接，输出端与数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端连接；
所述串口通信***，输入端与时钟调制***输出端、通道选择***输出端、符合数据处理***输出端、综合控制***输出端和上位机输出端连接，输出端与综合控制***输入端和上位机输入端连接；
所述时钟调制***用于调制所述硬件部分中数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***的输入时钟；
所述数据采集***用于实时采集电压信号数据，并将数据输入FPGA芯片中处理；
所述数据延迟调整***用于对信号数据进行延迟补偿；
所述符合窗口设置***用于调整符合窗口大小；
所述通道选择***用于选通若干个目标通道，未选择的通道默认为高阻态；
所述符合数据处理***用于对输入的目标通道的数据进行逻辑运算，包含若干个符合计数子模块，每个子模块内设计并行处理算法。符合数据处理***接收时钟调制***传来的时钟信号、符合窗口设置***传来的符合窗口大小数据、通道选择***传来的目标通道选通信号、采集时间和模式设置***传来的计数时间开始与截止使能信号和综合控制***传来的符合计数子模块片选信号。对于其中一个符合计数子模块而言，以8输入信道为例，分为前4通道和后4通道同时进行符合操作，以提高***稳定性和速度。具体算法如下：
Half_signal_and_channel_1<＝(signal[3:0]&channel[3:0])；
Half_signal_and_channel_2<＝(signal[7:4]&channel[7:4])；
Check_1<＝(Half_signal_and_channel_1＝＝channel[3:0])＝＝1'b1；
Check_2<＝(Half_signal_and_channel_2＝＝channel[7:4])＝＝1'b1；
Coincidence<＝(Check_1&&Check_2)。
其中，signal为8位数据，每一位代表一路数据信号，当数值为1时，表示该通道有数据，反之表示该通道没有数据；channel为8位数据，每一位代表一个通道，当数值为1时，表示选通该通道，反之表示关闭该通道；Half_signal_and_channel_1和Half_signal_and_channel_2分别是对前4位signal和后4位channel进行与操作，选通目标通道的信号数据；Check_1和Check_2分别对前4位和后4位选通的数据做与操作，也即符合操作；Coincidence是合并对前4位和后4位的与操作，若Coincidence为1，表明对于选通的通道上发生了一次符合，反之表示没有符合。
所述采集时间和模式设置***用于通过对时钟的计数实现所需的采集数据时间设置，并将采集时间输入到符合数据处理***中；
所述综合控制***用于接收串口通信模块发送来的数据，并以状态机的方式将解调后的数据分别分配至数据延迟调整***、符合窗口设置***、采集时间和模式设置***、通道选择***和符合数据处理***；还用于将接收到的串口通信模块的数据，回传至串口通信***；
所述串口通信***用于对数据编码和解码，并与上位机相互通信，分为接收进程和发送进程；
软件部分包括初始化模块、通道选择模块、符合窗口设置模块、数据延迟设置模块、采集时间设置模块、单次数据采集或连续数据采集模块、数据延迟扫描与校准模块、数据显示模块、数据保存模块和界面参数保存模块；
所述初始化模块，用于配置串口端口信息、将通道选择、符合窗口、数据延迟和采集时间信息，按照UART通信协议，下传给FPGA串口通信模块解码；
所述通道选择模块、符合窗口设置模块和数据延迟设置模块，均在应用程序中以界面化形式呈现，用户只需在界面上输入相应参数并编码下传至所述硬件部分，就可实现FPGA芯片相应的符合窗口设置***和数据延迟调整***的配置；
所述数据显示模块，用于接收FPGA上传的数据，并解码，将符合计数结果以图形形式实时显示；
所述数据保存模块，用于接收和解码FPGA上传的数据，并按照设置的保存时长，将时间戳和符合计数结果存入到文档中；
所述界面参数保存与调用模块，用于将界面设置的参数保存至文档中，在下次启动应用程序时，如要利用原始参数，调用原始文件参数即可。
所述时钟调制***由50M时钟晶振和FPGA内部锁相环构成；
所述数据采集***每个通道的布线上采用蛇形、并行和等长走线方式。
所述数据延迟调整***由FPGA内部逻辑布线构成，用于对信号数据进行延迟补偿，分为粗延迟和细延迟链，粗延迟采用触发器技术，单个延迟精度为2.5ns，细延迟链采用若干个FPGA内部硬核延迟单元级联，每个硬核延迟单元具有0-255个抽头，每个抽头延迟精度约为30ps，粗细延迟相结合可达到大范围动态延迟补偿，具体算法：总延迟＝粗延迟(c×2.5ns)+细延迟(f×n×30ps)，其中，c为粗延迟个数，f为硬核延迟单元个数，n为抽头系数。
具体地，一般的延迟方法，如异步FIFO设计方法，由于异步FIFO两端的时钟不同频，易漏掉一部分指针，而且由于计数器信号的翻转，使得电路中更容易产生毛刺，干扰有效信号；对于时钟计数延迟方法，以单个时钟周期为基准，延迟若干个时间周期，实现数据信号的延迟，但当所需的延迟量超过输入信号的脉冲周期时，除了第一个有效信号之外，其他处于延迟量之间的信号易被忽略，就导致输出信号出现降频现象。本发明利用触发器设计了粗延迟***，动态延迟的可调范围大，抗干扰能力强，避免了调整时钟相位导致的抖动误差，其次该***可扩展性强，如需增加延迟量，在FPGA内部资源允许下，通过扩展触发器级数和多路选择器级数即可。
如图2为粗延迟***结构，粗延迟***的设计具体步骤如下：
S1：时钟管理
粗延迟***中时钟的周期决定粗延迟的分辨率，本发明采用400MHz时钟，即周期为2.5ns，每一级触发器可产生2.5ns延迟；
S：触发器的设置
触发器采用D触发器，每一级的D触发器与下一级触发器相连接，同时与多路选择器连接。
S2：多路选择器的设置
多路选择器用于选通所需的目标级D触发器，多路选择器的位数由D触发器的级数决定，多路选择器的使能控制用于控制目标级多路选择器的选择状态，多路选择器的使能控制的位数由多路选择器级数决定。
S3：信号的输入与输出
输入信号依次经过D触发器和多路选择器，最后输出信号。当上位机设置粗延迟为15ns，综合控制***输出多路选择器的控制信号，选通第1级多路选择器中的第6级D触发器，之后信号依次经过第2级、第3级······第16级多路选择器，最后输出信号。
所述采集时间和模式设置***由FPGA内部逻辑布线构成，采用触发器技术，所述采集时间和模式设置***分为单次采集模式和连续采集模式，单次采集模式中单次采集时间的有无决定了单次符合计数的开始和停止，连续采集模式中在单次符合计数后，符合数据处理***发出一高电平使能信号，输入到单次采集模式中，再次启动单次采集模式，如此循环，形成连续采集模式。
采用通用异步收发传输协议，其中接收进程是接收上位机软件中的命令数据，并解码为FPGA可识别的数据信息；发送进程是将FPGA内部符合计数信息和综合控制***接收到的上位机中的命令数据经过编码发送给上位机。
一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于，具体包括以下步骤：
步骤1，在所述软件部分中，用户分别在初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块输入参数，并编码下传至所述硬件部分；
步骤2，在所述硬件部分中，串口通信***负责接收和解码所述软件部分中所设置的初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块信号，并分别输入到所述硬件部分中的对应***；
步骤3，对于未知延迟的任意两路电信号，可采用所述数据延迟扫描与校准模块，扫描得出两路信号延迟值，以同步两路信号；对于已知延迟的任意两路电信号，可直接在所述数据延迟设置模块输入延迟值，以同步两路信号；
步骤4，点击所述单次数据采集模块或连续数据采集模块，所述硬件部分中被选通的通道开始接收探测器的电信号，电信号依次经过数据采集***、数据延迟调整***和符合窗口设置***，其次在符合数据处理***中进行多路电信号的逻辑操作，数据在串口通信***中被编码并输入到上位机应用程序中，在上位机应用程序中所述数据显示模块显示符合计数值；
步骤5，若要保存符合计数结果，可在数据保存模块中设置保存时长，点击运行，***就将符合计数结果存入到文档中；
步骤6，若要保存界面参数，点击所述界面参数保存模块，则***会将界面上输入的设置参数保存至文档。在下次启动应用程序，若要调用原文件参数，点击所述界面参数调用模块即可。
所述数据延迟扫描与同步校准模块中设计了两种延迟测量法：粗细时延测量法和符合窗口调整法，通过自动扫描两路信号之间的延迟数值，返回两路信号之间的延迟值并将两路信号校准为同步信号；所述粗细时延测量法步骤如下：
步骤S1，选择固定的信道和需被调整延迟的信道；
步骤S2，是否选择粗延迟，若是，则进入步骤S3.1，若否，则进入步骤S4.1输入细延迟调节范围和步长；
步骤S3.1，输入粗延迟调节范围和步长；
步骤S3.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S3.3，拟合结果是否满足要求，若是，则进入步骤S2.4，若否，则进入步骤S2.1；
步骤S3.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号；
步骤S4.5，是否选择细延迟调节，若是，则进入步骤S4.1，若否，则结束进程；
步骤S4.1，输入细延迟调节范围和步长；
步骤S4.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S4.3，拟合结果是否满足要求，若是，则进入步骤S4.4，若否，则进入步骤S4.1；
步骤S4.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号，最后结束进程；
符合窗口调整法步骤如下：
步骤A1,选择固定的信道和需被调整脉冲长度的信道；
步骤A2,对需被调整的信道设置输入脉冲长度的调节范围和步长；
步骤A3,符合计数统计，并绘制图形，横坐标为脉冲长度调节范围，纵坐标为符合计数结果；
步骤A4,图形是否满足要求，若是，则进入步骤A5，若否，则进入步骤A2；
步骤A5,计算延迟值，并把延迟值输入数据延迟调整***。
所述软件部分每次发送命令数据给FPGA，FPGA都会返回该命令数据，用于校验上位机命令是否正确。
所述硬件部分每次符合计数完成后，会对所有数据异或操作，所述软件部分每次接收到符合计数时，也会对所有数据异或操作，两部分异或操作的比对，用于校验FPGA发送的数据是否正确。
除了上述以外本发明所属技术领域的普通技术人员也都能理解到，在此说明和图示的具体实施例都可以进一步变动结合。虽然本发明是就其较佳实施例予以示图说明的，但是熟悉本技术的人都可理解到，在所述权利要求书中所限定的本发明的精神和范围内，还可对本发明做出多种改动和变动。

Claims (9)

1.一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：***包含硬件部分和相应配套的软件部分；
其中，硬件部分包括时钟调制***、数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***；
所述时钟调制***，输出端与数据采集***输入端、数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端、综合控制***输入端和串口通信***输入端连接；
所述数据采集***，输入端与光电探测器输出端和时钟调制***输出端连接，输出端与数据延迟调整***输入端连接；
所述数据延迟调整***，输入端与时钟调制***输出端、数据采集***输出端和综合控制***输出端连接，输出端与符合窗口设置***输入端连接；
所述符合窗口设置***，输入端与时钟调制***输出端、数据延迟调整***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述通道选择***和所述符合数据处理***相集成，输入端与时钟调制***输出端、采集时间和模式设置***输出端、符合窗口设置***输出端和综合控制***输出端连接，输出端与串口通信***输入端连接；
所述采集时间和模式设置***，输入端与时钟调制***输出端和综合控制***输出端连接，输出端与通道选择***输入端和符合数据处理***输入端连接；
所述综合控制***，输入端与时钟调制***输出端和串口通信***输出端连接，输出端与数据延迟调整***输入端、符合窗口设置***输入端、通道选择***输入端、符合数据处理***输入端、采集时间和模式设置***输入端连接；
所述串口通信***，输入端与时钟调制***输出端、通道选择***输出端、符合数据处理***输出端、综合控制***输出端和上位机输出端连接，输出端与综合控制***输入端和上位机输入端连接；
所述时钟调制***用于调制所述硬件部分中数据采集***、数据延迟调整***、符合窗口设置***、通道选择***、符合数据处理***、采集时间和模式设置***、综合控制***和串口通信***的输入时钟；
所述数据采集***用于实时采集电压信号数据，并将数据输入FPGA芯片中处理；
所述数据延迟调整***用于对信号数据进行延迟补偿；
所述符合窗口设置***用于调整符合窗口大小；
所述通道选择***用于选通若干个目标通道，未选择的通道默认为高阻态；
所述符合数据处理***用于对输入的目标通道的数据进行逻辑运算，包含若干个符合计数子模块，每个子模块内设计并行处理算法；
所述采集时间和模式设置***用于通过对时钟的计数实现所需的采集数据时间设置，并将采集时间输入到符合数据处理***中；
所述综合控制***用于接收串口通信模块发送来的数据，并以状态机的方式将解调后的数据分别分配至数据延迟调整***、符合窗口设置***、采集时间和模式设置***、通道选择***和符合数据处理***；还用于将接收到的串口通信模块的数据，回传至串口通信***；
所述串口通信***用于对数据编码和解码，并与上位机相互通信，分为接收进程和发送进程；
软件部分包括初始化模块、通道选择模块、符合窗口设置模块、数据延迟设置模块、采集时间设置模块、单次数据采集或连续数据采集模块、数据延迟扫描与校准模块、数据显示模块、数据保存模块和界面参数保存模块；
所述初始化模块，用于配置串口端口信息、将通道选择、符合窗口、数据延迟和采集时间信息，按照UART通信协议，下传给FPGA串口通信模块解码；
所述通道选择模块、符合窗口设置模块和数据延迟设置模块，均在应用程序中以界面化形式呈现，用户只需在界面上输入相应参数并编码下传至所述硬件部分，就可实现FPGA芯片相应的符合窗口设置***和数据延迟调整***的配置；
所述数据显示模块，用于接收FPGA上传的数据，并解码，将符合计数结果以图形形式实时显示；
所述数据保存模块，用于接收和解码FPGA上传的数据，并按照设置的保存时长，将时间戳和符合计数结果存入到文档中；
界面参数保存模块，用于将界面设置的参数保存至文档中，在下次启动应用程序时，如要利用原始参数，调用原始文件参数即可；
测量方法包括：
步骤1，在所述软件部分中，用户分别在初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块输入参数，并编码下传至所述硬件部分；
步骤2，在所述硬件部分中，串口通信***负责接收和解码所述软件部分中所设置的初始化模块、通道选择模块、符合窗口设置模块、采集时间设置模块信号，并分别输入到所述硬件部分中的对应***；
步骤3，对于未知延迟的任意两路电信号，可采用所述数据延迟扫描与校准模块，扫描得出两路信号延迟值，以同步两路信号；对于已知延迟的任意两路电信号，可直接在所述数据延迟设置模块输入延迟值，以同步两路信号；
步骤4，点击所述单次数据采集模块或连续数据采集模块，所述硬件部分中被选通的通道开始接收探测器的电信号，电信号依次经过数据采集***、数据延迟调整***和符合窗口设置***，其次在符合数据处理***中进行多路电信号的逻辑操作，数据在串口通信***中被编码并输入到上位机应用程序中，在上位机应用程序中所述数据显示模块显示符合计数值；
步骤5，若要保存符合计数结果，可在数据保存模块中设置保存时长，点击运行，***就将符合计数结果存入到文档中；
步骤6，若要保存界面参数，点击所述界面参数保存模块，则***会将界面上输入的设置参数保存至文档，在下次启动应用程序，若要调用原文件参数，点击所述界面参数保存模块即可。
2.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述数据延迟扫描与同步校准模块中设计了两种延迟测量法：粗细时延测量法和符合
窗口调整法，通过自动扫描两路信号之间的延迟数值，返回两路信号之间的延迟值并将两路信号校准为同步信号；所述粗细时延测量法步骤如下：
步骤S1，选择固定的信道和需被调整延迟的信道；
步骤S2，是否选择粗延迟，若是，则进入步骤S3.1，若否，则进入步骤S4.1输入细延迟调节范围和步长；
步骤S3.1，输入粗延迟调节范围和步长；
步骤S3.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S3.3，拟合结果是否满足要求，若是，则进入步骤S3.4，若否，则进入步骤S3.1；
步骤S3.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号；
步骤S4.5，是否选择细延迟调节，若是，则进入步骤S4.1，若否，则结束进程；
步骤S4.1，输入细延迟调节范围和步长；
步骤S4.2，符合计数统计，并绘制图形，横坐标为延迟调节范围，纵坐标为符合计数结果；
步骤S4.3，拟合结果是否满足要求，若是，则进入步骤S4.4，若否，则进入步骤S4.1；
步骤S4.4，返回对称轴下对应的延迟值，并把该延迟值输入到数据延迟调整***，以同步两路信号，最后结束进程；
符合窗口调整法步骤如下：
步骤A1，选择固定的信道和需被调整脉冲长度的信道；
步骤A2，对需被调整的信道设置输入脉冲长度的调节范围和步长；
步骤A3，符合计数统计，并绘制图形，横坐标为脉冲长度调节范围，纵坐标为符合计数结果；
步骤A4，图形是否满足要求，若是，则进入步骤A5，若否，则进入步骤A2；
步骤A5，计算延迟值，并把延迟值输入数据延迟调整***。
3.根据权利要求2所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述软件部分每次发送命令数据给FPGA，FPGA都会返回该命令数据，用于校验上位机命令是否正确。
4.根据权利要求2所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述硬件部分每次符合计数完成后，会对所有数据异或操作，所述软件部分每次接收到符合计数时，也会对所有数据异或操作，两部分异或操作的比对，用于校验FPGA发送的数据是否正确。
5.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述时钟调制***由50M时钟晶振和FPGA内部锁相环构成。
6.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述数据采集***每个通道的布线上采用蛇形、并行和等长走线方式。
7.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述数据延迟调整***由FPGA内部逻辑布线构成，用于对信号数据进行延迟补偿，分为粗延迟和细延迟链，粗延迟采用触发器技术，单个延迟精度为2.5ns，细延迟链采用若干个FPGA内部硬核延迟单元级联，每个硬核延迟单元具有0-255个抽头，每个抽头延迟精度为30ps，粗细延迟相结合可达到大范围动态延迟补偿，具体算法：总延迟＝(c×2.5ns)+(f×n×30ps)，其中，c为粗延迟个数，f为硬核延迟单元个数，n为抽头系数。
8.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：所述采集时间和模式设置***由FPGA内部逻辑布线构成，采用触发器技术，所述采集时间和模式设置***分为单次采集模式和连续采集模式，单次采集模式中单次采集时间的有无决定了单次符合计数的开始和停止，连续采集模式中在单次符合计数后，符合数据处理***发出一高电平使能信号，输入到单次采集模式中，再次启动单次采集模式，如此循环，形成连续采集模式。
9.根据权利要求1所述一种人机交互式多功能FPGA符合测量***的测量方法，其特征在于：采用通用异步收发传输协议，其中接收进程是接收上位机软件中的命令数据，并解码为FPGA可识别的数据信息；发送进程是将FPGA内部符合计数信息和综合控制***接收到的上位机中的命令数据经过编码发送给上位机。
CN201910349418.6A 2019-04-28 2019-04-28 一种人机交互式多功能fpga符合测量***及其测量方法 Active CN110175095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910349418.6A CN110175095B (zh) 2019-04-28 2019-04-28 一种人机交互式多功能fpga符合测量***及其测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910349418.6A CN110175095B (zh) 2019-04-28 2019-04-28 一种人机交互式多功能fpga符合测量***及其测量方法

Publications (2)

Publication Number Publication Date
CN110175095A CN110175095A (zh) 2019-08-27
CN110175095B true CN110175095B (zh) 2023-09-22

Family

ID=67690280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910349418.6A Active CN110175095B (zh) 2019-04-28 2019-04-28 一种人机交互式多功能fpga符合测量***及其测量方法

Country Status (1)

Country Link
CN (1) CN110175095B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114116552B (zh) * 2021-10-20 2024-02-06 中国航空工业集团公司洛阳电光设备研究所 一种多路Biss-C数据到通用串口的数据采集传输装置
CN114138582B (zh) * 2021-12-08 2023-06-16 中科亿海微电子科技（苏州）有限公司 基于fpga的金融加速卡解码穿透延迟的测量***及方法
CN117336300B (zh) * 2023-12-01 2024-01-30 山东街景智能制造科技股份有限公司 一种用于状态机的资源管理***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346236A (zh) * 2011-06-21 2012-02-08 电子科技大学 一种时间参数测量***
CN104753515A (zh) * 2013-12-27 2015-07-01 财团法人工业技术研究院 应用特征化路径电路的动态调整电路及产生特征化路径电路的方法
CN106525231A (zh) * 2016-10-28 2017-03-22 中国科学技术大学 一种基于可编程逻辑器件的多光子符合计数器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102346236A (zh) * 2011-06-21 2012-02-08 电子科技大学 一种时间参数测量***
CN104753515A (zh) * 2013-12-27 2015-07-01 财团法人工业技术研究院 应用特征化路径电路的动态调整电路及产生特征化路径电路的方法
CN106525231A (zh) * 2016-10-28 2017-03-22 中国科学技术大学 一种基于可编程逻辑器件的多光子符合计数器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
可变延迟单光子符合计数器研制;曹阳;《优秀硕士学位论文 工程科技II辑》;20141115(第11期);正文第17-50页 *

Also Published As

Publication number Publication date
CN110175095A (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
CN110175095B (zh) 一种人机交互式多功能fpga符合测量***及其测量方法
CN106019923B (zh) 一种基于fpga的时间数字变换器
CN101871968B (zh) 可靠的时标脉冲测量方法及其测量装置
EP2753987A2 (en) Time-to-digital converter, 3d imager using same, method for time-to-digital conversion and method for 3d imaging
CN103505236B (zh) 用于医疗成像***的时间至数字转换器
CN101937096A (zh) 多通道多道脉冲幅度分析器
CN110515292B (zh) 基于双向运行环形进位链的tdc电路及测量方法
CN105245203B (zh) 高精度低速时钟占空比检测***及方法
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
Xie et al. 128-channel high-linearity resolution-adjustable time-to-digital converters for LiDAR applications: Software predictions and hardware implementations
CN108347245B (zh) 时钟分频器
CN111766771A (zh) 一种基于压控晶振驯服的时间间隔测量方法及***
CN109634089A (zh) 一种应用于工艺非受控检测的两级tdc电路
CN102055476B (zh) 管线式时间数字转换器
CN103067016A (zh) 一种流水线时数转换器及其方法
CN110955179B (zh) 一种基于pci总线的双通道共享时钟触发调延装置
Wang et al. Multichannel time-to-digital converters with automatic calibration in Xilinx Zynq-7000 FPGA devices
US8334716B1 (en) Digital phase detection circuit and method
TW201303532A (zh) 時間量測方法及系統
CN109613815A (zh) 一种基于时间拉伸的时间间隔测量装置
Pereira et al. ATCA data acquisition system for gamma-ray spectrometry
CN105306058A (zh) 一种基于时钟调相的高速数字信号采集***
CN109656123B (zh) 一种基于数学组合运算的高精度时差测量与产生方法
CN110658715B (zh) 一种基于抽头动态可调进位链细时间内插延时线的tdc电路
CN116360235A (zh) 一种基于SerDes的TDC实现装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant