CN102254891A - 倒装芯片封装结构及其制造方法 - Google Patents

倒装芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN102254891A
CN102254891A CN2011102202803A CN201110220280A CN102254891A CN 102254891 A CN102254891 A CN 102254891A CN 2011102202803 A CN2011102202803 A CN 2011102202803A CN 201110220280 A CN201110220280 A CN 201110220280A CN 102254891 A CN102254891 A CN 102254891A
Authority
CN
China
Prior art keywords
layer
metal
chip
lead wire
metal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102202803A
Other languages
English (en)
Inventor
谢晓强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2011102202803A priority Critical patent/CN102254891A/zh
Publication of CN102254891A publication Critical patent/CN102254891A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明提供了一种倒装芯片封装结构及其制造方法。所述倒装芯片封装结构包括：印刷电路板，具有金属引线层和用于与外部端子电连接的金属I/O层；芯片，倒装安装在印刷电路板的金属引线层上；玻璃纤维，设置在印刷电路板的金属引线层的边缘处并围绕所述芯片；塑封料，用于包封所述芯片，其中，印刷电路板的金属引线层与金属I/O层通过各向异性导电材料电连接。根据本发明的实施例的倒装芯片封装结构及其制造方法利用各向异性导电材料代替了形成在PCB中的通孔，从而简化生产工艺并降低成产成本。

Description

倒装芯片封装结构及其制造方法
技术领域
本发明涉及倒装芯片封装领域，更具体地讲，本发明涉及一种利用各向异性导电材料来实现PCB的导电层之间的电连接的倒装芯片封装结构及其制造方法。
背景技术
当今电子产品的趋势是在一个小型组件或整机内不断集成越来越多的器件和功能，因此增加包含有源与无源器件的封装密度的封装技术显得尤为重要。
板上芯片技术(Chip-on-Board，COB)被称之为芯片直接贴装技术(DirectChip Attach，DCA)，是采用粘接剂或自动带焊、丝焊、倒装焊等方法将裸露的集成电路芯片直接贴装在电路板上的一项技术。COB技术包括引线键合技术、载带自动键合技术和倒装芯片(Flip Chip)技术。具体地讲，倒装芯片将芯片有源区面对基板，通过芯片上呈现阵列排列的焊料凸点来实现芯片与衬底的互连。
下面将参照图1描述现有技术中的倒装芯片的封装结构。图1示出了根据现有技术的倒装芯片的封装结构的示意图。
如图1所示，根据现有技术的倒装芯片的封装结构包括：PCB 100，芯片10，设置在PCB 100上；金属层20和30，分别位于PCB 100的上下表面上；通孔40，形成在PCB 100中且利用金属将金属层20和金属层30电连接；凸块50，位于芯片10和金属层20之间，用于将芯片10电连接到PCB 100；环氧树脂封装料(EMC)，用于包封PCB 100来实现封装。
由上述的倒装芯片封装结构可知，图1所示的倒装芯片封装结构通过在穿过PCB的通孔中填充金属的工艺来实现PCB的多层金属层之间的电连接。对于结构简单的COB PCB来说，上述封装结构的成本较高。因此，亟待一种工艺简单且成本低廉的倒装芯片的封装结构。
发明内容
本发明的目的在于提供一种可简化制造工艺并降低成本的倒装芯片封装结构及其制造方法。
为了实现上述目的，本发明提供了一种倒装芯片封装结构，所述倒装芯片封装结构包括：印刷电路板，具有金属引线层和用于与外部端子电连接的金属I/O层；芯片，倒装安装在印刷电路板的金属引线层上；玻璃纤维，设置在印刷电路板的金属引线层的边缘处并围绕所述芯片；塑封料，用于包封所述芯片，其中，印刷电路板的金属引线层与金属I/O层通过各向异性导电材料电连接。
在根据本发明的示例性实施例中，所述各向异性导电材料可为各向异性导电胶或各向异性导电膜，并且凸块可设置在所述金属I/O层上且位于各向异性导电材料中。
为了实现本发明的目的，本发明还提供了一种制造倒装芯片封装结构的方法，所述方法包括的步骤有：提供边缘设置有玻璃纤维的金属引线框架；将所述金属引线框架设置在支撑层上；将芯片倒装在所述金属引线框架上并与金属引线框架电连接；注入塑封料来包封芯片；去除所述支撑层；利用各向异性导电材料将金属I/O层粘附在金属引线框架上。
在根据本发明的示例性实施例中，所述各向异性导电材料可为各向异性导电胶或各向异性导电膜。凸块可设置在所述金属I/O层上且位于各向异性导电材料中。
附图说明
图1是示出现有技术中的倒装芯片封装结构的示意图；
图2示出了根据本发明示例性实施例的倒装芯片封装结构的示意图；
图3示出了根据本发明示例性实施例的倒装芯片封装结构中的PCB的俯视平面图；
图4示出了根据本发明示例性实施例的倒装芯片封装结构中的金属I/O层的平面示意图；
图5至图8示出了根据本发明的示例性实施例制造倒装芯片封装结构的方法的示意图。
具体实施方式
以下，参照附图来详细说明本发明的实施例。
图2示出了根据本发明示例性实施例的倒装芯片封装结构的示意图，图3示出了根据本发明示例性实施例的倒装芯片封装结构中的PCB的俯视平面图，图4示出了根据本发明示例性实施例的倒装芯片封装结构中的金属I/O层的平面示意图。
参照图2，根据本发明示例性实施例的倒装芯片封装结构200包括PCB100’，包括金属引线20、金属I/O层30以及位于金属引线20和金属I/O层30之间的各向异性导电材料层40；芯片10，倒装在金属引线20上；凸块50，位于金属I/O层30上且位于各向异性导电材料层40中；凸块60，位于芯片10和金属引线20之间并将芯片10电连接到金属引线20，即，电连接到PCB100’；玻璃纤维70，用于固定PCB 100’；EMC 80，填充在玻璃纤维70之间，用于塑封并保护芯片10。
图3中的(a)和(b)分别示出了根据本发明示例性实施例的PCB的俯视平面图。如图3中的(a)所示，PCB 100’包括金属引线20、金属I/O层(未示出)和玻璃纤维70。同样，如图3中的(b)所示，PCB 100’包括金属引线20、金属I/O层(未示出)和玻璃纤维70。金属引线20和金属I/O层(未示出)固定在玻璃纤维70下方，并且在金属引线20和金属I/O层30(未示出)之间设置有各向异性导电材料层40。在图3中的(a)和(b)中，金属引线20的形状不同。具体地讲，在图3中的(a)中，金属引线20沿整个PCB的对角线方向成为发射状，而在图3中的(b)中，金属引线20布置为多个平行的线段。因此，金属引线20的形状可根据需要而设定，本发明不限于此。
如图4所示，在根据本发明示例性实施例的PCB 100’中，金属I/O层30的形状根据需要设计，本发明不限于此。在图4中，凸块50形成在金属I/O层30上。
如图2至图4所示，当将压力施加到PCB 100’时，各向异性导电材料层40可实现电连接，即，金属引线20和金属I/O层30通过各向异性导电材料层40电连接，并且芯片10上的焊盘通过凸块60电连接到金属引线20。因此，芯片10上的焊盘和金属I/O层30之间的连接和分布得以实现。
各向异性导电材料的特性为受到压力的部分实现导通，而其它部分(未被施加压力的部分)保持开路。在根据本发明的实施例中，各向异性导电材料层40可为各向异性导电膜(ACF)或各向异性导电膏(ACP)。
图5至图8示出了根据本发明的示例性实施例制造倒装芯片封装结构的方法的示意图。
首先，提供引线框架，如图3中的(a)或(b)所示。具体地讲，将玻璃纤维加工出一个开口，然后将具有开口的玻璃纤维粘合在金属层上方，并将暴露于开口中的金属层加工成所需的引线框架的形状。加工引线框架的方法可以采用现有技术中适合的方法。
如图5中的(a)所示，将提供的引线框架设置在支撑层90上，然后将芯片10利用凸块60(未示出)倒装安装在金属引线20上。图5中的(b)是示出了完成上述步骤后的俯视图。
如图6中的(a)所示，利用EMC 80来封装并保护芯片10。图6中的(b)是示出了完成上述步骤后的俯视图。
如图7中的(a)所示，去除支撑层90，然后在金属引线20下方粘附诸如ACF或ACP的各向异性导电材料层40，最后将上表面设置有凸块的金属I/O层30的上表面附于各向异性导电材料层40的下表面。图7中的(b)是示出了完成上述步骤后的俯视图。
在本发明的实施例中，支撑层90可为粘性的塑料薄膜类材料，并可通过机械方式将支撑层90剥离。可选地，支撑层90也可以为紫外线照射胶带(UVtape)，在这种情况下，经紫外线照射胶带失去粘性后会自然剥离。
按照上述图5至图7的步骤，最终得到了如图8所示的封装的倒装芯片的封装结构。在如图8所示的结构中，芯片通过凸块电连接到金属引线，金属引线通过凸块和各向异性导电材料层40电连接到金属I/O层30，金属I/O层30电连接到外部端子。也就是说，通过使用各向异性导电材料层来电连接PCB的两个金属层来实现芯片与外部器件的电连接。
因此，在根据本发明的实施例中，当有压力施加到倒装芯片封装结构时，各向异性导电材料可实现电连接，具体地讲，PCB的金属I/O层与PCB的金属引线层通过各向异性导电材料电连接，芯片的焊盘通过凸块电连接到PCB的金属引线层，从而实现了芯片的焊盘和PCB的金属I/O层之间的电连接。
在根据本发明的实施例中，由于使用诸如ACF或ACP的各向异性导电材料来代替通孔，所以生产工艺相对简单并且降低了成本。另外，在根据本发明的实施例中，仅通过改变金属引线的形状就可以容易应用于不同的芯片。
尽管已经结合示例性实施例描述了本发明，但是本发明不限于在此阐述的实施例。在不脱离本发明的精神或范围的情况下，可以在形式和细节上做出各种修改。

Claims (6)

1.一种倒装芯片封装结构，所述倒装芯片封装结构包括：
印刷电路板，具有金属引线层和用于与外部端子电连接的金属输入/输出层；
芯片，倒装安装在印刷电路板的金属引线层上；
玻璃纤维，设置在印刷电路板的金属引线层的边缘处并围绕所述芯片；
塑封料，用于包封所述芯片，
其中，印刷电路板的金属引线层与金属输入/输出层通过各向异性导电材料电连接。
2.根据权利要求1所述的倒装芯片封装结构，其特征在于所述各向异性导电材料为各向异性导电胶或各向异性导电膜。
3.根据权利要求2所述的倒装芯片封装结构，其特征在于凸块设置在所述金属输入/输出层上且位于各向异性导电材料中。
4.一种制造倒装芯片封装结构的方法，所述方法包括的步骤有：
提供边缘设置有玻璃纤维的金属引线框架；
将所述金属引线框架设置在支撑层上；
将芯片倒装在所述金属引线框架上并与金属引线框架电连接；
注入塑封料来包封芯片；
去除所述支撑层；
利用各向异性导电材料将金属输入/输出层粘附在金属引线框架上。
5.根据权利要求4所述的方法，其特征在于所述各向异性导电材料为各向异性导电胶或各向异性导电膜。
6.根据权利要求4所述的方法，其特征在于凸块设置在所述金属输入/输出层上且位于各向异性导电材料中。
CN2011102202803A 2011-08-01 2011-08-01 倒装芯片封装结构及其制造方法 Pending CN102254891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102202803A CN102254891A (zh) 2011-08-01 2011-08-01 倒装芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102202803A CN102254891A (zh) 2011-08-01 2011-08-01 倒装芯片封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102254891A true CN102254891A (zh) 2011-11-23

Family

ID=44982040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102202803A Pending CN102254891A (zh) 2011-08-01 2011-08-01 倒装芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102254891A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258820A (zh) * 2013-04-09 2013-08-21 北京兆易创新科技股份有限公司 SPI接口的增强型Flash芯片及芯片封装方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142595A (ja) * 1983-12-29 1985-07-27 ソニー株式会社 電子部品の接続方法
JP2000138243A (ja) * 1998-10-30 2000-05-16 Optrex Corp 半導体実装構造
US6287894B1 (en) * 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
US20030017327A1 (en) * 2001-07-19 2003-01-23 Korea Advanced Institute Of Science And Technology High adhesion triple layered anisotropic conductive adhesive film
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
TW200710934A (en) * 2005-09-09 2007-03-16 Int Semiconductor Tech Ltd Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier
CN1977574A (zh) * 2005-02-03 2007-06-06 松下电器产业株式会社 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
CN101303984A (zh) * 2001-06-07 2008-11-12 株式会社瑞萨科技 半导体装置的制造方法
CN101363128A (zh) * 2007-08-07 2009-02-11 恩伊凯慕凯特股份有限公司 用于形成突起的非氰类电解金电镀液

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142595A (ja) * 1983-12-29 1985-07-27 ソニー株式会社 電子部品の接続方法
JP2000138243A (ja) * 1998-10-30 2000-05-16 Optrex Corp 半導体実装構造
US6287894B1 (en) * 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
CN101303984A (zh) * 2001-06-07 2008-11-12 株式会社瑞萨科技 半导体装置的制造方法
US20040177921A1 (en) * 2001-06-29 2004-09-16 Akira Yamauchi Joining method using anisotropic conductive adhesive
US20030017327A1 (en) * 2001-07-19 2003-01-23 Korea Advanced Institute Of Science And Technology High adhesion triple layered anisotropic conductive adhesive film
KR20030033706A (ko) * 2001-10-24 2003-05-01 앰코 테크놀로지 코리아 주식회사 플립칩 패키지
CN1977574A (zh) * 2005-02-03 2007-06-06 松下电器产业株式会社 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
TW200710934A (en) * 2005-09-09 2007-03-16 Int Semiconductor Tech Ltd Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier
CN101363128A (zh) * 2007-08-07 2009-02-11 恩伊凯慕凯特股份有限公司 用于形成突起的非氰类电解金电镀液

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258820A (zh) * 2013-04-09 2013-08-21 北京兆易创新科技股份有限公司 SPI接口的增强型Flash芯片及芯片封装方法
WO2014166172A1 (zh) * 2013-04-09 2014-10-16 北京兆易创新科技股份有限公司 SPI接口的增强型Flash芯片及芯片封装方法
CN103258820B (zh) * 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 SPI接口的增强型Flash芯片及芯片封装方法
US9836236B2 (en) 2013-04-09 2017-12-05 Gigadevice Semiconductor (Beijing) Inc. SPI interface enhanced flash chip and chip packaging method

Similar Documents

Publication Publication Date Title
US11508776B2 (en) Image sensor semiconductor packages and related methods
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US20120159118A1 (en) Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure
WO2011011974A1 (en) Flexible circuit module
JP2012129464A (ja) 半導体装置およびその製造方法
US9123629B2 (en) Chip package and method for forming the same
US20100237490A1 (en) Package structure and manufacturing method thereof
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
US9875930B2 (en) Method of packaging a circuit
CN102254891A (zh) 倒装芯片封装结构及其制造方法
US8344500B2 (en) Integrated circuit package module and method of the same
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
CN103400826A (zh) 半导体封装及其制造方法
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
CN102751203A (zh) 半导体封装结构及其制作方法
JP2013106008A (ja) 半導体装置
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module
KR101099584B1 (ko) 반도체 패키지 및 그 제조 방법
TWI502690B (zh) 基板內嵌式模組結構
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
JP2009289926A (ja) 電子部品装置の製造方法
TWI393197B (zh) 晶片封裝
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
CN101661927A (zh) 芯片封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111123