KR20080074468A - 초음파를 이용한 반도체 칩의 표면실장방법 - Google Patents

초음파를 이용한 반도체 칩의 표면실장방법 Download PDF

Info

Publication number
KR20080074468A
KR20080074468A KR1020070013651A KR20070013651A KR20080074468A KR 20080074468 A KR20080074468 A KR 20080074468A KR 1020070013651 A KR1020070013651 A KR 1020070013651A KR 20070013651 A KR20070013651 A KR 20070013651A KR 20080074468 A KR20080074468 A KR 20080074468A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
ultrasonic waves
compound
Prior art date
Application number
KR1020070013651A
Other languages
English (en)
Inventor
성현호
박용규
김인회
Original Assignee
(주)아이셀론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이셀론 filed Critical (주)아이셀론
Priority to KR1020070013651A priority Critical patent/KR20080074468A/ko
Publication of KR20080074468A publication Critical patent/KR20080074468A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩의 표면실장방법에 관한 것으로, 특히 초음파 접합공정을 이용하여 반도체 칩을 기판상에 직접 실장하는 초음파를 이용한 반도체 칩의 표면실장방법에 관한 것이다.
본 발명에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 의하면 반도체 칩을 기판에 직접 실장하는 방식을 통해 칩 패키지 공정을 단순하게 함과 동시에 패키지로 인한 불필요한 공간을 줄임으로써 칩 패키지의 소형화를 구현할 수 있고 칩을 기판에 실장함에 있어서 초음파 공정 및 열압착 공정을 사용함으로써 공정을 신속하게 처리할 수 있는 효과가 있다.
초음파(ultrasonic), 언더필(underfill), 댐(dam), 표면실장공정(Surface Mount Technology)

Description

초음파를 이용한 반도체 칩의 표면실장방법{Surface Mounting Method of Semi-conduct Chip using the ultrasonic wave}
도 1a 는 종래 기술에 의한 와이어 본딩 후 몰딩된 패키지를 표면실장공정(SMT) 을 통해 기판에 실장한 단면도이다.
도 1b 는 도 1a에서 반도체 칩을 와이어 본딩으로 연결한 후 몰딩하기 전 상태를 나타낸 도면이다.
도 1c 는 도 1b에서 몰딩한 후의 완성된 패키지 상태를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 따른 제조 공정을 나타낸 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법을 도시한 간략도이다.
도 4는 초음파 접합 공정 및 열압착 공정을 통하여 기판 위에 반도체 칩을 실장하는 것을 나타내는 개략도이다.
도 5는 본 발명의 실시예에 따라 기판 위에 댐을 제작하여 댐내에 실장된 반도체 칩을 몰딩한 상태를 나타내는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 따른 제조 공정을 나타낸 흐름도이다.
본 발명은 반도체 칩의 표면실장방법에 관한 것으로, 특히 초음파 접합공정을 이용하여 반도체 칩을 기판상에 직접 실장하는 초음파를 이용한 반도체 칩의 표면실장방법에 관한 것이다.
일반적으로 반도체 패키지는 전기적으로 외부와 연결할 수 있는 핀과 칩(chip)을 장착시킬 수 있는 구조물인 리드 프레임, 리드 프레임과 본딩패드를 연셜하는 선, 칩을 장착하는 패들 및 봉합물질들로 이루어진다. 또한 반도체 패키지는 사용되는 밀봉재료에 따라 수지밀봉 패키지, TCP(tape carrier Package) 패키지, 글래스 밀봉 패키지 등으로 구분되고, 그 실장 방법에 따라 삽입형과 표면실장형(Surface Mount Technology:SMT)으로 구분된다. 삽입형 패키지로는 DIP(Dual In-line Package), PGA(Pin Grid Array)등이 있고, 표면실장형으로는 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array)등이 있다.
한편 칩을 기판에 장착하거나 물리적으로 연결하는 방식을 본딩(bonding)이라 하는데 이러한 본딩에는 플립 칩 본딩(Flip Chip Bonding), 와이어본딩(Wire Bonding)등이 있다.
도 1a 내지 도 1c는 종래의 와이어 본딩 후 몰딩된 패키지를 표면실장공정을 통해 인쇄회로 기판에 실장한 상태를 나타내는 도면이다.
도 1a 내지 도 1c를 참조하면 종래의 반도체 패키지는 반도체칩(102)을 와이어(107)를 통해 패키지용 기판(109)에 본딩하고 칩을 지지할 수 있도록 컴파운드(105)로 몰딩하는 등의 별도의 패키지 공정을 통해 패키지 칩을 형성하고 표면실장공정(SMT)등의 공정을 통하여 패키지 칩을 인쇄회로기판(104)에 실장하는 표면실장소자(Surface Mount Device:이하 'SMD'라 한다.)방식이 주를 이루고 있다.
이러한 SMD 방식은 모든 가전 및 전자 제품에 사용되고 있는 방식으로 현재 까지 주로 사용되고 있는 방식이다. 그러나 이동기기 등의 발전과 더불어 이동기기의 고기능화 및 소형화 추세에 맞추어 필요부품 등을 효율적으로 PCB등의 기판에 배열하는데 한계에 부딪히게 되었다.
즉, 이러한 방식은 패키지의 크기의 한계로 인하여 일정크기의 기판에 삽입할 수있는 칩의 개수에 제한을 받게 되고 따라서 와이어 본딩 공정을 이용한 패키지 공정을 통해서는 칩 패키지의 경박단소화에 한계가 있었다.
본 발명이 이루고자 하는 기술적 과제는 반도체 칩의 실장에 있어서 플립칩 방식으로 초음파 에너지를 이용하여 기판에 반도체 칩을 직접 실장함으로써 반도체 칩 패키지 제조 공정을 단순화 시킬수 있는 초음파를 이용한 반도체 칩 표면실장방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 초음파를 이용한 반도체 칩의 표면실장방법은 반도체 웨이퍼 상에 스터드 범프를 형성하는 단계, 상기 웨이 퍼를 다수의 반도체 칩으로 절단하는 단계, 상기 반도체 칩을 기판에 실장하는 단계, 상기 기판에 실장된 상기 반도체 칩에 언더필 재료를 도포하고 경화시키는 단계, 상기 기판에 실장된 상기 반도체 칩 주변에 에폭시 댐을 형성하는 단계 및 상기 에폭시 댐 내부를 컴파운드로 몰딩한 후 경화시키는 단계를 포함하고, 상기 반도체 칩을 기판에 실장하는 단계는 상기 반도체 칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판의 패드와 상기 반도체 칩에 형성된 범프를 본딩하는 것을 특징으로 한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 의한 초음파를 이용한 반도체 칩의 표면실장방법은 기판에 에폭시 댐을 형성하는 단계, 반도체 웨이퍼에 스터드 범프를 형성하는 단계, 상기 댐 안쪽 기판 리드에 스터드 범프를 형성하는 단계, 상기 에폭시 댐 내부의 상기 기판에 반도체 칩을 초음파 접합 공정 및 열 압착 공정으로 본딩하여 상기 반도체 칩을 기판에 실장하는 단계, 상기 에폭시 댐내에 실장된 상기 반도체 칩을 컴파운드를 이용하여 몰딩하는 단계, 몰딩의 경화를 위하여 건조시키는 단계를 포함하는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 따른 제조 공정을 나타낸 흐름도이고 도 3은 본 발명의 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법을 도시한 간략도이다.
도 2 및 도3에 도시된 바와 같이 본 발명에 따른 초음파를 이용한 반도체 칩의 표면실장방법은 웨이퍼상에 범프를 형성하는 단계(S201), 상기 웨이퍼를 다수의 반도체 칩으로 절단하는 단계(S202), 반도체 칩을 기판에 실장하는 단계(S203), 언더필 재료를 도포하고 경화시키는 단계(S204), 기판에 실장된 반도체 칩 주변에 에폭시 댐을 형성하는 단계(S205), 에폭시 댐 내부를 컴파운드로 몰딩하고 경화시키는 단계(S206)로 이루어진다.
웨이퍼상에 범프를 형성하는 단계(S201)는 웨이퍼(301)에 형성된 전극 패턴에 따라 기판(304)과 전기적으로 접촉할 수 있도록 도금 범프 또는 스터드 범프(303)를 형성하는 단계이다.
이어서 상기 웨이퍼(301)를 다수의 반도체 칩(302)으로 절단하는 단계(S202)를 거친다. 이때 절단된 각각의 반도체 칩(302)에는 범프(303)가 형성되어 있다.
반도체 칩을 기판에 실장하는 단계(S203)에서는 열압착 공정 및 초음파 인가 공정을 이용하여 기판(304)의 패드(미도시)와 반도체 칩(302)에 형성된 범프(303)를 접착시킨다. 즉, 반도체 칩(302)에 열 및 압력을 가하고 초음파를 인가함으로써 범프(303)가 열, 압력 및 초음파에 의한 에너지로 인해 용융되어 반도체 칩(302)과 기판(304)을 전기적으로 연결시켜 준다. 이와같이 본 발명에 따른 초음파를 이용한 반도체 칩의 표면실장방법은 반도체 칩(302)을 기판(304)에 직접 실장함에 있어서 열압착과 동시에 초음파를 인가해 줌으로써 칩 패키지의 소형화를 가능하게 하고 공정을 단순화 할 수 있는 이점이 있다.
이어서 기판에 접합된 칩에 사이드 필 또는 언더필 재료를 도포한 후 경화 시키는 단계(S204)를 실시한다. 이와같이 칩의 직접 실장 후에 사이드 필 또는 언더필 등의 에폭시 도포를 통해 칩의 내환경성을 증가시킨다.
이후 칩 패키지화를 위하여 기판(304)에 실장된 반도체 칩(302) 주변에 에폭시 댐(306)을 형성하는 단계(S205) 및 에폭시 댐(306) 내부를 컴파운드(305)로 몰딩하고 경화시키는 단계(S206)를 거쳐 패키지를 완성하게 된다.
이후 필요에 따라 기판 주변의 전자부품을 표면실장방법으로 기판에 배치한다. 이때 주변의 전자부품을 표면실장방법으로 먼저 형성한 후에 반도체 칩(302)을 기판(304)에 실장하는 단계(S203) 내지 에폭시 댐(306) 내부를 컴파운드(305)로 몰딩하고 경화시키는 단계(S206)를 실시할 수도 있다.
컴파운드 몰딩 시에는 실장된 전자부품 및 반도체 칩을 한번에 몰딩 시킬 수 있다. 또한, 컴파운드 몰딩 시 에폭시 댐을 사용하는 방식대신 몰딩 금형을 사용하여 컴파운드 몰딩을 실시 할 수 도 있다.
도 4는 초음파 접합 공정 및 열압착 공정을 통하여 기판 위에 반도체 칩을 실장하는 것을 나타내는 개략도이다.
도 4에 도시된 바와같이 반도체 칩(402)에 형성된 범프(403)를 기판(404)의 패드(411)에 배치하고 범프(403)가 형성된 반도체 칩(402)에 히팅수단 및 압력인가 수단(미도시)으로 열 및 압력을 가하고 초음파를 인가하여(410) 반도체 칩(402)이 기판(404)에 접착되도록 한다.
이때 가해지는 온도는 범프(403)의 용융온도 이상인 것이 바람직하며 인가되는 초음파의 주파수는 30~100kHz인 것이 바람직하다.
도 5는 본 발명의 실시예에 따라 기판(504) 위에 에폭시 댐(506)을 제작하여 에폭시 댐(506)내에 실장된 반도체 칩(502)을 컴파운드(505)로 몰딩한 상태를 나타내는 단면도이다.
도 5를 종래의 와이어 본딩 방식에 의한 도 1과 비교해 볼때 패키지가 소형화되고 공정이 단순화 되었음을 알 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 따른 제조 공정을 나타낸 흐름도이다.
도 6에 도시된 바와 같이 본 발명의 다른 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법은 기판에 에폭시 댐을 형성하는 단계(S601), 웨이퍼상에 범프를 형성하는 단계(S602), 상기 웨이퍼를 다수의 반도체 칩으로 절단하는 단계(S603), 상기 댐 안쪽 기판 리드에 스터드 범프를 형성하는 단계(S604), 반도체 칩을 기판에 실장하는 단계(S605), 에폭시 댐 내부를 컴파운드로 몰딩하고 경화시키는 단계(S606)로 이루어진다.
도 6에 도시된 본 발명의 다른 일 실시예에 따른 초음파를 이용한 반도체 칩의 표면실장방법은 도 2에 도시된 초음파를 이용한 반도체 칩의 표면실장방법과 비교할 때 먼저 기판에 에폭시 댐을 형성하는 단계(S601)를 거친후 웨이퍼상에 범프를 형성하는 단계(S602), 상기 웨이퍼를 다수의 반도체 칩으로 절단하는 단계(S603) 및 상기 댐 안쪽 기판 리드에 스터드 범프를 형성하는 단계(S604)를 거치게 된다.
이후 반도체 칩을 기판에 실장하는 단계(S605) 및 에폭시 댐 내부를 컴파운드로 몰딩하고 경화시키는 단계(S606)를 거치게 되는데 에폭시 댐 내부를 컴파운드로 몰딩하고 경화시키는 단계(S606) 전에 사이드필 또는 언더필 등의 재료를 도포 한 후 경화시키는 단계를 추가하여 칩의 내환경성을 증가시킬 수도 있다.
상기 반도체 칩을 기판에 실장하는 단계(S605)는 열압착 공정 및 초음파 인가공정을 통해 이루어지며 이때 가해지는 온도는 범프의 용융온도 이상인 것이 바람직하며 인가되는 초음파의 주파수는 30~100kHz인 것이 바람직하다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 초음파를 이용한 반도체 칩의 표면실장방법에 의하면 패키지 된 칩을 사용하지 않고 웨이퍼 상태의 반도체 칩을 기판에 직접 실장하는 방식을 통해 칩 패키지 공정을 단순하게 함과 동시에 패키지로 인한 불필요한 공간을 줄임으로써 칩 패키지의 소형화를 구현할 수 있는 장점이 있다.
또한 반도체 칩을 기판에 실장함에 있어서 초음파 공정 및 열압착 공정을 사용함으로써 공정을 신속하게 처리할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 웨이퍼 상에 스터드 범프를 형성하는 단계;
    상기 웨이퍼를 다수의 반도체 칩으로 절단하는 단계;
    상기 반도체 칩을 기판에 실장하는 단계;
    상기 기판에 실장된 상기 반도체 칩에 언더필 재료를 도포하고 경화시키는 단계;
    상기 기판에 실장된 상기 반도체 칩 주변에 에폭시 댐을 형성하는 단계; 및
    상기 에폭시 댐 내부를 컴파운드로 몰딩한 후 경화시키는 단계를 포함하고,
    상기 반도체 칩을 기판에 실장하는 단계는 상기 반도체 칩에 열과 압력을 가하고 초음파를 인가하여 상기 기판의 패드와 상기 반도체 칩에 형성된 범프를 본딩하는 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
  2. 제1항에 있어서,
    상기 반도체 칩을 기판에 실장하는 단계에서 인가되는 초음파의 주파수는 30~100kHz인 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
  3. 제1항에 있어서, 상기 에폭시 댐 내부를 컴파운드로 몰딩한 후 경화시키는 단계는
    메탈 마스크 또는 스텐실 마스크를 사용하여 컴파운드를 도포한 후 경화시키 는 방법으로 이루어지는 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
  4. 기판에 에폭시 댐을 형성하는 단계;
    반도체 웨이퍼에 도금범프 또는 스터드 범프를 형성하는 단계;
    상기 웨이퍼를 다수의 반도체 칩으로 절단하는 단계;
    상기 댐 안쪽 기판 리드에 스터드 범프를 형성하는 단계;
    상기 에폭시 댐 내부의 상기 기판에 반도체 칩을 초음파 접합 공정 및 열 압착 공정으로 본딩하여 상기 반도체 칩을 기판에 실장하는 단계;
    상기 에폭시 댐내에 실장된 상기 반도체 칩을 컴파운드를 이용하여 몰딩하는 단계;
    몰딩의 경화를 위하여 건조시키는 단계를 포함하는 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
  5. 제4항에 있어서,
    상기 초음파 접합 공정에 사용되는 초음파의 주파수는 30~100kHz인 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
  6. 제4항에 있어서, 상기 에폭시 댐내에 실장된 상기 반도체 칩을 컴파운드를 이용하여 몰딩하는 단계는
    메탈 마스크 또는 스텐실 마스크를 사용하여 컴파운드를 도포하는 방법으로 이루어진 것을 특징으로 하는 초음파를 이용한 반도체 칩의 표면실장방법.
KR1020070013651A 2007-02-09 2007-02-09 초음파를 이용한 반도체 칩의 표면실장방법 KR20080074468A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070013651A KR20080074468A (ko) 2007-02-09 2007-02-09 초음파를 이용한 반도체 칩의 표면실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070013651A KR20080074468A (ko) 2007-02-09 2007-02-09 초음파를 이용한 반도체 칩의 표면실장방법

Publications (1)

Publication Number Publication Date
KR20080074468A true KR20080074468A (ko) 2008-08-13

Family

ID=39883793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013651A KR20080074468A (ko) 2007-02-09 2007-02-09 초음파를 이용한 반도체 칩의 표면실장방법

Country Status (1)

Country Link
KR (1) KR20080074468A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035372B1 (ko) * 2008-12-15 2011-05-20 한국기계연구원 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법
US8497569B2 (en) 2010-03-08 2013-07-30 Samsung Electronics Co., Ltd. Package substrates and semiconductor packages having the same
US9941180B2 (en) 2015-10-22 2018-04-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN117352439A (zh) * 2023-12-04 2024-01-05 深圳市伟鼎自动化科技有限公司 一种高精密半导体元件封装热压机

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035372B1 (ko) * 2008-12-15 2011-05-20 한국기계연구원 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법
US8497569B2 (en) 2010-03-08 2013-07-30 Samsung Electronics Co., Ltd. Package substrates and semiconductor packages having the same
US8759221B2 (en) 2010-03-08 2014-06-24 Samsung Electronics Co., Ltd Package substrates, semiconductor packages having the same, and methods of fabricating the semiconductor packages
US9941180B2 (en) 2015-10-22 2018-04-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10388582B2 (en) 2015-10-22 2019-08-20 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN117352439A (zh) * 2023-12-04 2024-01-05 深圳市伟鼎自动化科技有限公司 一种高精密半导体元件封装热压机
CN117352439B (zh) * 2023-12-04 2024-02-09 深圳市伟鼎自动化科技有限公司 一种高精密半导体元件封装热压机

Similar Documents

Publication Publication Date Title
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US9147600B2 (en) Packages for multiple semiconductor chips
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US20120306064A1 (en) Chip package
JP2007287944A (ja) Ｐｏｐ用の半導体装置の製造方法
CN108321092B (zh) 电路部件的制造方法和电路部件
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
KR102237783B1 (ko) 반도체 패키지 및 그것의 제조 방법
KR20040059742A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
TW202240803A (zh) 半導體覆晶封裝結構及方法
CN115332210A (zh) 封装体及其封装方法
CN114975135A (zh) 一种内置元器件的封装方法
KR20090082029A (ko) 솔더 볼 형성방법 및 이를 이용한 반도체 패키지의제조방법
CN111834323A (zh) 一种半导体封装件及其制造方法
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지
KR19980058592A (ko) Bga 반도체패키지용 pcb

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080328

Effective date: 20081015