KR100472286B1 - 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지 - Google Patents

접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지 Download PDF

Info

Publication number
KR100472286B1
KR100472286B1 KR10-2002-0055690A KR20020055690A KR100472286B1 KR 100472286 B1 KR100472286 B1 KR 100472286B1 KR 20020055690 A KR20020055690 A KR 20020055690A KR 100472286 B1 KR100472286 B1 KR 100472286B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive tape
attached
semiconductor
chip package
Prior art date
Application number
KR10-2002-0055690A
Other languages
English (en)
Other versions
KR20040024163A (ko
Inventor
김민일
이상엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0055690A priority Critical patent/KR100472286B1/ko
Priority to US10/458,281 priority patent/US7005577B2/en
Priority to JP2003317418A priority patent/JP4295585B2/ja
Publication of KR20040024163A publication Critical patent/KR20040024163A/ko
Application granted granted Critical
Publication of KR100472286B1 publication Critical patent/KR100472286B1/ko
Priority to US11/324,293 priority patent/US7227086B2/en
Priority to US11/727,298 priority patent/US7410832B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0469—Surface mounting by applying a glue or viscous material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩과 기판의 전기적인 연결이 와이어본딩에 의해 이루어지는 반도체 칩 패키지에 관한 것으로서, 칩 패드가 형성된 활성면을 갖는 반도체 칩과, 활성면이 상부를 향하도록 하여 반도체 칩이 부착된 실장수단과, 반도체 칩과 실장수단을 전기적으로 연결하는 본딩와이어와, 반도체 칩 상부에 위치하는 본딩와이어 부분과 반도체 칩의 활성면에 부착되어 있는 비전도성의 접착 테이프, 및 반도체 칩과 실장수단과 본딩와이어 및 접착 테이프를 봉지하는 패키지 몸체를 구비하는 것을 특징으로 한다. 또한, 본 발명에 따른 반도체 칩 패키지는 칩 패드가 형성된 활성면을 갖는 복수의 반도체 칩들과, 반도체 칩이 실장되는 기판, 및 반도체 칩들과 실장수단을 전기적으로 연결하는 본딩와이어를 포함하며, 실장수단 위에 하나의 반도체 칩이 접착제로 부착되어 있고, 그 상부에 적어도 하나 이상의 반도체 칩들이 비전도성의 접착 테이프로 부착되어 있는 적층 칩 패키지로서, 접착 테이프는 각각의 상기 반도체 칩들의 활성면과 상기 반도체 칩 상부의 본딩와이어 부분에 부착되어 있는 것을 특징으로 한다.
이에 따르면, 접착층의 두께를 균일하게 유지할 수 있고, 보이드가 발생되지 않는다. 또한, 적층 칩 패키지 형태에서 상부에 위치한 반도체 칩과 하부에 위치한 반도체 칩 사이에 빈 공간이 형성되지 않아 와이어본딩 공정을 진행할 때 반도체 칩에 가해지는 힘을 지지하여 칩 손상 및 와이어본딩 불량 등을 방지할 수 있다. 그리고, 와이어 쳐짐이나 와이어 휩쓸림 등이 방지될 수 있다.

Description

접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지{Semiconductor chip package that adhesive tape is attached on the bonding wire}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 반도체 칩과 기판의 전기적인 연결이 와이어본딩(wire bonding)에 의해 이루어지는 반도체 칩 패키지에 관한 것이다.
반도체 칩 패키지 제조 방법에서 반도체 칩을 기판 또는 리드프레임과 같은 칩 실장수단 위에 부착하는 데에 있어서 가장 일반적인 방법은 전도성 또는 비전도성인 액상의 접착제를 사용하는 것이다.
도 1은 액상의 접착제를 이용하는 종래의 반도체 칩 패키지의 일 예를 나타낸 단면도이고, 도 2는 액상의 접착제를 이용하는 종래의 반도체 칩 패키지의 다른 예를 나타낸 단면도이다.
도 1에 도시된 반도체 칩 패키지(310)는 하나의 반도체 칩(311)을 포함하여 구성되는 형태로서, 인쇄회로기판(321) 위에 액상의 접착제(325)로 반도체 칩(311)이 부착되어 있고, 칩 패드(312)와 기판 패드(322)가 본딩와이어(327)에 의해 연결되어 있는 구조이다. 그리고, 도 2에 도시된 반도체 칩 패키지(410)는 수직으로 적층되어 있는 2개의 반도체 칩(411)을 포함하여 구성되는 적층 칩 패키지 형태로서, 인쇄회로기판(421) 위에 액상의 접착제(425)로 제 1반도체 칩(411)이 부착되어 있고, 그 위에 동종의 제 2반도체 칩(413)이 액상의 접착제(426)로 부착되어 있으며, 반도체 칩들(411,413)의 칩 패드(412,414)와 기판 패드(422)가 본딩와이어(427)에 의해 연결되어 있는 구조이다.
한편, 각각의 반도체 칩 패키지(310,410)는 반도체 칩(311,411,413)과 본딩와이어(327,427) 및 그 접합 부분을 봉지하도록 에폭시 성형 수지(epoxy molding compound; EMC)로 형성되는 봉지부(335,435)에 의해 외부환경으로부터 보호되며, 인쇄회로기판(321,421) 하부에 부착되는 솔더 볼(337,437)을 외부접속단자로 이용한다.
앞에서 소개한 종래 기술에 따른 반도체 칩 패키지들은 액상의 접착제를 사용하여 반도체 칩을 부착한다. 그러나, 액상의 접착제를 사용하여 반도체 칩을 부착하는 방법은 접착층의 두께를 균일하게 유지하기 어렵고, 두께가 매우 얇게 가공되어 휨이 발생되는 반도체 칩을 부착하는 경우에 보이드(void)가 발생될 수 있으며, 액상의 접착제가 반도체 칩 위로 침범할 수 있는 등 공정 및 신뢰성 불량을 유발시킬 수 있다. 특히, 복수의 반도체 칩들을 수직으로 적층하여 구성되는 반도체 칩 패키지를 제조할 경우에 액상의 접착제가 하부에 위치한 반도체 칩의 칩 패드를 오염시켜 후속 공정에서 간섭을 일으킬 수 있다.
복수의 반도체 칩이 수직으로 적층된 형태의 반도체 칩 패키지에 있어서 전술한 문제점을 해결하기 위한 방법으로서 필름 형태의 비전도성 접착 테이프를 액상의 접착제 대신에 사용하는 방법이 알려져 있다.
도 3은 접착 테이프를 이용하는 종래의 반도체 칩 패키지의 일 예를 나타낸 단면도이다.
도 3에 도시된 반도체 칩 패키지(510)는 수직으로 적층되어 있는 2개의 반도체 칩(511,513)을 포함하여 구성되는 형태로서, 인쇄회로기판(521) 위에 부착되어 있는 제 1반도체 칩(511)은 액상의 접착제(525)로 부착되어 있고, 그 위에 부착되어 있는 동종의 제 2반도체 칩(513)은 비전도성의 접착 테이프(526)로 부착되어 있는 구조이다. 여기서, 접착 테이프(526)는 제 1반도체 칩(511)의 칩 패드(512) 안쪽에 위치하는 크기를 가지며, 제 1반도체 칩(511)의 칩 패드(512)와 기판 패드(522)를 연결하는 본딩와이어(527)의 와이어루프(wire loop) 높이 확보를 위하여 일정 두께를 갖는다.
그러나, 이와 같이 접착 테이프를 이용하여 반도체 칩을 부착하는 방법은 접착 테이프를 반도체 칩 위에 접착시키는 설비의 동작 정밀도가 떨어져 접착 테이프가 칩 패드를 가리는 경우가 발생될 수 있고, 접착 테이프가 잘 늘어나 보푸라기 등의 이물질 발생이 용이한 재질일 경우에 이러한 물질이 칩 패드를 가려 와이어본딩을 정상적으로 하지 못하게 되는 등 설비나 소재의 특성에 따라 칩 패드 등에 간섭을 일으킬 수 있다. 또한, 칩 가장자리 부분에서 상부에 위치한 반도체 칩과 하부에 위치한 반도체 칩 사이에 빈 공간을 만드는 구조가 되어 상부에 위치한 반도체 칩의 칩 부착(die attach) 후에 진행되는 와이어본딩 공정에서 반도체 칩에 충격을 주거나 와이어본딩 불량 또는 본딩 상태에 영향을 줄 수 있다.
한편, 액상의 접착제를 사용하거나 접착 테이프를 사용하는 종래의 반도체 칩 패키지는 반도체 칩 패키지의 입출력 핀 수 증가 및 칩 패드의 미세피치(fine pitch)화가 진행되면서 본딩와이어의 직경이 줄어들고 본딩와이어 사이의 간격이 줄어들면서 와이어본딩 공정 후의 와이어 쳐짐(sagging)이나 몰딩(molding) 공정에서의 와이어 휩쓸림(sweeping) 등의 불량이 발생될 가능성이 증가되고 있다.
본 발명의 목적은 칩 부착에 액상의 접착제를 이용함에 따른 와이어본딩 불량의 발생을 방지할 수 있는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 칩 적층 구조의 반도체 칩 패키지에서의 상부와 하부의 반도체 칩 사이에 공간이 형성되지 않도록 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지를 제공하는 데 있다.
본 발명의 또 다른 목적은 입출력 핀 수의 증가와 파인피치와 및 본딩와이어의 두께 감소에 따른 본딩와이어 관련 불량의 발생을 방지할 수 있는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지는, 칩 패드가 형성된 활성면(active surface)을 갖는 반도체 칩과, 활성면이 상부를 향하도록 하여 반도체 칩이 부착된 실장수단과, 반도체 칩과 실장수단을 전기적으로 연결하는 본딩와이어와, 반도체 칩 상부에 위치하는 본딩와이어 부분과 반도체 칩의 활성면에 부착되어 있는 비전도성의 접착 테이프, 및 반도체 칩과 실장수단과 본딩와이어 및 비전도성 접착 테이프를 봉지하는 패키지 몸체를 구비하는 것을 특징으로 한다.
또한, 전술한 목적을 달성하기 위한 본 발명에 따른 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지는, 칩 패드가 형성된 활성면을 갖는 복수의 반도체 칩들과, 반도체 칩이 실장되는 실장수단, 및 반도체 칩들과 실장수단을 전기적으로 연결하는 본딩와이어를 포함하며, 실장수단 위에 하나의 반도체 칩이 접착제로 부착되어 있고, 그 상부에 적어도 하나 이상의 반도체 칩들이 비전도성의 접착 테이프로 부착되어 있는 적층 칩 패키지로서, 접착 테이프가 각각의 반도체 칩들의 활성면과 반도체 칩 상부의 본딩와이어 부분에 부착되어 있는 것을 특징으로 한다.
접착 테이프는 반도체 칩의 활성면 크기보다 크도록 하며 5㎛~200㎛의 두께를 갖도록 하는 것이 바람직하다. 접착 테이프는 폴리이미드(polyimide), 에폭시(epoxy), 아크릴(acryl) 중 적어도 어느 하나의 합성수지 재질을 포함하여 구성되도록 하는 것이 바람직하다. 또한, 접착 테이프는 반도체 칩 상부의 본딩와이어 부분을 둘러싸도록 하여 반도체 칩의 활성면 전체에 부착되도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명에 따른 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
제 1실시예
도 4와 도 5는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 단면도이고, 도 6과 도 7은 도 4의 반도체 칩 패키지에서 접착 테이프의 부착 형태를 나타낸 단면도들이다.
도 4와 도 5에 도시된 본 발명의 반도체 칩 패키지(10)는 하나의 반도체 칩(11)을 포함하여 구성되는 형태로서, 인쇄회로기판(21) 위에 액상의 접착제(25)로 반도체 칩(11)이 부착되어 있고, 칩 패드(12)와 기판 패드(22)가 본딩와이어(27)에 의해 전기적으로 연결되어 있으며, 반도체 칩(11)의 활성면에 비전도성으로서 합성수지 재질의 접착 테이프(31)가 부착되어 있는 구조이다. 반도체 칩(11)과 본딩와이어(27) 및 그 접합 부분은 에폭시 성형 수지로 형성되는 봉지부(35)에 의해 외부환경으로부터 보호되며, 외부접속단자로는 인쇄회로기판(21) 하부에 부착된 솔더 볼(37)을 이용하고 있다.
여기서, 비전도성의 접착 테이프(31)는 반도체 칩(11)의 크기보다 크게 형성되어 있으며, 본딩와이어(27)의 칩 상부 부분 및 칩 측면으로부터 소정 길이만큼의 부분을 덮도록 반도체 칩(11)의 활성면에 부착되어 있다. 접착 테이프(31)의 두께는 5㎛~200㎛의 두께를 갖는다. 접착 테이프(31)의 두께가 5㎛이하이면 접착 테이프를 취급하는 데 어려움이 있고, 200㎛이상이면 전체 패키지 두께를 증가시킬 수 있기 때문이다.
위에 소개한 제 1실시예에서와 같이 본 발명에 따른 반도체 칩 패키지는, 접착 테이프에 의해 본딩와이어들의 소정 부분이 고정되며 본딩와이어들간의 간격을 계속 유지할 수 있게 된다. 이에 따라, 와이어본딩 공정 이후에 진행되는 후속 공정에서 와이어 쳐짐(wire sagging)이나 와이어 휩쓸림(wire sweeping)이 방지될 수 있다.
접착 테이프는 본딩와이어에 영향을 주지 않을 정도로 적당히 부드러운 재질 및 두께로 구성함으로써 도 6에 도시된 바와 같이 접착 테이프(31a)가 본딩와이어(27)에 일정 부분 부착된 형태나 도 7에 도시된 바와 같이 접착 테이프(31b)가 본딩와이어(27)를 완전히 덮도록 하여 반도체 칩(11)의 활성면 전체에 부착되어 있는 형태 등이 모두 가능하다.
본 발명에 따른 반도체 칩 패키지에서 접착 테이프는 시트(sheet)형태로서 열에 의해 접착력을 가질 수 있는 폴리이미드, 에폭시, 아크릴 등의 합성 수지 재질 또는 그들 중 적어도 어느 하나를 기본 구성물질로 하는 재질이 적용될 수 있다. 이와 같은 재질로 구성함으로써 접착 테이프는 접착 테이프를 열 압착하는 수단 및 테이프 부착 대상물이 탑재되는 히터 블록(heater block) 등에서 발생되는 열의 전도 및 복사로 쉽게 부착될 수 있다. 단, 접착 테이프의 부착 과정에서 접착 테이프는 칩 패드 안쪽의 부분이 눌리도록 하여 본딩와이어에 영향을 주지 않도록 한다.
한편, 본딩와이어는 칩 패드 측에서 스티치 본딩(stitch bonding)이 이루어지도록 하고 기판 패드 측에서 볼 본딩(ball bonding)이 이루어지도록 하는 것이 바람직하나, 칩 패드 측에서 볼 본딩이 이루어지도록 하고 기판 패드 측에서 스티치 본딩이 이루어지도록 하는 것도 가능하다. 그리고, 접착 테이프의 크기는 반도체 칩의 크기보다 크도록 하고 있으나 이에 제한되지 않고 반도체 칩의 크기와 동일하게 하는 것도 가능하다. 이와 같은 경우 본딩와이어는 반도체 칩 상부 부분만 접착 테이프에 부착된다.
제 2실시예
도 8은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 단면도이다.
도 8에 도시된 본 발명에 따른 반도체 칩 패키지(110)는 인쇄회로기판(121) 위에 수직으로 동종의 반도체 칩(111,113) 2개가 적층되어 있는 적층 칩 패키지 형태이다. 각각의 반도체 칩(111,113)은 칩 패드(112,114)가 기판 패드(122)에 본딩와이어(127)로 연결되어 인쇄회로기판(121)과 전기적으로 연결되어 있으며, 인쇄회로기판(121)의 칩 부착면의 반대면에 부착된 솔더 볼(137)을 외부접속단자로 사용하는 구조이다.
여기서, 인쇄회로기판(121) 위에 부착되는 제 1반도체 칩(111)은 액상의 접착제(125)로 부착되어 있고, 그 제 1반도체 칩(111) 위에 부착되는 제 2반도체 칩(113)은 접착 테이프(131)로 부착되어 있다. 아울러, 제 2반도체 칩(113) 위에는 접착 테이프(132)가 부착되어 있다. 제 1반도체 칩(111)과 제 2반도체 칩(113) 위에 부착되는 접착 테이프(131,132)들은 5㎛~200㎛의 두께이며 비전도성의 합성수지 재질로 구성되는 시트형으로서 모두 칩 크기보다 큰 크기로 형성되어 본딩와이어(127a,127b)의 칩 상부 부분과 칩 측면으로부터 소정 거리의 본딩와이어 부분에까지 부착되어 있다.
전술한 제 2실시예에서와 같이 본 발명의 반도체 칩 패키지는 상위 반도체 칩과 하위 반도체 칩의 사이에 빈 공간이 형성되지 않는다. 따라서, 상위 반도체 칩의 부착 후에 진행되는 와이어본딩 과정에서 본딩 툴(bonding tool)에 의해 가해지는 힘을 접착 테이프가 지지한다. 따라서, 와이어본딩 불량이나 본딩와이어의 접합 상태에 영향을 주지 않는다. 또한, 하위 반도체 칩뿐만 아니라 상위 반도체 칩에까지 접착 테이프가 부착되어 칩 적층에 따라 본딩와이어의 길이가 길어지는 경우에도 본딩와이어를 고정시킴으로써 본딩와이어의 쳐짐이나 휩쓸림의 발생을 방지한다. 그리고, 접착 테이프의 크기가 하위 반도체 칩의 크기보다 크도록 구성되어 상부에 위치한 본딩와이어와 하부에 위치한 본딩와이어들간의 간섭이 방지될 수 있다.
제 3실시예
도 9는 본 발명에 다른 반도체 칩 패키지의 제 3실시예를 나타낸 단면도이다.
도 9에 도시된 본 발명에 따른 반도체 칩 패키지(210)는 인쇄회로기판(221) 위에 수직으로 서로 다른 종류의 반도체 칩(211,213) 2개가 적층되어 있는 적층 칩 패키지 형태로서, 인쇄회로기판(221) 위에 액상의 접착제(225)로 제 1반도체 칩(111)이 부착되어 있고 그 위에 크기가 작은 제 2반도체 칩(213)이 접착 테이프(231)로 부착되어 있는 구조이다. 제 1실시예와 마찬가지로 각각의 반도체 칩(111,113)은 본딩와이어(227a,227b)에 의해 기판(221)과 전기적으로 연결되며, 인쇄회로기판(221)의 칩 부착면의 반대면에 외부접속단자로서 솔더 볼(237)이 부착된 구조이다.
전술한 제 3실시예에서와 같이 본 발명에 따른 반도체 칩 패키지는 동종의 반도체 칩의 적층뿐만 아니라 이종의 반도체 칩 적층 구조에서도 적용될 수 있다. 이종의 반도체 칩을 수직으로 적층하여 구성되는 반도체 칩 패키지의 경우 상위 반도체 칩의 크기가 하위 반도체 칩의 크기보다 작은 것이 일반적이며 이와 같은 경우 상위 반도체 칩의 본딩와이어의 길이가 동종의 반도체 칩이 적층된 경우보다 길어짐으로 발생될 수 있는 와이어 쳐짐 및 와이어 휩쓸림이 방지될 수 있다.
한편, 전술한 본 발명에 따른 반도체 칩 패키지의 실시예들에서는 실장수단으로 인쇄회로기판을 적용하고 있는 것을 소개하고 있지만, 필름 형태의 테이프 배선 기판이나, 리드프레임도 적용이 가능하다. 또한, 칩 크기보다 큰 접착 테이프가 적용된 것을 소개하였지만 칩 크기와 동일한 접착 테이프의 적용도 가능하다. 그리고, 2개의 반도체 칩이 적층된 실시예를 소개하였지만 2개 이상의 반도체 칩이 적층된 형태의 경우에도 적용이 가능하다. 이와 같이 본 발명에 따른 반도체 칩 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있음은 본 발명이 속하는 기술분야에서 종사하는 통상의 지식을 가진 자라면 쉽게 알 수 있을 것이다.
이상에서 살펴본 바와 같은 본 발명에 의한 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지에 따르면, 칩 부착에 있어서 액상의 접착제를 사용하지 않고 접착 테이프를 사용함으로써 접착층의 두께를 균일하게 유지할 수 있고, 보이드가 발생되지 않으며, 액상 접착제가 반도체 칩 위로 침범하는 것을 방지할 수 있다. 또한, 적층 칩 패키지 형태에서 종래에 접착 테이프를 이용하는 경우와 달리 상부에 위치한 반도체 칩과 하부에 위치한 반도체 칩 사이에 빈 공간이 형성되지 않아 와이어본딩 공정을 진행할 때 반도체 칩에 가해지는 힘을 지지하여 칩 손상 및 와이어본딩 불량 등을 방지할 수 있다.
그리고, 본딩와이어 직경 및 간격이 줄어들어 발생될 수 있는 와이어 쳐짐이나 와이어 휩쓸림 등이 접착 테이프가 본딩와이어의 일정 부분을 고정시킴으로써 방지될 수 있다.
도 1은 액상의 접착제를 이용하는 종래의 반도체 칩 패키지의 일 예를 나타낸 단면도,
도 2는 액상의 접착제를 이용하는 종래의 반도체 칩 패키지의 다른 예를 나타낸 단면도,
도 3은 접착 테이프를 이용하는 종래의 반도체 칩 패키지의 일 예를 나타낸 단면도,
도 4와 도 5는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 단면도,
도 6과 도 7은 도 4의 반도체 칩 패키지에서 접착 테이프의 부착 형태를 나타낸 단면도,
도 8은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 단면도,
도 9는 본 발명에 다른 반도체 칩 패키지의 제 3실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지 11; 반도체 칩
12; 칩 패드 21; 인쇄회로기판
22; 기판 패드 25; 접착제
27; 본딩와이어 31; 접착 테이프
35; 봉지부 37; 솔더 볼

Claims (14)

  1. 칩 패드가 형성된 활성면을 갖는 반도체 칩과, 활성면이 상부를 향하도록 하여 상기 반도체 칩이 실장된 실장수단과, 상기 반도체 칩과 상기 실장수단을 전기적으로 연결하는 본딩와이어와, 상기 반도체 칩 상부에 위치하는 본딩와이어 부분과 상기 반도체 칩의 측면으로부터 소정 길이의 본딩와이어 부분 및 상기 반도체 칩의 활성면에 부착되어 있는 비전도성의 접착 테이프, 및 상기 반도체 칩과 상기 실장수단과 상기 본딩와이어 및 상기 접착 테이프를 봉지하는 패키지 몸체를 포함하는 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  2. 제 1항에 있어서, 상기 접착 테이프는 부착되는 상기 반도체 칩의 활성면 크기보다 큰 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  3. 삭제
  4. 제 1항에 있어서, 상기 접착 테이프는 5㎛~200㎛ 두께를 갖는 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  5. 제 1항에 있어서, 상기 접착 테이프는 폴리이미드, 에폭시, 아크릴 중 적어도 어느 하나를 포함하는 합성수지 재질인 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  6. 제 1항에 있어서, 상기 실장수단은 인쇄회로기판인 것을 특징으로 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  7. 칩 패드가 형성된 활성면을 갖는 복수의 반도체 칩들과, 반도체 칩이 실장되는 실장수단, 및 상기 반도체 칩들과 상기 실장수단을 전기적으로 연결하는 본딩와이어를 포함하며, 상기 실장수단 위에 하나의 반도체 칩이 접착제로 부착되어 있고, 그 상부에 적어도 하나 이상의 반도체 칩들이 부착되어 있는 적층 칩 패키지로서, 각각의 상기 반도체 칩의 활성면에 비전도성 접착 테이프가 부착되어 있고, 상기 접착 테이프가 각각의 상기 반도체 칩들의 활성면과 상기 반도체 칩 상부의 본딩와이어 부분 및 상기 반도체 칩의 측면으로부터 소정 길이의 본딩 와이어 부분에 부착되어 있는 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  8. 제 7항에 있어서, 상기 접착 테이프는 부착되는 상기 반도체 칩의 활성면 크기보다 큰 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  9. 삭제
  10. 제 7항에 있어서, 상기 접착 테이프는 5㎛~200㎛ 두께를 갖는 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  11. 제 7항에 있어서, 상기 접착 테이프는 폴리이미드, 에폭시, 아크릴 중 적어도 어느 하나의 합성수지 재질을 포함하는 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  12. 제 7항에 있어서, 상기 실장수단은 인쇄회로기판인 것을 특징으로 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  13. 제 7항에 있어서, 상기 반도체 칩들은 동종의 반도체 칩인 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
  14. 제 7항에 있어서, 상기 반도체 칩들은 이종의 반도체 칩인 것을 특징으로 하는 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지.
KR10-2002-0055690A 2002-09-13 2002-09-13 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지 KR100472286B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0055690A KR100472286B1 (ko) 2002-09-13 2002-09-13 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US10/458,281 US7005577B2 (en) 2002-09-13 2003-06-11 Semiconductor chip package having an adhesive tape attached on bonding wires
JP2003317418A JP4295585B2 (ja) 2002-09-13 2003-09-09 接着テープがボンディングワイヤに貼付けられた半導体チップパッケージ
US11/324,293 US7227086B2 (en) 2002-09-13 2006-01-04 Semiconductor chip package having an adhesive tape attached on bonding wires
US11/727,298 US7410832B2 (en) 2002-09-13 2007-03-26 Semiconductor chip package having an adhesive tape attached on bonding wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0055690A KR100472286B1 (ko) 2002-09-13 2002-09-13 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20040024163A KR20040024163A (ko) 2004-03-20
KR100472286B1 true KR100472286B1 (ko) 2005-03-10

Family

ID=36459908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0055690A KR100472286B1 (ko) 2002-09-13 2002-09-13 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지

Country Status (3)

Country Link
US (3) US7005577B2 (ko)
JP (1) JP4295585B2 (ko)
KR (1) KR100472286B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
KR100714917B1 (ko) 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US7675180B1 (en) * 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
KR100767193B1 (ko) * 2006-03-13 2007-10-17 하나 마이크론(주) 라인 플립 칩 패키지 및 그 제조 방법
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
TWI299208B (en) * 2006-06-12 2008-07-21 Advanced Semiconductor Eng Stacked chip package
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
KR100784388B1 (ko) 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
KR100829613B1 (ko) * 2007-01-08 2008-05-14 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4823089B2 (ja) * 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
KR100836996B1 (ko) * 2007-05-03 2008-06-10 엘에스전선 주식회사 캡슐형 다이 접착 필름 및 이를 이용한 반도체 패키지
US7994645B2 (en) * 2007-07-10 2011-08-09 Stats Chippac Ltd. Integrated circuit package system with wire-in-film isolation barrier
KR20090022433A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 반도체 패키지
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지
US7875504B2 (en) * 2007-09-25 2011-01-25 Silverbrook Research Pty Ltd Method of adhering wire bond loops to reduce loop height
US7741720B2 (en) * 2007-09-25 2010-06-22 Silverbrook Research Pty Ltd Electronic device with wire bonds adhered between integrated circuits dies and printed circuit boards
US8618653B2 (en) * 2008-01-30 2013-12-31 Stats Chippac Ltd. Integrated circuit package system with wafer scale heat slug
US8304898B2 (en) * 2008-02-26 2012-11-06 Stats Chippac Ltd. Integrated circuit package system with overhang film
TWI370525B (en) * 2008-04-25 2012-08-11 Ind Tech Res Inst Encapsulant composition and method for fabricating encapsulant material
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
KR20100059487A (ko) * 2008-11-26 2010-06-04 삼성전자주식회사 패키지 구조물
GB2466251B (en) * 2008-12-16 2011-03-09 Ind Tech Res Inst Encapsulant compositions and method for fabricating encapsulant materials
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
JP5658088B2 (ja) * 2011-05-23 2015-01-21 パナソニックＩｐマネジメント株式会社 半導体パッケージ部品の実装構造体および製造方法
JP2014167973A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法
DE102015209191A1 (de) * 2015-02-10 2016-08-11 Conti Temic Microelectronic Gmbh Mechatronische Komponente und Verfahren zu deren Herstellung
CN107180809A (zh) * 2016-03-11 2017-09-19 无锡华润安盛科技有限公司 半导体封装结构及其封装方法
KR20220085137A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 복수개의 반도체 칩을 포함하는 반도체 패키지 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107156A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型半導体装置
JPH0737921A (ja) * 1993-07-23 1995-02-07 Sony Corp 半導体装置
KR20010111659A (ko) * 2000-06-12 2001-12-20 마이클 디. 오브라이언 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR20020015214A (ko) * 2000-08-21 2002-02-27 마이클 디. 오브라이언 반도체패키지
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
KR20000003001A (ko) 1998-06-25 2000-01-15 윤종용 양면 테이프를 이용한 멀티 칩 패키지
JP3643705B2 (ja) 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置とその製造方法
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6316727B1 (en) 1999-10-07 2001-11-13 United Microelectronics Corp. Multi-chip semiconductor package
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
KR20000058742A (ko) 2000-06-27 2000-10-05 문영수 다중구매 관리기능을 구비한 전자상거래 방법
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107156A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd 樹脂封止型半導体装置
JPH0737921A (ja) * 1993-07-23 1995-02-07 Sony Corp 半導体装置
KR20010111659A (ko) * 2000-06-12 2001-12-20 마이클 디. 오브라이언 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR20020015214A (ko) * 2000-08-21 2002-02-27 마이클 디. 오브라이언 반도체패키지
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법

Also Published As

Publication number Publication date
US7410832B2 (en) 2008-08-12
US7227086B2 (en) 2007-06-05
US20060108138A1 (en) 2006-05-25
US20070190693A1 (en) 2007-08-16
US7005577B2 (en) 2006-02-28
JP2004111965A (ja) 2004-04-08
KR20040024163A (ko) 2004-03-20
US20040050571A1 (en) 2004-03-18
JP4295585B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US5684330A (en) Chip-sized package having metal circuit substrate
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20120217657A1 (en) Multi-chip module package
US6953709B2 (en) Semiconductor device and its manufacturing method
US6903464B2 (en) Semiconductor die package
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
US6822337B2 (en) Window-type ball grid array semiconductor package
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
JP4038021B2 (ja) 半導体装置の製造方法
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP2001085604A (ja) 半導体装置
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100762871B1 (ko) 칩크기 패키지 제조방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100708050B1 (ko) 반도체패키지
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee