CN101661927A - 芯片封装 - Google Patents
芯片封装 Download PDFInfo
- Publication number
- CN101661927A CN101661927A CN200810186353A CN200810186353A CN101661927A CN 101661927 A CN101661927 A CN 101661927A CN 200810186353 A CN200810186353 A CN 200810186353A CN 200810186353 A CN200810186353 A CN 200810186353A CN 101661927 A CN101661927 A CN 101661927A
- Authority
- CN
- China
- Prior art keywords
- chip
- adhesion coating
- rank
- base plate
- rank adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 claims description 115
- 239000011248 coating agent Substances 0.000 claims description 113
- 238000004806 packaging method and process Methods 0.000 claims description 39
- 230000009477 glass transition Effects 0.000 claims description 24
- 239000000084 colloidal system Substances 0.000 claims description 12
- 238000012856 packing Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000012790 adhesive layer Substances 0.000 abstract 5
- 238000000034 method Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000002390 adhesive tape Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提出一种芯片封装，包括一具有一开口的线路基板、一第一芯片、多条第一焊线、一元件、一第一粘着层以及一封装胶体。第一芯片具有一第一有源面与一相对于第一有源面的第一背面。第一芯片倒装于线路基板上并电性连接至线路基板。第一焊线电性连接至线路基板与第一芯片，且每一第一焊线穿过线路基板的开口。元件配置于第一背面上。第一粘着层粘附于第一背面与元件之间。第一粘着层包括一粘附于第一背面上的第一B阶粘着层以及一粘附于第一B阶粘着层与元件之间的第二B阶粘着层。封装胶体配置于线路基板上。
Description
技术领域
本发明是有关于一种芯片封装(chip package)，且特别是有关于一种可提高可靠度(reliability)与降低生产成本的芯片封装。
背景技术
近年来，逐渐发展出具有多个堆叠芯片(stacked chips)的芯片封装。芯片封装是将多个芯片堆叠(stack)于承载器(carrier)的上方且透过焊线(bondingwire)或凸块(bump)电性连接至承载器，其中凸块例如是金凸块(gold bump)、铜凸块(copper bump)、聚合物凸块(polymer bump)或焊料凸块(solder bump)，而承载器例如是一印刷电路板(print circuit board)或一导线架(lead-frame)。一般来说，每一堆叠于承载器上的芯片可借由胶合物(例如胶带或液态粘着剂)粘附于其他芯片或承载器上。特别是，当使用胶带作为芯片接合制程(die-bonding process)或芯片堆叠制程(chip-stacking process)的胶合物时，具有适当的大小及粘性的胶带是贴附于芯片或承载器上。当使用液态粘着剂作为芯片接合制程或芯片堆叠制程的胶合物时，先将液态粘着剂配置于芯片上或承载器上，芯片与承载器接合时或之后固化液态粘着剂。由于进行芯片接合制程或芯片堆叠制程之前，必需先将胶带裁剪成适当的大小，因此此处所使用的胶带不适于大量生产。此外，芯片封装的可靠度会因液态粘着剂的厚度难以控制而受到影响。因此，如何将芯片封装的可靠度提升以及降低芯片封装的生产成本，为亟待解决的问题。
发明内容
本发明提供一种芯片封装，可提高可靠度与降低生产成本。
本发明提出一种芯片封装，其包括一具有一开口的线路基板、一第一芯片、多条第一焊线、一元件、一第一粘着层以及一封装胶体。第一芯片具有一第一有源面与一相对于第一有源面的第一背面，其中第一芯片倒装于线路基板上并电性连接至线路基板。第一焊线电性连接至线路基板与第一芯片，其中每一第一焊线穿过线路基板的开口。元件配置于第一芯片的第一背面上。第一粘着层粘附于第一芯片的第一背面与元件之间，其中第一粘着层包括一第一B阶粘着层以及一第二B阶粘着层。第一B阶粘着层粘附于第一芯片的第一背面上。第二B阶粘着层粘附于第一B阶粘着层与元件之间。封装胶体配置于线路基板上且覆盖第一芯片、元件、第一粘着层以及第一焊线。
在本发明的一实施例中，上述的开口为一贯孔或一凹口。
在本发明的一实施例中，上述的元件为一第二芯片。第二芯片具有一第二背面与一相对于第二背面的第二有源面。第二芯片的第二背面借由第一粘着层粘附于第一芯片的第一背面。
在本发明的一实施例中，上述的芯片封装更包括多条第二焊线。第二焊线电性连接至第二芯片与线路基板。
在本发明的一实施例中，上述的芯片封装更包括一第二粘着层。第二粘着层粘附于第一芯片的第一有源面与线路基板之间。
在本发明的一实施例中，上述的第二粘着层包括一第三B阶粘着层以及一第四B阶粘着层。第三B阶粘着层粘附于第一芯片的第一有源面上。第四B阶粘着层粘附于第三B阶粘着层与线路基板之间。
在本发明的一实施例中，上述的第三B阶粘着层的玻璃转化温度与第四B阶粘着层的玻璃转化温度实质上相同。
在本发明的一实施例中，上述的第三B阶粘着层的玻璃转化温度不同于第四B阶粘着层的玻璃转化温度。
在本发明的一实施例中，上述的第一B阶粘着层的玻璃转化温度与第二B阶粘着层的玻璃转化温度实质上相同。
在本发明的一实施例中，上述的第一B阶粘着层的玻璃转化温度不同于第二B阶粘着层的玻璃转化温度。
基于上述，由于本发明采用的第一粘着层具有呈半固态状的一第一B阶粘着层与一第二B阶粘着层，因此第一粘着层的厚度容易控制。此外，因第一粘着层可直接形成于晶圆(wafer)的背面上，有利于大量生产。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1为本发明的第一实施例的一种芯片封装的剖面示意图。
图2为本发明的第二实施例的一种芯片封装的剖面示意图。
图3与图4为本发明的第三实施例的芯片封装的剖面示意图。
图5A与图5B为本发明的不同实施例的线路基板的上视示意图。
主要元件符号说明：
100、200、300、400：芯片封装
110：线路基板
110a：开口
112：第一连接垫
114：第二连接垫
120：第一芯片
120a：第一有源面
120b：第一背面
122：第一焊垫
130：第一焊线
140：元件
140a：第二有源面
140b：第二背面
142：第二焊垫
150：第一粘着层
150a：第一B阶粘着层
150b：第二B阶粘着层
160：封装胶体
170：第二粘着层
170a：第三B阶粘着层
170b：第四B阶粘着层
180：第二焊线
具体实施方式
图1为本发明的第一实施例的一种芯片封装的剖面示意图。请参考图1，在本实施例中，芯片封装100包括一具有一开口110a的线路基板110、一第一芯片120、多条第一焊线130、一元件140、一第一粘着层150以及一封装胶体160。第一芯片120具有一第一有源面120a与一相对于第一有源面120a的第一背面120b，其中第一芯片120倒装于线路基板110并电性连接至线路基板110。第一焊线130电性连接至线路基板110与第一芯片120，其中每一第一焊线130穿过线路基板110的开口110a。元件140配置于第一芯片120的第一背面120b上。第一粘着层150粘附于第一芯片120的第一背面120b与元件140之间，其中第一粘着层150包括一第一B阶粘着层150a以及一第二B阶粘着层150b。第一B阶粘着层150a粘附于第一芯片120的第一背面120b上。第二B阶粘着层150b粘附于第一B阶粘着层150a与元件140之间。封装胶体160配置于线路基板110上且覆盖第一芯片120、元件140、第一粘着层150以及第一焊线130。
在本实施例中，线路基板110可为一电路板，例如是FR-4基板、FR-5基板、BT基板或其他适合的基板。
请再参考图1，线路基板110具有多个第一连接垫112，且这些第一连接垫112配置于线路基板110的一表面，其中第一芯片120具有多个第一焊垫122。这些第一连接垫112配置于线路基板110的开口110a的周围，且线路基板110的开口110a暴露出这些第一焊垫122。这些第一连接垫112分别借由这些第一焊线130电性连接至这些第一焊垫122。在本实施例中，第一焊线130为打线接合制程所形成的金线。在此必须说明的是，线路基板110的开口110可以是一贯孔(请参考图5A)、一凹口(请参考图5B)或其他适合的形态。
在本实施例中，元件140为一散热器。为了提升散热效果，封装胶体160可仅覆盖部份的元件140(散热器)，换句话说，元件140(散热器)的部份表面是暴露于封装胶体160外。在其他实施例中，封装胶体160亦可完全覆盖元件140(散热器)。
请再参考图1，封装胶体160填入线路基板110的开口110a并包覆这些第一焊线130，以便保护这些第一焊线130避免受到毁坏。
在本实施例中，配置于第一芯片120的第一背面120b上的一第一粘着层150可透过以下的步骤进行制作。首先，提供一晶圆，此晶圆上具有多个成阵列排列的第一芯片120。接着，形成一第一双阶粘着层于第一芯片120的第一背面120b上，借由加热或紫外线照射使得第一双阶粘着层被部份固化而形成第一B阶粘着层150a。之后，形成一第二双阶粘着层于第一B阶粘着层150a上。最后，借由加热或紫外线照射使得第二双阶粘着层被部份固化而形成第二B阶粘着层150b。此时，第一B阶粘着层150a与第二B阶粘着层150b便被形成于晶圆的背面上。当晶圆被切割(单体化)之后，即可得到第一背面120b上形成有第一粘着层150的第一芯片120。因此，具有第一B阶粘着层150a与第二B阶粘着层150b的第一粘着层150有利于量产。此外，第一B阶粘着层150a与第二B阶粘着层150b的形成方式可以借由旋转涂布法、印刷法或其他适合的方式。
在第二B阶粘着层150b被部份固化的同时，第一B阶粘着层150a也可再进一步被固化而具有较佳的机械强度，以保持第一芯片120与元件140之间的间距(gap)。此时，第一B阶粘着层150a可为部份固化或是全部固化来提供足够的支撑力，而第二B阶粘着层150b可呈现柔软且具粘性的状态。
在本实施例中，当元件140贴附于第一芯片120或封装胶体160覆盖元件140之后，第一B阶粘着层150a与第二B阶粘着层150b会被完全固化。举例而言，第一B阶粘着层150a与第二B阶粘着层150b可为ABLESTIK的8008或8008HT，且其玻璃转换温度大约介于摄氏八十度与摄氏三百度之间。此外，第一B阶粘着层150a与第二B阶粘着层150b亦可为ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.，Ltd.提供的SA-200-6、SA-200-10，且其玻璃转换温度大约介于摄氏负四十度与摄氏一百五十度之间。第一B阶粘着层150a的玻璃转换温度可大于、等于或小于第二B阶粘着层150b的玻璃转换温度。此外，例如可将一些导电粒子(如银粒子、铜粒子及金粒子)搀杂于第一B阶粘着层150a与第二B阶粘着层150b中以增加导电性。
请再参考图1，芯片封装100更可包括一第二粘着层170，其贴附于第一芯片120的第一有源面120a与线路基板110之间。换句话说，第一芯片120借由第二粘着层170贴附于线路基板110。
图2为本发明的第二实施例的一种芯片封装的剖面示意图。请同时参考图2与图1，在本实施例中，图2的芯片封装200与图1的芯片封装100相似，二者主要差异之处在于：图2的芯片封装200中的第二粘着层170包括一粘附于第一芯片120的第一有源面120a上的第三B阶粘着层170a以及一粘附于第三B阶粘着层170a与线路基板110之间的第四B阶粘着层170b。在此必须说明的是，第三B阶粘着层170a与第四B阶粘着层170b可以借由旋转涂布法、印刷法或其他适合的方式形成于第一芯片120的第一有源面120a上或线路基板110上。
在本实施例中，当第一芯片120被贴附于线路基板110或封装胶体160覆盖第一芯片120之后，第三B阶粘着层170a与第四B阶粘着层170b会被完全固化。第三B阶粘着层170a与第四B阶粘着层170b可为ABLESTIK的8008或8008HT，且其玻璃转换温度大约介于摄氏八十度与摄氏三百度之间。此外，第三B阶粘着层170a与第四B阶粘着层170b亦可为ABLESTIK的6200、6201、6202C或HITACHI Chemical CO.，Ltd.提供的SA-200-6、SA-200-10，且其玻璃转换温度大约介于摄氏负四十度与摄氏一百五十度之间。第三B阶粘着层170a的玻璃转换温度可大于、等于或小于第四B阶粘着层170b的玻璃转换温度。此外，例如可将一些导电粒子(如银粒子、铜粒子及金粒子)搀杂于第三B阶粘着层170a与第四B阶粘着层170b中以增加导电性。
图3与图4为本发明的第三实施例的芯片封装的剖面示意图。请同时参考图3与图1，在本实施例中，图3的芯片封装300与图1的芯片封装100相似，二者主要差异之处在于：图3的元件140为一第二芯片。此外，请同时参考图4与图2，在本实施例中，图4的芯片封装400与图2的芯片封装200相似，二者主要差异之处在于：图4的元件140为一第二芯片。
请同时参考图3与图4，线路基板110具有多个第一连接垫112与多个第二连接垫114，其中第一连接垫112配置于线路基板110的一表面，而第二连接垫114则配置于线路基板110的另一表面。元件140(第二芯片)具有一第二背面140b与一相对于第二背面140b的第二有源面140a。元件140(第二芯片)的第二背面140b借由第一粘着层150贴附于第一芯片120的第一背面120b。元件140(第二芯片)包括多个配置于第二有源面140a的第二焊垫142。此外，芯片封装300更包括多条第二焊线180，这些第二焊线180电性连接至元件140(第二芯片)的第二焊垫142与线路基板110的第二连接垫114。在此必须说明的是，元件140亦可为一被动元件，其例如是一电容器、一电阻器或一电感器。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (10)
1.一种芯片封装，包括：
一线路基板，具有一开口；
一第一芯片，具有一第一有源面与一相对于该第一有源面的第一背面，其中该第一芯片倒装于该线路基板并电性连接至该线路基板；
多条第一焊线，电性连接至该线路基板与该第一芯片，其中各该第一焊线穿过该线路基板的该开口；
一元件，配置于该第一芯片的该第一背面上；
一第一粘着层，粘附于该第一芯片的该第一背面与该元件之间，其中该第一粘着层包括：
一第一B阶粘着层，粘附于该第一芯片的该第一背面上；以及
一第二B阶粘着层，粘附于该第一B阶粘着层与该元件之间；以及
一封装胶体，配置于该线路基板上且覆盖该第一芯片、该元件、该第一粘着层以及该些第一焊线。
2.如权利要求1所述的芯片封装，其特征在于，该开口为一贯孔或一凹口。
3.如权利要求1所述的芯片封装，其特征在于，该元件为一第二芯片，具有一第二背面与一相对于该第二背面的第二有源面，该第二芯片的该第二背面借由该第一粘着层粘附于该第一芯片的该第一背面。
4.如权利要求3所述的芯片封装，其特征在于，更包括多条第二焊线，电性连接至该第二芯片与该线路基板。
5.如权利要求1所述的芯片封装，其特征在于，更包括一第二粘着层，粘附于该第一芯片的该第一有源面与该线路基板之间。
6.如权利要求5所述的芯片封装，其特征在于，该第二粘着层包括：
一第三B阶粘着层，粘附于该第一芯片的该第一有源面上；以及
一第四B阶粘着层，粘附于该第三B阶粘着层与该线路基板之间。
7.如权利要求6所述的芯片封装，其特征在于，该第三B阶粘着层的玻璃转化温度与该第四B阶粘着层的玻璃转化温度实质上相同。
8.如权利要求6所述的芯片封装，其特征在于，该第三B阶粘着层的玻璃转化温度不同于该第四B阶粘着层的玻璃转化温度。
9.如权利要求1所述的芯片封装，其特征在于，该第一B阶粘着层的玻璃转化温度与该第二B阶粘着层的玻璃转化温度实质上相同。
10.如权利要求1所述的芯片封装，其特征在于，该第一B阶粘着层的玻璃转化温度不同于该第二B阶粘着层的玻璃转化温度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/198,517 | 2008-08-26 | ||
| US12/198,517 US20080308914A1 (en) | 2006-03-17 | 2008-08-26 | Chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101661927A true CN101661927A (zh) | 2010-03-03 |
Family
ID=41789840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810186353A Pending CN101661927A (zh) | 2008-08-26 | 2008-12-08 | 芯片封装 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101661927A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106256018A (zh) * | 2014-04-29 | 2016-12-21 | 美光科技公司 | 具有支撑构件的堆叠式半导体裸片组合件及相关的***及方法 |
-
2008
- 2008-12-08 CN CN200810186353A patent/CN101661927A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106256018A (zh) * | 2014-04-29 | 2016-12-21 | 美光科技公司 | 具有支撑构件的堆叠式半导体裸片组合件及相关的***及方法 |
| US10504881B2 (en) | 2014-04-29 | 2019-12-10 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
| US11101262B2 (en) | 2014-04-29 | 2021-08-24 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
| US11855065B2 (en) | 2014-04-29 | 2023-12-26 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| TW502347B (en) | Semiconductor device and method of manufacturing same | |
| CN104769713A (zh) | 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件 | |
| JP2017045993A (ja) | 電子部品装置の製造方法及び電子部品装置 | |
| CN102165581B (zh) | 引线框基板的制造方法 | |
| US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR100800475B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US20080308914A1 (en) | Chip package | |
| CN101661927A (zh) | 芯片封装 | |
| TWI394250B (zh) | 封裝結構及其製法 | |
| KR20080086178A (ko) | 스택 패키지 제조 방법 | |
| US7492037B2 (en) | Package structure and lead frame using the same | |
| CN101661925A (zh) | 芯片封装 | |
| CN101145549A (zh) | 球栅阵列封装结构及其封装方法 | |
| CN101661926B (zh) | 芯片封装 | |
| US20080308915A1 (en) | Chip package | |
| CN102751203A (zh) | 半导体封装结构及其制作方法 | |
| CN103325697A (zh) | 半导体封装结构及其制作方法 | |
| KR20030046788A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100840869B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TW201013874A (en) | Chip package | |
| JP4881369B2 (ja) | 半導体装置の製造方法 | |
| US7638880B2 (en) | Chip package | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| KR20100034846A (ko) | 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100303 |