JP2000138243A - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JP2000138243A JP2000138243A JP31057298A JP31057298A JP2000138243A JP 2000138243 A JP2000138243 A JP 2000138243A JP 31057298 A JP31057298 A JP 31057298A JP 31057298 A JP31057298 A JP 31057298A JP 2000138243 A JP2000138243 A JP 2000138243A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- bare chip
- anisotropic
- semiconductor
- semiconductor bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
と。 【解決手段】 異方性導電体６の厚さを導体部４および
バンプ７を加えた厚さよりも大きくなるように形成した
こと。
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
と。 【解決手段】 異方性導電体６の厚さを導体部４および
バンプ７を加えた厚さよりも大きくなるように形成した
こと。
Description
【０００１】
【発明の属する技術分野】本発明は半導体実装構造に係
り、特に、フレキシブル配線基板上に異方性導電体を用
いて半導体ベアチップを実装するのに好適な半導体実装
構造に関する。
り、特に、フレキシブル配線基板上に異方性導電体を用
いて半導体ベアチップを実装するのに好適な半導体実装
構造に関する。
【０００２】
【従来の技術】従来から、半導体ベアチップをフレキシ
ブル配線基板上にフリップチップ接続する方法の１つと
して、異方性導電膜や異方性導電ペースト等の異方性導
電体を用いる方法が知られている。前記異方性導電膜
は、接着性フィルム中に導電性粒子を分散させたもので
あり、前記接着性フィルムの凝集力によりフレキシブル
配線基板と半導体ベアチップとを固着するとともに、前
記導電性粒子により両者を電気的に接続するようになっ
ている。また、異方性導電ペーストは、異方性導電膜と
同様の機能を有するが、接着性フィルムではなく接着性
ペースト中に導電性粒子を分散させたものである。
ブル配線基板上にフリップチップ接続する方法の１つと
して、異方性導電膜や異方性導電ペースト等の異方性導
電体を用いる方法が知られている。前記異方性導電膜
は、接着性フィルム中に導電性粒子を分散させたもので
あり、前記接着性フィルムの凝集力によりフレキシブル
配線基板と半導体ベアチップとを固着するとともに、前
記導電性粒子により両者を電気的に接続するようになっ
ている。また、異方性導電ペーストは、異方性導電膜と
同様の機能を有するが、接着性フィルムではなく接着性
ペースト中に導電性粒子を分散させたものである。
【０００３】このような異方性導電体を用いてフレキシ
ブル配線基板上に半導体ベアチップをフリップチップ接
続した場合における従来の半導体実装構造を図５に示
す。
ブル配線基板上に半導体ベアチップをフリップチップ接
続した場合における従来の半導体実装構造を図５に示
す。
【０００４】従来の半導体実装構造２１は、ポリイミド
等の可撓性樹脂からなるフレキシブル基材ベース２２の
中央部に半導体ベアチップ２３を搭載するためのチップ
搭載領域が設けられており、このチップ搭載領域の内方
に先端部が延出するようにして導体部２４がニッケルや
金メッキにより形成され、いわゆるフレキシブル配線基
板２５が構成されている。このフレキシブル配線基板２
５には、チップ搭載領域に異方性導電体２６が貼着ある
いは塗布され、この上に半導体ベアチップ２３が配設さ
れて熱圧着処理が施されることにより、前記半導体ベア
チップ２３の電極上に形成されたバンプ２７と前記導体
部２４との間で導電粒子２８が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム２９が硬化し
てその凝集力により両者の接続状態が保持されている。
等の可撓性樹脂からなるフレキシブル基材ベース２２の
中央部に半導体ベアチップ２３を搭載するためのチップ
搭載領域が設けられており、このチップ搭載領域の内方
に先端部が延出するようにして導体部２４がニッケルや
金メッキにより形成され、いわゆるフレキシブル配線基
板２５が構成されている。このフレキシブル配線基板２
５には、チップ搭載領域に異方性導電体２６が貼着ある
いは塗布され、この上に半導体ベアチップ２３が配設さ
れて熱圧着処理が施されることにより、前記半導体ベア
チップ２３の電極上に形成されたバンプ２７と前記導体
部２４との間で導電粒子２８が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム２９が硬化し
てその凝集力により両者の接続状態が保持されている。
【０００５】
【発明が解決しようとする課題】しかし、前述した従来
の半導体実装構造２１においては、図５に示すように、
異方性導電体２６の厚さが、フレキシブル配線基板２５
上に形成された導体部２４の厚さと半導体ベアチップ２
３に形成されたバンプ２７の厚さとを加えた厚さとほぼ
同等の厚さに形成されていたため、半導体ベアチップ２
３を接着する力が半導体ベアチップ２３の面内でしか働
かず、接着力が小さく、環境信頼性試験を行った場合
に、半導体ベアチップ２３が異方性導電体２６から剥離
し、バンプ２７と導体部２４とが接続剥離してしまう場
合があった。
の半導体実装構造２１においては、図５に示すように、
異方性導電体２６の厚さが、フレキシブル配線基板２５
上に形成された導体部２４の厚さと半導体ベアチップ２
３に形成されたバンプ２７の厚さとを加えた厚さとほぼ
同等の厚さに形成されていたため、半導体ベアチップ２
３を接着する力が半導体ベアチップ２３の面内でしか働
かず、接着力が小さく、環境信頼性試験を行った場合
に、半導体ベアチップ２３が異方性導電体２６から剥離
し、バンプ２７と導体部２４とが接続剥離してしまう場
合があった。
【０００６】本発明はこのような問題点に鑑みてなされ
たもので、半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
とを目的とするものである。
たもので、半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
とを目的とするものである。
【０００７】
【課題を解決するための手段】前記目的を達成するため
請求項１に係る本発明の半導体実装構造の特徴は、異方
性導電体の厚さを導体部およびバンプを加えた厚さより
も大きくなるように形成した点にある。そして、このよ
うな構成を採用したことにより、半導体ベアチップの側
面が異方性導電体により覆われるため、半導体ベアチッ
プが異方性導電体から剥離しにくくなり、半導体ベアチ
ップのバンプとフレキシブル配線基板の導体部との電気
的接続を強化することができるとともに、半導体ベアチ
ップと異方性導電体との界面からの水分の侵入が抑えら
れて耐湿性能を向上することもできる。
請求項１に係る本発明の半導体実装構造の特徴は、異方
性導電体の厚さを導体部およびバンプを加えた厚さより
も大きくなるように形成した点にある。そして、このよ
うな構成を採用したことにより、半導体ベアチップの側
面が異方性導電体により覆われるため、半導体ベアチッ
プが異方性導電体から剥離しにくくなり、半導体ベアチ
ップのバンプとフレキシブル配線基板の導体部との電気
的接続を強化することができるとともに、半導体ベアチ
ップと異方性導電体との界面からの水分の侵入が抑えら
れて耐湿性能を向上することもできる。
【０００８】また、請求項２に係る半導体実装構造の特
徴は、請求項１において、異方性導電体の厚さを導体部
およびバンプを加えた厚さの１．２倍以上３倍以下とな
るように形成した点にある。そして、このような構成を
採用したことにより、確実に半導体ベアチップの側面を
異方性導電体で覆うことができるため、半導体ベアチッ
プのバンプとフレキシブル配線基板の導体部との電気的
接続をより強固なものとすることができるばかりでな
く、熱圧着工程の作業性も確保される。
徴は、請求項１において、異方性導電体の厚さを導体部
およびバンプを加えた厚さの１．２倍以上３倍以下とな
るように形成した点にある。そして、このような構成を
採用したことにより、確実に半導体ベアチップの側面を
異方性導電体で覆うことができるため、半導体ベアチッ
プのバンプとフレキシブル配線基板の導体部との電気的
接続をより強固なものとすることができるばかりでな
く、熱圧着工程の作業性も確保される。
【０００９】また、請求項３に係る半導体実装構造の特
徴は、請求項１または請求項２において、異方性導電体
を導電粒子を含む導電粒子層の上に導電粒子を含まない
非導電粒子層を重ねた２層構造に形成した点にある。そ
して、このような構成を採用したことにより、半導体ベ
アチップの側面に流動性の良い非導電粒子層が形成され
るため、前記半導体ベアチップの側面を覆う異方性導電
体をフィレット状に形成しやすくなり、バンプと導体部
との電気的接続を容易かつ確実に強化することができ
る。
徴は、請求項１または請求項２において、異方性導電体
を導電粒子を含む導電粒子層の上に導電粒子を含まない
非導電粒子層を重ねた２層構造に形成した点にある。そ
して、このような構成を採用したことにより、半導体ベ
アチップの側面に流動性の良い非導電粒子層が形成され
るため、前記半導体ベアチップの側面を覆う異方性導電
体をフィレット状に形成しやすくなり、バンプと導体部
との電気的接続を容易かつ確実に強化することができ
る。
【００１０】
【発明の実施の形態】以下、本発明の第１の実施形態を
図１を参照して説明する。
図１を参照して説明する。
【００１１】本第１実施形態における半導体実装構造１
には、ポリイミド等の可撓性樹脂からなる厚さが２５μ
ｍのフレキシブル基材ベース２の中央部にフリップチッ
プ形態の半導体ベアチップ３を搭載するためのチップ搭
載領域（図示せず）が設けられており、このチップ搭載
領域の内方に先端部が延出するようにして導体部４が形
成され、いわゆるフレキシブル配線基板５が構成されて
いる。前記導体部４は、フレキシブル基材ベース２上に
設けた金属簿層を介して電気メッキにより形成した厚み
８μｍの銅層をパターニング後、さらに１〜２μｍのニ
ッケルメッキおよび０．０５μｍの金メッキが形成され
た構成となっている。なお、チップ搭載領域の周縁部に
は導体部４を酸化あるいは電気化学反応による劣化から
保護するために約４μｍの感光性ポリイミドレジストが
被覆されている。また、導体パターンは、最小導体幅が
４０μｍであり、最小導体間が３０μｍに形成されてい
る。
には、ポリイミド等の可撓性樹脂からなる厚さが２５μ
ｍのフレキシブル基材ベース２の中央部にフリップチッ
プ形態の半導体ベアチップ３を搭載するためのチップ搭
載領域（図示せず）が設けられており、このチップ搭載
領域の内方に先端部が延出するようにして導体部４が形
成され、いわゆるフレキシブル配線基板５が構成されて
いる。前記導体部４は、フレキシブル基材ベース２上に
設けた金属簿層を介して電気メッキにより形成した厚み
８μｍの銅層をパターニング後、さらに１〜２μｍのニ
ッケルメッキおよび０．０５μｍの金メッキが形成され
た構成となっている。なお、チップ搭載領域の周縁部に
は導体部４を酸化あるいは電気化学反応による劣化から
保護するために約４μｍの感光性ポリイミドレジストが
被覆されている。また、導体パターンは、最小導体幅が
４０μｍであり、最小導体間が３０μｍに形成されてい
る。
【００１２】また、前記フレキシブル配線基板５には、
チップ搭載領域に異方性導電体である異方性導電膜６が
貼着され、この上に半導体ベアチップ３が配設されて熱
圧着処理が施されることにより、前記半導体ベアチップ
３の電極上に形成された１７μｍ厚の金バンプ７と前記
導体部４との間で導電粒子８が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム９が硬化して
その凝集力により両者の接続状態が保持されている。
チップ搭載領域に異方性導電体である異方性導電膜６が
貼着され、この上に半導体ベアチップ３が配設されて熱
圧着処理が施されることにより、前記半導体ベアチップ
３の電極上に形成された１７μｍ厚の金バンプ７と前記
導体部４との間で導電粒子８が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム９が硬化して
その凝集力により両者の接続状態が保持されている。
【００１３】さらに、前記異方性導電膜６の膜厚は、少
なくとも導体部４およびバンプ７の厚さを加えた厚さよ
りも大きくなるように形成されており、好ましくは、半
導体ベアチップ３が異方性導電膜６から剥離するのを確
実に防止できる観点から、導体部４およびバンプ７を加
えた厚さの約１．２倍以上３倍以下の厚さに形成される
ように設定されている。ただし、異方性導電膜６は、半
導体ベアチップ３の厚さを越えないようにされている。
本実施形態では、異方性導電膜６の膜厚が約５０μｍに
形成されている。このような膜厚で異方性導電膜６を形
成すると、この異方性導電膜６が半導体ベアチップ３の
側面においてフィレット状に形成されるため、このフィ
レット１０により半導体ベアチップ３がフレキシブル配
線基板５上で確実に固着される。
なくとも導体部４およびバンプ７の厚さを加えた厚さよ
りも大きくなるように形成されており、好ましくは、半
導体ベアチップ３が異方性導電膜６から剥離するのを確
実に防止できる観点から、導体部４およびバンプ７を加
えた厚さの約１．２倍以上３倍以下の厚さに形成される
ように設定されている。ただし、異方性導電膜６は、半
導体ベアチップ３の厚さを越えないようにされている。
本実施形態では、異方性導電膜６の膜厚が約５０μｍに
形成されている。このような膜厚で異方性導電膜６を形
成すると、この異方性導電膜６が半導体ベアチップ３の
側面においてフィレット状に形成されるため、このフィ
レット１０により半導体ベアチップ３がフレキシブル配
線基板５上で確実に固着される。
【００１４】なお、本実施形態では、異方性導電体とし
て異方性導電膜６を用いているが、これに限る必要はな
く、異方性導電ペースト６ｐを用いるようにしてもよ
い。この異方性導電ペースト６ｐによれば、流動性に優
れているためフィレット状に形成しやすくなり、前記半
導体ベアチップ３の側面を被覆しやすいという特徴を有
する。
て異方性導電膜６を用いているが、これに限る必要はな
く、異方性導電ペースト６ｐを用いるようにしてもよ
い。この異方性導電ペースト６ｐによれば、流動性に優
れているためフィレット状に形成しやすくなり、前記半
導体ベアチップ３の側面を被覆しやすいという特徴を有
する。
【００１５】このような構成を有する本発明の第１実施
形態は、異方性導電膜６の導電粒子８がフレキシブル配
線基板５の導体部４と半導体ベアチップ３のバンプ７と
を電気的に接続し、半導体装置としての所望の機能を発
揮できるようになっている。
形態は、異方性導電膜６の導電粒子８がフレキシブル配
線基板５の導体部４と半導体ベアチップ３のバンプ７と
を電気的に接続し、半導体装置としての所望の機能を発
揮できるようになっている。
【００１６】したがって、本第１実施形態の半導体実装
構造１によれば、異方性導電膜６のフィレット１０が半
導体ベアチップ３の側面を保持するため、前記半導体ベ
アチップ３が異方性導電膜６から剥離しにくくなり、フ
レキシブル配線基板５の導体部４と半導体ベアチップ３
のバンプ７とを強固に電気的に接続することができる。
構造１によれば、異方性導電膜６のフィレット１０が半
導体ベアチップ３の側面を保持するため、前記半導体ベ
アチップ３が異方性導電膜６から剥離しにくくなり、フ
レキシブル配線基板５の導体部４と半導体ベアチップ３
のバンプ７とを強固に電気的に接続することができる。
【００１７】また、半導体ベアチップ３と異方性導電体
６との界面からの水分の侵入が抑えられて耐湿性能を向
上することもできる。
６との界面からの水分の侵入が抑えられて耐湿性能を向
上することもできる。
【００１８】つぎに、本発明の第２実施形態について図
２乃至図４を参照して説明する。
２乃至図４を参照して説明する。
【００１９】なお、本第２実施形態の構成のうち前述し
た第１実施形態と同等の構成あるいは相当する構成につ
いては同一の符号を付し、再度の説明を省略する。
た第１実施形態と同等の構成あるいは相当する構成につ
いては同一の符号を付し、再度の説明を省略する。
【００２０】本第２実施形態における半導体実装構造１
ａの特徴は、図２に示すように、異方性導電体６ａを２
層構造にした点にある。この２層構造のうち下層には、
接着性フィルム９に導電粒子８が分散された導電粒子層
１２が形成されており、上層には、導電粒子８が分散さ
れていない接着性フィルム９のみの非導電粒子層１３が
形成されている。
ａの特徴は、図２に示すように、異方性導電体６ａを２
層構造にした点にある。この２層構造のうち下層には、
接着性フィルム９に導電粒子８が分散された導電粒子層
１２が形成されており、上層には、導電粒子８が分散さ
れていない接着性フィルム９のみの非導電粒子層１３が
形成されている。
【００２１】このような異方性導電体６ａは、下層の導
電粒子層１２中の導電粒子８が導体部４とバンプ７とを
電気的に接続し、上層の非導電粒子層１３が下層と結合
するとともに半導体ベアチップ３の側面に強固に接着す
ることとなる。
電粒子層１２中の導電粒子８が導体部４とバンプ７とを
電気的に接続し、上層の非導電粒子層１３が下層と結合
するとともに半導体ベアチップ３の側面に強固に接着す
ることとなる。
【００２２】つぎに、本第２実施形態のフィレット１０
ａの高さを従来のものと比較した結果を図３に示すとと
もに、信頼性試験として高温高湿動作試験を行った結果
を図４に示す。
ａの高さを従来のものと比較した結果を図３に示すとと
もに、信頼性試験として高温高湿動作試験を行った結果
を図４に示す。
【００２３】なお、フィレット１０ａの断面形状は、図
１および図２に示すように、半導体ベアチップ３との接
触部から単純に減衰する形状に限られず、一旦小さなピ
ークを形成してから減衰する場合もあるが、両者に共通
する半導体ベアチップ３の下端を基準とする異方性導電
体６ａの接触高さをもってフィレット１０ａの高さＨa
とした。また、矩形の半導体ベアチップ３においては、
この高さが端部と中央部とでは変化するので、長辺側の
両端のバンプ７の位置での前記フィレット高さＨb と中
央部での前記フィレット高さＨa とを代表値として測定
した。
１および図２に示すように、半導体ベアチップ３との接
触部から単純に減衰する形状に限られず、一旦小さなピ
ークを形成してから減衰する場合もあるが、両者に共通
する半導体ベアチップ３の下端を基準とする異方性導電
体６ａの接触高さをもってフィレット１０ａの高さＨa
とした。また、矩形の半導体ベアチップ３においては、
この高さが端部と中央部とでは変化するので、長辺側の
両端のバンプ７の位置での前記フィレット高さＨb と中
央部での前記フィレット高さＨa とを代表値として測定
した。
【００２４】図３に示すように、異方性導電膜６ａの膜
厚Ｄb は、下層および上層をそれぞれ２５μｍ、全体と
して５０μｍに形成されており、導体部４およびバンプ
７を加えた厚さの約１．９倍に形成されている。このと
き、半導体ベアチップ３の側辺のほぼ中央位置における
フィレット高さＨa は、１７０μｍに形成されており、
半導体ベアチップ３の厚さＤa である６２５μｍに対し
て約２７．２／１００の比率に形成されている。また、
半導体ベアチップ３の側辺の端部位置におけるフィレッ
ト高さＨb は、１２８μｍに形成されており、半導体ベ
アチップ３の厚さＤa に対して約２０．５／１００の比
率に形成されている。このように半導体ベアチップ３の
側辺の端部位置におけるフィレット高さＨb は、半導体
ベアチップ３の厚さＤa に対して少なくとも１／１０以
上に形成するのが、電気的接続の安定性に鑑みて好まし
い。
厚Ｄb は、下層および上層をそれぞれ２５μｍ、全体と
して５０μｍに形成されており、導体部４およびバンプ
７を加えた厚さの約１．９倍に形成されている。このと
き、半導体ベアチップ３の側辺のほぼ中央位置における
フィレット高さＨa は、１７０μｍに形成されており、
半導体ベアチップ３の厚さＤa である６２５μｍに対し
て約２７．２／１００の比率に形成されている。また、
半導体ベアチップ３の側辺の端部位置におけるフィレッ
ト高さＨb は、１２８μｍに形成されており、半導体ベ
アチップ３の厚さＤa に対して約２０．５／１００の比
率に形成されている。このように半導体ベアチップ３の
側辺の端部位置におけるフィレット高さＨb は、半導体
ベアチップ３の厚さＤa に対して少なくとも１／１０以
上に形成するのが、電気的接続の安定性に鑑みて好まし
い。
【００２５】また、図４に示すように、温度６０℃、相
対湿度９０％の高温高湿下において２４０時間動作させ
た結果、従来の半導体実装構造２１の場合には、１０サ
ンプル中２サンプルが断線してしまったが、本実施形態
の場合には、１０サンプル中１０サンプルとも断線を生
じなかった。
対湿度９０％の高温高湿下において２４０時間動作させ
た結果、従来の半導体実装構造２１の場合には、１０サ
ンプル中２サンプルが断線してしまったが、本実施形態
の場合には、１０サンプル中１０サンプルとも断線を生
じなかった。
【００２６】したがって、本第２実施形態における半導
体実装構造１ａによれば、半導体ベアチップ３の側面に
流動性の良い非導電粒子層１３が形成されるため、前記
半導体ベアチップ３の側面を覆う異方性導電体６ａをフ
ィレット状に形成しやすくなり、バンプ７と導体部４と
の電気的接続を容易かつ確実に強化することができる。
体実装構造１ａによれば、半導体ベアチップ３の側面に
流動性の良い非導電粒子層１３が形成されるため、前記
半導体ベアチップ３の側面を覆う異方性導電体６ａをフ
ィレット状に形成しやすくなり、バンプ７と導体部４と
の電気的接続を容易かつ確実に強化することができる。
【００２７】なお、本発明は前記実施の形態のものに限
定されるものではなく、必要に応じて種々変更すること
が可能である。
定されるものではなく、必要に応じて種々変更すること
が可能である。
【００２８】例えば、第２実施形態の２層構造の異方性
導電体６ａを異方性導電ペースト６ｐを用いて形成する
ようにしてもよい。
導電体６ａを異方性導電ペースト６ｐを用いて形成する
ようにしてもよい。
【００２９】また、本実施形態におけるフレキシブル配
線基板５は、フレキシブル基材ベース２上に直接導体部
４を形成した２層構造とされているが、これに限る必要
はなく、フレキシブル基材ベース２上に接着層を介して
導体部５を形成した３層構造としてもよい。さらに、導
体部４上にポリイミドまたはその前駆体に相当するフレ
キシブル基材原料の溶液を流延し、加熱処理して積層体
としたものであってもよい。
線基板５は、フレキシブル基材ベース２上に直接導体部
４を形成した２層構造とされているが、これに限る必要
はなく、フレキシブル基材ベース２上に接着層を介して
導体部５を形成した３層構造としてもよい。さらに、導
体部４上にポリイミドまたはその前駆体に相当するフレ
キシブル基材原料の溶液を流延し、加熱処理して積層体
としたものであってもよい。
【００３０】
【発明の効果】以上述べたように請求項１に係る本発明
の半導体実装構造によれば、半導体ベアチップの側面が
異方性導電体により覆われるため、半導体ベアチップが
異方性導電体から剥離しにくくなり、半導体ベアチップ
のバンプとフレキシブル配線基板の導体部との電気的接
続を強化することができるとともに、体湿性能も向上す
ることができる。
の半導体実装構造によれば、半導体ベアチップの側面が
異方性導電体により覆われるため、半導体ベアチップが
異方性導電体から剥離しにくくなり、半導体ベアチップ
のバンプとフレキシブル配線基板の導体部との電気的接
続を強化することができるとともに、体湿性能も向上す
ることができる。
【００３１】また、請求項２に係る半導体実装構造によ
れば、請求項１に記載の発明の効果に加えて、確実に半
導体ベアチップの側面を異方性導電体で覆うことができ
るため、半導体ベアチップのバンプとフレキシブル配線
基板の導体部との電気的接続をより強固なものとするこ
とができるばかりでなく、熱圧着工程の作業性も確保さ
れる。
れば、請求項１に記載の発明の効果に加えて、確実に半
導体ベアチップの側面を異方性導電体で覆うことができ
るため、半導体ベアチップのバンプとフレキシブル配線
基板の導体部との電気的接続をより強固なものとするこ
とができるばかりでなく、熱圧着工程の作業性も確保さ
れる。
【００３２】また、請求項３に係る半導体実装構造によ
れば、請求項１または請求項２に記載の発明の効果に加
えて、半導体ベアチップの側面に流動性の良い非導電粒
子層が形成されるため、前記半導体ベアチップの側面を
覆う異方性導電体をフィレット状に形成しやすくなり、
バンプと導体部との電気的接続を容易かつ確実に強化す
ることができる。
れば、請求項１または請求項２に記載の発明の効果に加
えて、半導体ベアチップの側面に流動性の良い非導電粒
子層が形成されるため、前記半導体ベアチップの側面を
覆う異方性導電体をフィレット状に形成しやすくなり、
バンプと導体部との電気的接続を容易かつ確実に強化す
ることができる。
【図１】 本発明に係る半導体実装構造の第１実施形態
を示す一部省略断面図
を示す一部省略断面図
【図２】 本発明に係る半導体実装構造の第２実施形態
を示す一部省略断面図
を示す一部省略断面図
【図３】 本第２実施形態および従来の半導体実装構造
におけるフィレットの高さに関する測定結果を示す表
におけるフィレットの高さに関する測定結果を示す表
【図４】 本第２実施形態および従来の半導体実装構造
における信頼性試験として高温高湿動作試験を行った結
果を示す表
における信頼性試験として高温高湿動作試験を行った結
果を示す表
【図５】 従来の半導体実装構造を示す一部省略断面図
１、１ａ 半導体実装構造 ２ フレキシブル基材ベース ３ 半導体ベアチップ ４ 導体部 ５ フレキシブル配線基板 ６、６ａ 異方性導電体、異方性導電膜 ６ｐ 異方性導電ペースト ７ バンプ ８ 導電粒子 ９ 接着性フィルム １０、１０ａ フィレット １２ 導電粒子層 １３ 非導電粒子層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三好 芳彦 兵庫県尼崎市上坂部１丁目２番１号 オプ トレックス株式会社内 (72)発明者 濱口 恒夫 東京都千代田区丸の内２丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5E319 AB05 AC03 BB11 BB16 5F044 KK03 KK13 LL09 QQ01 RR18 RR19 5F061 AA01 BA05 CA10
Claims (3)
- 【請求項１】 フレキシブル基材ベース上に導体部を形
成し、この導体部に異方性導電体の導電粒子を介して半
導体ベアチップの金属バンプを電気的に接続することに
よりフレキシブル配線基板上に半導体ベアチップを実装
する半導体実装構造において、前記異方性導電体の厚さ
を前記導体部および前記金属バンプを加えた厚さよりも
大きくなるように形成したことを特徴とする半導体実装
構造。 - 【請求項２】 前記異方性導電体の厚さを前記導体部お
よび前記金属バンプを加えた厚さの１．２倍以上３倍以
下となるように形成したことを特徴とする請求項１に記
載の半導体実装構造。 - 【請求項３】 前記異方性導電体を、導電粒子を含む導
電粒子層の上に導電粒子を含まない非導電粒子層を重ね
た２層構造に形成したことを特徴とする請求項１または
請求項２に記載の半導体実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31057298A JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31057298A JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138243A true JP2000138243A (ja) | 2000-05-16 |
Family
ID=18006859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31057298A Pending JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254891A (zh) * | 2011-08-01 | 2011-11-23 | 三星半导体(中国)研究开发有限公司 | 倒装芯片封装结构及其制造方法 |
| WO2023190055A1 (ja) * | 2022-03-31 | 2023-10-05 | デクセリアルズ株式会社 | 接続構造体 |
-
1998
- 1998-10-30 JP JP31057298A patent/JP2000138243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254891A (zh) * | 2011-08-01 | 2011-11-23 | 三星半导体(中国)研究开发有限公司 | 倒装芯片封装结构及其制造方法 |
| WO2023190055A1 (ja) * | 2022-03-31 | 2023-10-05 | デクセリアルズ株式会社 | 接続構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPH08288424A (ja) | 半導体装置 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| WO2000049655A1 (en) | Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device | |
| JP3031323B2 (ja) | 半導体装置とその製造方法 | |
| JP2000138243A (ja) | 半導体実装構造 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP2786316B2 (ja) | 異方性導電膜およびその製造方法 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP3395926B2 (ja) | 電極装置 | |
| JPH04348049A (ja) | Ｉｃモジュールの接続方法 | |
| JPH0440277Y2 (ja) | ||
| JP2006261177A (ja) | 半導体装置とその製造方法および実装構造 | |
| JP3974212B2 (ja) | 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JP3028413B1 (ja) | 電子回路装置 | |
| KR100900480B1 (ko) | 반도체 패키지 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JPS60140737A (ja) | 半導体装置の製造方法 | |
| JPS6386536A (ja) | 電子部品装置 | |
| JPH06252205A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |