JP2000138243A - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JP2000138243A JP2000138243A JP31057298A JP31057298A JP2000138243A JP 2000138243 A JP2000138243 A JP 2000138243A JP 31057298 A JP31057298 A JP 31057298A JP 31057298 A JP31057298 A JP 31057298A JP 2000138243 A JP2000138243 A JP 2000138243A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- bare chip
- anisotropic
- semiconductor
- semiconductor bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
と。 【解決手段】 異方性導電体6の厚さを導体部4および
バンプ7を加えた厚さよりも大きくなるように形成した
こと。
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
と。 【解決手段】 異方性導電体6の厚さを導体部4および
バンプ7を加えた厚さよりも大きくなるように形成した
こと。
Description
【0001】
【発明の属する技術分野】本発明は半導体実装構造に係
り、特に、フレキシブル配線基板上に異方性導電体を用
いて半導体ベアチップを実装するのに好適な半導体実装
構造に関する。
り、特に、フレキシブル配線基板上に異方性導電体を用
いて半導体ベアチップを実装するのに好適な半導体実装
構造に関する。
【0002】
【従来の技術】従来から、半導体ベアチップをフレキシ
ブル配線基板上にフリップチップ接続する方法の1つと
して、異方性導電膜や異方性導電ペースト等の異方性導
電体を用いる方法が知られている。前記異方性導電膜
は、接着性フィルム中に導電性粒子を分散させたもので
あり、前記接着性フィルムの凝集力によりフレキシブル
配線基板と半導体ベアチップとを固着するとともに、前
記導電性粒子により両者を電気的に接続するようになっ
ている。また、異方性導電ペーストは、異方性導電膜と
同様の機能を有するが、接着性フィルムではなく接着性
ペースト中に導電性粒子を分散させたものである。
ブル配線基板上にフリップチップ接続する方法の1つと
して、異方性導電膜や異方性導電ペースト等の異方性導
電体を用いる方法が知られている。前記異方性導電膜
は、接着性フィルム中に導電性粒子を分散させたもので
あり、前記接着性フィルムの凝集力によりフレキシブル
配線基板と半導体ベアチップとを固着するとともに、前
記導電性粒子により両者を電気的に接続するようになっ
ている。また、異方性導電ペーストは、異方性導電膜と
同様の機能を有するが、接着性フィルムではなく接着性
ペースト中に導電性粒子を分散させたものである。
【0003】このような異方性導電体を用いてフレキシ
ブル配線基板上に半導体ベアチップをフリップチップ接
続した場合における従来の半導体実装構造を図5に示
す。
ブル配線基板上に半導体ベアチップをフリップチップ接
続した場合における従来の半導体実装構造を図5に示
す。
【0004】従来の半導体実装構造21は、ポリイミド
等の可撓性樹脂からなるフレキシブル基材ベース22の
中央部に半導体ベアチップ23を搭載するためのチップ
搭載領域が設けられており、このチップ搭載領域の内方
に先端部が延出するようにして導体部24がニッケルや
金メッキにより形成され、いわゆるフレキシブル配線基
板25が構成されている。このフレキシブル配線基板2
5には、チップ搭載領域に異方性導電体26が貼着ある
いは塗布され、この上に半導体ベアチップ23が配設さ
れて熱圧着処理が施されることにより、前記半導体ベア
チップ23の電極上に形成されたバンプ27と前記導体
部24との間で導電粒子28が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム29が硬化し
てその凝集力により両者の接続状態が保持されている。
等の可撓性樹脂からなるフレキシブル基材ベース22の
中央部に半導体ベアチップ23を搭載するためのチップ
搭載領域が設けられており、このチップ搭載領域の内方
に先端部が延出するようにして導体部24がニッケルや
金メッキにより形成され、いわゆるフレキシブル配線基
板25が構成されている。このフレキシブル配線基板2
5には、チップ搭載領域に異方性導電体26が貼着ある
いは塗布され、この上に半導体ベアチップ23が配設さ
れて熱圧着処理が施されることにより、前記半導体ベア
チップ23の電極上に形成されたバンプ27と前記導体
部24との間で導電粒子28が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム29が硬化し
てその凝集力により両者の接続状態が保持されている。
【0005】
【発明が解決しようとする課題】しかし、前述した従来
の半導体実装構造21においては、図5に示すように、
異方性導電体26の厚さが、フレキシブル配線基板25
上に形成された導体部24の厚さと半導体ベアチップ2
3に形成されたバンプ27の厚さとを加えた厚さとほぼ
同等の厚さに形成されていたため、半導体ベアチップ2
3を接着する力が半導体ベアチップ23の面内でしか働
かず、接着力が小さく、環境信頼性試験を行った場合
に、半導体ベアチップ23が異方性導電体26から剥離
し、バンプ27と導体部24とが接続剥離してしまう場
合があった。
の半導体実装構造21においては、図5に示すように、
異方性導電体26の厚さが、フレキシブル配線基板25
上に形成された導体部24の厚さと半導体ベアチップ2
3に形成されたバンプ27の厚さとを加えた厚さとほぼ
同等の厚さに形成されていたため、半導体ベアチップ2
3を接着する力が半導体ベアチップ23の面内でしか働
かず、接着力が小さく、環境信頼性試験を行った場合
に、半導体ベアチップ23が異方性導電体26から剥離
し、バンプ27と導体部24とが接続剥離してしまう場
合があった。
【0006】本発明はこのような問題点に鑑みてなされ
たもので、半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
とを目的とするものである。
たもので、半導体ベアチップを異方性導電体から剥離し
にくくし、半導体ベアチップのバンプとフレキシブル配
線基板の導体部との電気的接続を強化し、かつ、耐湿性
能も向上して信頼性の高い半導体実装構造を提供するこ
とを目的とするものである。
【0007】
【課題を解決するための手段】前記目的を達成するため
請求項1に係る本発明の半導体実装構造の特徴は、異方
性導電体の厚さを導体部およびバンプを加えた厚さより
も大きくなるように形成した点にある。そして、このよ
うな構成を採用したことにより、半導体ベアチップの側
面が異方性導電体により覆われるため、半導体ベアチッ
プが異方性導電体から剥離しにくくなり、半導体ベアチ
ップのバンプとフレキシブル配線基板の導体部との電気
的接続を強化することができるとともに、半導体ベアチ
ップと異方性導電体との界面からの水分の侵入が抑えら
れて耐湿性能を向上することもできる。
請求項1に係る本発明の半導体実装構造の特徴は、異方
性導電体の厚さを導体部およびバンプを加えた厚さより
も大きくなるように形成した点にある。そして、このよ
うな構成を採用したことにより、半導体ベアチップの側
面が異方性導電体により覆われるため、半導体ベアチッ
プが異方性導電体から剥離しにくくなり、半導体ベアチ
ップのバンプとフレキシブル配線基板の導体部との電気
的接続を強化することができるとともに、半導体ベアチ
ップと異方性導電体との界面からの水分の侵入が抑えら
れて耐湿性能を向上することもできる。
【0008】また、請求項2に係る半導体実装構造の特
徴は、請求項1において、異方性導電体の厚さを導体部
およびバンプを加えた厚さの1.2倍以上3倍以下とな
るように形成した点にある。そして、このような構成を
採用したことにより、確実に半導体ベアチップの側面を
異方性導電体で覆うことができるため、半導体ベアチッ
プのバンプとフレキシブル配線基板の導体部との電気的
接続をより強固なものとすることができるばかりでな
く、熱圧着工程の作業性も確保される。
徴は、請求項1において、異方性導電体の厚さを導体部
およびバンプを加えた厚さの1.2倍以上3倍以下とな
るように形成した点にある。そして、このような構成を
採用したことにより、確実に半導体ベアチップの側面を
異方性導電体で覆うことができるため、半導体ベアチッ
プのバンプとフレキシブル配線基板の導体部との電気的
接続をより強固なものとすることができるばかりでな
く、熱圧着工程の作業性も確保される。
【0009】また、請求項3に係る半導体実装構造の特
徴は、請求項1または請求項2において、異方性導電体
を導電粒子を含む導電粒子層の上に導電粒子を含まない
非導電粒子層を重ねた2層構造に形成した点にある。そ
して、このような構成を採用したことにより、半導体ベ
アチップの側面に流動性の良い非導電粒子層が形成され
るため、前記半導体ベアチップの側面を覆う異方性導電
体をフィレット状に形成しやすくなり、バンプと導体部
との電気的接続を容易かつ確実に強化することができ
る。
徴は、請求項1または請求項2において、異方性導電体
を導電粒子を含む導電粒子層の上に導電粒子を含まない
非導電粒子層を重ねた2層構造に形成した点にある。そ
して、このような構成を採用したことにより、半導体ベ
アチップの側面に流動性の良い非導電粒子層が形成され
るため、前記半導体ベアチップの側面を覆う異方性導電
体をフィレット状に形成しやすくなり、バンプと導体部
との電気的接続を容易かつ確実に強化することができ
る。
【0010】
【発明の実施の形態】以下、本発明の第1の実施形態を
図1を参照して説明する。
図1を参照して説明する。
【0011】本第1実施形態における半導体実装構造1
には、ポリイミド等の可撓性樹脂からなる厚さが25μ
mのフレキシブル基材ベース2の中央部にフリップチッ
プ形態の半導体ベアチップ3を搭載するためのチップ搭
載領域(図示せず)が設けられており、このチップ搭載
領域の内方に先端部が延出するようにして導体部4が形
成され、いわゆるフレキシブル配線基板5が構成されて
いる。前記導体部4は、フレキシブル基材ベース2上に
設けた金属簿層を介して電気メッキにより形成した厚み
8μmの銅層をパターニング後、さらに1〜2μmのニ
ッケルメッキおよび0.05μmの金メッキが形成され
た構成となっている。なお、チップ搭載領域の周縁部に
は導体部4を酸化あるいは電気化学反応による劣化から
保護するために約4μmの感光性ポリイミドレジストが
被覆されている。また、導体パターンは、最小導体幅が
40μmであり、最小導体間が30μmに形成されてい
る。
には、ポリイミド等の可撓性樹脂からなる厚さが25μ
mのフレキシブル基材ベース2の中央部にフリップチッ
プ形態の半導体ベアチップ3を搭載するためのチップ搭
載領域(図示せず)が設けられており、このチップ搭載
領域の内方に先端部が延出するようにして導体部4が形
成され、いわゆるフレキシブル配線基板5が構成されて
いる。前記導体部4は、フレキシブル基材ベース2上に
設けた金属簿層を介して電気メッキにより形成した厚み
8μmの銅層をパターニング後、さらに1〜2μmのニ
ッケルメッキおよび0.05μmの金メッキが形成され
た構成となっている。なお、チップ搭載領域の周縁部に
は導体部4を酸化あるいは電気化学反応による劣化から
保護するために約4μmの感光性ポリイミドレジストが
被覆されている。また、導体パターンは、最小導体幅が
40μmであり、最小導体間が30μmに形成されてい
る。
【0012】また、前記フレキシブル配線基板5には、
チップ搭載領域に異方性導電体である異方性導電膜6が
貼着され、この上に半導体ベアチップ3が配設されて熱
圧着処理が施されることにより、前記半導体ベアチップ
3の電極上に形成された17μm厚の金バンプ7と前記
導体部4との間で導電粒子8が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム9が硬化して
その凝集力により両者の接続状態が保持されている。
チップ搭載領域に異方性導電体である異方性導電膜6が
貼着され、この上に半導体ベアチップ3が配設されて熱
圧着処理が施されることにより、前記半導体ベアチップ
3の電極上に形成された17μm厚の金バンプ7と前記
導体部4との間で導電粒子8が押し潰されて両者が電気
的に接続されるとともに、接着性フィルム9が硬化して
その凝集力により両者の接続状態が保持されている。
【0013】さらに、前記異方性導電膜6の膜厚は、少
なくとも導体部4およびバンプ7の厚さを加えた厚さよ
りも大きくなるように形成されており、好ましくは、半
導体ベアチップ3が異方性導電膜6から剥離するのを確
実に防止できる観点から、導体部4およびバンプ7を加
えた厚さの約1.2倍以上3倍以下の厚さに形成される
ように設定されている。ただし、異方性導電膜6は、半
導体ベアチップ3の厚さを越えないようにされている。
本実施形態では、異方性導電膜6の膜厚が約50μmに
形成されている。このような膜厚で異方性導電膜6を形
成すると、この異方性導電膜6が半導体ベアチップ3の
側面においてフィレット状に形成されるため、このフィ
レット10により半導体ベアチップ3がフレキシブル配
線基板5上で確実に固着される。
なくとも導体部4およびバンプ7の厚さを加えた厚さよ
りも大きくなるように形成されており、好ましくは、半
導体ベアチップ3が異方性導電膜6から剥離するのを確
実に防止できる観点から、導体部4およびバンプ7を加
えた厚さの約1.2倍以上3倍以下の厚さに形成される
ように設定されている。ただし、異方性導電膜6は、半
導体ベアチップ3の厚さを越えないようにされている。
本実施形態では、異方性導電膜6の膜厚が約50μmに
形成されている。このような膜厚で異方性導電膜6を形
成すると、この異方性導電膜6が半導体ベアチップ3の
側面においてフィレット状に形成されるため、このフィ
レット10により半導体ベアチップ3がフレキシブル配
線基板5上で確実に固着される。
【0014】なお、本実施形態では、異方性導電体とし
て異方性導電膜6を用いているが、これに限る必要はな
く、異方性導電ペースト6pを用いるようにしてもよ
い。この異方性導電ペースト6pによれば、流動性に優
れているためフィレット状に形成しやすくなり、前記半
導体ベアチップ3の側面を被覆しやすいという特徴を有
する。
て異方性導電膜6を用いているが、これに限る必要はな
く、異方性導電ペースト6pを用いるようにしてもよ
い。この異方性導電ペースト6pによれば、流動性に優
れているためフィレット状に形成しやすくなり、前記半
導体ベアチップ3の側面を被覆しやすいという特徴を有
する。
【0015】このような構成を有する本発明の第1実施
形態は、異方性導電膜6の導電粒子8がフレキシブル配
線基板5の導体部4と半導体ベアチップ3のバンプ7と
を電気的に接続し、半導体装置としての所望の機能を発
揮できるようになっている。
形態は、異方性導電膜6の導電粒子8がフレキシブル配
線基板5の導体部4と半導体ベアチップ3のバンプ7と
を電気的に接続し、半導体装置としての所望の機能を発
揮できるようになっている。
【0016】したがって、本第1実施形態の半導体実装
構造1によれば、異方性導電膜6のフィレット10が半
導体ベアチップ3の側面を保持するため、前記半導体ベ
アチップ3が異方性導電膜6から剥離しにくくなり、フ
レキシブル配線基板5の導体部4と半導体ベアチップ3
のバンプ7とを強固に電気的に接続することができる。
構造1によれば、異方性導電膜6のフィレット10が半
導体ベアチップ3の側面を保持するため、前記半導体ベ
アチップ3が異方性導電膜6から剥離しにくくなり、フ
レキシブル配線基板5の導体部4と半導体ベアチップ3
のバンプ7とを強固に電気的に接続することができる。
【0017】また、半導体ベアチップ3と異方性導電体
6との界面からの水分の侵入が抑えられて耐湿性能を向
上することもできる。
6との界面からの水分の侵入が抑えられて耐湿性能を向
上することもできる。
【0018】つぎに、本発明の第2実施形態について図
2乃至図4を参照して説明する。
2乃至図4を参照して説明する。
【0019】なお、本第2実施形態の構成のうち前述し
た第1実施形態と同等の構成あるいは相当する構成につ
いては同一の符号を付し、再度の説明を省略する。
た第1実施形態と同等の構成あるいは相当する構成につ
いては同一の符号を付し、再度の説明を省略する。
【0020】本第2実施形態における半導体実装構造1
aの特徴は、図2に示すように、異方性導電体6aを2
層構造にした点にある。この2層構造のうち下層には、
接着性フィルム9に導電粒子8が分散された導電粒子層
12が形成されており、上層には、導電粒子8が分散さ
れていない接着性フィルム9のみの非導電粒子層13が
形成されている。
aの特徴は、図2に示すように、異方性導電体6aを2
層構造にした点にある。この2層構造のうち下層には、
接着性フィルム9に導電粒子8が分散された導電粒子層
12が形成されており、上層には、導電粒子8が分散さ
れていない接着性フィルム9のみの非導電粒子層13が
形成されている。
【0021】このような異方性導電体6aは、下層の導
電粒子層12中の導電粒子8が導体部4とバンプ7とを
電気的に接続し、上層の非導電粒子層13が下層と結合
するとともに半導体ベアチップ3の側面に強固に接着す
ることとなる。
電粒子層12中の導電粒子8が導体部4とバンプ7とを
電気的に接続し、上層の非導電粒子層13が下層と結合
するとともに半導体ベアチップ3の側面に強固に接着す
ることとなる。
【0022】つぎに、本第2実施形態のフィレット10
aの高さを従来のものと比較した結果を図3に示すとと
もに、信頼性試験として高温高湿動作試験を行った結果
を図4に示す。
aの高さを従来のものと比較した結果を図3に示すとと
もに、信頼性試験として高温高湿動作試験を行った結果
を図4に示す。
【0023】なお、フィレット10aの断面形状は、図
1および図2に示すように、半導体ベアチップ3との接
触部から単純に減衰する形状に限られず、一旦小さなピ
ークを形成してから減衰する場合もあるが、両者に共通
する半導体ベアチップ3の下端を基準とする異方性導電
体6aの接触高さをもってフィレット10aの高さHa
とした。また、矩形の半導体ベアチップ3においては、
この高さが端部と中央部とでは変化するので、長辺側の
両端のバンプ7の位置での前記フィレット高さHb と中
央部での前記フィレット高さHa とを代表値として測定
した。
1および図2に示すように、半導体ベアチップ3との接
触部から単純に減衰する形状に限られず、一旦小さなピ
ークを形成してから減衰する場合もあるが、両者に共通
する半導体ベアチップ3の下端を基準とする異方性導電
体6aの接触高さをもってフィレット10aの高さHa
とした。また、矩形の半導体ベアチップ3においては、
この高さが端部と中央部とでは変化するので、長辺側の
両端のバンプ7の位置での前記フィレット高さHb と中
央部での前記フィレット高さHa とを代表値として測定
した。
【0024】図3に示すように、異方性導電膜6aの膜
厚Db は、下層および上層をそれぞれ25μm、全体と
して50μmに形成されており、導体部4およびバンプ
7を加えた厚さの約1.9倍に形成されている。このと
き、半導体ベアチップ3の側辺のほぼ中央位置における
フィレット高さHa は、170μmに形成されており、
半導体ベアチップ3の厚さDa である625μmに対し
て約27.2/100の比率に形成されている。また、
半導体ベアチップ3の側辺の端部位置におけるフィレッ
ト高さHb は、128μmに形成されており、半導体ベ
アチップ3の厚さDa に対して約20.5/100の比
率に形成されている。このように半導体ベアチップ3の
側辺の端部位置におけるフィレット高さHb は、半導体
ベアチップ3の厚さDa に対して少なくとも1/10以
上に形成するのが、電気的接続の安定性に鑑みて好まし
い。
厚Db は、下層および上層をそれぞれ25μm、全体と
して50μmに形成されており、導体部4およびバンプ
7を加えた厚さの約1.9倍に形成されている。このと
き、半導体ベアチップ3の側辺のほぼ中央位置における
フィレット高さHa は、170μmに形成されており、
半導体ベアチップ3の厚さDa である625μmに対し
て約27.2/100の比率に形成されている。また、
半導体ベアチップ3の側辺の端部位置におけるフィレッ
ト高さHb は、128μmに形成されており、半導体ベ
アチップ3の厚さDa に対して約20.5/100の比
率に形成されている。このように半導体ベアチップ3の
側辺の端部位置におけるフィレット高さHb は、半導体
ベアチップ3の厚さDa に対して少なくとも1/10以
上に形成するのが、電気的接続の安定性に鑑みて好まし
い。
【0025】また、図4に示すように、温度60℃、相
対湿度90%の高温高湿下において240時間動作させ
た結果、従来の半導体実装構造21の場合には、10サ
ンプル中2サンプルが断線してしまったが、本実施形態
の場合には、10サンプル中10サンプルとも断線を生
じなかった。
対湿度90%の高温高湿下において240時間動作させ
た結果、従来の半導体実装構造21の場合には、10サ
ンプル中2サンプルが断線してしまったが、本実施形態
の場合には、10サンプル中10サンプルとも断線を生
じなかった。
【0026】したがって、本第2実施形態における半導
体実装構造1aによれば、半導体ベアチップ3の側面に
流動性の良い非導電粒子層13が形成されるため、前記
半導体ベアチップ3の側面を覆う異方性導電体6aをフ
ィレット状に形成しやすくなり、バンプ7と導体部4と
の電気的接続を容易かつ確実に強化することができる。
体実装構造1aによれば、半導体ベアチップ3の側面に
流動性の良い非導電粒子層13が形成されるため、前記
半導体ベアチップ3の側面を覆う異方性導電体6aをフ
ィレット状に形成しやすくなり、バンプ7と導体部4と
の電気的接続を容易かつ確実に強化することができる。
【0027】なお、本発明は前記実施の形態のものに限
定されるものではなく、必要に応じて種々変更すること
が可能である。
定されるものではなく、必要に応じて種々変更すること
が可能である。
【0028】例えば、第2実施形態の2層構造の異方性
導電体6aを異方性導電ペースト6pを用いて形成する
ようにしてもよい。
導電体6aを異方性導電ペースト6pを用いて形成する
ようにしてもよい。
【0029】また、本実施形態におけるフレキシブル配
線基板5は、フレキシブル基材ベース2上に直接導体部
4を形成した2層構造とされているが、これに限る必要
はなく、フレキシブル基材ベース2上に接着層を介して
導体部5を形成した3層構造としてもよい。さらに、導
体部4上にポリイミドまたはその前駆体に相当するフレ
キシブル基材原料の溶液を流延し、加熱処理して積層体
としたものであってもよい。
線基板5は、フレキシブル基材ベース2上に直接導体部
4を形成した2層構造とされているが、これに限る必要
はなく、フレキシブル基材ベース2上に接着層を介して
導体部5を形成した3層構造としてもよい。さらに、導
体部4上にポリイミドまたはその前駆体に相当するフレ
キシブル基材原料の溶液を流延し、加熱処理して積層体
としたものであってもよい。
【0030】
【発明の効果】以上述べたように請求項1に係る本発明
の半導体実装構造によれば、半導体ベアチップの側面が
異方性導電体により覆われるため、半導体ベアチップが
異方性導電体から剥離しにくくなり、半導体ベアチップ
のバンプとフレキシブル配線基板の導体部との電気的接
続を強化することができるとともに、体湿性能も向上す
ることができる。
の半導体実装構造によれば、半導体ベアチップの側面が
異方性導電体により覆われるため、半導体ベアチップが
異方性導電体から剥離しにくくなり、半導体ベアチップ
のバンプとフレキシブル配線基板の導体部との電気的接
続を強化することができるとともに、体湿性能も向上す
ることができる。
【0031】また、請求項2に係る半導体実装構造によ
れば、請求項1に記載の発明の効果に加えて、確実に半
導体ベアチップの側面を異方性導電体で覆うことができ
るため、半導体ベアチップのバンプとフレキシブル配線
基板の導体部との電気的接続をより強固なものとするこ
とができるばかりでなく、熱圧着工程の作業性も確保さ
れる。
れば、請求項1に記載の発明の効果に加えて、確実に半
導体ベアチップの側面を異方性導電体で覆うことができ
るため、半導体ベアチップのバンプとフレキシブル配線
基板の導体部との電気的接続をより強固なものとするこ
とができるばかりでなく、熱圧着工程の作業性も確保さ
れる。
【0032】また、請求項3に係る半導体実装構造によ
れば、請求項1または請求項2に記載の発明の効果に加
えて、半導体ベアチップの側面に流動性の良い非導電粒
子層が形成されるため、前記半導体ベアチップの側面を
覆う異方性導電体をフィレット状に形成しやすくなり、
バンプと導体部との電気的接続を容易かつ確実に強化す
ることができる。
れば、請求項1または請求項2に記載の発明の効果に加
えて、半導体ベアチップの側面に流動性の良い非導電粒
子層が形成されるため、前記半導体ベアチップの側面を
覆う異方性導電体をフィレット状に形成しやすくなり、
バンプと導体部との電気的接続を容易かつ確実に強化す
ることができる。
【図1】 本発明に係る半導体実装構造の第1実施形態
を示す一部省略断面図
を示す一部省略断面図
【図2】 本発明に係る半導体実装構造の第2実施形態
を示す一部省略断面図
を示す一部省略断面図
【図3】 本第2実施形態および従来の半導体実装構造
におけるフィレットの高さに関する測定結果を示す表
におけるフィレットの高さに関する測定結果を示す表
【図4】 本第2実施形態および従来の半導体実装構造
における信頼性試験として高温高湿動作試験を行った結
果を示す表
における信頼性試験として高温高湿動作試験を行った結
果を示す表
【図5】 従来の半導体実装構造を示す一部省略断面図
1、1a 半導体実装構造 2 フレキシブル基材ベース 3 半導体ベアチップ 4 導体部 5 フレキシブル配線基板 6、6a 異方性導電体、異方性導電膜 6p 異方性導電ペースト 7 バンプ 8 導電粒子 9 接着性フィルム 10、10a フィレット 12 導電粒子層 13 非導電粒子層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三好 芳彦 兵庫県尼崎市上坂部1丁目2番1号 オプ トレックス株式会社内 (72)発明者 濱口 恒夫 東京都千代田区丸の内2丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5E319 AB05 AC03 BB11 BB16 5F044 KK03 KK13 LL09 QQ01 RR18 RR19 5F061 AA01 BA05 CA10
Claims (3)
- 【請求項1】 フレキシブル基材ベース上に導体部を形
成し、この導体部に異方性導電体の導電粒子を介して半
導体ベアチップの金属バンプを電気的に接続することに
よりフレキシブル配線基板上に半導体ベアチップを実装
する半導体実装構造において、前記異方性導電体の厚さ
を前記導体部および前記金属バンプを加えた厚さよりも
大きくなるように形成したことを特徴とする半導体実装
構造。 - 【請求項2】 前記異方性導電体の厚さを前記導体部お
よび前記金属バンプを加えた厚さの1.2倍以上3倍以
下となるように形成したことを特徴とする請求項1に記
載の半導体実装構造。 - 【請求項3】 前記異方性導電体を、導電粒子を含む導
電粒子層の上に導電粒子を含まない非導電粒子層を重ね
た2層構造に形成したことを特徴とする請求項1または
請求項2に記載の半導体実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31057298A JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31057298A JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000138243A true JP2000138243A (ja) | 2000-05-16 |
Family
ID=18006859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31057298A Pending JP2000138243A (ja) | 1998-10-30 | 1998-10-30 | 半導体実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000138243A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254891A (zh) * | 2011-08-01 | 2011-11-23 | 三星半导体(中国)研究开发有限公司 | 倒装芯片封装结构及其制造方法 |
WO2023190055A1 (ja) * | 2022-03-31 | 2023-10-05 | デクセリアルズ株式会社 | 接続構造体 |
-
1998
- 1998-10-30 JP JP31057298A patent/JP2000138243A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254891A (zh) * | 2011-08-01 | 2011-11-23 | 三星半导体(中国)研究开发有限公司 | 倒装芯片封装结构及其制造方法 |
WO2023190055A1 (ja) * | 2022-03-31 | 2023-10-05 | デクセリアルズ株式会社 | 接続構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
JPH08288424A (ja) | 半導体装置 | |
JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
WO2000049655A1 (en) | Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device | |
JP3031323B2 (ja) | 半導体装置とその製造方法 | |
JP2000138243A (ja) | 半導体実装構造 | |
JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
JPH0727789A (ja) | 回路配線板およびその製造方法 | |
JPH06177315A (ja) | 多層リードフレーム | |
JP2786316B2 (ja) | 異方性導電膜およびその製造方法 | |
JP2004079923A (ja) | 半導体装置及びその製造方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP3395926B2 (ja) | 電極装置 | |
JPH04348049A (ja) | Icモジュールの接続方法 | |
JPH0440277Y2 (ja) | ||
JP2006261177A (ja) | 半導体装置とその製造方法および実装構造 | |
JP3974212B2 (ja) | 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JP3028413B1 (ja) | 電子回路装置 | |
KR100900480B1 (ko) | 반도체 패키지 | |
JPH0677285A (ja) | Ic素子の実装方法 | |
JPS60140737A (ja) | 半導体装置の製造方法 | |
JPS6386536A (ja) | 電子部品装置 | |
JPH06252205A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |