CN102024742A - 衬底处理方法及衬底处理装置 - Google Patents

衬底处理方法及衬底处理装置 Download PDF

Info

Publication number
CN102024742A
CN102024742A CN2010102871189A CN201010287118A CN102024742A CN 102024742 A CN102024742 A CN 102024742A CN 2010102871189 A CN2010102871189 A CN 2010102871189A CN 201010287118 A CN201010287118 A CN 201010287118A CN 102024742 A CN102024742 A CN 102024742A
Authority
CN
China
Prior art keywords
substrate
heat treatment
substrate processing
indoor
steam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102871189A
Other languages
English (en)
Other versions
CN102024742B (zh
Inventor
原田彻
南政克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Electric Co., Ltd.
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN102024742A publication Critical patent/CN102024742A/zh
Application granted granted Critical
Publication of CN102024742B publication Critical patent/CN102024742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供衬底处理方法，促进元件分离槽内的聚硅氮烷的氧化膜(SiO2)化，能够提高绝缘膜的膜质(电特性以及介电常数)。通过以下工序进行衬底处理：将涂布有聚硅氮烷的衬底向衬底处理室内搬入的衬底搬入工序；使搬入了衬底的衬底处理室内成为水蒸气气体环境、减压气体环境下以及约400℃的温度的工序；在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及约400℃的温度的状态下，对所述衬底进行热处理的第一热处理工序；其次，使衬底处理室内从第一热处理工序的约400℃上升到900℃以上1000℃以下的温度的升温工序；在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理的第二热处理工序。

Description

衬底处理方法及衬底处理装置
技术领域
本发明涉及在元件分离槽等上形成绝缘膜的衬底处理技术，例如，涉及在植入有半导体集成电路(以下，称作IC。)的半导体衬底(例如，半导体晶片)上形成氧化膜等的基础上有效的衬底处理方法及衬底处理装置或半导体装置的制造方法和制造装置。
背景技术
在IC的制造过程中，随着IC的高集成化，要求构成IC的晶体管等电路元件的微型化。因此，作为IC的元件分离形成方法，目前，使用一种尺寸的控制性优良且占有面积小的STI(Shallow Trench Isolation)法。STI法是在半导体衬底上形成槽后，通过使用了TEOS(正硅酸乙酯)和O3(臭氧)的常压CVD(Chemical Vaper DepoSion)法或使用了TEOS的等离子CVD法等，在所述形成的槽中埋入绝缘膜，来形成元件分离区域。
但是，最近，随着进一步的IC高集成化的推进，元件分离槽的深度和宽度之比即外形比(槽的深度/槽的宽度)逐渐增大。因此，在一直以来所使用的上述常压CVD法等中，在元件分离槽中难以不能形成空隙或接缝地埋入绝缘膜。
作为该空隙等的对策，开发了一种埋入技术，该埋入技术使用SOD(Spin On Dielectric)法，例如，通过对过氢化硅氮烷聚合体溶液的涂布膜(PSZ：PolySilazane：聚硅氮烷)进行旋转涂覆，使其堆积在元件间，然后，通过高温水蒸气氧化促进氧化、聚合反应，由此，形成绝缘膜。
但是，通过高温水蒸气氧化过程形成的绝缘膜，不容易形成为将作为不纯物包含在聚硅氮烷中的碳或氢等除去的致密的膜。作为这样的聚硅氮烷膜的形成方法，在专利文献1中公开了一种方法，在将聚硅氮烷涂布在衬底上后，以100℃～250℃的温度进行第一热处理从而使有机溶剂蒸发，然后，以例如400℃进行第二热处理，使所述聚硅氮烷涂布膜固化。
专利文献1：日本特开平10-321719号公报
发明内容
本发明的目的在于提供一种半导体装置的制造方法以及制造装置，能够以例如高的外形比在宽度窄的元件分离槽那样的凹部内埋入绝缘膜，并且其目的在于提供一种衬底处理方法(热处理方法)以及衬底处理装置(热处理装置)，其进一步改善专利文献1记载的技术，例如促进元件分离槽内的聚硅氮烷的氧化膜(SiO2)化，能够提高绝缘膜的膜质(耐腐蚀性)。
为了解决所述课题，本发明代表性的构成如下。
衬底处理方法，其特征在于，具有如下工序：
将涂布有聚硅氮烷的衬底向衬底处理室内搬入的衬底搬入工序；
使搬入了衬底的衬底处理室内在水蒸气气体环境、减压气体环境下成为350℃以上450℃以下的温度的工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的状态下，对所述衬底进行热处理的第一热处理工序；
其次，使衬底处理室内从第一热处理工序的350℃以上450℃以下的温度上升到900℃以上1000℃以下的温度的升温工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理的第二热处理工序。
发明的效果
通过上述衬底处理方法，通过所述第一热处理工序，能够使聚硅氮烷涂布膜固化，通过所述第二热处理工序，能够有效且容易地除去聚硅氮烷中所包含的不纯物。另外，上述衬底处理方法，在形成于衬底上的硅氮化膜的上涂布有聚硅氮烷的情况下等，在通过所述第二热处理使聚硅氮烷膜的下层的衬底被氧化等的影响较小的情况下尤其有效。
此外，优选在所述第一热处理工序之前以100℃～250℃的温度进行热处理，使包含在聚硅氮烷中的有机溶剂蒸发。该热处理工序，能够在聚硅氮烷被涂布于衬底上之后，作为涂布膜的烘烤处理的一部分，在将衬底搬入到所述衬底处理室内之前进行。
附图说明
图1是表示本发明的实施例的分批式纵型热处理装置的立体图。
图2是本发明的实施例的分批式纵型热处理装置的处理炉的垂直剖视图。
图3是本发明的实施例的分批式纵型热处理装置的控制部的框图。
图4是表示形成在衬底上的槽部上的硅氮化膜的示意图。
图5是表示本发明的实施例的热处理工序例的图。
图6是表示本发明的不纯物降低效果的图。
附图标记的说明
10...衬底处理装置，200...晶片，201...衬底处理室，202...处理炉，203...反应管，207...加热器，209...套管，217...舟皿，218...石英管底，219...密封盖，220...O型环，221...温度监视器，223...压力传感器，224...加热器，227...舟皿旋转机构，229...气体供给孔，231...气体排气管，232a...氢气供给管，232b...氧气供给管，232c...惰性气体供给管，233...气体供给管，240a...氢气供给源，240b...氧气供给源，240c...惰性气体供给源，241a...质量流量控制器，241b...质量流量控制器，241c...质量流量控制器，246...真空泵，224...加热器，242a...开闭阀，242b...开闭阀，242c...开闭阀，255...APC阀，260...水蒸气发生器，280...控制器。
具体实施方式
以下，使用附图说明本发明的实施例。图1是表示本发明的实施例的作为衬底处理装置的分批式纵型热处理装置的立体图。图2是本发明的实施例的分批式纵型热处理装置的处理炉的垂直剖视图。
[衬底处理装置的概要]
首先，参照图1、图2，概要地说明本实施例的衬底处理装置10。
如图1所示，在衬底处理装置10的框体101内部的前面侧设有盒体载台105。盒体载台105在与未图示的外部搬运装置之间，进行作为衬底收纳容器的盒体100的交接。在盒体载台105的后方设有盒体搬运机115。在盒体搬运机115的后方设有用于保管盒体100的盒体架109。另外，在盒体载台105的上方设有用于保管盒体100的预备盒体架110。在预备盒体架110的上方设有清洗单元118。清洗单元118使清洗空气在框体101的内部流通。
在框体101的后部上方设有处理炉202。在处理炉202的下方设有舟皿升降机121。舟皿升降机121使搭载有晶片200的舟皿217在处理炉202的内外之间升降。舟皿217是将晶片200以水平姿势多层保持的衬底保持工具。在舟皿升降机121上，安装有用于封闭处理炉202的下端的作为盖体的密封盖219。密封盖219垂直地支承舟皿217。
在舟皿升降机121和盒体架109之间，设有搬运晶片200的晶片移载机112。在舟皿升降机121的横向，设有用于气密地密封处理炉202的下端的炉口闸门116。炉口闸门116是在舟皿217位于处理炉202外时，能够封闭处理炉202的下端。
填装有晶片200的盒体100从未图示的外部搬运装置被搬入盒体载台105。而且，盒体100通过盒体搬运机115从盒体载台105向盒体架109或预备盒体架110被搬运。在盒体架109上，具有对成为晶片移载机112的搬运对象的盒体100进行收纳的移载架123。向舟皿217移载晶片200的盒体100通过盒体搬运机115被移载到移载架123上。盒体100被移载到移载架123上后，通过晶片移载机112，将晶片200从移载架123移载到下降状态的舟皿217。
在规定张数的晶片200被移载到舟皿217上后，通过舟皿升降机121，将舟皿217***到处理炉202内，通过密封盖219，气密地封闭处理炉202。在被气密地封闭的处理炉202内，晶片200被加热，并且，处理气体被向处理炉202内供给，在晶片200上进行加热等处理。
在晶片200的处理结束后，以与上述的动作相反的顺序，晶片200通过晶片移载机112被从舟皿217向移载架123的盒体100移载，盒体100通过盒体搬运机115被从移载架123向盒体载台105移载，通过未图示的外部搬运装置，被搬出到框体101的外部。
在舟皿217为下降状态时，炉口闸门116气密地封闭处理炉202的下端，防止外气卷入到处理炉202内。
[处理炉]
如图1、图2所示，本实施例的衬底处理装置10具有处理炉202，处理炉202具有圆筒形状且为石英制或碳化硅制的反应管(reactor tube)203及套管209。反应管203是收容衬底(本例中为晶片200)且进行加热处理的反应容器。反应管203以同心圆状被设置在圆筒形状的加热部(本例中为电阻加热器207)的内侧。
反应管203的上端被封闭，另外，其下端开口通过密封盖219且经由气密部件(本例中为O型环220)被气密地封闭。套管209由例如石英(SiO2)或碳化硅(SiC)等耐热材料构成，形成为上端以及下端开口的圆筒形状，是用于使衬底处理室201内的温度保持均匀的均热管。套管209被配置在加热器207和反应管203之间。
通过加热器207、反应管203、套管209以及密封盖219等构成处理炉202。另外，通过反应管203及密封盖219形成衬底处理室201。衬底保持部件(舟皿217)经由石英管底218立设在密封盖219的上方。石英管底218是保持舟皿217的保持体。舟皿217从处理炉202的下端开口***到处理炉202内。被分批处理的多个晶片200分别以水平姿势在管轴方向(垂直方向)上多层地堆积在舟皿217中。加热器207将被***到处理炉202中的晶片200加热到规定的温度。
密封盖219从垂直方向下侧抵接在反应管203的下端。密封盖219由例如不锈钢等金属形成，形成为圆板状。在密封盖219的上表面设有与反应管203的下端抵接的作为密封部件的O型环220。
此外，如图2所示，在密封盖219的上方也可以设置基座222。基座222由例如石英等耐热材料形成，形成为圆板状。在基座222的上表面设有与反应管203的下端抵接的作为密封部件的O型环220。通过采用不使用金属材料的基座222，能够降低反应管203内的金属污染。
另外，装备有对密封盖219进行加热的密封盖加热器290，为了抑制在基座222上表面发生结露，进行控制以成为所希望的温度。
在密封盖219的下侧，设有使舟皿217旋转的舟皿旋转机构227。舟皿旋转机构227的旋转轴贯通密封盖219，并经由石英管底218连接在舟皿217上，通过使舟皿217旋转，来使晶片200旋转。密封盖219通过在反应管203的外部垂直设置的作为升降设备的舟皿升降机121，在垂直方向上升降，由此，能够将舟皿217相对于衬底处理室201进行搬入搬出。在舟皿旋转机构227及舟皿升降机121上电连接有驱动控制部285(参照图3)，能够在所希望的时刻进行控制以进行所希望的动作。
舟皿217由例如石英或碳化硅等耐热性材料构成，其构成为将多张晶片200以水平姿势且使其中心相互对齐的状态排列并多层保持。此外，在舟皿217的下部设有石英管底218，或以水平姿势多层地配置多张例如由石英或碳化硅等耐热性材料构成的形成为圆板形状的作为隔热部件的隔热板，以使来自加热器207的热量难以传递到密封盖219侧。
在反应管203内，设有作为温度检测器的温度监视器221。加热器207和温度监视器221电连接在温度控制部286上，基于由温度监视器221检测的温度信息，对向加热器207的通电情况进行调整，由此，在所希望的时刻进行控制，以使衬底处理室201内的温度成为所希望的温度分布。
在反应管203的上方的加热器207上，设有用于对反应管203和加热器207之间的空间的气体环境进行排气的排气孔226。在排气孔226上连接有排气管227，在排气管227的中途设有送风机228。通过送风机228，对反应管203和加热器207之间的空间的气体环境进行排气。通过对反应管203和加热器207之间的空间的气体环境进行排气，能够在短时间内对反应管203内的舟皿217以及晶片200进行冷却。在对晶片200进行加热处理后，通过对反应管203和加热器207之间的空间的气体环境进行排气，来冷却晶片200。
如图3所示，搬运控制部282、气体流量控制部283、压力控制部284、驱动控制部285、温度控制部286与未图示的操作部、输入输出部一起，电连接在对整个衬底处理装置10进行控制的主控制部281上。由这些搬运控制部282、气体流量控制部283、压力控制部284、驱动控制部285、温度控制部286、主控制部281构成控制器(控制部)280。以主控制部281为首的各控制部作为硬件结构，具有CPU(中央处理器)和存储器。
[水蒸气供给部]
如图2所示，向衬底处理室201供给水蒸气(H2O)的作为水蒸气供给路径的气体供给管233，在反应管203的外侧，从反应管203的下部向上部跨越，并沿晶片200的堆积方向设置。气体供给管233的一端到达反应管203的上部，气体供给管233的另一端在反应管203的下方连接在水蒸气发生器260上。在反应管203的上部设有多个气体供给孔229。由水蒸气发生器260产生的水蒸气从反应管203的下部在气体供给管233内上升，到达反应管203的上部，并从多个气体供给孔229向衬底处理室201内供给。
在反应管203的下部，气体供给管233以90度弯曲地连接在水蒸气发生器260上。在水蒸气发生器260上连接有氢气供给管232a和氧气供给管232b。在氢气供给管232a上，从上游按顺序设有氢气供给源240a、MFC(mass flow controller：流量控制装置)241a、开闭阀242a。在氧气供给管232b上，从上游按顺序设有氧气供给源240b、MFC241b、开闭阀242b。水蒸气发生器260使用从氢气供给源240a供给的氢气、从氧气供给源240b供给的氧气，产生水蒸气。
在气体供给管233的中途连接有惰性气体供给管232c。在惰性气体供给管232c上，从上游侧按顺序设有惰性气体供给源240c、MFC241c、开闭阀242c。
在MFC241a、241b、241c上电连接有气体流量控制部283，以使供给的气体的流量成为所希望的量的方式在所希望的时刻进行控制。
[排气部]
在反应管203的下方，连接有对衬底处理室201内的气体进行排气的气体排气管231的一端。气体排气管231的另一端经由APC(Auto Pressure Controller)阀255连接在真空泵246(排气装置)上。衬底处理室201内通过真空泵246被排气。此外，APC阀255是能够通过阀的开闭进行衬底处理室201的排气以及排气停止的开闭阀，另外，是能够通过阀开度的调节来调整压力的压力调整阀。
另外，作为压力检测器的压力传感器223设在APC阀255的上游侧。这样，以衬底处理室201内的压力成为规定压力(真空度)的方式进行真空排气。通过APC阀255在衬底处理室201以及压力传感器223上电连接有压力控制部284(参照图3)，压力控制部284基于由压力传感器223检测的压力，以通过APC阀255使衬底处理室201内的压力成为所希望的压力的方式，在所希望的时刻进行控制。
另外，装备有对气体供给管233和气体排气管231进行加热的加热器224，以抑制在配管内部发生结露的方式被控制成所希望的温度。
[控制部]
控制器280(控制部)电连接在MFC241a、241b、241c、阀242a、242b、242c、水蒸气发生器260、APC阀255、温度监视器221、加热器207、加热器224、压力传感器223、真空泵246、舟皿旋转机构227、舟皿升降机121、密封盖加热器290等衬底处理装置10的各构成部上。
控制器280基于程序及制法进行如下的衬底处理装置10的各构成部的控制，即MFC241a、241b、241c的流量调整；阀242a、242b、242c的开闭动作；水蒸气发生器260的起动、停止；APC阀255的开闭以及压力调整动作；加热器207；加热器224的温度调节；真空泵246的起动、停止；舟皿旋转机构227的旋转速度调节；舟皿升降机121的升降动作控制；密封盖加热器290等。
关于使用了图1所示的衬底处理装置10的实施例，使用图5进行说明。图5是表示本发明的实施例的热处理工序例的图。控制部280对本实施例的衬底处理装置10进行如下控制。
(1)向衬底处理室201的衬底搬入工序
首先，使衬底处理室201内的温度为100～250℃，从惰性气体供给源240c将惰性气体向衬底处理室201内供给，使衬底处理室201内成为氮气等惰性气体环境，使压力为96000～102500Pa。具体地，例如，使衬底处理室201内的温度为200℃，使压力为100000Pa。
下面，如图4所示，在衬底上的槽部41上形成有硅氮化膜43的衬底的表面上，涂布聚硅氮烷，将以大约100～250℃的温度进行了烘烤处理的晶片200通过晶片移载机112搭载在舟217上，将搭载了该晶片200的舟皿217通过舟皿升降机121向衬底处理室201内搬入。图4是表示形成在衬底上的槽部上的硅氮化膜的示意图。在图4中，硅氧化膜42是为了提高由聚硅氮烷形成的硅氧化膜和硅衬底之间的密接性而形成的。
这里，所述烘烤处理是为了使聚硅氮烷涂布时使用的有机溶剂蒸发，如本实施例那样，在衬底处理装置10为分批型装置的情况下，通过与衬底处理装置10相独立其他的装置实施。在衬底处理装置10为单张装置的情况下，能够通过衬底处理装置10进行烘烤处理。在聚硅氮烷中混合有机溶剂的理由是，为了在狭窄的槽内填充聚硅氮烷，得到充分的流动性。所述烘烤处理，在图5中，用附图标记51表示，具体地，例如，在减压气体环境(6000～60000Pa)、水蒸气气体环境下(水蒸气分压600～60000Pa)进行。
(2)聚硅氮烷膜的热处理(其一)
在将搭载了晶片200的舟皿217向衬底处理室201内搬入后，使衬底处理室201内的温度为350～450℃。另外，在水蒸气发生器260中产生水蒸气，并向衬底处理室201内供给，同时，从惰性气体供给源240c使作为惰性气体的氮气向衬底处理室201内供给。这样，使衬底处理室201内的压力为6000～60000Pa，使水蒸气的分压为600～60000Pa(使水分浓度为10～100％)。在该温度和压力的状态下，对晶片200进行5～120分钟热处理。具体地，例如，使衬底处理室201内的温度为约400℃，使压力为53200Pa，水蒸气的分压为45800Pa(使水分浓度为86％)，进行30分钟热处理。通过该水蒸气气体环境且减压气体环境中的热处理，被涂布在晶片200上的聚硅氮烷膜固化。该聚硅氮烷膜的热处理(其一)，在图5中，作为热处理53示出。
该热处理53例如是在包括氧气和水的水蒸气气体环境中进行的。由于该水的存在，水成为催化剂，从而氮以及氢置换成氧，形成针对热牢固的Si-O键。这样被热处理的聚硅氮烷膜，是以Si-O键为主骨架的膜，不含有太多的烷基。因此，与以往的有机SOG不同，具有较高的耐热性。
(3)聚硅氮烷膜的热处理(其二)
接下来，使衬底处理室201内的温度从所述聚硅氮烷膜的热处理(其一)时的例如约400℃上升到900～1000℃。另外，从水蒸气发生器260将水蒸气向衬底处理室201内供给，并且，从惰性气体供给源240c将作为惰性气体的氮气向衬底处理室201内供给。这样，使衬底处理室201内的压力为6000～60000Pa，水蒸气的分压为600～60000Pa(使水分浓度为10～100％)。在该温度和压力的状态下，对晶片200进行5～120分钟热处理(其二)。具体地，在本实施例中，使衬底处理室201内的温度在120分钟之内从400℃大致直线地上升到1000℃，温度为约1000℃，压力为53200Pa，水蒸气的分压为45800Pa(水分浓度为86％)，进行30分钟热处理。从400℃向1000℃的升温工序，在图5中，通过附图标记54示出。另外，聚硅氮烷膜的热处理(其二)，在图5中，作为热处理55示出。
通过该水蒸气气体环境且减压气体环境中的热处理55，能够除去存在于晶片200上的槽内的最深部的作为聚硅氮烷膜中的不纯物的碳、氢、氮。其结果，聚硅氮烷膜充分固化，并致密化，作为绝缘膜能够得到良好的WER(湿法蚀刻率)特性。WER其最后退火温度依存性较大，温度越高WER变得越慢。
此外，在图5中，热处理55后，使衬底处理室201内的温度为900～1000℃，在减压气体环境且惰性气体环境中，进行30分钟第三热处理56。通过该第三热处理56，由于除去了聚硅氮烷膜中的不纯物，因此能够得到致密化的效果。
(4)衬底从衬底处理室201的搬出工序
接下来，使衬底处理室201内的温度为约200℃，并成为氮气等惰性气体气体环境，使压力为大气压，将搭载有进行了热处理的晶片200的舟皿217通过舟皿升降机121从衬底处理室201内搬出。
图6表示本发明的热处理后的、聚硅氮烷膜中的不纯物测定结果(SIMS(Secondary Ion Mass Spectrometry)分析结果)。图6是表示本发明的不纯物降低效果的图。在图6中，纵轴表示氢(H)、氮(N)、碳(C)的浓度。附图标记61表示在以400℃进行了聚硅氮烷膜的热处理(其一)(图5的热处理53)后，使聚硅氮烷膜的热处理在水蒸气气体环境且减压气体环境中以700℃进行的情况下的比较例1。附图标记62表示在以400℃进行了聚硅氮烷膜的热处理(其一)(图5的热处理53)后，使聚硅氮烷膜的热处理在水蒸气气体环境且减压气体环境中以700℃进行，然后在作为惰性气体的氮气气体环境且减压气体环境中以1000℃进行热处理的情况下的比较例2。附图标记63表示在本发明的热处理的情况下，在以400℃进行了聚硅氮烷膜的热处理(其一)(图5的热处理53)后，使聚硅氮烷膜的热处理(其二)(图5的热处理55)在水蒸气气体环境且减压气体环境中以1000℃进行的实施例。
通过图6的SIMS分析结果可知，在本发明的热处理63的情况下，即，在水蒸气气体环境中以1000℃进行热处理的高温WET处理的情况下，与比较例1的热处理61以及比较例2的热处理62相比，能够降低氢(H)、氮(N)、碳(C)的不纯物浓度。这里，在聚硅氮烷膜的基底为硅(Si)的情况下，水蒸气(H2O)扩散从而进行Si衬底的氧化，由于发生硅氧化膜的形状崩垮，晶体管的活性区域被侵蚀，很难使用本发明的高温WET处理。该情况下，如图6的比较例2的热处理62所示的在不进行氧化的惰性气体气体环境中的热处理(退火)作为致密化处理被推荐，但如图6所示，聚硅氮烷膜中的不纯物浓度变得比本发明的高温WET处理63高。
但是，如图4所示，例如，在聚硅氮烷膜的基底为硅氮化膜(SiN)的情况下，即使进行高温WET处理，也能够抑制Si衬底的氧化。因此，作为聚硅氮烷热处理，由于能够使用高温WET处理(1000℃)，所以能够有效地降低聚硅氮烷膜中的不纯物浓度。这样，本发明对不进行Si衬底的氧化且向作为Liner膜敷设有例如硅氮化膜的槽部(参照图4)埋入聚硅氮烷膜尤其有效。Liner膜是指，以提高槽中的应力控制及密接性为目的的基底膜。
如上所述，根据本发明的热处理，由于能够使埋入在衬底上的槽部中的硅氧化膜进一步固化，所以能够提高埋入到槽部中的硅氧化膜的耐腐蚀性。
此外，本发明不限于所述实施例，在不脱离其技术思想的范围内能够进行各种变更。
在所述实施例中，对分批式纵型热处理装置进行了说明，但本发明还能够适用于单张装置。
基于以上的本说明书的记载，能够把握如下的发明。即，第一发明是一种衬底处理方法，其特征在于，具有如下工序：
将涂布有聚硅氮烷的衬底向衬底处理室内搬入的衬底搬入工序；
使搬入了衬底的衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的状态下，对所述衬底进行热处理的第一热处理工序；
其次，使衬底处理室内从第一热处理工序的350℃以上450℃以下上升到900℃以上1000℃以下的温度的升温工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理的第二热处理工序。
这样构成衬底处理方法时，能够容易地通过所述第一热处理工序，使聚硅氮烷涂布膜固化，并通过所述第二热处理工序，有效地除去包含在聚硅氮烷中的不纯物。另外，接着所述第一热处理工序，进行所述第二热处理工序，所以与在所述第一热处理工序和所述第二热处理工序之间，进行以所述第一热处理工序的处理温度和所述第二热处理工序的处理温度之间的温度进行热处理的中间热处理工序的情况相比，能够减少热处理工序。
第二发明是在所述第一发明中，其特征在于，
具有第三热处理工序，其在所述第二热处理工序后，在使衬底处理室内成为惰性气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理。
这样构成衬底处理方法时，通过所述第三热处理工序，能够得到因除去了聚硅氮烷膜中的不纯物而致密化的效果。
第三发明是在所述第一发明或所述第二发明中，其特征在于，
所述衬底为硅衬底，在所述硅衬底上涂布有聚硅氮烷之前形成有硅氮化膜。
这样构成衬底处理方法时，由于聚硅氮烷膜的基底为硅氮化膜，即使以高温进行所述第二热处理工序，也能够抑制硅衬底的氧化。
第四发明是一种衬底处理装置，其特征在于，
具有：
收容衬底的衬底处理室；
对收容在衬底处理室中的衬底进行加热的加热器；
水蒸气发生器；
从水蒸气发生器向衬底处理室内供给水蒸气的水蒸气供给管；
对衬底处理室内的气体环境进行排气的排气管；
控制部，
所述控制部进行如下控制：
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的状态下，实施对所述衬底进行热处理的第一热处理之后，使衬底处理室内从第一热处理工序的350℃以上450℃以下升温到900℃以上1000℃以下的温度，在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，实施对所述衬底进行热处理的第二热处理，之后，在使衬底处理室内成为惰性气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，实施对所述衬底进行热处理的第三热处理。
这样构成衬底处理装置时，能够得到如下效果：通过所述第一热处理工序，使聚硅氮烷涂布膜固化，通过所述第二热处理工序，能容易且有效除去包含在聚硅氮烷中的不纯物，通过所述第三热处理工序，除去聚硅氮烷膜中的不纯物而使其致密化。

Claims (4)

1.一种衬底处理方法，其特征在于，具有如下工序：
将涂布有聚硅氮烷的衬底向衬底处理室内搬入的衬底搬入工序；
使搬入了衬底的衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的状态下，对所述衬底进行热处理的第一热处理工序；
其次，使衬底处理室内从第一热处理工序的350℃以上450℃以下的温度上升到900℃以上1000℃以下的温度的升温工序；
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理的第二热处理工序。
2.如权利要求1所述的衬底处理方法，其特征在于，具有第三热处理工序，其在所述第二热处理工序后，在使衬底处理室内成为惰性气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，对所述衬底进行热处理。
3.如权利要求1或2所述的衬底处理方法，其特征在于，在所述衬底上涂布聚硅氮烷之前形成有硅氮化膜。
4.一种衬底处理装置，其特征在于，具有：
收容衬底的衬底处理室；
对收容在衬底处理室中的衬底进行加热的加热器；
水蒸气发生器；
从水蒸气发生器向衬底处理室内供给水蒸气的水蒸气供给管；
对衬底处理室内的气体环境进行排气的排气管；
控制部，
所述控制部进行如下控制：
在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及350℃以上450℃以下的温度的状态下，实施对所述衬底进行热处理的第一热处理之后，使衬底处理室内从第一热处理工序的350℃以上450℃以下升温到900℃以上1000℃以下的温度，在使衬底处理室内成为水蒸气气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，实施对所述衬底进行热处理的第二热处理，之后，在使衬底处理室内成为惰性气体环境、减压气体环境下以及900℃以上1000℃以下的温度的状态下，实施对所述衬底进行热处理的第三热处理。
CN2010102871189A 2009-09-16 2010-09-16 衬底处理方法及衬底处理装置 Active CN102024742B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009214452 2009-09-16
JP2009-214452 2009-09-16
JP2010135000A JP4944228B2 (ja) 2009-09-16 2010-06-14 基板処理方法及び基板処理装置
JP2010-135000 2010-06-14

Publications (2)

Publication Number Publication Date
CN102024742A true CN102024742A (zh) 2011-04-20
CN102024742B CN102024742B (zh) 2013-08-14

Family

ID=43731000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102871189A Active CN102024742B (zh) 2009-09-16 2010-09-16 衬底处理方法及衬底处理装置

Country Status (5)

Country Link
US (1) US7972979B2 (zh)
JP (1) JP4944228B2 (zh)
KR (1) KR20110030298A (zh)
CN (1) CN102024742B (zh)
TW (1) TWI440089B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104428877A (zh) * 2012-07-27 2015-03-18 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法以及记录介质
CN104520975A (zh) * 2012-07-30 2015-04-15 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法及记录介质
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板
CN109193340A (zh) * 2018-08-22 2019-01-11 深亮智能技术（中山）有限公司 一种垂直腔面发射激光器的湿法氧化工艺及装置
CN110310885A (zh) * 2018-03-27 2019-10-08 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质
CN113161256A (zh) * 2020-01-07 2021-07-23 东京毅力科创株式会社 水蒸气处理装置及方法、基板处理***以及干蚀刻方法
CN114300386A (zh) * 2021-12-17 2022-04-08 北京北方华创微电子装备有限公司 一种反应腔室尾气压力控制装置及半导体工艺设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US8932945B2 (en) * 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method
KR20160025591A (ko) 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10375901B2 (en) 2014-12-09 2019-08-13 Mtd Products Inc Blower/vacuum
JP1582475S (zh) * 2016-10-14 2017-07-31
JP6947914B2 (ja) * 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
CN111822304A (zh) * 2020-05-15 2020-10-27 江苏兴齐智能输电科技有限公司 钢杆管表面处理工艺
CN117287977B (zh) * 2023-11-24 2024-02-13 杭州嘉悦智能设备有限公司 碳化预热炉

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072429A1 (en) * 2002-10-02 2004-04-15 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
CN1617310A (zh) * 2003-11-11 2005-05-18 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
CN1967776A (zh) * 2005-11-15 2007-05-23 东京毅力科创株式会社 半导体处理***和气化器
US20070231484A1 (en) * 2003-10-06 2007-10-04 Shingo Hishiya Method and apparatus for processing polysilazane film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321719A (ja) 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040072429A1 (en) * 2002-10-02 2004-04-15 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
US20070231484A1 (en) * 2003-10-06 2007-10-04 Shingo Hishiya Method and apparatus for processing polysilazane film
CN1617310A (zh) * 2003-11-11 2005-05-18 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
CN1967776A (zh) * 2005-11-15 2007-05-23 东京毅力科创株式会社 半导体处理***和气化器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104428877A (zh) * 2012-07-27 2015-03-18 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法以及记录介质
CN104520975A (zh) * 2012-07-30 2015-04-15 株式会社日立国际电气 衬底处理装置、半导体器件的制造方法及记录介质
CN104520975B (zh) * 2012-07-30 2018-07-31 株式会社日立国际电气 衬底处理装置及半导体器件的制造方法
CN104798176A (zh) * 2012-11-22 2015-07-22 信越化学工业株式会社 复合基板的制造方法和复合基板
US9613849B2 (en) 2012-11-22 2017-04-04 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method, and composite substrate
CN110310885A (zh) * 2018-03-27 2019-10-08 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质
CN110310885B (zh) * 2018-03-27 2023-09-15 株式会社国际电气 半导体装置的制造方法、基板处理装置以及记录介质
CN109193340A (zh) * 2018-08-22 2019-01-11 深亮智能技术（中山）有限公司 一种垂直腔面发射激光器的湿法氧化工艺及装置
CN113161256A (zh) * 2020-01-07 2021-07-23 东京毅力科创株式会社 水蒸气处理装置及方法、基板处理***以及干蚀刻方法
CN113161256B (zh) * 2020-01-07 2024-03-26 东京毅力科创株式会社 水蒸气处理装置及方法、基板处理***以及干蚀刻方法
CN114300386A (zh) * 2021-12-17 2022-04-08 北京北方华创微电子装备有限公司 一种反应腔室尾气压力控制装置及半导体工艺设备

Also Published As

Publication number Publication date
CN102024742B (zh) 2013-08-14
JP2011086908A (ja) 2011-04-28
KR20110030298A (ko) 2011-03-23
US7972979B2 (en) 2011-07-05
JP4944228B2 (ja) 2012-05-30
TW201130042A (en) 2011-09-01
US20110065288A1 (en) 2011-03-17
TWI440089B (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
CN102024742B (zh) 衬底处理方法及衬底处理装置
JP4285184B2 (ja) 成膜方法及び成膜装置
KR101615584B1 (ko) 반도체 장치의 제조 장치, 반도체 장치의 제조 방법 및 기록 매체
JP5410174B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理システム
JP4342895B2 (ja) 熱処理方法及び熱処理装置
KR102500194B1 (ko) 가스 분배 및 개별적인 펌핑을 갖는 배치 경화 챔버
US20160002789A1 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
JP2010267925A (ja) 半導体装置の製造方法及び基板処理装置
US20170365459A1 (en) Method for manufacturing semiconductor device and recording medium
JPWO2006137287A1 (ja) 半導体装置の製造方法および基板処理装置
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
JP4259247B2 (ja) 成膜方法
JP2018107182A (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
JP3578155B2 (ja) 被処理体の酸化方法
JP2009049316A (ja) 半導体装置の製造方法および基板処理装置
JPWO2007132884A1 (ja) 半導体装置の製造方法および基板処理装置
JP2012104569A (ja) 半導体装置の製造方法及び基板処理装置
US20210257252A1 (en) Multi-step process for flowable gap-fill film
JP2001308085A (ja) 熱処理方法
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置
JP2012064857A (ja) 半導体装置の製造方法及び基板処理装置
JP2006229070A (ja) 半導体装置の製造方法
JP2008182194A (ja) 半導体装置の製造方法
JP2009044088A (ja) 半導体装置の製造方法
JP2010147417A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181204

Address after: Tokyo, Japan, Japan

Patentee after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Kunisai Electric Corp.

TR01 Transfer of patent right