JP4285184B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP4285184B2
JP4285184B2 JP2003354233A JP2003354233A JP4285184B2 JP 4285184 B2 JP4285184 B2 JP 4285184B2 JP 2003354233 A JP2003354233 A JP 2003354233A JP 2003354233 A JP2003354233 A JP 2003354233A JP 4285184 B2 JP4285184 B2 JP 4285184B2
Authority
JP
Japan
Prior art keywords
film
film forming
sio
processed
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003354233A
Other languages
English (en)
Other versions
JP2005123275A (ja
Inventor
一秀 長谷部
篤史 遠藤
大介 鈴木
鈴木　　啓介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003354233A priority Critical patent/JP4285184B2/ja
Priority to TW093128081A priority patent/TWI393185B/zh
Priority to US10/961,025 priority patent/US7220461B2/en
Priority to KR1020040081554A priority patent/KR101014062B1/ko
Publication of JP2005123275A publication Critical patent/JP2005123275A/ja
Application granted granted Critical
Publication of JP4285184B2 publication Critical patent/JP4285184B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体ウエハ等の被処理体の表面に薄膜を堆積させる成膜方法及び成膜装置に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理等の各種の処理が行なわれる。上記の各種の処理の中で、例えば成膜処理を例にとれば、半導体集積回路の最近の更なる高微細化の要請及び高集積化の要請により、各種堆積膜の薄膜化も求められており、これに伴って埋め込み用の絶縁膜やゲート絶縁膜等の絶縁膜の薄膜化も行われている。
ここで絶縁膜としてウエハ表面に形成されているトレンチや半導体素子等の高アスペクト比構造の凹凸を埋め込む絶縁膜について説明すると、この種の埋め込み用の絶縁膜を形成するには、凹凸を十分に埋め込むためにステップカバレジの優れた成膜方法が採用されており、その一例としてはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）等のＳｉを含む有機材料を用いて、例えばＣＶＤにより絶縁膜としてＳｉＯ２ 膜を形成することが行われている（特許文献１）。
この成膜方法の一例を図６を参照して説明する。図６はＴＥＯＳを用いた一般的な成膜方法の一例を示す工程図である。
まず、図６（Ａ）に示すように、シリコン基板等よりなる被処理体である半導体ウエハＷの表面には、埋め込まれるべき凹凸が形成されている。ここで凹部２が例えばトランジスタ間に形成された溝状の空間であり、凸部４がトランジスタやキャパシタ等の各種の素子に対応することになる。さて、このように半導体ウエハＷに対して有機材料であるＴＥＯＳを用いてこれをＣＶＤにより熱分解すると、図６（Ｂ）に示すように凹部２を埋め込みつつＳｉＯ２ 膜６が順次堆積し、最終的に図６（Ｃ）に示すように凹部２が完全に埋め込まれ、また凸部４も完全に覆われた状態で絶縁膜としてＳｉＯ２ 膜６が形成される。
特開２００１−７７１０５号公報
ところで、上記ＣＶＤ法により堆積されたＳｉＯ２ 膜６の表面は、埋め込まれた凹凸の形状が反映して僅かに凹凸状に波打っており、このＳｉＯ２ 膜６の表面の凹凸をなくして平坦化するために例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機構研磨）等の平坦化処理を行い、この後に、下層との電気的コンタクトを図るためにこのＳｉＯ２ 膜６にコンタクトホール等が形成されることになる。そして、このコンタクトホール等の形成後、配線金属を埋め込む前に、コンタクト抵抗を低下させる目的でフッ酸溶液等のエッチング液を用いてエッチング処理（洗浄処理）を行ってコンタクトホール等の底部を洗浄するようになっている。
この場合、凹部２内を埋め込んだＳｉＯ２ 膜６の中心部には、埋め込み過程において堆積して成長しつつあるＳｉＯ２ 膜６の表面同士が接合したような状態となることから、ここにエッチング液が浸透して線状のシーム８が発生する場合があった、このようなシーム８の部分にはＴＥＯＳが分解した時に発生する有機物がかなり含まれており、このシーム８の発生は絶縁膜の特性を劣化させたり、コンタクト配線同士を短絡させる原因となることから、この発生をできるだけ抑制することが望まれている。
特に、半導体素子の更なる高集積化により素子間の距離がより短くなってウエハ表面の凹凸のアスペクト比も更に大きくなっている現状においては、上記したシーム８がより発生し易い状況にあり、早期の解決が望まれている。
またシーム８の部分以外のＳｉＯ２ 膜中にも、ＴＥＯＳの分解時に発生する有機成分が僅かに含まれていることから、このＳｉＯ２ 膜６のエッチング耐性が非常に低くなってしまい、エッチング時に多量に削り取られてしまう、という問題があった。この場合、上記特許文献１に示すように、水蒸気を用いてＳｉＯ２ 膜の特性を改質することも行われているが、この方法では改質を十分に行うことができない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、シームがなく、しかもエッチング耐性を向上できる成膜方法及び成膜装置を提供することにある。
請求項１に係る発明は、被処理体の表面に薄膜を堆積させる成膜方法において、前記被処理体の表面にＳｉＯ２ 膜を形成するＳｉＯ２ 膜形成工程と、前記ＳｉＯ２ 膜の膜質を改善するために前記ＳｉＯ２ 膜を酸素活性種と水酸基活性種とを主体とする雰囲気中にてアニール処理する改質工程と、を有し、前記ＳｉＯ ２ 膜形成工程と前記改質工程とは、同一の処理容器内で連続的に行われることを特徴とする成膜方法である。
このように、被処理体の表面に形成されたＳｉＯ２ 膜を酸素活性種と水酸基活性種とを主体とする雰囲気中でアニール処理することにより改質を行ったので、ＳｉＯ２ 膜中にシームがなく、しかもそのエッチング耐性を向上させることができる。
この場合、例えば請求項２に規定するように、前記改質工程はプロセス圧力が１３３Ｐａ以下に設定され、且つプロセス温度が４００℃以上に設定される。
また例えば請求項３に規定するように、前記改質工程は、酸化性ガスと還元性ガスとを発生させる。
また例えば請求項４に規定するように、前記酸化性ガスは、Ｏ２ とＮ２ ＯとＮＯとＮＯ２ とよりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ ガスよりなる。
また例えば請求項５に規定するように、前記ＳｉＯ２ 膜形成工程は、原料としてＳｉを含む有機材料を用いる。
また例えば請求項６に規定するように、前記ＳｉＯ２ 膜を形成する直前の前記被処理体の表面には、埋め込まれるべき凹凸が形成されている。
請求項７に係る発明は、上記成膜方法を実施するための装置発明であり、すなわち、被処理体の表面に薄膜を堆積させる成膜装置において、真空引き可能になされた処理容器と、前記処理容器内で前記被処理体を保持する保持手段と、前記被処理体を加熱する加熱手段と、前記処理容器内へ成膜用の原料ガスを供給する原料ガス供給手段と、前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、請求項１乃至６のいずれか一項に記載の成膜方法を実施するように前記原料ガス供給手段と前記酸化性ガス供給手段と前記還元性ガス供給手段とを制御する主制御部と、を備えたことを特徴とする成膜装置である。
この場合、例えば請求項８に規定するように、前記処理容器は、前記被処理体を複数枚収容できるような大きさで縦型に成形されており、前記保持手段は前記複数枚の被処理体を所定のピッチで多段に支持できると共に、前記処理容器内へ挿脱可能になされている。
本発明の成膜方法及び成膜装置によれば、次のように優れた作用効果を発揮することができる。
被処理体の表面に形成されたＳｉＯ２ 膜を酸素活性種と水酸基活性種とを主体とする雰囲気中でアニール処理することにより改質を行ったので、ＳｉＯ２ 膜中にシームがなく、しかもそのエッチング耐性を向上させることができる。
以下に、本発明に係る成膜方法及び成膜装置の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための成膜装置の一例を示す構成図である。まずこの成膜装置について説明する。図示するように、この成膜装置１２は下端が開放された円筒体状になされた縦型の処理容器１４を有している。この処理容器１４は、例えば耐熱性の高い石英を用いることができる。
この処理容器１４の天井部には、開口された排気口１６が設けられると共に、この排気口１６に例えば直角に横方向へ屈曲された排気ノズル１８が連設されている。そして、この排気ノズル１８には、途中に圧力制御弁２０や真空ポンプ２２等が介設された排気系２４が接続されており、上記処理容器１４内の雰囲気を真空引きして排気出来るようになっている。
上記処理容器１４の下端は、例えばステンレススチール製の筒体状のマニホールド２６によって支持されており、このマニホールド２６の下方より多数枚の被処理体としての半導体ウエハＷを多段に所定のピッチで載置した保持手段としての石英製のウエハボート２８が昇降可能に挿脱自在になされている。上記処理容器１４の下端と上記マニホールド２６の上端との間には、Ｏリング等のシール部材３０が介在されて、この部分の気密性を維持している。本実施例の場合において、このウエハボート２８には、例えば５０枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート２８は、石英製の保温筒３２を介してテーブル３４上に載置されており、このテーブル３４は、マニホールド２６の下端開口部を開閉する蓋部３６を貫通する回転軸３８の上端部に支持される。そして、この回転軸３８の貫通部には、例えば磁性流体シール４０が介設され、この回転軸３８を気密にシールしつつ回転可能に支持している。また、蓋部３６の周辺部とマニホールド２６の下端部には、例えばＯリング等よりなるシール部材４２が介設されており、処理容器１４内のシール性を保持している。
上記した回転軸３８は、例えばボートエレベータ等の昇降機構４４に支持されたアーム４６の先端に取り付けられており、ウエハボート２８及び蓋部３６等を一体的に昇降できるようになされている。尚、上記テーブル３４を上記蓋部３６側へ固定して設け、ウエハボート２８を回転させることなくウエハＷの処理を行うようにしてもよい。
上記処理容器１４の側部には、これを取り囲むようにしてた例えば特開２００３−２０９０６３号公報に記載されたカーボンワイヤ製のヒータよりなる加熱手段４８が設けられており、この内側に位置する上記半導体ウエハＷを加熱し得るようになっている。このカーボンワイヤヒータは清浄なプロセスが実現でき、且つ昇降温特性に優れており、本発明のような複数連続処理プロセスに適している。またこの加熱手段４８の外周には、断熱材５０が設けられており、この熱的安定性を確保するようになっている。そして、上記マニホールド２６には、各種のガスをこの処理容器１４内へ導入して供給するための各種のガス供給手段が設けられている。
具体的には、このマニホールド２６には、上記処理容器１４内へ成膜用の原料ガスを供給する原料ガス供給手段５２と、処理容器１４内へ酸化性ガスを供給する酸化性ガス供給手段５４と、処理容器１４内へ還元性ガスを供給する還元性ガス供給手段５６とがそれぞれ設けられている。上記各ガス供給手段５２、５４、５６は、上記マニホールド２６の側壁を貫通させてその先端部を処理容器１４内に臨ませて設けたガスノズル５２Ａ、５４Ａ、５６Ａをそれぞれ有している。
そして、各ガスノズル５２Ａ、５４Ａ、５６Ａから延びるガス通路５２Ｂ、５４Ｂ、５６Ｂの途中にはマスフローコントローラのような流量制御器５２Ｃ、５４Ｃ、５６Ｃがそれぞれ介設されており、マイクロコンピュータ等よりなる主制御部５８により上記各流量制御器５２Ｃ、５４Ｃ、５６Ｃをそれぞれ制御して各ガス流量を制御し得るようになっている。尚、各ガス通路５２Ｂ、５４Ｂ、５６Ｂにはそれぞれ開閉弁（図示せず）が介設されており、必要に応じて上記主制御部５８により各ガスの供給の開始及び停止も制御できるようになっている。そして、ここでは一例として原料ガスとしてはＳｉを含む有機材料であるＴＥＯＳが用いられ、酸化性ガスとしてはＯ２ ガスが用いられ、還元性ガスとしてはＨ２ ガスが用いられている。
次に、以上のように構成された成膜装置１２を用いて行なわれる成膜方法について説明する。
本発明方法の特徴は、半導体ウエハＷの表面にＳｉＯ２ 膜を形成するＳｉＯ２ 膜形成工程と、このＳｉＯ２ 膜の膜質を改善するためにＳｉＯ２ 膜を酸素活性種と水酸基活性種とを主体とする雰囲気中にてアニール処理する改質工程とを行う点であり、ここでは上記各工程を同一の処理容器１４内で連続的に行う。
まず、例えばシリコンウエハよりなる半導体ウエハＷがアンロード状態で成膜装置１２が待機状態の時には、処理容器１４はプロセス温度より低い温度に維持されており、常温の多数枚、例えば５０枚のウエハＷが載置された状態のウエハボート２８を処理容器１４内にその下方より上昇させてロードし、蓋部３６でマニホールド２６の下端開口部を閉じることにより処理容器１４内を密閉する。
そして、処理容器１４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段４８への供給電力を増大させることにより、ウエハ温度を上昇させてＣＶＤ成膜用のプロセス温度まで昇温して安定させ、その後、各処理工程を行なう毎に必要とされる所定の処理ガスを流量制御しつつ各ガス供給手段５２、５４、５６のガスノズル５２Ａ、５４Ａ、５６Ａから処理容器１４内へ供給する。
この処理ガスは処理容器１４内を上昇しつつ、回転しているウエハボート２８に収容されているウエハＷと接触してウエハ表面に対して成膜処理や改質処理が施されることになる。そして、この処理ガス、或いは反応により生成したガスは処理容器１４の天井部の排気口１６から系外へ排気されることになる。ここでは使用するガスを順次替えて、前述したように成膜処理及び改質処理が順次行われる。
次に上記成膜工程を詳しく説明する。図２は本発明の成膜方法を説明するための工程図である。尚、図５に示す部分と同一構成部分については同一符号を付して説明する。
まず、処理容器１４内へ導入された当初のウエハＷの表面は、図２（Ａ）に示すように凹部２及び凸部４が形成されており、凹部２が埋め込まれるべき例えば層間絶縁膜の溝状の領域であり、凸部４がトランジスタやキャパシタ等の各種の素子に対応することになる。
このような状態で、まずＳｉＯ２ 膜形成工程を行う。ここでは原料ガス供給手段５２により有機材料であるガス状のＴＥＯＳを処理容器１４内へ供給し、このＴＥＯＳを熱分解させてＣＶＤによりＳｉＯ２ 膜６をウエハ表面に堆積させる。図２（Ｂ）はＳｉＯ２ 膜６の堆積途中を示しており、図２（Ｃ）はＳｉＯ２ 膜６の堆積の完了した状態を示す。尚、ＳｉＯ２ 膜の堆積中には、Ｏ２ ガス及びＨ２ ガスの供給は行われないのは勿論である。
このＳｉＯ２ 膜の堆積時におけるプロセス条件は、プロセス温度が５５０〜７５０℃の範囲内で例えば６８０℃程度であり、プロセス圧力が３０〜２６６Ｐａの範囲内で例えば１３３Ｐａ程度である。ＴＥＯＳのガス流量は１００〜４００ｓｃｃｍの範囲内で例えば２００ｓｃｃｍ程度である。
このようにして、ウエハＷの表面全体に絶縁膜であるＳｉＯ２ 膜６が堆積されて凹部２内は埋め込まれることになる。ここで絶縁膜である上記ＳｉＯ２ 膜６を形成した段階では、図２（Ｃ）に示すように凹部２内に埋め込まれたＳｉＯ２ 膜６の中心部に上下方向に延びる線状のシーム８が発生する。
このようにして、ＳｉＯ２ 膜形成工程が完了したならば次に、図２（Ｄ）に示すように、改質工程へ移行する。この改質工程では、ＴＥＯＳは供給しないで、酸化性ガス供給手段５４と還元性ガス供給手段５６の各ノズル５４Ａ、５６Ａからそれぞれ別々にＯ２ ガス及びＨ２ ガスを処理容器１４内へ供給し、この処理容器１４内でＯ＊（酸素活性種）とＯＨ＊（水酸基活性種）とを発生させて上記ＳｉＯ２ 膜６の改質処理を行う。この時のガス流量はＨ２ ガスが１００〜５０００ｓｃｃｍの範囲内で、例えば２７０ｓｃｃｍ、Ｏ２ ガスが１００〜５０００ｓｃｃｍの範囲内で、例えば２４００ｓｃｃｍである。プロセス温度は、ウエハ温度の昇降温に時間を要すので、先のＳｉＯ２ 膜形成工程におけるプロセス温度と同一であることが望ましい。
具体的な処理の流れは、上述のように、処理容器１４内へ別々に導入されたＯ２ ガスとＨ２ ガスは、ホットウォール状態となった処理容器１４内を上昇しつつウエハＷの直近で水素の燃焼反応を介して酸素活性種と水酸基活性種とを主体とする雰囲気が形成されて、これらの活性種によってＳｉＯ２ 膜６中の有機成分が除去されるなどして改質が行われる。この結果、図２（Ｄ）に示すように、シーム８（図２（Ｃ）参照）が消滅し、また後述するようにＳｉＯ２ 膜６のエッチング耐性も向上させることが可能となる。尚、図２（Ｄ）中には消滅したシーム８を破断線で示している。この時のプロセス条件は、ウエハ温度が４００℃以上、例えば４００〜１０００℃の範囲内、好ましくは下層の素子の耐熱性等を考慮して８００〜１０００℃の範囲内、圧力は１３３Ｐａ（１Ｔｏｒｒ）以下である。また、水素ガスの濃度（Ｈ２ 濃度）は、供給ガスの総量に対して４０％以下の濃度となるように設定するのがよい。
ここで上記した活性種の形成過程は、次のように考えられる。すなわち、減圧雰囲気下にて水素と酸素とを別々に処理容器１４内へ導入することにより、ウエハＷの直近にて以下のような水素の燃焼反応が進行すると考えられる。尚、下記の式中において＊印を付した化学記号はその活性種を表す。
Ｈ２ ＋Ｏ２ → Ｈ＊＋ＨＯ２
Ｏ２ ＋Ｈ＊ → ＯＨ＊＋Ｏ＊
Ｈ２ ＋Ｏ＊ → Ｈ＊＋ＯＨ＊
Ｈ２ ＋ＯＨ＊ → Ｈ＊＋Ｈ２ Ｏ
このように、Ｈ２ 及びＯ２ を別々に処理容器１４内に導入すると、水素の燃焼反応過程中においてＯ＊（酸素活性種）とＯＨ＊（水酸基活性種）とＨ２ Ｏ（水蒸気）が発生し、これらによりウエハ表面のＳｉＯ２ 膜６中から有機成分が除去されてこのＳｉＯ２ 膜６が改質される。この場合、特に上記Ｏ＊とＯＨ＊の両活性種が大きく作用するものと考えられる。換言すれば、上述のようにプロセス圧力が遥かに低い真空雰囲気下にて改質処理を行なうようにしたので、Ｈ２ ガスとＯ２ ガスが処理容器１４内を上昇しつつ上記した一連の化学反応式で示す反応が徐々に進むので、ウエハＷのどの高さ位置においても過不足のない状態でＯ＊とＯＨ＊が存在するような状態となり、このため改質がウエハＷのどの高さ位置においても略均等に行われ、この結果、改質処理の面間均一性も向上させることが可能となる。すなわち、上述のようにプロセス圧力を１３３Ｐａ以下に設定してかなり低くすることにより、酸素と水酸基の活性種の寿命が共に長くなり、従って、この活性種が処理容器１４内の高さ方向に沿って流れる際に途中であまり消滅することなく、改質反応に寄与しつつ上昇することになり、よって改質処理の面間均一性も向上する。
そして上述のようにして改質処理を行ったＳｉＯ２ 膜６に対してウェットエッチング処理を行ったところ、改質処理を行っていない従来方法によるＳｉＯ２ 膜に対して、エッチングレートは７０％程度に減少しており、エッチング耐性を大幅に向上できることが確認できた。この時のエッチング条件は、エッチング液として０．５％ＨＦ液を用い、温度２３℃で６０秒のエッチング処理を行った。
ここでシームの有無及びエッチング耐性について実際に処理を行って評価を行ったので、その評価結果について説明する。
図３はシームの有無を評価するための半導体ウエハの断面の拡大写真であり、図４はエッチング耐性を評価するための半導体ウエハの断面の基準形状を示す拡大写真であり、図５はエッチング処理後の半導体ウエハの断面の拡大写真である。尚、図３〜図５においては共に模式図を併記している。
まず、図３中において、図３（Ａ）は従来方法によるＳｉＯ２ 膜を示し、図３（Ｂ）は本発明方法によるＳｉＯ２ 膜を示す。ここではシリコンウエハの表面に溝状の凹部（トレンチ）を形成して、これをＳｉＯ２ 膜で埋め込んでいる。この点は後述する図４及び図５に示す場合も同様である。図示するように、図３（Ａ）に示す従来方法によるＳｉＯ２ 膜中では凹部においてシーム８が発生しているのに対して、図３（Ｂ）に示す本発明のＳｉＯ２ 膜中では凹部においてシームが消滅して認識できないことが確認できた。
また図４はエッチング処理前の基準となる形状の写真を示し、図５（Ａ）は従来方法によるＳｉＯ２ 膜をエッチング処理した後の断面写真を示し、図５（Ｂ）は本発明方法によるＳｉＯ２ 膜をエッチング処理した後の断面写真を示す。
図５（Ａ）に示すように従来方法によるＳｉＯ２ 膜はエッチング処理によって大幅に削られてエッチング量が大きくなっており、エッチング耐性が低い。これに対して、図５（Ｂ）に示す本発明方法によるＳｉＯ２ 膜はエッチング処理によってもそれ程削られることがなくてエッチング量が小さくなっており、エッチング耐性が高いことが確認できた。ここで、両エッチング処理のプロセス条件は同一となるように設定しており、エッチング液としては共に０．５％のＨＦ液を用いた。
更に、上記改質工程におけるプロセス圧力、プロセス温度について評価した結果、次のように評価結果を行った。
まず、プロセス圧力に関しては、このプロセス圧力を１３３Ｐａより高く設定すると、処理容器１４内の高さ方向において改質処理の面間均一性が許容値以下に劣化してしまうので好ましくない。この理由は、酸素活性種及び水酸基活性種の濃度が大きく異なってしまうからであると考えられる。またプロセス温度に関しては、このプロセス温度を４００℃よりも低く設定すると上記した活性種が発生しないので、上記改質処理自体を行うことができなかった。
尚、上記実施例ではＳｉＯ２ 膜を形成する時の原料としてはＴＥＯＳを用いたが、Ｓｉを含む他の有機材料、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）と用いてもよく、また、有機材料以外のＳｉを含む材料、例えばシラン系ガスを用いて高温で酸化処理（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）してもよい。
また、以上の実施例では酸化性ガスとしてＯ２ ガスを用い、還元性ガスとしてＨ２ ガスを用いた場合を例にとって説明したが、酸化性ガスとしてはＯ２ 、Ｎ２ Ｏ、ＮＯ、ＮＯ２ よりなる群から選択される１つ以上のガスを用いることができる。
この場合にも、ウエハ表面の改質反応には、前述したように還元性ガスの燃焼過程に生ずる酸素活性種と水酸基活性種が主として寄与することになる。また、ガスとしてＯ２ やＨ２ 以外の上記ガスを用いた場合にも、ウエハ温度及びプロセス圧力などのプロセス条件は前述のようにＯ２ とＨ２ とを用いた場合と略同様に設定すればよい。
またここではＳｉＯ２ 膜を、ウエハ表面の凹凸を埋め込む埋め込み用の絶縁膜として用いた場合を例にとって説明したが、これに限定されず、ゲート絶縁膜やキャパシタ絶縁膜として用いることもできる。
更には、本発明方法は、一度に複数枚のウエハを処理できるいわゆるバッチ式の成膜装置について説明したが、これに限定されず、ウエハを１枚ずつ処理する枚葉式の成膜装置についても本発明を適用することができる。
また、本発明方法は、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板等にも適用することができる。
本発明方法を実施するための成膜装置の一例を示す構成図である。 本発明の成膜方法を説明するための工程図である。 シームの有無を評価するための半導体ウエハの断面の拡大写真である。 エッチング耐性を評価するための半導体ウエハの断面の基準形状を示す拡大写真である。 エッチング処理後の半導体ウエハの断面の拡大写真である。 ＴＥＯＳを用いた一般的な成膜方法の一例を示す工程図である。
符号の説明
１２ 成膜装置
１４ 処理容器
２８ ウエハボート（保持手段）
４８ 加熱手段
５２ 原料ガス供給手段
５４ 酸化性ガス供給手段
５６ 還元性ガス供給手段
Ｗ 半導体ウエハ（被処理体）

Claims (8)

  1. 被処理体の表面に薄膜を堆積させる成膜方法において、
    前記被処理体の表面にＳｉＯ２ 膜を形成するＳｉＯ２ 膜形成工程と、
    前記ＳｉＯ２ 膜の膜質を改善するために前記ＳｉＯ２ 膜を酸素活性種と水酸基活性種とを主体とする雰囲気中にてアニール処理する改質工程と、
    を有し、前記ＳｉＯ ２ 膜形成工程と前記改質工程とは、同一の処理容器内で連続的に行われることを特徴とする成膜方法。
  2. 前記改質工程は、プロセス圧力が１３３Ｐａ以下に設定され、且つプロセス温度が４００℃以上に設定されることを特徴とする請求項１記載の成膜方法。
  3. 前記改質工程は、酸化性ガスと還元性ガスとを発生させることを特徴とする請求項１または２記載の成膜方法。
  4. 前記酸化性ガスは、Ｏ２ とＮ２ ＯとＮＯとＮＯ２ とよりなる群から選択される１つ以上のガスを含み、前記還元性ガスはＨ２ ガスよりなることを特徴とする請求項３記載の成膜方法。
  5. 前記ＳｉＯ２ 膜形成工程は、原料としてＳｉを含む有機材料を用いることを特徴とする請求項１乃至４のいずれかに記載の成膜方法。
  6. 前記ＳｉＯ２ 膜を形成する直前の前記被処理体の表面には、埋め込まれるべき凹凸が形成されていることを特徴とする請求項１乃至５のいずれかに記載の成膜方法。
  7. 被処理体の表面に薄膜を堆積させる成膜装置において、
    真空引き可能になされた処理容器と、
    前記処理容器内で前記被処理体を保持する保持手段と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へ成膜用の原料ガスを供給する原料ガス供給手段と、
    前記処理容器内へ酸化性ガスを供給する酸化性ガス供給手段と、
    前記処理容器内へ還元性ガスを供給する還元性ガス供給手段と、
    請求項１乃至６のいずれか一項に記載の成膜方法を実施するように前記原料ガス供給手段と前記酸化性ガス供給手段と前記還元性ガス供給手段とを制御する主制御部と、
    を備えたことを特徴とする成膜装置。
  8. 前記処理容器は、前記被処理体を複数枚収容できるような大きさで縦型に成形されており、
    前記保持手段は前記複数枚の被処理体を所定のピッチで多段に支持できると共に、前記処理容器内へ挿脱可能になされていることを特徴とする請求項７記載の成膜装置。
JP2003354233A 2003-10-14 2003-10-14 成膜方法及び成膜装置 Expired - Lifetime JP4285184B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003354233A JP4285184B2 (ja) 2003-10-14 2003-10-14 成膜方法及び成膜装置
TW093128081A TWI393185B (zh) 2003-10-14 2004-09-16 Film forming method and film forming device
US10/961,025 US7220461B2 (en) 2003-10-14 2004-10-12 Method and apparatus for forming silicon oxide film
KR1020040081554A KR101014062B1 (ko) 2003-10-14 2004-10-13 성막 방법 및 성막 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003354233A JP4285184B2 (ja) 2003-10-14 2003-10-14 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2005123275A JP2005123275A (ja) 2005-05-12
JP4285184B2 true JP4285184B2 (ja) 2009-06-24

Family

ID=34612262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003354233A Expired - Lifetime JP4285184B2 (ja) 2003-10-14 2003-10-14 成膜方法及び成膜装置

Country Status (4)

Country Link
US (1) US7220461B2 (ja)
JP (1) JP4285184B2 (ja)
KR (1) KR101014062B1 (ja)
TW (1) TWI393185B (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527671B1 (ko) * 2004-02-19 2005-11-28 삼성전자주식회사 웨이퍼 상에 막을 형성하는 방법
JP4624207B2 (ja) * 2005-08-03 2011-02-02 東京エレクトロン株式会社 成膜方法及び成膜装置
US7902080B2 (en) 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7825038B2 (en) * 2006-05-30 2010-11-02 Applied Materials, Inc. Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US20070277734A1 (en) * 2006-05-30 2007-12-06 Applied Materials, Inc. Process chamber for dielectric gapfill
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
JP4983159B2 (ja) * 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
JP4748070B2 (ja) * 2007-01-26 2011-08-17 トヨタ自動車株式会社 半導体基板の製造方法
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US7803722B2 (en) 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
JP5383332B2 (ja) 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US7935643B2 (en) 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7989365B2 (en) 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US20110136347A1 (en) * 2009-10-21 2011-06-09 Applied Materials, Inc. Point-of-use silylamine generation
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013516763A (ja) 2009-12-30 2013-05-13 アプライド マテリアルズ インコーポレイテッド フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
SG182333A1 (en) 2010-01-07 2012-08-30 Applied Materials Inc In-situ ozone cure for radical-component cvd
JP2013521650A (ja) 2010-03-05 2013-06-10 アプライド マテリアルズ インコーポレイテッド ラジカル成分ｃｖｄによる共形層
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US8997686B2 (en) 2010-09-29 2015-04-07 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US9348339B2 (en) * 2010-09-29 2016-05-24 Mks Instruments, Inc. Method and apparatus for multiple-channel pulse gas delivery system
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US20130153201A1 (en) * 2010-12-30 2013-06-20 Poole Ventura, Inc. Thermal diffusion chamber with cooling tubes
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US10126760B2 (en) 2011-02-25 2018-11-13 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US10353408B2 (en) 2011-02-25 2019-07-16 Mks Instruments, Inc. System for and method of fast pulse gas delivery
US10031531B2 (en) 2011-02-25 2018-07-24 Mks Instruments, Inc. System for and method of multiple channel fast pulse gas delivery
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
JP2014011234A (ja) * 2012-06-28 2014-01-20 Tokyo Electron Ltd シリコン酸化膜の形成方法およびその形成装置
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP6185512B2 (ja) * 2014-06-24 2017-08-23 ウルトラテック インク 周囲酸素ガスの局在化制御を用いた半導体ウエハのレーザアニーリング方法
US9613828B2 (en) 2014-06-24 2017-04-04 Ultratech, Inc. Method of laser annealing a semiconductor wafer with localized control of ambient oxygen
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US9570289B2 (en) * 2015-03-06 2017-02-14 Lam Research Corporation Method and apparatus to minimize seam effect during TEOS oxide film deposition
JP6456893B2 (ja) 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6806719B2 (ja) 2018-01-17 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6980624B2 (ja) 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN116845096A (zh) * 2022-03-25 2023-10-03 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
JP3172307B2 (ja) * 1993-01-18 2001-06-04 富士通株式会社 半導体装置の製造方法
JPH0845852A (ja) * 1994-08-02 1996-02-16 Toshiba Corp 気相成長装置と気相成長方法
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3245136B2 (ja) 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
TW578214B (en) * 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
US6455417B1 (en) * 2001-07-05 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming damascene structure employing bi-layer carbon doped silicon nitride/carbon doped silicon oxide etch stop layer
JP2003209063A (ja) 2001-11-08 2003-07-25 Tokyo Electron Ltd 熱処理装置および熱処理方法
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP2004087720A (ja) * 2002-08-26 2004-03-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2004111747A (ja) * 2002-09-19 2004-04-08 Tokyo Electron Ltd 半導体基板の処理方法及び半導体素子

Also Published As

Publication number Publication date
KR101014062B1 (ko) 2011-02-14
TWI393185B (zh) 2013-04-11
US7220461B2 (en) 2007-05-22
US20050196533A1 (en) 2005-09-08
TW200520095A (en) 2005-06-16
KR20050036733A (ko) 2005-04-20
JP2005123275A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4285184B2 (ja) 成膜方法及び成膜装置
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5661523B2 (ja) 成膜方法及び成膜装置
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
TWI436423B (zh) 半導體處理用之氧化裝置及方法
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
JP4259247B2 (ja) 成膜方法
JP3578155B2 (ja) 被処理体の酸化方法
KR101232970B1 (ko) 반도체 처리용 열처리 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP4238812B2 (ja) 被処理体の酸化装置
JP4086054B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP2004111747A (ja) 半導体基板の処理方法及び半導体素子
US7125811B2 (en) Oxidation method for semiconductor process
JP4506056B2 (ja) 被処理体の窒化方法及び半導体素子
JP2004228330A (ja) 被処理体の酸化方法及び酸化装置
JP2024021647A (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、クリーニング方法、およびプログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4285184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150403

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term