JP4342895B2 - 熱処理方法及び熱処理装置 - Google Patents

熱処理方法及び熱処理装置 Download PDF

Info

Publication number
JP4342895B2
JP4342895B2 JP2003347420A JP2003347420A JP4342895B2 JP 4342895 B2 JP4342895 B2 JP 4342895B2 JP 2003347420 A JP2003347420 A JP 2003347420A JP 2003347420 A JP2003347420 A JP 2003347420A JP 4342895 B2 JP4342895 B2 JP 4342895B2
Authority
JP
Japan
Prior art keywords
heat treatment
reaction vessel
temperature
water vapor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347420A
Other languages
English (en)
Other versions
JP2005116706A (ja
Inventor
晋吾 菱屋
公也 青木
将久 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003347420A priority Critical patent/JP4342895B2/ja
Priority to TW093127787A priority patent/TW200522204A/zh
Priority to US10/956,125 priority patent/US7563481B2/en
Priority to KR1020040078885A priority patent/KR100870609B1/ko
Publication of JP2005116706A publication Critical patent/JP2005116706A/ja
Priority to US12/496,349 priority patent/US8122850B2/en
Application granted granted Critical
Publication of JP4342895B2 publication Critical patent/JP4342895B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、例えば基板表面に形成されたポリシラザン膜の焼成処理に用いられる熱処理方法及び熱処理装置に関する。
ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）分離法で形成された半導体デバイスにて用いられる素子分離膜や層間絶縁膜等としては、従来からＢＰＳＧ（ｂｏｒｏ ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）法や、オゾンＴＥＯＳ（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ）法、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌaｓｓ）法、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等により成膜されたＳｉＯ2膜が用いられている。
しかしながら近年、半導体デバイスの高集積化に伴って微細化が進み、コンタクトホールやビアホール等の凹部のアスペクト比が非常に高くなっており、このアスペクト比の高い凹部を埋め込もうとすると、上述のＢＰＳＧ法やオゾンＴＥＯＳ法、ＨＤＰ法等の手法で形成されたＳｉＯ２膜は、凹部の埋め込み性が非常に悪いという問題がある。
そこで前記アスペクト比の高い凹部への埋め込み性を向上させるために、ポリシラザンの塗布液を塗布し、次いで熱処理を行うことにより形成されるポリシラザン膜を前記素子分離膜や層間絶縁膜等として用いることを検討している。
このようなポリシラザン膜の形成方法としては、例えば特許文献１の手法が提案されている。この手法は、ポリシラザンの塗布液を塗布してなる被膜に、１００℃〜２５０℃の温度で第１の熱処理を施して有機溶媒を蒸発させ、次いで第２の熱処理を５５０℃以下の温度、例えば４００℃で行って前記被膜を硬化し、絶縁膜であるポリシラザン膜を形成するものである。しかしながら、実際にこの手法によりポリシラザン膜を形成しようとすると、膜が脆く、結果として素子分離膜や層間絶縁膜としては用いることができない。
特開平１０−３２１７１９号公報（段落００７７参照） 本発明はこのような事情のもとになされたものであり、本発明の目的は、凹部への埋め込み性が良好で高密度であり、絶縁膜として良好な電気的特性や誘電率等の膜質を有するポリシラザン膜を形成することができる熱処理方法及び熱処理装置を提供することにある。
本発明の熱処理方法は、ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理方法において、
処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を５分〜６０分間加熱する第１の熱処理工程と、
次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第２の熱処理工程と、を含み、
前記第１の熱処理工程終了後から第２の熱処理工程までの反応容器内の平均昇温速度は、前記第１の熱処理工程開始時の反応容器内の温度と第１の熱処理工程終了時の反応容器内の温度との温度差を当該第１の熱処理工程時間で割り算した値よりも大きいことを特徴とする。

このような方法は、例えば基板を保持具に搭載して反応容器内に搬入し、反応容器の外部に設けられた加熱手段により処理領域を処理温度まで昇温させ、ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理装置において、
酸素ガス及び水素ガスを触媒の存在下で反応させ、生成された水蒸気を反応容器内に供給するための水蒸気発生手段と、
処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱して第１の熱処理を行ない、次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱して第２の熱処理を行うように、前記加熱手段と水蒸気発生手段と、を制御するための制御手段と、を備えることを特徴とする熱処理装置にて実施される。
このような発明では、前記第１の熱処理工程にてポリシラザン膜の骨格が形成され、次いで第２の熱処理工程にてポリシラザン膜中に含まれるＯＨ基に由来する成分が除去されるので、得られるポリシラザン膜は凹部への埋め込み性が良く、高密度な硬い膜であって、誘電率が低く、電気的特性が良好なものとなる。
また前記第１の熱処理工程の前に、処理領域の温度が第１の熱処理工程の温度よりも低い温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する予備処理工程を行うようにすれば、ポリシラザン膜中に含まれる溶媒および不純物が除去される。この場合、前記熱処理装置において、前記第１の熱処理の前に、処理領域の温度が第１の熱処理の温度よりも低い温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する予備処理を行うように、前記加熱手段と水蒸気発生手段と、を制御するように制御手段を構成する。
さらに前記第２の熱処理工程の後に、処理領域の温度が第２の熱処理工程の温度より高い、８００℃以上１０００℃以下の温度に設定された反応容器内にて、水蒸気の反応容器内への供給を停止して、前記基板を加熱する第３の熱処理工程を行うことにより、ポリシラザン膜の緻密化を図ることができる。この場合、前記熱処理装置において、前記第２の熱処理の後に、処理領域の温度が第２の熱処理工程の温度より高い、８００℃以上１０００℃以下の温度に設定された反応容器内にて、水蒸気の反応容器内への供給を停止して、前記基板を加熱する第３の熱処理を行うように、前記加熱手段と水蒸気発生手段と、を制御するように制御手段を構成する。
この際、前記予備処理工程と、第１の熱処理工程と、第２の熱処理工程と、第３の熱処理工程は、前記反応容器の処理領域を減圧しながら行うことが望ましい。また前記反応容器内に供給される水蒸気は、酸素ガス及び水素ガスを触媒の存在下で反応させて生成されたものであり、前記水蒸気の代わりにオゾンあるいは水素ガスと酸素ガスとを別々に反応容器内に供給するようにしてもよい。
また本発明は、処理領域の温度が所定温度に設定された反応容器内にて、反応容器の処理領域を減圧しながら前記基板を加熱する工程を含む構成であってもよいし、処理領域が酸素雰囲気に設定された反応容器内に前記基板を搬入する工程と、次いで処理領域の温度が所定温度に設定された反応容器内にて前記基板を加熱する工程と、を含む構成や、処理領域の温度が２００℃以下の温度に設定された反応容器内に前記基板を搬入する工程と、次いで処理領域の温度が所定温度に設定された反応容器内にて前記基板を加熱する工程と、を含む構成としてもよく、これらの構成ではパーティクルの発生を抑えることができる。
本発明によれば、凹部への埋め込み性が良好で高密度であり、絶縁膜として良好な電気的特性や誘電率等の膜質を有するポリシラザン膜を形成することができる。
先ず本発明方法により形成されるポリシラザン膜を備えた半導体デバイスの構成の一例について図１に基づいて説明する。図中１は、Ｎ＋ソース１１ＡとＮ＋ドレイン１１ＢとＳＴＩ構造の凹部１００に埋め込まれた素子分離膜１０と、が形成された例えばＰ型シリコン（Ｓｉ）基板よりなる半導体基板であり、この半導体基板１の上層には第１の層間絶縁膜１２が形成されると共に、例えばシリコン酸化膜よりなるゲート酸化膜１３と、例えばポリシリコン膜よりなるゲート電極１４とがこの順序で設けられている。さらに前記第１の層間絶縁膜１２の上層にはメタル配線層をなすＣｕ（銅）あるいはＡｌ（アルミニウム）の配線層１７が形成されている。また前記Ｎ＋ソース１１ＡとＮ＋ドレイン１１ＢとＣｕ配線層１７との間はＷ（タングステン）のプラグ層１５にて接続されている。第１の層間絶縁膜１２の上層には第２の層間絶縁膜１６が設けられ、この第２の層間絶縁膜１６の上層には例えば窒化膜よりなるハードマスク１８を介して第３の層間絶縁膜１９が形成されている。またこの例ではＳＴＩ構造の凹部１００に酸化膜１０１を介して素子分離膜１０が埋め込まれている。
続いて本発明の熱処理方法の実施の形態を説明するにあたり、この方法を実施するための熱処理装置について述べておく。図２は熱処理装置である縦型熱処理装置を示し、縦型の加熱炉２は例えば天井部を備えた筒状の断熱体２１と、この断熱体２１の内壁面に沿って周方向に設けられる加熱手段をなす例えば抵抗発熱体からなるヒータ２２を備え、その下端部がベース体２３に固定されている。ヒータ２２は処理領域（熱処理雰囲気）を上下に複数のゾーンに分割し、各ゾーン毎に別個の加熱制御を行うことができるように構成されている。加熱炉２の中には、上端が閉じられ、その内部に熱処理雰囲気が形成される縦型の例えば石英よりなる反応容器である反応管３が設けられている。この反応管３はベース体２３に固定されている。
この縦型熱処理装置は複数枚例えば１００枚の基板例えばウエハＷを棚状に保持する保持具であるウエハボート３１を備えており、このウエハボート３１は断熱材である保温筒３２及びターンテーブル３３を介して蓋体３４の上に載置されている。蓋体３４は反応管３の下端の開口部を開閉するためのものであり、ボートエレベータ３５に設けられている。またボートエレベータ３５には回転機構３６が設けられ、これによりウエハボート３１がターンテーブル３３と共に回転するようになっている。そしてボートエレベータ３５を昇降することにより、反応管３に対するウエハボート３１の搬入出が行われる。
反応管３の下部側においては、外部から内部にガス供給管４が配管され、このガス供給管４は例えば反応管３内にて垂直に立ち上げられ、その先端部は反応管３の中心部付近で天井部に向けて処理ガスを吹き付けるように屈曲している。ガス供給管４の上流側は、第１のガス供給管４１及び第２のガス供給管４２に分岐しており、第１のガス供給管４１には水蒸気発生手段である水蒸気発生装置５が設けられている。第１のガス供給管４１における水蒸気発生装置５よりも上流側は酸素（Ｏ2）ガス供給管４３及び水素（Ｈ2）ガス供給管４４に分岐されており、酸素ガス供給管４３の基端側はバルブＶ１及びマスフローコントローラＭ１を介して酸素ガス供給源４５に接続され、水素ガス供給管４４の基端側はバルブＶ２及びマスフローコントローラＭ２を介して水素ガス供給源４６に接続されている。また前記第２のガス供給管４２の基端側はバルブＶ３及びマスフローコントローラＭ３を介して不活性ガス供給源である窒素ガス供給源４７に接続されている。マスフローコントローラＭ１〜Ｍ３はガスの供給流量を調整するための流量調整手段を構成するものである。
第１のガス供給管４１における水蒸気発生装置５の下流側にはバルブＶ０が設けられ、当該下流側のガス供給管４，４１には、水蒸気が結露しないように加熱するための加熱手段であるヒータ例えばテープヒータ５１が巻装されている。水蒸気発生装置５は、その中を通過するガスを加熱する加熱手段を備えると共に、ガスの流路に例えば白金などの触媒が設けられており、酸素ガス及び水素ガスを例えば５００℃以下の所定温度に加熱しながら触媒に接触させ、触媒下における酸素ガス及び水素ガスの反応により水蒸気を発生させるように構成されている。この水蒸気発生装置５によれば、例えば減圧された反応管３内において水蒸気及び酸素ガスに対する水蒸気の濃度を１％〜９０％程度の濃度にすることができる。
さらに反応管３の下部側には例えば口径が３インチの排気管２４が接続されており、この排気管２４の基端側には減圧手段である真空ポンプ２５が接続されている。またこの排気管２４には圧力調整手段２６が設けられている。なおこの例では圧力調整手段２６は、バタフライバルブなどの圧力を調整する機器の他に排気管２４の開閉を行うメインバルブなども含むものとする。
そしてこの縦型熱処理装置は制御手段である例えばコンピュータからなる制御部５を備えており、この制御部５は、ヒータ２２、ガス供給系４０及び圧力調整手段２６を制御する機能を有している。なおガス供給系４０は、前記バルブＶ０〜Ｖ３及びマスフローコントローラＭ１〜Ｍ３などを含む、各ガスの給断及び流量調整を行う部位であり、実際には制御部５から各ガス供給機器に図示しないコントローラを介して制御信号が与えられる。この制御部５は、後述のように、ウエハＷを反応管３内に搬入した後、ヒータ２２、酸素ガス、水素ガス及び窒素ガスの流量並びに圧力調整手段２６を制御するために、処理パラメータ及び処理手順を記載したレシピ及びこのレシピの読み出しなどを行うプログラムを備えている。
次に上述の熱処理装置を用いて、図１に示す半導体デバイスの素子分離膜１０やメタル配線の下方側に形成される第１の層間絶縁膜１２としてポリシラザン膜を形成する場合を例にして、図３及び図４を参照しながら説明する。図４は横軸に時間をとり、時間と反応管３内（処理領域）の設定温度との関係を示すと共に、工程及び反応管３内の雰囲気を合わせて示すものである。
先ず反応管３内の温度を例えば１５０℃に設定し、水蒸気発生装置５を作動させない状態で、バルブＶ１，バルブＶ０を開いて反応管３内を酸素ガスでパージしておく。この状態で図示しない基板移載手段であるウエハ移載機により、ウエハ収納容器であるウエハキャリアＣからウエハボート３１にウエハＷを１枚づつあるいは複数枚例えば５枚づつ一括して移載していき、例えば１００枚のウエハＷを搭載させる。ウエハＷは、前工程において、図示しない塗布ユニットにて表面にポリシラザン{―（ＳｉＲ１―ＮＲ２）ｎ―：Ｒ１，Ｒ２はアルキル基}の成分と溶媒とを含む塗布液を例えばスピンコーティング法により塗布することにより塗布膜が形成され、次いで例えば１５０℃程度の温度で３分間ベーク処理を行って、塗布液中の溶媒が除去する処理が施されたものである。
ウエハＷの移載が終了した後、ウエハボート３１を上昇させて反応管３内に搬入し、蓋体３４により反応管３内の下端開口部を閉じる。またこの間に反応管３内を真空排気（減圧排気）し、反応管３内の圧力を例えば５３２００Ｐａ（４００Ｔｏｒｒ）に設定する。そしてウエハボート３１の搬入後に、バルブＶ０，Ｖ１，Ｖ２を開くと共に水蒸気発生装置５を作動させ、酸素ガス及び水素ガスを水蒸気発生装置５内にて触媒の存在下で反応させて水分を発生させ、この水蒸気を反応管３内に導入する。酸素ガス及び水素ガスの流量については、反応管３内において例えば１００枚のウエハＷに形成されたポリシラザン膜の焼成に必要な量の水蒸気が供給されるように、夫々例えば２６５０ｓｃｃｍ及び３５００ｓｃｃｍに設定される。これにより減圧雰囲気下における処理領域の水分濃度は、例えば８０％となる。
そして、圧力及びガスの供給状態はそのままにしておいてヒータ２２を制御し、例えば１℃／分〜２００℃／分の平均昇温速度で反応管３内を予備処理温度例えば２００℃まで昇温し、次いで予備処理である熱処理を開始する。即ち反応管３内温度を２００℃として、圧力を５３２００Ｐａに設定し、この状態を３０分程度維持して処理を行う（ステップＳ１）。このように予備処理を行うことにより、ウエハＷ表面のポリシラザンの塗布膜に残存する溶媒及び不純物が除去される。つまりこの予備処理工程は、前記塗布ユニットにおけるベーク処理の補完として行われるものであり、予備処理温度は１５０℃〜３９０℃、このときの反応管内の圧力は１３３Ｐａ（１Ｔｏｒｒ）〜１０１０８０Ｐａ（７６０Ｔｏｒｒ）、反応管３内の水分濃度は８０％に夫々設定することが望ましい。
続いて圧力及びガスの供給状態はそのままにしておいてヒータ２２を制御し、例えば１℃／分〜２００℃／分の平均昇温速度で反応管３内を第１の温度例えば４００℃まで昇温し、第１の熱処理を開始する。即ち反応管３内温度が４００℃、圧力が５３２００Ｐａの状態を３０分程度維持して処理を行う（ステップＳ２）。このように前記水分濃度は８０％、５３２００Ｐａ程度の減圧状態の下、４００℃付近の温度で３０分程度熱処理を行うことにより、窒素（Ｎ）、炭素（Ｃ）や水素（Ｈ）などの不純物が除去されてポリシラザン膜の骨格が形成される。このため不純物を除去して骨格を形成するには、第１の熱処理温度は３９０℃〜４１０℃、処理時間は５分〜６０分、反応管内の圧力は１３３Ｐａ〜１０１０８０Ｐａ、前記水分濃度は１％〜９０％に夫々設定することが要求される。
次いで圧力及びガスの供給状態はそのままにしておいてヒータ２２を制御し、例えば１℃／分〜２００℃／分の平均昇温速度で反応管３内を第２の温度例えば６００℃まで昇温し、第２の熱処理を開始する。即ち反応管３内温度が６００℃、圧力が５３２００Ｐａの状態を３０分程度維持して処理を行う（ステップＳ３）。
このように前記水分濃度８０％、５３２００Ｐａ程度の減圧状態の下、６００℃付近の温度で３０分程度熱処理を行うことにより、ポリシラザン膜に含まれるアルコールなどのＯＨ基に由来する成分が除去される。このため前記アルコールなどの成分を有効に除去するためには、第２の熱処理温度は６００℃〜８００℃、処理時間は５分〜６０分、反応管内の圧力は１３３Ｐａ〜１０１０８０Ｐａ、前記水分濃度は１％〜９０％に夫々設定することが要求される。
この後、バルブＶ０〜Ｖ３を閉じて反応管３内への水蒸気の供給を停止する一方、炉内のガスを窒素ガスに置換した後に、減圧状態を維持してヒータ２２を制御し、例えば１℃／分〜２００℃／分の平均昇温速度で反応管３内を第３の温度例えば８００℃まで昇温し、第３の熱処理を開始する。即ち反応管３内温度が８００℃、圧力が５３２００Ｐａの状態を３０分程度維持して処理を行う（ステップＳ４）。
このように５３２００Ｐａ程度の減圧状態の下、８００℃付近の温度で、３０分程度熱処理を行うことにより、ポリシラザン膜が緻密化される。このため第３の熱処理温度は８００℃〜１０００℃、処理時間は５分〜６０分、反応管内の圧力は１３３Ｐａ〜１０１０８０Ｐａに夫々設定することが要求される。
その後反応管３内を例えば４００℃まで降温させ、しかる後に反応管３内を窒素ガスによりパージして大気圧に戻し、ウエハボート３１を下降させて搬出する。そして図３に示した移載動作との逆の動作で、つまりウエハボート３１の下段側からウエハＷを移載機で取り出し、順次ウエハボート３１を下降させていく。以上の一連の工程は、制御部５によるプログラム及びレシピに基づいて実行される。
このような実施の形態によれば、次のような効果がある。先ずポリシラザン膜は塗布膜であるので、アスペクト比の高い凹部への埋め込み性が良好であり、ボイドやシームのない塗布膜を形成することができる。またポリシラザンの塗布膜が形成されたウエハに対して、４段階に分けて段階的に温度を上昇させて熱処理を行っているので高密度で硬く、ＳＴＩ構造の素子分離膜１０や第１の層間絶縁膜１２として有効な特性のポリシラザン膜を形成することができる。
先ず、水蒸気雰囲気下で予備処理工程にて２００℃の温度にて熱処理を行うことにより、ポリシラザンの塗布液中に残存する溶媒成分及び不純物が除去される。次に水蒸気雰囲気、減圧雰囲気の下、第１の熱処理工程にて４００℃の温度にて熱処理を行うことにより、不純物を除去した状態でポリシラザン膜の骨格が形成される。ここでこの第１の熱処理工程を行わずに、第１の温度よりも高い温度例えば７００℃程度まで急激に加熱してしまうと、後述する実験例からも明らかなように、形成されたポリシラザン膜は、膜の電気的特性を示すＶｆｂ―膜厚特性が悪く、不純物量の多いものとなってしまう。これは第１の温度よりも高い温度まで急激に加熱してしまうと、ポリシラザン膜の骨格を形成する反応が進行しないばかりか、ＮＨ３，ＳｉＨ４等の不純物が除去されない状態で焼成されてしまい、これにより膜の特性が悪化してしまうためと考えられる。
続いて水蒸気雰囲気、減圧雰囲気の下、第２の熱処理工程にて６００℃の温度にて熱処理を行うことにより、ポリシラザン膜に含まれるアルコールなどのＯＨ基に由来する成分が除去される。ここでこの第２の熱処理工程を行わずに、第１の熱処理工程のみを行った場合には、密度が低く、脆い膜が形成されてしまい、また処理時間を長くしても後述する実験例からも明らかなように、前記Ｖｆｂ―膜厚特性が悪く、実際には素子分離膜１０や第１の層間絶縁膜１２としては用いることができないものとなってしまう。この理由はＯＨ基が多く含まれており、アルコール等のＯＨ基に由来する成分が残っていて、生焼けの状態のためと推察される。
次いで減圧雰囲気の下、第３の熱処理工程にて８００度の温度にて熱処理を行うことにより、ポリシラザン膜が緻密化される。このようにＳｉＯ２の骨格形成後にアルコール等の成分を除去することにより、高密度であって硬度が大きく、また酸化膜（ＳｉＯ2膜）と同程度の前記Ｖｆｂ―膜厚特性や、誘電率を有するポリシラザン膜を形成することができ、このようなポリシラザン膜は、前記素子分離膜１０や第１の層間絶縁膜１２等の絶縁膜として有効なものとなる。また熱処理を段階的に行うことにより、膜中の炭素の除去量が多くなり、不純物が少ないポリシラザン膜を形成できて、膜の誘電率や電気的特性の良好な膜を得ることができる。
ここで上述の実施の形態では、予備処理工程、第１の熱処理工程、第２の熱処理工程、第３の熱処理工程をいずれも反応管３の圧力が５３２００Ｐａ程度の減圧状態で行っているが、これにより反応管３のパーティクル発生を抑えて、ウエハのパーティクル汚染を防ぐことができる。即ち前記予備処理工程〜第３の熱処理工程ではいずれも、ウエハは加熱されることにより、ウエハ自体からアンモニア、水素、シラン等のガスを発生させており、これらのガスが気相反応によりウエハに付着してＳｉＯ２系のパーティクルを発生させてしまう。このため反応管３内を減圧状態に保ち、反応管３内のガスを排気路から排気させることにより、前記パーティクルの原因となるガスも効率良く排気されてしまうので、これによりパーティクルの発生が抑えられる。
ここで、前記パーティクルは後工程において問題となり、上述の図２に示す熱処理装置のように、１度に１００枚のウエハを処理する場合には、ウエハから発生するガスの量が多量となるため、このように減圧下で熱処理を行うことは有効である。また減圧状態は、パーティクルの発生を抑えるためのものであるので、反応管圧力は例えば１３３Ｐａ〜９３１００Ｐａ（７００Ｔｏｒｒ）程度の減圧状態を設定することが望ましい。
また上述の実施の形態では、予備処理工程、第１の熱処理工程、第２の熱処理工程を水蒸気雰囲気で行っているが、前処理工程や第１の熱処理工程を水蒸気雰囲気で行うのは、４００℃以下程度の温度かつ、水蒸気雰囲気にて熱処理を行うと、ポリシラザン膜の底部まで完全に熱が行き渡った状態になって底部まで良好な状態で焼成が行われると共に、膜中の酸素濃度が高くなるからである。
さらに第２の熱処理工程を水蒸気雰囲気で行うのは、後述する実験例からも明らかなように、ＯＨ基に由来する成分が除去しやすい状態となり、ＳｉＯ２膜と同じような骨格が作れるからである。この際、上述の熱処理装置では、水蒸気発生装置５として、酸素ガスと水素ガスとを用いて触媒方式によって水蒸気を発生させているので、水蒸気の発生量を１％〜９０％まで広範囲に制御可能であり、目的とするポリシラザン膜の膜質に対応して所望の水蒸気量に調整でき、有効である。
ここで第３の熱処理工程を水蒸気雰囲気で行わないのは、図１に示すように、ＳＴＩ構造の凹部１００の側壁に酸化膜１０１のみが形成されている場合を例にしたからである。この場合には酸化膜１０１の上にポリシラザン膜が形成されるが、ポリシラザン膜の形成の際に酸化膜１０１が剥き出しの状態になっているので、８００℃〜１０００℃という高温下かつ水蒸気雰囲気下では酸化力が強く、前記側壁の酸化膜１０１が酸化されてしまい、理想のＳＴＩ形状を得ることができないので、第３の熱処理工程では、水蒸気雰囲気下で行わないことが望ましい。
しかしながら図５に示すように、ＳＴＩ構造の凹部１００に酸化膜１０１と窒化膜１０２とをこの順序で形成し、この窒化膜１０２の上にポリシラザン膜を形成する場合には、窒化膜１０２は酸化されにくいので、第３の熱処理工程を水蒸気雰囲気下にて行ってもよい。このようにＳＴＩ構造の凹部１００の埋め込み材料としてポリシラザン膜を用いる場合の熱処理方法は、ＳＴＩ構造によって第３の熱処理工程の雰囲気は所定の雰囲気が選択される。
さらに上述の実施の形態では、ウエハボート３１を反応管３内に搬入する際、反応管３内を酸素雰囲気に設定しているので、ウエハボート３１を搬入するときに発生するポリシラザン膜から発生した反応物（昇華物）がウエハ上に付着することを抑えることができる。またウエハボート３１を反応管３内に搬入する際の温度を２００℃以下の温度例えば１５０℃程度に設定することによっても、ウエハボート３１を搬入するときに発生するポリシラザン膜から発生した反応物（昇華物）のウエハへの付着を抑えることができる。
以上において、上述の熱処理装置を用いて、図１に示す半導体デバイスのメタル配線層よりも上層側に設けられた膜例えば第２の層間絶縁膜１６や第３の層間絶縁膜１９としてポリシラザン膜を形成する場合には、高温熱処理によるメタル配線層であるＣｕの凝集を防ぐために、あるいはゲート酸化膜１３などへのサーマルダメージを抑制するために、第３の熱処理工程は行わずに、上述の第２の熱処理工程は、これらＣｕの凝集抑制やサーマルダメージを抑制するために、例えば６５０℃以下の温度にて処理を行うことが望ましい。
以下に本発明の効果を確認するために行った実験例について説明する。
（実施例１）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において、種々の熱処理条件にて焼成して得られたポリシラザン膜に対して、「製品名Ｑｕａｎｔｏｘ」という非接触ＣＶ測定器を用いて電気的特性（Ｖｆｂ：フラットバンドボルテージ）を測定した。この結果を図６に示すが、図中縦軸はＶｆｂ、横軸はポリシラザン膜の膜厚を夫々示している。この際、熱処理条件は、以下のとおりとした。
実施例１−１：水蒸気雰囲気（水分濃度８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理のみを行った。この結果を図６に◇で示す。
実施例１−２：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、７００℃にて３０分間第２の熱処理のみを行った。この結果を図６に◆で示す。
実施例１−３：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、３２０℃にて３０分間第１の熱処理を行ない、次いで７００℃にて３０分間第２の熱処理を行った。この結果を図６に○で示す。
実施例１−４：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、３９０℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例１−３と同様にした。この結果を図６に●で示す。
実施例１−５：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例１−３と同様にした。この結果を図６に□で示す。
実施例１−６：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、４１２℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例１−３と同様にした。この結果を図６に■で示す。
実施例１−７：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、５００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例１−３と同様にした。この結果を図６に△で示す。
実施例１−８：実施例１−１と同様の水蒸気雰囲気、常圧雰囲気の下、２００℃にて予備処理を３０分間行い、次いで４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。この後常圧雰囲気の下、Ｎ２ガスを５０００ｓｃｃｍの流量で導入した状態で、８５０℃にて３０分間、第３の熱処理を行った。第１及び第２の熱処理の処理時間は実施例１−３と同様にした。この結果を図６に▲で示す。
ここで図６に示すＶｆｂは、酸化膜（ＳｉＯ２膜）に特性が近いか否かを示す電気的な指標であり、Ｖｆｂ−膜厚特性は、膜厚が変化してもＶｆｂがほぼ一定であるほど前記特性がよく、ＳｉＯ２膜に近い特性を有することを意味している。この結果、実施例１−１，実施例１−２のように第１の熱処理のみ、または第２の熱処理のみを行って焼成したポリシラザン膜は、前記Ｖｆｂ−膜厚特性がかなり悪いことが認められ、第１の熱処理と第２の熱処理とを連続して行うことにより、ポリシラザン膜の電気的特性が向上することが理解される。
また第１の熱処理と第２の熱処理とを連続して行う場合であっても、第１の熱処理温度が３２０℃（実施例１−３）や、５００℃（実施例１−７）の場合には、第１の熱処理温度が３９０℃（実施例１−４）や、４００℃（実施例１−５）、４１２℃（実施例１−６）の場合に比べて、前記特性が悪いことが認められ、第１の熱処理温度には最適範囲があり、３９０℃〜４１０℃に設定することにより、膜の電気的特性を高めることができることが理解される。
さらに実施例１−８のように、第１の熱処理の前に２００℃にて予備処理を行い、第２の熱処理の後に８５０℃にて第３の熱処理を行うことにより、前記特性が格段に向上することが確認され、前記予備処理と第３の熱処理の有効性が認められた。
（実施例２）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において、種々の熱処理条件にて焼成して得られたポリシラザン膜に対して、アルミニウム／カッパー電極パターンを形成したサンプルを作成してＣＶ法により誘電率を測定した。この結果を図７に示すが、図中縦軸は誘電率、横軸はポリシラザン膜の熱処理条件を夫々示している。この際、熱処理条件は、以下のとおりとした。
実施例２−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理のみを行った。
実施例２−２：実施例２−１と同様の水蒸気雰囲気、常圧雰囲気の下、７００℃にて３０分間第２の熱処理のみを行った。
実施例２−３：実施例２−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて３０分間第１の熱処理を行ない、次いで８００℃にて３０分間第２の熱処理を行った。
実施例２−４：実施例２−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで８００℃にて第２の熱処理を行った。この後Ｏ２ガスを１８００ｓｃｃｍ、Ｎ２ガスを４２００ｓｃｃｍの流量で夫々導入した状態で、８５０℃にて３０分間、第３の熱処理を行った。第１及び第２の熱処理の処理時間は実施例２−３と同様にした。
実施例２−５：実施例２−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで８００℃にて第２の熱処理を行った。この後Ｎ２ガスを５０００ｓｃｃｍの流量で夫々導入した状態で、８５０℃にて３０分間、第３の熱処理を行った。第１及び第２の熱処理の処理時間は実施例２−３と同様にした。
ここで図７の右端には、成膜処理により形成されたＳｉＯ2膜のデータを示してあり、ＳｉＯ2膜の誘電率と同等であれば問題のない範囲である。この結果、実施例２−１，実施例２−２のように、第１の熱処理のみ、または第２の熱処理のみを行って焼成したポリシラザン膜は、実施例２−３、実施例２−４、実施例２−５のように第１の熱処理と第２の熱処理とを両方行って焼成したポリシラザン膜よりも誘電率が高いことが認められ、第１の熱処理と第２の熱処理とを連続して行うことにより、ＳｉＯ２膜と同程度の低誘電率のポリシラザン膜を形成できることが理解される。
また実施例２−３のポリシラザン膜よりも、実施例２−４や実施例２−５のポリシラザン膜の方が誘電率が僅かに低いことから、第１の熱処理と第２の熱処理に後に第３の熱処理を行うことが有効であることが理解される。この際実施例２−５の結果から、第３の熱処理の際にＮ2ガスを導入することにより、よりポリシラザン膜の誘電率を低くできることが認められた。
（実施例３）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において、種々の熱処理条件にて焼成して得られたポリシラザン膜に対して、ＦＴ−ＩＲ（フーリエ変換赤外分光法）のスペクトルを測定した。この測定結果のＯＨ基に起因するピーク近傍のスペクトルを図８に示す。この際、熱処理条件は、以下のとおりとした。
実施例３−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理のみを行った。
実施例３−２：実施例３−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて３０分間第１の熱処理を行ない、次いで８００℃にて３０分間第２の熱処理を行った。
実施例３−３：実施例３−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例３−２と同様に設定した。
実施例３−４：実施例３−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで６００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例３−２と同様に設定した。
ここで図８では、ＯＨ基に起因するピークが大きいほど、ポリシラザン膜中のＯＨ基に由来する成分の量が多いことを示している。この結果、ＯＨ基に起因するピークは実施例３−１の条件が最も大きく、次いで実施例３−４、実施例３−３の順で小さくなり、実施例３−２の条件では前記ピークが見られないことが認められた。また成膜処理により形成されたＳｉＯ２膜についても同様にＦＴ−ＩＲスペクトルを測定したところ、ＯＨ基に由来するピークは認められなかった。従って第１の熱処理を行うだけでは、ポリシラザン膜中のＯＨ基に由来する成分の残存量が多く、第２の熱処理を行うことにより、ポリシラザン膜に含まれるＯＨ基に由来する成分が除去され、さらに第２の熱処理の処理温度が高いほど、前記ＯＨ基に由来する成分の除去効果が大きく、より成膜処理により形成されたＳｉＯ２膜の構造に近づくことが認められた。
（実施例４）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において、種々の熱処理条件にて焼成して得られたポリシラザン膜に対して、ＦＴ−ＩＲのスペクトルを測定し、図９に示すＳｉ−Ｏ結合に起因する３つのピークの面積を求めた。この結果を図１０に示すが、この際、Ｓｉ−Ｏ結合（I）は、波数９８３〜１３２０ｃｍ−１までの面積、Ｓｉ−Ｏ結合（II）は、波数７５０〜９００ｃｍ−１までの面積、Ｓｉ−Ｏ結合（III）は、波数４０３〜５２０ｃｍ−１までの面積を夫々求めている。ここで、熱処理条件は、以下のとおりとした。
実施例４−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理のみを行った。
実施例４−２：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて３０分間第１の熱処理を行ない、次いで８００℃にて３０分間第２の熱処理を行った。
実施例４−３：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例４−２と同様に設定した。
実施例４−４：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで６００℃にて第２の熱処理を行った。第１及び第２の熱処理の処理時間は実施例４−２と同様に設定した。
実施例４−５：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで８００℃にて第２の熱処理を行った。次に酸素ガスと窒素ガスを夫々１８００ｓｃｃｍ、４２００ｓｃｃｍの流量で導入しながら８５０℃にて３０分間、第３の熱処理を行った。第１及び第２の熱処理の処理時間は実施例４−２と同様に設定した。
実施例４−６：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで８００℃にて第２の熱処理を行った。次に実施例４−５と同様の常圧雰囲気の下、窒素ガスを５０００ｓｃｃｍの流量で導入しながら８５０℃にて第３の熱処理を行った。第１及び第２並びに第３の熱処理の処理時間は実施例４−５と同様に設定した。
実施例４−７：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。次に実施例４−５と同様の常圧雰囲気の下、酸素ガスと窒素ガスを夫々１８００ｓｃｃｍ、４２００ｓｃｃｍの流量で導入しながら８５０℃にて第３の熱処理を行った。第１及び第２並びに第３の熱処理の処理時間は実施例４−５と同様に設定した。
実施例４−８：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで７００℃にて第２の熱処理を行った。次に実施例４−５と同様の常圧雰囲気の下、窒素ガスを５０００ｓｃｃｍの流量で導入しながら８５０℃にて第３の熱処理を行った。第１及び第２並びに第３の熱処理の処理時間は実施例４−５と同様に設定した。
実施例４−９：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで６００℃にて第２の熱処理を行った。次に実施例４−５と同様の常圧雰囲気の下、酸素ガスと窒素ガスを夫々１８００ｓｃｃｍ、４２００ｓｃｃｍの流量で導入しながら８５０℃にて第３の熱処理を行った。第１及び第２並びに第３の熱処理の処理時間は実施例４−５と同様に設定した。
実施例４−１０：実施例４−１と同様の水蒸気雰囲気、常圧雰囲気の下、４００℃にて第１の熱処理を行ない、次いで６００℃にて第２の熱処理を行った。次に実施例４−５と同様の常圧雰囲気の下、窒素ガスを５０００ｓｃｃｍの流量で導入しながら８５０℃にて第３の熱処理を行った。第１及び第２並びに第３の熱処理の処理時間は実施例４−５と同様に設定した。
成膜処理により形成されたＳｉＯ２膜の結果についても合わせて示し、ＳｉＯ２膜のデータに近いほど、ポリシラザン膜の骨格がＳｉＯ２膜に近いことを意味する。この結果により、第１の熱処理（実施例４−１）のみの場合よりも、第１及び第２の熱処理を行う場合（実施例４−２〜４−４）や、第１及び第２並びに第３の熱処理を行う場合（実施例４−５〜４−１０）の場合の方が、Ｓｉ―Ｏ結合に起因するピークの面積が前記ＳｉＯ２膜のデータに近づくことが認められ、よりＳｉＯ２膜に近い骨格を有することが理解される。また第２の熱処理は処理温度が高いほど、前記ＳｉＯ２膜のデータに近づくことが認められた。
さらに第２の熱処理の温度が７００℃以上と高い場合には、第３の熱処理の有無により、前記Ｓｉ―Ｏ結合に起因するピークの面積はほとんど変化しないことが認められ、第１の熱処理と第２の熱処理とによりポリシラザン膜の構造が決定されることが理解される。また第２の熱処理の温度が６００℃の場合には、第３の熱処理をさらに行うことにより、前記Ｓｉ―Ｏ結合に起因するピークの面積が大きくなることが認められ、これは第２の熱処理では除去し切れなかったＯＨ基に由来する成分が第３の熱処理により除去され、これによってポリシラザン膜の構造が決定されるためと推察される。さらにまたこの実施例では、第３の熱処理の際にＮ2ガスとＯ2ガスとを導入する場合の方が、Ｎ2ガスのみを導入する場合よりも、前記Ｓｉ―Ｏ結合に起因するピークの面積が大きくなることが認められた。
（実施例５）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において、種々の熱処理条件にて焼成して得られたポリシラザン膜に対して、ＳＩＭＳ分析を行った。この結果を膜中のＣ濃度については図１１、Ｈ濃度については図１２、Ｎ濃度については図１３に夫々示し、図１１〜１３中、横軸は膜の深さ、縦軸は夫々Ｃ濃度、Ｈ濃度、Ｎ濃度を示している。ここで熱処理条件は、以下のとおりとした。
実施例５−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理を行ない、次いで８００℃にて３０分間第２の熱処理を行った。次に酸素ガスと窒素ガスを夫々１８００ｓｃｃｍ、４２００ｓｃｃｍの流量で導入しながら８５０℃にて３０分間、第３の熱処理を行った。
実施例５−２：実施例５−１の第１の熱処理工程を行わず、第２の熱処理工程と第３の熱処理工程のみを行った。第２及び第３の熱処理の処理条件は実施例５−１と同様に設定した。
この結果、膜中のＣ濃度、Ｈ濃度、Ｎ濃度は、いずれも実施例５−１の条件で形成されたポリシラザン膜の方が小さいことが認められ、第１の熱処理工程と第２の熱処理工程、第３の熱処理工程を段階的に実施することにより、膜中の炭素や水素や窒素の除去量が多くなり、不純物が少ないポリシラザン膜を形成できることが理解される。また実施例５−１の条件にて、第１の熱処理工程の前に予備処理工程を行って形成されたポリシラザン膜に対しても同様にＳＩＭＳ分析を行ったところ、実施例５−１の条件にて形成されたポリシラザン膜と同様のスペクトルが得られ、予備処理工程の有無によっては膜中の不純物濃度はほとんど変化しなことが認められた。
（実施例６）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷと共にベアシリコンウエハを反応容器内に搬入し、前記熱処理装置においてポリシラザン膜の焼成処理を行い、ベアシリコンウエハに対して処理前後でのパーティクル付着数を「製品名Ｓｕｒｆａｃｅ Ｓｃａｎ」という表面欠陥検査装置を用いて評価することにより、熱処理時の圧力条件によるパーティクル付着数への影響を確認した。パーティクルは粒径が０．１６μｍ以上の大きさのものを測定対象とし、ウエハ全面について測定した。また熱処理条件は次のとおりである。
実施例６−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理を行ない、次いで８００℃にて３０分間第２の熱処理を行った。次に酸素ガスと窒素ガスを夫々１８００ｓｃｃｍ、４２００ｓｃｃｍの流量で導入しながら８５０℃にて３０分間、第３の熱処理を行った。
実施例６−２：減圧雰囲気（５３２００Ｐａ）とした以外は、実施例６−１と同様の処理条件で熱処理を行った。
この結果を図１４に示し、図中横軸は、熱処理時の圧力条件、縦軸はウエハに付着したパーティクル数を示している。この結果、反応容器内を減圧雰囲気に設定して熱処理を行うことにより、ウエハに付着するパーティクル数を大幅に低減できることが認められた。
（実施例７）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷと共にベアシリコンウエハを反応容器内に搬入し、前記熱処理装置においてポリシラザン膜の焼成処理を行い、ベアシリコンウエハに対して処理前後でのパーティクル付着数を前記「製品名Ｓｕｒｆａｃｅ Ｓｃａｎ」よりなる検査装置を用いて評価することにより、ウエハを反応容器に搬入するときの炉内雰囲気によるパーティクル付着数への影響を確認した。パーティクルは粒径が０．１６μｍ以上の大きさのものを測定対象とし、ウエハ全面について測定した。また熱処理条件は次のとおりである。
実施例７−１：反応容器内を窒素雰囲気に設定した状態で、ウエハを反応容器内に搬入し、実施例６−１と同様の処理条件にて熱処理を行った。
実施例７−２：反応容器内を酸素雰囲気に設定した状態で、ウエハを反応容器内に搬入し、実施例６−１と同様の処理条件にて熱処理を行った。
この結果を図１５に示し、図中横軸は、ウエハ搬入時の反応容器内の雰囲気、縦軸はウエハに付着したパーティクル数を示している。この結果、反応容器内を酸素雰囲気に設定した状態でウエハを搬入することにより、ウエハに付着するパーティクル数を大幅に低減できることが認められた。
（実施例８）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷと共にベアシリコンウエハを反応容器内に搬入し、前記熱処理装置においてポリシラザン膜の焼成処理を行い、ベアシリコンウエハに対して処理前後でのパーティクル付着数を前記「製品名Ｓｕｒｆａｃｅ Ｓｃａｎ」よりなる検査装置を用いて評価することにより、ウエハを反応容器に搬入するときの炉内温度によるパーティクル付着数への影響を確認した。パーティクルは粒径が０．１６μｍ以上の大きさのものを測定対象とし、ウエハ全面について測定した。また熱処理条件は次のとおりである。
実施例８−１：反応容器内を４００℃以上の温度に設定した状態で、ウエハを反応容器内に搬入し、実施例６−１と同様の処理条件にて熱処理を行った。
実施例８−２：反応容器内を２００℃に設定した状態で、ウエハを反応容器内に搬入し、実施例６−１と同様の処理条件にて熱処理を行った。
この結果を図１６に示し、図中横軸は、ウエハの搬入時の反応容器内の温度、縦軸はウエハに付着したパーティクル数を示している。この結果、反応容器内を２００℃程度の温度に設定した状態でウエハを搬入することにより、４００℃以上の温度に設定した場合に比べてウエハに付着するパーティクル数を大幅に低減でき、搬入時の反応容器内の温度は２００℃以下であることが望ましいことが理解される。
（実施例９）
ポリシラザンの塗布膜が形成され、１５０℃で３分間ベーク処理が行われたウエハＷに対して、前記熱処理装置において所定の熱処理条件にて焼成処理を行い、第１の熱処理工程と第２の熱処理工程と第３の熱処理工程とを常圧雰囲気下で行った場合と、減圧雰囲気下で行った場合とについて、形成されたポリシラザン膜の膜質を誘電率を測定することにより比較した。ここで熱処理条件は、以下のとおりとした。
実施例９−１：水蒸気雰囲気（８０％）、常圧雰囲気（１０１０８０Ｐａ）の下、４００℃にて３０分間第１の熱処理を行ない、次いで７００℃にて３０分間第２の熱処理を行った。次に窒素ガスを５０００ｓｃｃｍの流量で導入しながら８５０℃にて３０分間、第３の熱処理を行った。
実施例９−２：減圧雰囲気（５３２００Ｐａ）の下で処理を行う以外は、実施例９−１と同様の処理条件にて熱処理を行った。
この結果を図１７に示し、図中横軸は熱処理時の圧力条件、縦軸は誘電率を夫々示している。これにより熱処理時の圧力条件が常圧雰囲気であっても減圧雰囲気であっても、形成されたポリシラザン膜の誘電率はほとんど変化がないことが認められた。またこれらのポリシラザン膜に対してＦＴ−ＩＲ分析を行ったところ、ＯＨ基に由来する成分に起因するピークの大きさはほとんど同じであることが確認され、これらより、熱処理時の圧力条件は、ポリシラザン膜の膜質にはほとんど影響を与えないことが理解される。
以上において、本発明では、反応容器内を水蒸気雰囲気とする代わりに、反応容器内にオゾンを供給して、オゾン雰囲気にて前記予備処理や、第１の熱処理、第２の熱処理を行うようにしてもよいし、減圧下の反応容器内に酸素ガスと水素ガスとを別々に供給して、１Ｔｏｒｒ前後の圧力下で主に水素活性種と水酸基活性種とを発生させた酸化性雰囲気の元で、前記予備処理や第１の熱処理、第２の熱処理を行うようにしてもよい。また本発明により焼成されるポリシラザン膜は素子分離膜や層間絶縁膜として用いることができる。
本発明の熱処理方法にて焼成されるポリシラザン膜を備えた半導体デバイスの構成例を示す断面図である。 本発明の熱処理装置の一例を示す断面図である。 本発明の熱処理方法を説明するための工程図である。 本発明の熱処理方法の、各工程の温度及び反応管内の状態を示す説明図である。 ＳＴＩ構造の埋め込み材料を説明するための断面図である。 ポリシラザン膜の膜厚と電気特性との関係を示す特性図である。 ポリシラザン膜の焼成条件と、誘電率との関係を示す特性図である。 ポリシラザン膜の焼成条件と、ＦＴ−ＩＲスペクトルとの関係を示す特性図である。 ポリシラザン膜のＦＴ−ＩＲスペクトルを示す特性図である。 ポリシラザン膜のＦＴ−ＩＲスペクトルのＳｉ―Ｏ結合に起因するピークの面積を示す特性図である。 ポリシラザン膜のＳＩＭＳ分析の結果を示す特性図である。 ポリシラザン膜のＳＩＭＳ分析の結果を示す特性図である。 ポリシラザン膜のＳＩＭＳ分析の結果を示す特性図である。 熱処理時の圧力条件とパーティクル付着量との関係を示す特性図である。 反応容器内へのウエハの搬入時の反応容器内雰囲気とパーティクル付着量との関係を示す特性図である。 反応容器内へのウエハの搬入時の反応容器内温度とパーティクル付着量との関係を示す特性図である。 熱処理時の圧力条件とポリシラザン膜の誘電率との関係を示す特性図である。
符号の説明
１ 半導体基板
１０ 素子分離膜
１２ 第１の層間絶縁膜
１６ 第２の層間絶縁膜
１９ 第３の層間絶縁膜
２ 加熱炉
２２ ヒータ
２５ 真空ポンプ
３ 反応管
３１ ウエハボート
４ ガス供給管
４５ 酸素ガス供給源
４６ 水素ガス供給源
４７ 窒素ガス供給源
５ 水蒸気発生装置

Claims (10)

  1. ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理方法において、
    処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を５分〜６０分間加熱する第１の熱処理工程と、
    次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第２の熱処理工程と、を含み、
    前記第１の熱処理工程終了後から第２の熱処理工程までの反応容器内の平均昇温速度は、前記第１の熱処理工程開始時の反応容器内の温度と第１の熱処理工程終了時の反応容器内の温度との温度差を当該第１の熱処理工程時間で割り算した値よりも大きいことを特徴とする熱処理方法。
  2. ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理方法において、
    処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第１の熱処理工程と、
    次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第２の熱処理工程と、
    その後、処理領域の温度が第２の熱処理工程の温度より高い、８００℃以上１０００℃以下の温度に設定された反応容器内にて、水蒸気の反応容器内への供給を停止して、前記基板を加熱する第３の熱処理工程と、を含むことを特徴とする熱処理方法。
  3. 前記第１の熱処理工程の前に、処理領域の温度が第１の熱処理工程の温度よりも低い温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する予備処理工程を含むことを特徴とする１または２に記載の熱処理方法。
  4. 前記第１の熱処理工程の前に、処理領域の温度が第１の熱処理工程の温度よりも低い温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する予備処理工程を含み、この予備処理工程と、第１の熱処理工程と、第２の熱処理工程と、第３の熱処理工程は、前記反応容器の処理領域を減圧しながら行うことを特徴とする請求項２に記載の熱処理方法。
  5. ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理方法において、
    処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第１の熱処理工程と、
    次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する第２の熱処理工程と、を含み、
    前記反応容器内に供給される水蒸気は、酸素ガス及び水素ガスを触媒の存在下で反応させて生成されたものであることを特徴とする熱処理方法。
  6. 前記水蒸気の代わりにオゾンを反応容器内に供給するかあるいは水素ガスと酸素ガスとを別々に反応容器内に供給することを特徴とする請求項１ないし４のいずれか一つに記載の熱処理方法。
  7. 基板を保持具に搭載して反応容器内に搬入し、反応容器の外部に設けられた加熱手段により反応容器内の処理領域を処理温度まで昇温させ、ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理装置において、
    酸素ガス及び水素ガスを触媒の存在下で反応させ、生成された水蒸気を反応容器内に供給するための水蒸気発生手段と、
    処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱して第１の熱処理を行ない、次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱して第２の熱処理を行うように、前記加熱手段と水蒸気発生手段と、を制御するための制御手段と、を備えることを特徴とする熱処理装置。
  8. 前記制御手段は、前記第１の熱処理の前に、処理領域の温度が第１の熱処理の温度よりも低い温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱する予備処理を行うように、前記加熱手段と水蒸気発生手段と、を制御することを特徴とする請求項７記載の熱処理装置。
  9. 前記制御手段は、前記第２の熱処理の後に、処理領域の温度が第２の熱処理工程の温度より高い、８００℃以上１０００℃以下の温度に設定された反応容器内にて、水蒸気の反応容器内への供給を停止して、前記基板を加熱する第３の熱処理を行うように、前記加熱手段と水蒸気発生手段と、を制御することを特徴とする請求項７または８記載の熱処理装置。
  10. 基板を保持具に搭載して反応容器内に搬入し、反応容器の外部に設けられた加熱手段により反応容器内の処理領域を処理温度まで昇温させ、ポリシラザンの塗布膜が表面に形成された基板を熱処理して、ポリシラザン膜を焼成する熱処理装置において、
    水蒸気を反応容器内に供給するための水蒸気発生手段と、
    処理領域の温度が３９０℃以上４１０℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を５分〜６０分間加熱して第１の熱処理を行ない、次いで処理領域の温度が６００℃以上８００℃以下の温度に設定された反応容器内にて、水蒸気を反応容器内に供給しながら、前記基板を加熱して第２の熱処理を行うように、また前記第１の熱処理工程終了後から第２の熱処理工程までの反応容器内の平均昇温速度は、前記第１の熱処理工程開始時の反応容器内の温度と第１の熱処理工程終了時の反応容器内の温度との温度差を当該第１の熱処理工程時間で割り算した値よりも大きくなるように前記加熱手段と水蒸気発生手段と、を制御するための制御手段と、を備えることを特徴とする熱処理装置。
JP2003347420A 2003-10-06 2003-10-06 熱処理方法及び熱処理装置 Expired - Fee Related JP4342895B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003347420A JP4342895B2 (ja) 2003-10-06 2003-10-06 熱処理方法及び熱処理装置
TW093127787A TW200522204A (en) 2003-10-06 2004-09-14 Method and equipment for heat treatment
US10/956,125 US7563481B2 (en) 2003-10-06 2004-10-04 Method and apparatus for processing polysilazane film
KR1020040078885A KR100870609B1 (ko) 2003-10-06 2004-10-05 열처리 방법 및 열처리 장치
US12/496,349 US8122850B2 (en) 2003-10-06 2009-07-01 Method and apparatus for processing polysilazane film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347420A JP4342895B2 (ja) 2003-10-06 2003-10-06 熱処理方法及び熱処理装置

Publications (2)

Publication Number Publication Date
JP2005116706A JP2005116706A (ja) 2005-04-28
JP4342895B2 true JP4342895B2 (ja) 2009-10-14

Family

ID=34540002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347420A Expired - Fee Related JP4342895B2 (ja) 2003-10-06 2003-10-06 熱処理方法及び熱処理装置

Country Status (4)

Country Link
US (2) US7563481B2 (ja)
JP (1) JP4342895B2 (ja)
KR (1) KR100870609B1 (ja)
TW (1) TW200522204A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP5091428B2 (ja) * 2005-06-14 2012-12-05 株式会社東芝 半導体装置の製造方法
JP4901221B2 (ja) * 2006-01-17 2012-03-21 株式会社東芝 半導体装置の製造方法
JP4748042B2 (ja) * 2006-11-30 2011-08-17 東京エレクトロン株式会社 熱処理方法、熱処理装置及び記憶媒体
US20100068542A1 (en) * 2006-12-29 2010-03-18 3M Innovative Properties Company Method of making inorganic or inorganic/organic hybrid films
US8227040B2 (en) * 2006-12-29 2012-07-24 3M Innovative Properties Company Method of curing metal alkoxide-containing films
KR100870322B1 (ko) 2007-02-09 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR20080087416A (ko) * 2007-03-27 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
JP2009094321A (ja) * 2007-10-10 2009-04-30 Tokyo Electron Ltd ポリシラザン膜の形成方法
EP2235131A4 (en) * 2007-12-28 2013-10-02 3M Innovative Properties Co FLEXIBLE ENCAPSULATION FILM SYSTEMS
US8603246B2 (en) 2008-01-30 2013-12-10 Palo Alto Research Center Incorporated Growth reactor systems and methods for low-temperature synthesis of nanowires
JP5329825B2 (ja) 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
WO2010002755A2 (en) * 2008-06-30 2010-01-07 3M Innovative Properties Company Method of making inorganic or inorganic/organic hybrid barrier films
JP4944228B2 (ja) * 2009-09-16 2012-05-30 株式会社日立国際電気 基板処理方法及び基板処理装置
JP5634366B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 成膜装置及び半導体装置の製造方法
JP5967845B2 (ja) * 2012-07-27 2016-08-10 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
EP2924715A4 (en) * 2012-11-22 2016-07-27 Shinetsu Chemical Co METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
US9460997B2 (en) 2013-12-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
JP6204213B2 (ja) * 2014-01-28 2017-09-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
DE112014006932T5 (de) * 2014-09-08 2017-06-01 Mitsubishi Electric Corporation Halbleitertempervorrichtung
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
CN109075070A (zh) * 2016-06-07 2018-12-21 株式会社国际电气 基板处理装置、炉口部以及半导体装置的制造方法及程序
SG11202108355VA (en) * 2019-02-05 2021-08-30 Applied Materials Inc Multi channel splitter spool
JP7236953B2 (ja) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 成膜装置および成膜方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969034B2 (ja) * 1993-06-18 1999-11-02 東京エレクトロン株式会社 搬送方法および搬送装置
JP2929260B2 (ja) * 1993-12-31 1999-08-03 東京エレクトロン株式会社 塗布膜形成方法及びその装置
JPH07206410A (ja) * 1994-01-17 1995-08-08 Toshiba Corp シリコン窒化膜の形成方法
US5907382A (en) * 1994-12-20 1999-05-25 Kabushiki Kaisha Toshiba Transparent conductive substrate and display apparatus
US5914151A (en) * 1995-05-29 1999-06-22 Fuji Photo Film Co., Ltd. Method for forming silica protective films
JPH10242139A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体装置の製造方法
JPH10321719A (ja) 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11105187A (ja) * 1997-09-30 1999-04-20 Tonen Corp 高純度シリカ質膜の形成方法及び高純度シリカ質膜
JPH11105186A (ja) 1997-09-30 1999-04-20 Tonen Corp 低誘電率シリカ質膜
JPH11162970A (ja) * 1997-11-25 1999-06-18 Sony Corp 酸化膜の形成方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法
JP3245136B2 (ja) * 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US20020020433A1 (en) * 1999-12-28 2002-02-21 Asami Suemura Oxidation apparatus and method of cleaning the same
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
DE60131698T2 (de) * 2000-05-31 2008-10-30 Tokyo Electron Ltd. Thermische Behandlungsvorrichtung und Verfahren
JP2002025999A (ja) * 2000-07-06 2002-01-25 Jsr Corp 絶縁膜、絶縁膜形成用材料および絶縁膜の形成方法
WO2002019037A1 (fr) * 2000-08-31 2002-03-07 Clariant International Ltd. Composition photosensible de polysilazane, procede de formation d'un motif sur la base de cette composition et procede pour bruler un film de revetement a partir de cette composition
KR100436495B1 (ko) * 2001-06-07 2004-06-22 삼성전자주식회사 스핀온글래스 조성물을 이용한 반도체 장치의 산화실리콘막 형성방법 및 이를 이용한 반도체 장치의 소자분리 방법
KR100364026B1 (ko) * 2001-02-22 2002-12-11 삼성전자 주식회사 층간 절연막 형성방법
JP3421660B2 (ja) * 2001-05-09 2003-06-30 東京エレクトロン株式会社 熱処理装置及びその方法
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
JP3965167B2 (ja) * 2003-07-04 2007-08-29 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4748042B2 (ja) * 2006-11-30 2011-08-17 東京エレクトロン株式会社 熱処理方法、熱処理装置及び記憶媒体
JP4944228B2 (ja) * 2009-09-16 2012-05-30 株式会社日立国際電気 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US7563481B2 (en) 2009-07-21
KR20050033469A (ko) 2005-04-12
US8122850B2 (en) 2012-02-28
US20090263292A1 (en) 2009-10-22
TWI362701B (ja) 2012-04-21
US20070231484A1 (en) 2007-10-04
KR100870609B1 (ko) 2008-11-25
TW200522204A (en) 2005-07-01
JP2005116706A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
JP4342895B2 (ja) 熱処理方法及び熱処理装置
US9117661B2 (en) Method of improving oxide growth rate of selective oxidation processes
CN106463395B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
TWI440089B (zh) 基板處理方法及基板處理裝置
JP3965167B2 (ja) 熱処理方法及び熱処理装置
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4259247B2 (ja) 成膜方法
JP3578155B2 (ja) 被処理体の酸化方法
WO2010038885A1 (ja) 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TW201843733A (zh) 蝕刻方法及蝕刻裝置
JP3913638B2 (ja) 熱処理方法及び熱処理装置
KR100870608B1 (ko) 열처리 방법 및 열처리 장치
JP2001308085A (ja) 熱処理方法
JP5276743B2 (ja) アモルファスカーボン膜の形成方法および形成装置
US20230326742A1 (en) Deposition method and processing apparatus
JP2008182194A (ja) 半導体装置の製造方法
JPH06140389A (ja) 絶縁膜の形成方法および絶縁膜形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4342895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150717

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees