CN101860364A - 环状振荡器电路、测量临界电压变异的集成电路及方法 - Google Patents

Abstract

本发明实施例提供一种环状振荡器电路、观察临界电压变异的***及方法。该环状振荡器电路包括依序被配置成环形的多个反相器及具有待测装置的多个测试电路。每一测试电路耦接于对应反相器及电压之间。每一测试电路包括旁路场效应晶体管，其具有耦接于电压及对应反相器的第一沟道，以回应于个别使能信号，并包括场效应晶体管待测装置，其具有平行耦接于第一沟道的第二沟道。本发明实施例通过禁能环状振荡器中一反相器的场效应晶体管待测装置，提供一种确定待测装置临界电压的方法，用以使耦接于电压及对应反相器间的待测装置影响环状振荡器的操作频率。本发明能够限制局部工艺变异，相较于公知技术，于工艺变异方面具有更好的精准度。

Description

环状振荡器电路、测量临界电压变异的集成电路及方法

技术领域

本发明涉及一种半导体装置，且尤其涉及一种观察临界电压变异的***及方法。

背景技术

半导体使用于集成电路中，且应用范围相当广泛，像是个人电脑、音乐和/或视频信息装置、多媒体装置、数字助理、通信装置等。一般而言，使用现代半导体工艺所制造的集成电路极为一致，来自于单一晶片的一集成电路，大体上会与另一集成电路具有相同的性能。

然而，可能会发生工艺变异(process variations)的情况。工艺变异包含场效应晶体管(FET)的沟道宽度及长度、栅极气化层的厚度、掺杂材料的浓度等。于产生集成电路的制造过程中，集成电路中晶体管的临界电压(ΔV_TH)局部变化即为一种常见的变异旁效应。临界电压的变化可改变漏电流，从而影响动态随机存取存储器(DRAM)的电荷保持(charge retention)时间、晶体管操作速度、逻辑栅切换速度等。

图1a显示集成电路中常用于特征化工艺变异的公知环状振荡器(ringoscillator)100示意图。环状振荡器100包括奇数个反相器105～109，依序被配置成一环形。当具有环状振荡器100的集成电路上电时，环状振荡器100也会被通电，且会自动产生一时钟脉冲信号，其频率为反相器105～109的函数。可加以测量该时钟脉冲信号的频率，用以确定总体工艺变异。举例来讲，若该时钟脉冲信号的频率大于一期望频率，则表示至少一个反相器的临界电压可能已低于一期望值。同样地，若该时钟脉冲信号的频率小于该期望频率，则表示至少一个反相器的临界电压可能已超过该期望值。

图1b显示公知环状振荡器150的公知单一阶级(stage)示意图。环状振荡器150的每一级均包括反相器155及通栅(pass gate)160，而不是仅将反相器依序配置成一环形。每一级也包括有效负载165，用以作为电容。有效负载165可被视为耦接于通栅160的后级。通栅160可用以连通或中断该环形。场效应晶体管可用来实现通栅160，例如N型场效应晶体管(NFET)或P型场效应晶体管(PFET)。对环状振荡器150的每一级而言，最好包括由相同类型的场效应晶体管所形成的通栅。可使用特定类型的场效应晶体管，进行该特定类型场效应晶体管的工艺变异特征化。举例来说，若使用N型场效应晶体管来实现通栅160，则可确定N型场效应晶体管的总体工艺变异。同样地，若使用P型场效应晶体管，则可确定P型场效应晶体管的总体工艺变异。借由将所述多个通栅晶体管加入环状振荡器，及观察环状振荡器的频率，便可于特定集成电路装置中，取得晶体管临界电压变异的一平均值。通过实现多个振荡器，其中，部分具有P型场效应晶体管且部分具有N型场效应晶体管，便可取得P型及N型场效应晶体管装置中临界电压变异的平均值。

图2显示集成电路200示意图。集成电路200包括电路结构205，用以实现集成电路200的功能。集成电路200也包括一些环状振荡器，像是沿着集成电路200上侧配置的环状振荡器210、沿着集成电路200左边缘及右边缘配置的环状振荡器215～216、配置于集成电路200右下角的环状振荡器220、形成于集成电路200内部的环状振荡器225等。环状振荡器也可沿着集成电路200一个以上的边缘形成。于一半导体晶片上，在各自分割及封装为集成电路之前，同时制造出许多集成电路。举例而言，环状振荡器可置于晶片的某些位置上，用以作为测试用结构，或者置于切割道(scribe line)区域中，并使用晶片探针加以测试，用以确认该半导体晶片上，各区域装置的临界电压是否在一可接受范围内。环状振荡器可用以测量整个集成电路200的工艺变异。一般来讲，最好是利用多个环状振荡器，或者，选择性地将一个大型环状振荡器散布于集成电路200的不同部分，以期该环状振荡器的元件能够遇到集成电路200中像是电路结构的工艺变异。图2即可说明于集成电路内，一种环状振荡器较夸张的使用方式。

公知上用来特征化晶体管临界电压变异的方法具有一些缺点。环状振荡器频率的测量结果与临界电压变异可能不具有高度关联性，这将使得测量结果可靠性不如预期。公知技术中，测量结果往往只表示特定环状振荡器的平均临界值变异。可能无法检测出环状振荡器内的局部变异。因此，对于临界电压变异而言，还是需要能够提供具有高度关联测量结果的方法及电路结构，且能够有效率地测量出集成电路或半导体晶片上，晶体管临界电压的局部变异。

发明内容

为解决或预防上述及其他问题，并且达成技术上的优点，下文特举出实施例，其提供特征化工艺变异的***及方法。

本发明的实施例提供一种测量临界电压变异的方法，包括下列步骤：提供一环状振荡器，包括串接的多个反相器，每一反相器接收一虚拟正电压及一虚拟接地电压；提供对应于每一反相器的N型场效应晶体管待测装置，耦接于一正电压及对应的虚拟正电压之间，以回应于一个别使能信号；以及当所述多个N型场效应晶体管待测装置均未被使能时，观察该环状振荡器的频率，且当所述多个N型场效应晶体管装置其中之一被使能时，进一步地观察该环状振荡器的频率，借以特征化工艺中所述多个N型场效应晶体管待测装置的临界电压变异。

本发明进一步提供关于方法、其它电路及***实施例，有助于以简单的频率测量方式来观察集成电路或晶片中装置的临界值变异，并个别使能环状振荡器中每一待测装置，且待测装置的临界电压与所观察的振荡器频率具有关联性。

本发明另一实施例提供一种环状振荡器电路，包括：多个反相器，依序被配置成一环形；以及多个测试电路，其中，每一测试电路耦接于一装置电压及一对应电压的节点之间，以耦接至一对应反相器，每一测试电路包括：一第一场效应晶体管，具有耦接至该对应电压的一第一沟道，用以于该第一场效应晶体管的一栅极端接收一使能信号；以及一第二场效应晶体管，具有与该第一沟道平行耦接的一第二沟道，并具有耦接至该装置电压的一栅极端，其中，通过该使能信号禁能该第一场效应晶体管，用以使耦接于该反相器的该对应电压节点的电压随着该第二场效应晶体管的临界电压改变，且其中，通过一独立控制信号来控制每一测试电路中的每一第一场效应晶体管。

本发明另一实施例提供一种测量临界电压变异的集成电路，包括：一集成电路结构，被设置于一基板上，该集成电路结构被配置用以执行预定操作；以及至少一环状振荡器，被设置于该基板上，该环状振荡器被配置用以产生具有一频率的一时钟脉冲信号，该频率取决于该环状振荡器中元件的一配置，该环状振荡器包括：多个反相器，依序被配置成一环形，每一反相器接收一虚拟正电压及一虚拟接地电压；多个标头测试电路，对应于所述多个反相器其中之一，每一标头测试电路包括一旁路晶体管，用以于一栅极端接收对应的一使能信号，该旁路晶体管具有耦接于一正电压及对应的该虚拟正电压的一沟道，且每一标头测试电路更包括一待测标头晶体管，具有耦接于该正电压及对应的该虚拟正电压的一沟道；以及多个注脚测试电路，对应于所述多个反相器其中之一，每一注脚测试电路包括另一旁路晶体管，用以于一栅极端接收对应的该使能信号，该旁路晶体管具有耦接于一接地电压及对应的该虚拟接地电压的一沟道，且每一注脚测试电路更包括一待测注脚晶体管，具有耦接于该接地电压及对应的该虚拟接地电压的一沟道，其中，该待测标头晶体管或该待测注脚晶体管其中之一影响该环状振荡器的振荡频率，以回应于该对应使能信号所禁能的旁路晶体管。

本发明所述实施例的优点在于，能够限制局部工艺变异，相较于公知技术，于工艺变异方面具有更好的精准度。振荡器频率与P型及N型待测装置两者的临界电压之间具有高度关联性，因此能以简单的测量方式提供可靠的特性描述。

进一步，本发明所述实施例的优点在于，可利用单一环状振荡器来确定N型场效应晶体管及P型场效应晶体管的局部及总体工艺变异。此一方式简化了实施方式，于确定工艺变异的过程中，能节省集成电路的实际面积(realestate)。

更进一步，本发明所述实施例的优点在于，环状振荡器产生一数字输出，提供了简单的测量及处理方式。

前述的内容大致叙述了本发明的特征和技术优点，因此可通过以下实施例的详细说明来更了解本发明。本发明其他特征及优点会在后续实施例作说明，其用以构成本发明权利要求的主体。任何本领域普通技术人员应可了解的是，可根据所揭示的观念及特定实施例修改或设计出实现本发明相同目的架构或工艺。任何本领域普通技术人员也应了解到，此一同等架构并不超出本发明后附的权利要求所定义的精神和范围。

附图说明

图1a显示公知环状振荡器(ring oscillator)示意图。

图1b显示公知环状振荡器的单一阶级(stage)示意图。

图2显示包括一些环状振荡器的集成电路示意图。

图3a显示另一环状振荡器的单一阶级示意图。

图3b显示环状振荡器示意图。

图4a显示环状振荡器示意图，于环状振荡器中，将特定控制信号提供至传输栅的晶体管。

图4b显示图4a环状振荡器的等效电路示意图。

图5显示依据本发明实施例的环状振荡器的单一阶级示意图。

图6显示具有13个阶级的环状振荡器示意图，于环状振荡器中，将特定控制信号提供至每一阶级。

图7a显示利用图5实施例的单一阶级来实现环状振荡器的示意图。

图7b显示以测试模式配置方式来配置图7a环状振荡器的示意图。

图7c显示图7b环状振荡器于测试模式下的等效电路示意图。

图8显示被配置于测试模式下的环状振荡器的2个阶级部分电路示意图。

图9显示图6单一阶级另一示意图，并显示模拟参数的范例。

图10a显示利用图9元件及参数所取得的NMOS临界电压模拟结果，而图10b显示利用图9参数所取得的PMOS临界电压模拟结果。

图11中显示依据本发明实施例特征化NMOS装置的工艺变异方法流程图。

图12a显示利用本发明实施例所实现的振荡器于正常模式下的模拟结果表、图12b显示测试NMOS装置的临界电压变异时，振荡器的模拟结果表、而图12c显示测试PMOS临界电压变异时，本发明实施例的振荡器的模拟结果表。

其中，附图标记说明如下：

100、150、210、215、216、220、225、350、500、700～环状振荡器；

105、106、107、108、109、155、305、517、519～反相器；

160～通栅；

165～有效负载；

200～集成电路；

205～电路结构；

300、355、356、357、358、359、510、555、556、557、558、559、601、603～阶级；

310～传输栅；

315、505、565～N型场效应晶体管(NFET)；

320、506～P型场效应晶体管(PFET)；

335、511～与门；

513～PMOS晶体管；

515、521～NMOS晶体管；及

523～PMOS待测装置。

具体实施方式

下文说明本发明的较佳实施方式。然而，值得注意的是，本发明所提供的许多可实施有创造力的概念，可以以各种不同具体方式实施。所叙述的特定实施例仅用以说明本发明的形成与使用，并非用以限定本发明。

实施例将以具体方式加以说明，即电子装置中所使用的集成电路，其中，以期测量出制造过程的变异。

于2009年1月14日提出的美国临时专利申请61/144,672，发明名称为“用于特征化工艺变异的***及方法”的相关共同申请中，其发明于此作为参考文献整体引述，提供一种改良的环状振荡器配置电路结构及方法，用以观察金属氧化物半导体(metal oxide semiconductor，CMOS)装置的局部临界电压。本发明实施例将上述参考文献的概念加以延伸，并提供优于公知文献实施例的其它实施方式。

图3a显示依据公知文献实施例的环状振荡器的单一阶级300示意图。阶级300包括反相器305及耦接于反相器305输入端的传输栅(transmissiongate)310。传输栅310包括N型场效应晶体管(NFET)315及320，两者的沟道平行配置，两者的漏极端相互耦接，且源极端相互耦接。N型场效应晶体管315的栅极端可耦接至控制信号“N GATE CONTROL”，而P型场效应晶体管320的栅极端可耦接至控制信号“P GATE CONTROL”。

根据公知文献所提供的实施例，控制信号“N GATE CONTROL”及“PGATE CONTROL”可为独立的信号，用以各自控制N型场效应晶体管315及P型场效应晶体管320的开启与关闭。当N型场效应晶体管315或P型场效应晶体管320其中之一，或者两者皆被开启时(对N型场效应晶体管315而言，N GATE CONTROL＝1，且对P型场效应晶体管320而言，P GATECONTROL＝0)，反相器305输入端的信号会递移至反相器305。然而，当N型场效应晶体管315或P型场效应晶体管320皆被关闭时，反相器305输入端的信号则不会递移至反相器305。

图3b显示由奇数个阶级300所形成的环状振荡器350示意图。所提供的环状振荡器包括依序被配置成一环形的奇数个阶级。如图3b所示，环状振荡器350包括5个阶级355～359。每一级355～359可具有个别的输入控制信号“N GATE CONTROL”及“P GATE CONTROL”。举例来讲，阶级355可具有输入控制信号“N GATE CONTROL(NC 1)”及“P GATECONTROL(PC 1)”。如前所述，于环状振荡器350中，独立控制信号可用以个别地控制每一传输栅的晶体管。

环状振荡器350进一步地包括一使能输入端，用以开启或关闭环状振荡器350。如图3b所示，可利用与门335及控制信号ENABLE来实现使能的功能。将控制信号ENABLE作为与门335的第一输入端，且依据与门335的位置，于环形中，将其中一个传输栅或反相器的输出，作为与门335的第二输入端。

虽然图3b显示阶级359的一部分，与门335也可置于相邻反相器阶级之间。尽管所示的环状振荡器350于每一级中具有一传输栅，其它实施例可具有少于反相器阶级的传输栅。传输栅数量变少可简化工艺变异的特征化，同时提供工艺变异的局部特征化程度。更进一步，传输栅数量变少有助于减少环状振荡器的尺寸及复杂度。不过，晶体管栅极的使用将提升可观察性及改善所取得的信息。

图4a显示环状振荡器350的临界电压监测操作示意图。如图4a所示，将所有的控制信号“N GATE CONTROL”设成(1)，且除了将阶级356的控制信号“P GATE CONTROL”设成(1)之外，将所有其它的控制信号“P GATECONTROL”设成(0)。此一配置将关闭每一传输栅(除了阶级356的传输栅)的N型场效应晶体管及P型场效应晶体管，且有效地消失于环状振荡器350的操作。

对阶级356的传输栅而言，可使其N型场效应晶体管505为开启且P型场效应晶体管506为关闭。当关闭P型场效应晶体管506时，N型场效应晶体管505仍存在于环状振荡器350的电路中。图4b显示图4a所配置环状振荡器350的等效电路示意图。由于N型场效应晶体管505仍存在于环状振荡器350中，可能会影响环状振荡器350的频率。换句话说，N型场效应晶体管505目前被配置为一待测装置(device under test，DUT)，且此配置所采取频率测量方式，能够提供关于N型场效应晶体管505临界电压变异的一测量结果。其余的N型场效应晶体管及P型场效应晶体管装置在测量过程中为无效状态。因此，借由参考文献的此实施例，可提供局部临界电压变异的测量结果。以电路中含N型场效应晶体管505的有无为对比来测量环状振荡器的频率，用以观察对应的临界电压。借由每次比较振荡器不同部分的待测装置临界电压，便可利用简单的频率测量方式取得临界电压变异的测量结果。

图5显示依据本发明实施例所改良的环状振荡器的阶级510电路示意图。于图5中，反相器阶级517将前一级的信号INV_in作为输入，并将输出INV_out驱动至次一级。标头(header)电路包括PMOS晶体管513所实现的旁路栅，其用以接收输入使能信号NMOS_test_en，并包括NMOS晶体管515，其可作为NMOS待测装置(DUTn)。标头电路输出一虚拟电压VVDD至反相器阶级517。电压VDD保持不变。

同样地，注脚(footer)电路包括PMOS待测装置(DUTp)523及旁路晶体管521，其接收使能信号PMOS_test_en及提供一虚拟接地电压VVSS至反相器519。PMOS待测装置(DUTp)523耦接于节点VVSS及接地电压或低电压VSS。

公知上，PMOS晶体管513开启时，电压VVDD上升至电压VDD(正电轨)，这是因为只要栅输入信号NMOS_test_en低过VDD临界电压以上的话，便能够持续导通PMOS晶体管513。PMOS晶体管513的阻抗小，也将VDD及VVDD间的电压差最小化。同样地，当利用NMOS晶体管521将虚拟电压VVSS的节点耦接至电压VSS时，只要反相器519所提供的栅输入电压高过VSS至少临界电压以上的话，便能够持续导通NMOS晶体管521，使电压VVSS下降至VSS。以此方式将测试电路DUTn及DUTp旁路于电路之外。进一步，当输入信号test_en为无效(inactive)状态时，旁路栅晶体管若大于DUT晶体管，则可提供额外电流至负载，有效地使标头及注脚电路旁路于电路之外，即让振荡器所有阶级的VVDD接近VDD，且所有阶级的VVSS接近VSS。当待测装置515及523旁路于电路之外时，可控制晶体管513及521的尺寸，用以确保虚拟电压接近电压VDD及VSS。

需注意，虽然图5实施例显示环状振荡器的单一阶级，也就是说，于单一阶级中，通过分别设置待测装置(DUTn 515或DUTp 523，取决于配置方式)于电路中，借以观察NMOS及PMOS两者的临界电压变异，但根据本发明的其它实施例，可以只形成仅具有标头部分的反相器阶级实施方式，用以测试NMOS临界电压变异，而于它处形成仅具有注脚部分的反相器阶级实施方式，用以测试PMOS临界电压变异。可形成仅具有NMOS待测装置及PMOS待测装置的环状振荡器，分别用来测试PMOS及NMOS的临界电压变异。尽管这实施例较不具有硅面积效率，仍作为本发明的额外实施例且属于后附权利要求的保护范围。

图6显示依据本发明实施例具有13个阶级的环状振荡器示意图。于图6中，测试控制信号显示为PMOS_test_en及NMOS_test_en两组信号，其中，每组信号的一位，用以指示每一反相器阶级。如此一来，当将所有测试使能信号设为0时，电路中所有待测装置DUTn及DUTp将旁路于电路之外，且环状振荡器将操作于自然频率中。

然而，于测试过程中，可将测试控制信号其中之一设为0，用以将某一阶级的待测装置DUTn或DUTp置入电路之中，使得此实施例能够对其中一个待测装置(DUTn或DUTp)进行测试。进一步，可个别选取振荡器的每一级，用以各自测试P型及N型装置，借以监测MOS装置的局部临界电压变异。

图7a显示利用图5反相器阶级电路510的实施例来实现具有5个阶级的环状振荡器500电路示意图，其中，将5个阶级555～559的每一级分别标示为1～5。每一标头电路将从NMOS_test_en这组信号接收各自的位，而每一注脚电路将从PMOS_test_en这组信号接收各自的位。每一级555、556、557、558及559耦接成为一圈或一环形，一阶级的输出作为次一级的输入，且环状振荡器的执行与否，可利用信号ENABLE、或者借由与门511的动作来使能。

图7b显示环状振荡器500的一示范测试操作。于此实施例中，除了将阶级557的控制信号NMOS_test_en设为1之外，将所有控制信号NMOS_test_en设为0，所有控制信号PMOS_test_en也被设为0。此一配置使得电路中的NMOS FET 565成为待测装置，且将此一待测装置DUTn置于电路之中，用以形成环状振荡器。于其它阶级中，将每一级的待测装置DUTn及DUTp配置为旁路。

值得注意的是，阶级557的注脚部分的DUTp仍旁路于振荡器电路之外。振荡器的频率目前会受装置DUTn影响，因此频率测量可提供与NMOS FET565临界电压相关联的测量结果。借由改变信号PMOS_test_en及NMOS_test_en，可单独将每一待测装置DUTn及DUTp置于电路之中。对于每一级的每一个测试配置方式而言，DUTn或DUTp被置于电路中，用以观察环状振荡器的频率，然后提供与特定装置临界电压相关联的测量结果。借由比较临界电压与期望临界值，或其它测量结果，便可确定临界电压变异。可以确定任一特定阶级的局部变异。通过简单的频率测量方式，便可迅速地执行单一装置、一组装置或一晶片的工艺特征化。

图7c显示图7b所配置环状振荡器500的等效电路示意图。于电路中，第3级反相器具有NMOS FET 565，其它级所具有的待测装置均为旁路，因此，并未将所述多个装置DUTs置入电路之中。输入至于反相器3的电压VVDD目前低于NMOS FET 565的临界电压Vthn，换言之，VVDD约为VDD-Vthn。装置565的存在也影响后方第4级的输入电压，同样地，第3级反相器的输出也低于临界电压Vthn。其结果是，影响了振荡器的频率操作。测量振荡器频率提供了NMOS FET 565的临界电压Vthn的一相关联测量结果。需注意，不同于公知的环状振荡器，此一频率测量对应于一待测装置DUT的临界电压贡献，而非平均值，因此，可以利用简单的频率测量方式来观察局部装置的临界值变异。举例来说，速度快与速度慢的装置可能出现于一装置或一晶片的不同部分，此一信息对于确定工艺变异的成因而言相当重要。

脉冲575表示作为第3级输出的一脉冲，并供给至第4级。由于待测装置DUT 565，即NMOS FET，置于电路之中，因此，可将脉冲575减少至大体上相等于NFET 565的临界电压(Vthn)。若Vthn值大，则脉冲575的峰值明显地会低于VDD(正常电平)，若Vthn值小，则脉冲575约等于VDD。因此，当脉冲575值小时，由于输入脉冲575的电位小(且电流小)，延迟了第4级反相器的输出，从而对环状振荡器500的频率造成影响。接着，可测量环状振荡器500的频率，用以确定NFET 565的临界电压变异(若有的话)。

于环状振荡器中，上述的说明着重于开启及关闭标头电路的各旁路栅，其中，标头电路位于VDD及VVDD之间，用以将电压VDD经由VVDD供给至反相器。这些配置方式用以取得对应于NFFTs的局部工艺变异。以类似方式开启及关闭注脚电路的各旁路栅，用以于振荡器的反相器阶级中，取得DUTp PFFTs的局部工艺变异测量结果。因此，关于NFFTs的局部工艺变异特征化的说明并非用以限制实施方式。于这些实施例中，再次利用简单的振荡器频率测量方式，同样地可以很容易测量PFFTs的局部临界电压变异。

为进一步地说明将一待测装置DUT加入环状振荡器后，对振荡器操作的影响，图8显示环状振荡器700的2个阶级部分电路示意图。于环状振荡器700中，显示阶级601及阶级603。阶级601及603各自包括反相器517及标头电路，其包括从信号NMOS_test_en接收一控制输入的旁路PMOS晶体管513及NMOS待测装置515。于每一级中，标头电路提供一虚拟电压VVDD至反相器517。阶级601及603也各自包括注脚电路，其包括用以接收一控制信号的NMOS旁路晶体管521及PMOS待测装置523。于此，为方便说明，将阶级601的NMOS晶体管565称为DUTn。

如图8所示，将DUTn 565置于环状振荡器700的电路中，这是因为PMOS晶体管513由栅极的信号1关闭，意味着阶级601的NMOS_test_en的信号为有效(active)。阶级601及603的其余旁路栅均被开启，使得其余的待测装置并未被置于电路之中。因此，于阶级601中，将耦接至反相器517的虚拟电压减去待测装置DUTn 565的临界电压Vthn。再者，阶级603输入端的脉冲振幅强度也减少装置DUTn 565的临界电压。

因此，振荡器频率将下列两者影响，其一为减少的VDD，供给至阶级601的反相器，并会影响阶级601的反相器517切换速度，其二为用以输入至阶级603的输出脉冲所减少的振幅强度。

图9显示反相器阶级的代表实施例，以现行半导体工艺实现，例如65米(nanometer)或更小的CMOS工艺。并显示所述多个旁路晶体管装置的长宽比，对PMOS旁路晶体管513而言，长度Lp为0.04微米(μm)且宽度Wp为1.23微米，对注脚电路的NMOS旁路栅而言，长度Ln为0.04微米(μm)且宽度Wn为0.93微米。公知上，每一反相器517包括PMOS上拉(pull up)晶体管及NMOS下拉(pull down)晶体管(未图示)，于此实施例中，PMOS上拉晶体管的尺寸为长度Lp＝0.2微米且宽度Wp＝1.23微米，而NMOS下拉晶体管长度Ln＝0.2微米且宽度Wn＝0.93微米。

图10a及图10b显示蒙地卡罗(Monte Carlo)模拟结果，其利用图9环状振荡器阶级来形成具有13个阶级的振荡器。于模拟过程中，引入装置工艺参数所产生的局部阶级变异。利用符合TT的工艺条件角落(processconditions corner)来进行1000点的模拟。

于图10a中，显示NMOS的结果。垂直轴为所观察的环状振荡器频率Mhz。水平轴为NMOS DUT晶体管的临界电压volts。当临界电压增加时，频率减少，且值得一提的是，振荡器频率与Vthn之间具有反线性关系。同样地，图10b显示与PMOS DUT晶体管相关的临界电压与所取得振荡器频率资料的模拟结果。

于图11中，显示依据本发明实施例，取得电路中如NMOS装置的临界电压变异方法流程图，该电路包括本发明实施例的环状振荡器。

于步骤1105中，该方法始于配置环状振荡器的每一级，可为任一奇数个阶级，如5、7、9、13、27等，用以旁路待测装置。于此配置方式中，振荡器频率将不受任何待测装置影响。

于步骤1107中，取得振荡器的基准或正常频率。

于步骤1109中，选取一第一阶级来进行测试测量。

于步骤1111中，开始进行一回圈。信号NMOS_test_en用来配置所选取阶级，用以将该阶级的待测装置DUTn置于振荡器电路之中。由于NMOS待测装置的旁路栅为PMOS晶体管，意味着将该阶级的控制信号NMOS_test_en设为1，其它信号NMOS_test_en则保持为0。同样地，将振荡器中每一级的信号PMOS_test_en设为0。

于步骤1113中，利用电路中所选取阶级的待测装置来测量频率。

于步骤1115中，计算并存储临界电压。或者，为了后续的统计分析，可存储所取得的频率。

于步骤1117中，将所选取阶级的控制信号NMOS_test_en归0。

于步骤1119中，显示一条件步骤。若还有尚未测试的反相器阶级，则进行Y分支，且流程前进至步骤1121。若已无欲测试的反相器阶级，则进行N分支，该方法结束。

于步骤1121中，选取一新阶级，该方法返回至步骤1111。

于图11所示的实施例中，利用NMOS待测装置来说明本方法。之后，可利用信号PMOS_test_en及电路中的PMOS待测装置来选取及测量环状振荡器频率，用以执行该方法。为简化及避免赘述，将不显示此一流程，而是将图11中所出现的NMOS_test_en以PMOS_test_en取代，所出现的DUTn以DUTp取代，借以提供PMOS装置的临界电压测量方法的步骤。

图12a显示与具有13个阶级的振荡器频率相关的结果表，该振荡器利用图9实施例的阶级模拟。于图12a中，当电路中无待测装置DUTs时，所取得的平均频率(Average)为330.23Mhz。频率标准偏差(STD)为1.16。因此，频率标准偏差(STD)与平均频率(Average)的比为0.35％。图12b显示于一阶级中，将具有局部临界值变异的一个NMOS DUT置于电路中时，所取得的模拟结果。NMOS临界电压变异与频率之间所观察的关联数(correlation coefficient)为-0.950。这表示两者具有高度关联性，且表示振荡器频率对NMOS装置的临界值变异测量非常有用。振荡器操作频率会因为DUTn晶体管的存在而被明显地降低。需注意，目前平均振荡器频率为172.43Mhz，而标准偏差为15.54(由于DUTn装置及局部临界电压变异的存在，比以前高出许多)。

同样地，图12c显示于一阶级中，将具有局部临界值变异的一个PMOSDUT引入电路中时，所取得的模拟结果，且该模拟包括DUTp装置的局部临界电压变异。所观察的关联系数为-0.946，相当地高，且类似于图12bNMOSDUT的情况。如同公知的方法，此一关联性一样特别地重要，包括用于相关应用的传输栅在内，PMOS装置也无法到达如此高的关联性。因此，本发明实施例提供一种简单的测量方式(环状振荡器的频率)，与PMOS及NMOS待测装置的临界电压变异具有高度关联性，且能够对临界电压变异进行局部观察。于图12c中，平均频率高于NMOS DUTs，但明显地少于电路中环状振荡器不具有DUTs的情况，且其STD为17.89，而STD/Average为10.57％。因此，对电路中不具有任何DUTs的环状振荡器而言，其STD/Average的比，从少于1％增加到比9％还要高。

本发明的内容与优点虽然已详细揭示如上，然而必须说明的是，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的范围为准。再者，本发明的范围并不受限于说明书中所描述的有关于工艺、机器、产品、组成元件、工具、方法及步骤等特定实施例。任何本领域普通技术人员皆可根据本发明所揭示的内容，配合现存或未来发展出的工艺、机器、产品、组成元件、工具、方法及步骤等，执行与根据本发明所描述的可被利用的对应实施例大体相同的功能，或达到大体相同的结果。因此，后附的权利要求将涵盖本发明的工艺、机器、产品、组成元件、工具、方法及步骤的范围。

Claims (14)

1.一种环状振荡器电路，包括：

多个反相器，依序被配置成一环形；以及

多个测试电路，其中，每一测试电路耦接于一装置电压及一对应电压的节点之间，以耦接至一对应反相器，每一测试电路包括：

一第一场效应晶体管，具有耦接至该对应电压的一第一沟道，用以于该第一场效应晶体管的一栅极端接收一使能信号；以及

一第二场效应晶体管，具有与该第一沟道平行耦接的一第二沟道，并具有耦接至该装置电压的一栅极端；

其中，通过该使能信号禁能该第一场效应晶体管，用以使耦接于该反相器的该对应电压节点的电压随着该第二场效应晶体管的临界电压改变。

2.如权利要求1所述的环状振荡器电路，其中通过一独立控制信号来控制每一测试电路中的每一第一场效应晶体管。

3.如权利要求1所述的环状振荡器电路，其中所述多个反相器中的反相器数量与所述多个测试电路中的测试电路数量相同。

4.如权利要求1所述的环状振荡器电路，其中，该第一场效应晶体管包括一P型场效应晶体管，且该第二场效应晶体管包括一N型场效应晶体管。

5.如权利要求1所述的环状振荡器电路，其中，该第一场效应晶体管包括一N型场效应晶体管，且该第二场效应晶体管包括一P型场效应晶体管。

6.如权利要求1所述的环状振荡器电路，更包括：

一逻辑栅，具有一第一输入端及一第二输入端，该第一输入端耦接至所述多个反相器其中之一反相器的输出端，且该第二输入端耦接至一使能控制信号，该逻辑栅用以选择性地开启或关闭该环状振荡器电路。

7.如权利要求6所述的环状振荡器电路，其中该逻辑栅是一逻辑与(AND)门。

8.如权利要求1所述的环状振荡器电路，其中在所述多个反相器中具有奇数个反相器。

9.一种测量临界电压变异的集成电路，包括：

一集成电路结构，被设置于一基板上，该集成电路结构被配置用以执行预定操作；以及

至少一环状振荡器，被设置于该基板上，该环状振荡器被配置用以产生具有一频率的一时钟脉冲信号，该频率取决于该环状振荡器中元件的一配置，该环状振荡器包括：

多个反相器，依序被配置成一环形，每一反相器接收一虚拟正电压及一虚拟接地电压；

多个标头测试电路，对应于所述多个反相器其中之一，每一标头测试电路包括一旁路晶体管，用以于一栅极端接收对应的一使能信号，该旁路晶体管具有耦接于一正电压及对应的该虚拟正电压的一沟道，且每一标头测试电路更包括一待测标头晶体管，具有耦接于该正电压及对应的该虚拟正电压的一沟道；以及

多个注脚测试电路，对应于所述多个反相器其中之一，每一注脚测试电路包括另一旁路晶体管，用以于一栅极端接收对应的该使能信号，该旁路晶体管具有耦接于一接地电压及对应的该虚拟接地电压的一沟道，且每一注脚测试电路更包括一待测注脚晶体管，具有耦接于该接地电压及对应的该虚拟接地电压的一沟道，

其中，该待测标头晶体管或该待测注脚晶体管其中之一影响该环状振荡器的振荡频率，以回应于该对应使能信号所禁能的旁路晶体管。

10.如权利要求9所述的测量临界电压变异的集成电路，其中，该待测标头晶体管包含一N型场效应晶体管、该标头的旁路晶体管包括一P型场效应晶体管。

11.如权利要求9所述的测量临界电压变异的集成电路，其中，该待测注脚晶体管包含一P型场效应晶体管、该注脚的旁路晶体管包含一N型场效应晶体管。

12.如权利要求9所述的测量临界电压变异的集成电路，其中，每一标头测试电路及每一注脚测试电路各自地由对应的该使能信号控制。

13.如权利要求9所述的测量临界电压变异的集成电路，其中，该环状振荡器的频率与所选取的一待测标头晶体管及一待测注脚晶体管的临界电压相关联。

14.如权利要求9所述的测量临界电压变异的集成电路，其中，将多个环状振荡器设置于该基板上，且其中，将所述多个环状振荡器散布于该基板的表面上。

Images