CN111837045A - 集成电路工作负载、温度和/或亚阈值泄漏传感器 - Google Patents
集成电路工作负载、温度和/或亚阈值泄漏传感器 Download PDFInfo
- Publication number
- CN111837045A CN111837045A CN201980017752.XA CN201980017752A CN111837045A CN 111837045 A CN111837045 A CN 111837045A CN 201980017752 A CN201980017752 A CN 201980017752A CN 111837045 A CN111837045 A CN 111837045A
- Authority
- CN
- China
- Prior art keywords
- rosc
- workload
- semiconductor
- stress
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 230000010355 oscillation Effects 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims description 98
- 238000001514 detection method Methods 0.000 claims description 36
- 238000004088 simulation Methods 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 25
- 230000006870 function Effects 0.000 claims description 20
- 238000012360 testing method Methods 0.000 claims description 19
- 230000000694 effects Effects 0.000 claims description 8
- 238000012423 maintenance Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 69
- 238000010586 diagram Methods 0.000 description 25
- 238000013461 design Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000003068 static effect Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000032683 aging Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100264195 Caenorhabditis elegans app-1 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/34—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements
- G01K7/346—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using capacitative elements for measuring temperature based on the time delay of a signal through a series of logical ports
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明确定半导体集成电路(IC)中的功能晶体管的一个或更多个操作状况(泄漏电流、温度和/或工作负载)。所述功能晶体管提供电流,所述电流作为输入提供给环形振荡器(ROSC)。所述ROSC靠近所述功能晶体管位于所述IC中并且在操作中具有振荡频率。所述功能晶体管的所述一个或更多个操作状况是基于所述ROSC的所述振荡频率来确定的。
Description
相关申请的交叉引用
本申请要求2018年1月8日提交的美国临时专利申请号62/614,706“集成电路亚阈值泄漏传感器(INTEGRATED CIRCUIT SUB-THRESHOLD LEAKAGE SENSOR)”的优先权的权益,该专利申请的全部内容通过引用以其整体合入本文。
技术领域
本发明涉及集成电路的领域。
背景技术
集成电路(IC)可以包括在平坦半导体衬底(诸如硅晶片)上的模拟和数字电子电路。使用光刻技术将微观晶体管印刷到衬底上以在非常小的区域中产生数十亿个晶体管的复杂电路,从而使得使用IC的现代电子电路设计是低成本和高性能的。IC在被称为铸造厂的工厂的装配线中生产,这些装配线已使IC的生产商品化,诸如互补金属氧化物半导体(CMOS)IC。数字IC包含以功能和/或逻辑单元布置在晶片上的数十亿个晶体管,诸如金属氧化物半导体场效应晶体管(MOSFET),以及将功能单元互连的数据路径,这些数据路径在功能单元之间转移数据值。每个单元具有电源以及相关联的开启电源、关闭电源、备用电源等。
数字IC实现了大量的基于CMOS的子电路,每个子电路与OFF配置相关联。在OFF配置期间,子电路设备仍可消耗电力,诸如经常称为静态功率消耗。将IC内的所有子电路的静态(或泄漏)功率相加,并且其可以称为总IC静态功率。
在数字IC中,在理想上没有电流的状态下,亚阈值泄漏可以被认为是寄生泄漏。相反,在微功率模拟电路中,弱反相是有效的操作区域,并且亚阈值可以是有用的晶体管模式,围绕该晶体管模式可以设计电路功能。因此,期望测量或跟踪功能单元或IC的泄漏电流和其他工作特性(诸如温度)。
Datta,Kumar的“Analysis of a Ring Oscillator Based on Chip ThermalSensor in 65nm Technology(65nm技术中基于芯片热传感器的环形振荡器的分析)”(出版于http://archive.vn/loDq)讨论了环形振荡器中的延迟对温度的依赖性。反相器延迟通常随温度而增加,使得环形振荡器频率随升高的温度而减小。基于该原理提出了芯片热传感器。还建议可以使用这种传感器来确定整个芯片的泄漏功率。但此类传感器尚未被认为是准确的,部分原因是温度敏感性可能是环形振荡器中使用的反相器的加工技术的结果。
相关技术的前述示例和与之相关的限制旨在为说明性的而不是排他性的。通过阅读说明书和研究附图,相关技术的其他限制对于本领域技术人员将变得显而易见。
发明内容
结合旨在是示例性和说明性的而非限制范围的***、工具和方法来描述和说明以下实施例及其方面。
根据一个实施例,提供一种半导体集成电路(IC),其包括:功能晶体管,所述功能晶体管具有提供电流的输出;环形振荡器(ROSC)电路,所述环形振荡器电路靠近所述功能晶体管位于所述IC中并且在操作中具有振荡频率;以及处理器,其被配置为基于ROSC的振荡频率来确定功能晶体管的一个或更多个操作状况。有利地,所述ROSC具有被耦接以从所述功能晶体管的所述输出接收所述电流的输入。
在实施例中,所述半导体IC还包括启用部分,所述启用部分被配置为根据接收的启用信号来启用或禁用所述ROSC。可选地,所述启用部分包括作为所述ROSC的部分的NAND逻辑门、被布置为接收所述启用信号的所述NAND逻辑门的第一输入、以及耦接到所述ROSC的输出的所述NAND逻辑门的第二输入。
在实施例中,所述ROSC包括至少一个偏斜反相器。
在实施例中,所述处理器被配置为使用所存储的所述ROSC在不同操作状况下的振荡频率的模拟结果,以确定所述功能晶体管的所述一个或更多个操作状况。
在实施例中,所述ROSC形成至少一个泄漏检测电路的部分,例如使得所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述功能晶体管的泄漏电流。可选地,所述至少一个泄漏检测电路包括电连接到被测设备(DUT)的所述输入电压的亚阈值偏置发生器,其中所述DUT优选地包括所述功能晶体管。然后,ROSC优选地是电连接到所述DUT的输出的第一存储电路。可选地,所述至少一个泄漏检测电路包括电连接到所述DUT的所述输出(诸如所述功能晶体管的漏极)的电子开关。所述至少一个泄漏检测电路有利地包括频率测量电路。
在一些实施例中,所述至少一个泄漏检测电路是多个泄漏检测电路,每个泄漏检测电路测量来自多个DUT中一个的泄漏电流。
在实施例中,所述ROSC和所述处理器形成至少一个温度检测电路的部分,使得所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述功能晶体管的温度。可选地,所述处理器被进一步配置为使用所存储的所述ROSC在不同温度下的振荡频率的模拟结果以基于所述ROSC的所述振荡频率来确定所述功能晶体管的所述温度。可选地,所述处理器被进一步配置为将所述IC识别为具有选自由多个预定义类型的IC组成的组的类型,所述处理器针对所述预定义类型中的每一者存储所述ROSC在不同温度下的所述振荡频率的相应模拟结果。可选地,所述至少一个温度检测电路还包括电流源,所述电流源的输出向所述ROSC提供输入。可选地,所述电流源包括亚阈值偏置发生器,所述亚阈值偏置发生器耦接到所述功能晶体管的控制端子并且被配置为以亚阈值状态偏置所述功能晶体管,所述功能晶体管的输出提供所述电流源的所述输出。如本文所述,所述亚阈值偏置发生器可以形成所述至少一个泄漏检测电路的一部分。有利地,所述至少一个温度检测电路被配置为使得所述ROSC的所述振荡频率随着升高的温度而增大。
在实施例中,所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述IC的应力或工作负载。可选地,基于以下中的一者或更多者的函数确定所述IC的所述应力或工作负载:IC电压、温度和IC活动。可选地,所述处理器被进一步配置为确定在以下中的一者或两者的不同值下的所述应力或工作负载:所述半导体IC的时钟频率;以及半导体IC的操作电压,所述处理器被配置为提供相对于所述时钟频率和/或操作电压参考的所述应力或工作负载。可选地,所述IC的所述应力或工作负载表示在时间间隔内的总计应力或工作负载,所述时间间隔基于用于所述ROSC的所述振荡频率的测量的持续时间。可选地,所述IC的所述应力或工作负载表示相对于温度的总计应力或工作负载。可选地,所述应力或工作负载由以下中的一者或更多者表示:数量;所有半导体IC的相对于参考值的比率;以及相同类型的半导体IC的相对于参考值的比率。可选地,所述处理器被进一步配置为接收所述半导体IC的裕度损失,并且将所接收的裕度损失与所述应力或工作负载相关联。可选地,所述处理器被进一步配置为基于所确定的应力或工作负载以及所存储的应力或工作负载与裕度损失之间的相关性来确定所述IC的裕度损失。可选地,所述处理器被进一步配置为针对所述半导体IC的至少一部分选择性地启用或禁用负偏置温度不稳定性(NBTI)模式,并且在启用所述NBTI模式时确定所述NBTI模式的应力或工作负载。可选地,所述处理器被进一步配置为基于所确定的应力或工作负载与预定标准的比较来生成通知信号,所述通知信号指示以下中的一者或更多者:所述IC的状态或年限;所述IC的一个或更多个保护带;以及维护或替换条件。
在实施例中,所述处理器被配置为确定分布在一个时间段内的所述一个或更多个操作状况的多个实例,并且存储所述一个或更多个操作状况的所确定的多个实例。
在实施例中,所述处理器被配置为通过网络将所述一个或更多个操作状况的所确定的多个实例存储在以下中的一者或更多者中:所述半导体IC中的非易失性存储器;本地***上的外部存储设备以及远程***上的外部存储设备。可选地,所述处理器被配置为确定所述一个或更多个操作状况的所确定的多个实例在所述时间段内的总计值。
在实施例中,所述ROSC的输入被可切换地耦接以从所述功能晶体管的所述输出接收所述电流,使得所述处理器被配置为:当所述ROSC的输入未从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定参考频率;以及当所述ROSC的输入从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定传感器测量频率。
根据一个实施例,提供一种用于确定半导体集成电路(IC)中的功能晶体管的一个或更多个操作状况的方法。所述方法包括:测量在靠近所述功能晶体管位于所述IC中的环形振荡器(ROSC)的所述输出处的振荡频率;基于所述ROSC的所述振荡频率来确定所述功能晶体管的一个或更多个操作状况。有利地,ROSC从功能晶体管的输出接收电流作为输入。
在实施例中,所述方法还包括根据启用信号进行切换以启用或禁用所述ROSC。在实施例中,所述确定的步骤使用所存储的所述ROSC在不同操作状况下的所述振荡频率的模拟结果以确定所述功能晶体管的所述一个或更多个操作状况。
在实施例中,确定的步骤包括基于所述ROSC的所述振荡频率来确定(或检测)来自所述半导体IC,具体是所述功能晶体管的泄漏电流。所述功能晶体管有益地包括在被测设备(DUT)中。所述方法可选地包括测量环形振荡器(ROSC)的所述输出处的频率作为参考频率的动作。所述方法优选地包括以下动作:在所述至少一个DUT的输入电压引线上使用电连接到所述输入电压引线的亚阈值偏置发生器来设置亚阈值电压。所述方法包括以下动作:测量所述ROSC的所述输出处的频率作为泄漏频率。所述方法包括以下动作:有利地基于所述泄漏频率使用计算设备来计算泄漏电流。所述方法可选地包括以下动作:闭合电连接在所述至少一个DUT的输出(漏极)引线与所述ROSC之间的电子开关。可选地,所述方法还包括:测量环形振荡器(ROSC)的所述输出处的振荡频率作为参考频率,在所述测量期间将电连接在所述DUT的输出和所述ROSC之间的电子开关设置为断开;以及在测量所述ROSC的所述输出处的频率作为泄漏频率的步骤之前,闭合所述电子开关。
在实施例中,所述方法还包括:基于所述ROSC的所述振荡频率来确定所述功能晶体管的温度。可选地,确定所述功能晶体管的温度的所述步骤是基于所述ROSC的所述振荡频率以及所存储的所述ROSC在不同温度下的所述振荡频率的模拟结果。可选地,所述方法还包括:将所述IC识别为具有选自由多个预定义类型的IC组成的组的类型,确定温度的所述步骤还包括基于所述识别,针对所述预定义类型中的每一者,从所存储的所述ROSC在不同温度下的所述振荡频率的相应模拟结果中进行选择。可选地,所述方法还包括:提供电流源的输出作为所述ROSC的输入。可选地,根据权利要求40所述的方法,还包括:在所述功能晶体管的输入电压引线上使用电连接到所述输入电压引线的亚阈值偏置发生器来设置亚阈值电压,使得所述功能晶体管的输出提供所述电流源的所述输出。
在实施例中,所述一个或更多个操作状况包括所述IC的应力或工作负载,基于所述ROSC的所述振荡频率来确定所述应力或工作负载。可选地,基于以下中的一者或更多者的函数确定所述IC的所述应力或工作负载:IC电压、温度和IC活动。可选地,所述确定的步骤包括确定在以下中的一者或两者的不同值下的所述应力或工作负载:所述半导体IC的时钟频率以及半导体IC的操作电压,所述方法还包括提供相对于所述时钟频率和/或操作电压参考的所述应力或工作负载。可选地,所述IC的所述应力或工作负载表示在时间间隔内的总计应力或工作负载,所述时间间隔基于用于所述ROSC的所述振荡频率的测量的持续时间。可选地,所述应力或工作负载由以下中的一者或更多者表示:数量;所有半导体IC的相对于参考值的比率;以及相同类型的半导体IC的相对于参考值的比率。可选地,所述方法还包括基于所确定的应力或工作负载以及所存储的应力或工作负载与裕度损失之间的相关性来确定所述IC的可靠性裕度或裕度损失。可选地,所述方法还包括:针对所述半导体IC的至少一部分选择性地启用或禁用负偏置温度不稳定性(NBTI)模式;以及优选地,在启用所述NBTI模式时确定所述NBTI模式的应力或工作负载。可选地,所述方法还包括:将所确定的应力或工作负载与预定标准进行比较。优选地,所述预定标准基于与所述半导体IC相同类型的半导体IC的统计寿命工作负载。可选地,所述方法还包括:基于所述比较来生成通知信号,所述通知信号指示以下中的一者或更多者:所述IC的状态或年限;所述IC的一个或更多个保护带;以及维护或替换条件。
在实施例中,所述方法还包括:为所述IC确定多组应力或工作负载,每组应力或工作负载是所述半导体IC根据相应应用程序的操作期间发生的ROSC振荡频率来确定的。可选地,每组应力或工作负载包括分布在一个时间段内的应力或工作负载的多个实例。
在实施例中,所述方法还包括:将所述应力或工作负载与所述半导体IC的裕度损失相关联。可选地,所述方法还包括:基于所述应力或工作负载校准所述半导体IC的测试结果。
在实施例中,所述方法还包括:确定分布在一个时间段内的所述一个或更多个操作状况的多个实例;以及存储所述一个或更多个操作状况的所确定的多个实例。可选地,通过网络存储所述一个或更多个操作状况的所确定的多个实例的所述步骤在以下中的一者或更多者中:所述半导体IC中的非易失性存储器;本地***上的外部存储设备;以及远程***上的外部存储设备。可选地,所述方法还包括:确定所述一个或更多个操作状况的所确定的多个实例在所述时间段内的总计值。
在实施例中,所述方法还包括:可切换地耦接所述ROSC的所述输入以从所述功能晶体管的所述输出接收所述电流;当所述ROSC的输入未从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定参考频率;和/或当所述ROSC的输入从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定传感器测量频率。
有利地,确定一个或更多个操作状况的所述步骤是在计算设备处执行的。在一些实施例中,所述计算设备是或包括所述IC上的电路。附加地或另选地,所述计算设备是或包括所述半导体IC的外部设备。在后一种情况下,所述方法还可以包括由所述计算设备接收多个振荡频率,并且其中所述确定是使用将所述多个振荡频率作为输入的拟合函数来执行的。可选地,所述方法还包括由所述计算设备从多个IC中的相应IC接收多个振荡频率。在一些实施例中,所述方法还包括将所述参考频率和所述传感器(例如,泄漏)频率发送到所述计算设备。
在一些实施例中,所述方法还包括由所述计算设备接收多个参考频率和对应的多个传感器(泄漏)频率,并且其中使用拟合函数来执行所述计算,所述拟合函数将所述多个参考频率和所述对应的多个传感器(泄漏)频率作为输入。
在一些实施例中,所述方法还包括由所述计算设备从多个IC接收多个频率对,其中所述多个频率对中的每一对包括参考频率和传感器(泄漏)频率。
除了上述的示例性方面和实施例之外,通过参考附图并通过研究以下详细描述,其他方面和实施例将变得显而易见。此外,特别考虑单独使用以及以各种组合使用上述的本发明的各种特征和实施例。
附图说明
在附图中示出了示例性实施例。在附图中示出的部件和特征的尺寸通常是为了表示的方便和清楚而选择的,并且不一定按比例示出。这些附图在下面列出。
图1示意性地示出了用于IC功率泄漏检测的感测电路的高级框图;
图2A示出了亚阈值生成电路,PMOS传感器的P-DUT电路;
图2B示出了亚阈值生成电路,NMOS传感器的N-DUT电路;
图3A示出了用于IC泄漏感测的P-DUT模拟结果;
图3B示出了用于IC泄漏感测的N-DUT模拟结果;
图4示出了用于检测IC的工作负载的***的示意性框图;
图5示出了用于图4的***的样本传感器的时钟频率相对温度的示例性曲线图;
图6示意性地示出了用于确定高温操作寿命(HTOL)应力的设置配置;
图7示出了运行不同应用程序的IC的温度随时间推移的示例性曲线图;
图8示出了用于检测负偏置温度不稳定性(NBTI)工作负载的***的示意性框图;以及
图9示出了用于检测每个频率和/或电压的工作负载的***的示意性框图。
具体实施方式
公开了用于确定IC的操作特性的IC传感器,诸如一个或更多个管芯上传感器,其识别和/或表征位于管芯上的不同位置处的一个或更多个功能晶体管(诸如PMOS和/或NMOS晶体管)。传感器是管芯上的电子电路,其将管芯(诸如被测设备(DUT))的部分的一个或更多个特性测量为可测量的频率变化。具体地,此类传感器基于环形振荡器电路,其频率根据所测量的一个或更多个操作特性而改变。环形振荡器从一个或更多个功能晶体管接收电流(具体是泄漏电流)作为输入。
在一个示例中,提供一种IC泄漏传感器,诸如一个或更多个管芯上泄漏传感器,其识别和/或表征位于管芯上的不同位置处的PMOS和/或NMOS晶体管的亚阈值泄露电流。传感器是管芯上的电子电路,其将来自管芯(诸如被测设备(DUT))的部分的泄漏电流转换成可测量的频率变化,使得可以计算泄漏电流,并且将泄漏电流值表示为数字读数。泄漏传感器可以分别检测n沟道MOSFET(NMOS)泄漏和p沟道MOSFET(PMOS)泄漏。
另一个示例提供检测温度的传感器。IC温度传感器,诸如一个或更多个管芯上温度传感器,识别和/或表征位于管芯上的不同位置处的PMOS和/或NMOS晶体管的温度。传感器是管芯上的电子电路,其将管芯的部分的温度转换成可测量的频率变化,可选地计算出温度,并且还可选地将温度值表示为数字读数。温度传感器基于环形振荡器,其中来自附近的一个或更多个功能晶体管的电流(具体是泄漏电流)被提供作为输入。该电流改变环形振荡器频率对温度的依赖性。通过添加电流,温度依赖性变得更加精确。
类似的示例提供了一种传感器,该传感器检测IC的部分或全部上的工作负载或应力。IC工作负载传感器(诸如一个或更多个管芯上工作负载传感器)可以基于温度传感器,但可以识别和/或表征管芯上的不同位置处的工作负载或应力,计算工作负载,该工作负载可被表示为数字读数。
可选地,使用IC剖析、IC分类、IC功耗(即,来自单个IC和多个IC)的机器学习等来执行传感器数据的分析。
一般而言,可以考虑半导体集成电路(IC),其包括:功能晶体管,其具有提供电流的输出;环形振荡器(ROSC)电路,其靠近功能晶体管位于IC中并且在操作中具有振荡频率;以及处理器,其被配置为基于ROSC的振荡频率来确定功能晶体管的一个或更多个操作状况。有利地,ROSC具有被耦接以从功能晶体管的输出接收电流(诸如泄漏电流)的输入。可以等效地考虑用于确定半导体IC中的功能晶体管的一个或更多个操作状况的方法。在靠近功能晶体管定位在IC中的ROSC的输出处测量振荡频率。基于ROSC的振荡频率来确定功能晶体管的一个或更多个操作状况。有利地,ROSC从功能晶体管的输出接收电流作为输入。可以相应地参考半导体IC和/或方法来考虑本文公开的任何特征。
在实施例中,启用部分被配置为根据接收的启用信号来启用或禁用ROSC。例如,启用部分可以包括作为ROSC的部分的NAND逻辑门、被布置为接收启用信号的NAND逻辑门的第一输入、以及耦接到ROSC的输出的NAND逻辑门的第二输入。可以提供开关以控制来自功能晶体管的(泄漏)电流的供应。ROSC可选地包括至少一个偏斜反相器。这可提高被测试的设备的灵敏度,因为传感器(诸如ROSC配置)可特定于功能晶体管类型(例如n-设备或p-设备)。
在实施例中,处理器被配置为使用所存储的ROSC在不同操作状况下的振荡频率的模拟结果,确定功能晶体管的一个或更多个操作状况。
可以使用计算设备来确定一个或更多个操作状况,该计算设备可以是半导体IC上的电路和/或半导体IC的外部设备。在计算设备是半导体IC的外部设备的情况下,计算设备可以接收多个振荡频率,例如,每个振荡频率来自相同IC上的多个不同位置中的相应位置和/或每个振荡频率来自多个不同IC中的IC。然后可以使用将多个振荡频率作为输入的拟合函数来执行该确定。
ROSC的输入可以可切换地耦接以从功能晶体管的输出接收电流(使得可以选择性地进行或不进行该耦接)。然后,当ROSC的输入未从功能晶体管的输出接收到电流时,可以基于ROSC的振荡频率来确定参考频率。当ROSC的输入从功能晶体管的输出接收到电流时,可以基于ROSC的振荡频率来确定传感器测量频率。
现在将讨论具体的实施方式,但下面将进一步广义参考。
泄漏传感器
现在参考图1,其示意性地示出了用于IC功率泄漏检测的感测电路100的高级框图。感测电路100包括基于偏斜反相器的环形振荡器(ROSC)101。感测电路测试被实现为PMOS或NMOS晶体管的一个或更多个DUT 102。感测电路包括亚阈值偏置生成电路103和泄漏启用开关(由启用引线104启用),该泄漏启用开关将来自DUT的泄漏电流电连接到振荡器内部节点。以两个步骤测量泄漏电流:
1.断开开关,在无泄漏状况下测量振荡器频率,并且该值用作参考测量值。
2.闭合开关,并且将DUT的泄漏电流电连接到振荡器内部节点。
振荡器的频率可以与泄漏电流幅度成正比地改变。
可以计算两个测量值之间的比率,并且该比率可以与DUT亚阈值泄漏电流幅度成比例。步骤1的参考测量值可用于针对其他效应(诸如通道长度变化)调整频率测量值以检测DUT亚阈值泄漏。也可以针对其他效应(诸如局部电压降、温度等)调整参考频率。
亚阈值偏置生成电路(STBGC)103可以增加亚阈值泄漏电流的效应(即,增加检测)。STBGC可以生成在亚阈值电压范围内的源极-栅极电压,该电压高于零,并且因此可以放大DUT亚阈值泄漏电流。
另选地,偏斜反相器减小对互补设备的影响。例如,当DUT是PMOS时,则环形振荡器反相器NMOS设备的数量可正偏于PMOS设备的大小,反之亦然。
现在参考图2A和图2B,其示出了亚阈值生成电路,PMOS和NMOS传感器的P-DUT和N-DUT电路。亚阈值生成偏置电路通过对VDD电压进行分压来产生亚阈值栅极-源极电压。在以下实现方式中,n偏置电压和p偏置电压等于VDD/4,设备的数量应确保亚阈值区域处的栅极-源极电压或弱反相。
IC泄漏电流到频率的电子转换以及用于计算IC泄漏电流的频率的测量值解决了有效检测IC泄漏的问题并且使用少量的部件。随着先进的工艺技术按比例减小阈值电压,静态(泄漏)功率已成为IC总功率(静态加上活动)消耗的显著部分。现有的解决方案通常使用复杂的模拟电路与模数转换器的组合来检测泄漏电流。
泄漏电流是当MOS晶体管处于断开(OFF)状态时的在源极和漏极之间的MOS晶体管中的亚阈值电流。当晶体管处于亚阈值区域(即栅极-源极电压低于阈值电压)时,MOSFET设备的亚阈值电流。亚阈值电流显著地受设备阈值电压和设备温度的影响。
PMOS和NMOS设备的阈值电压取决于制造工艺。在特定工艺(即特定铸造厂)中制造的每个IC设计的设备可与某个阈值电压分布范围相关联。阈值电压可在管芯内变化(即管芯上阈值电压变化效应),这可导致某个管芯上的不同位置处的不同阈值电压分布。设备阈值电压的变化可导致管芯之间以及相同管芯上的不同位置之间的静态功耗的变化。
来自单独IC的多个泄漏传感器值可以被认为是该IC的泄漏概况,可以测量IC的实际静态功率,并且可以基于泄漏概况来预测静态功率。这可应用于单独IC、来自相同晶片的IC(即与晶片位置有关的泄漏等)、来自相同批次的IC、来自相同工艺、铸造厂等的IC。泄漏概况可以用于识别、安全性、监测、跟踪、设计、故障排除、更新设计等。
泄漏传感器可以检测来自单个IC(诸如管芯或管芯的部分)上的多个DUT的泄漏,并且IC可以使用随时间推移收集的该信息来监测、跟踪、检测操作异常,检测未来IC故障的可能性等。可选地,IC可以执行纠正或预防动作。例如,IC使用泄漏传感器的测量值来确定IC在操作特性范围内操作。例如,关键任务IC使用泄漏传感器的测量值来确定关键任务IC的故障在任务时间表外。
来自一个或更多个IC上的泄漏传感器的数据可以被发送到中央计算机以执行IC设计和/或生产的分析,诸如制造地点、工艺、批次等。例如,从批次中检测到不同泄漏概况可表示批次有缺陷。例如,从晶片中检测到不同泄漏概况可表示晶片有缺陷。例如,从工艺中检测到不同泄漏概况可表示工艺有缺陷。例如,来自大量IC的泄漏概况是中央计算机可用的,并且执行机器学习分析以确定在现场是否存在表现异常的IC的类别。作为这一点的示例,机器学习可以确定可改进设计以降低IC的待机功率。
泄漏概况可以是单独的并特定于IC,并且可以用于识别IC,诸如为了安全性、跟踪、监测等。例如,来自不同工艺/铸造厂的伪造IC可能不显示出与可信IC相同的泄漏概况。
单独IC和IC组的泄漏概况可以提供新的IC特征、改进的IC设计、改进的电子设备效率等。
返回上面考虑的一般术语,ROSC可形成至少一个泄漏检测电路的一部分,例如,基于ROSC的振荡频率为功能晶体管确定这种泄漏电流。然后,至少一个泄漏检测电路还可以包括:电连接到被测设备(DUT)的输入的亚阈值偏置发生器,包括功能晶体管的DUT,以及ROSC,其是电连接到DUT的输出(诸如功能晶体管的漏极)的第一存储电路;以及频率测量电路。
在实施例中,半导体IC还包括电连接到DUT的输出的电子开关,电连接到电子开关的ROSC。
在实施例中,至少一个泄漏检测电路是多个泄漏检测电路,每个泄漏检测电路测量来自多个DUT中一个的泄漏电流。
泄漏传感器实验结果
以下是由发明人进行的模拟实验的结果。亚阈值电压可以取决于技术,诸如由铸造厂、工艺等确定。在对亚阈值电压电平进行适当修改的情况下,本文公开的技术和实施例可以适用于不同的工艺节点、铸造厂、IC制造商等。
现在参考图3A和图3B,其示出了用于IC泄漏感测的P-DUT和N-DUT模拟结果。对表示3个不同亚阈值电压的PMOS和NMOS设备进行了模拟:低电压阈值(LVT)、标准电压阈值(SVT)和超低电压阈值(ULVT)。模拟结果使用设备类型(N或P)的符号,并且亚阈值电压电平被组合为单个缩写,诸如NLVT等。因此,在LVT下模拟的P型CMOS DUT将被表示为PLVT。模拟是在以下条件下进行的:
·设备温度为25摄氏度(亚阈值电流幅度明显低的温度),并且
·栅极-源极电压等于0V。
将传感器读数(即频率比)与所测量的亚阈值电流幅度进行比较,其中通过Monte-Carlo模拟过程生成宽范围的阈值电压。模拟结果表明,在所有设备类型下,传感器读数与晶体管亚阈值电流幅度之间的相关性高于0.9(r)。
表格1:不同电压下的不同设备的传感器频率与泄漏电流之间的模拟结果相关性。
设备类型和电压 | 相关性(r) |
NLVT | 0.98 |
NSVT | 0.99 |
NULVT | 0.96 |
PLVT | 0.95 |
PSVT | 0.96 |
PULVT | 0.97 |
温度和/或工作负载传感器
对于温度和/或工作负载传感器,在期望温度和/或工作负载测量的位置将ROSC添加到芯片的计算机化设计中。以与上面参考泄漏传感器描述的方式类似的方式添加电流以对ROSC馈电。电流发生器提高了ROSC对温度变化的敏感性,使得即使温度的小变化也将导致振荡频率的大变化。此外,电流发生器改变环形振荡器频率与温度之间的相关性,使得温度的升高导致环形振荡器频率的升高。电流发生器从晶体管的输出电流并且优选地从泄漏电流(具体是当以低于晶体管阈值电压的电压驱动栅极时,从晶体管的栅极泄漏到其漏极的电流)馈电。ROSC接收该泄漏电流作为输入。这将在下面进一步讨论。
这种传感器还允许检测IC(或其至少一部分)的工作负载和/或应力。工作负载或应力通常被认为是随时间推移的IC电压、IC温度和/或IC活动的函数。如上所述,芯片的电压是已知的(或可以被检测),并且可以使用ROSC来测量温度。芯片在这些电压和温度条件下运行的时间也可能是已知的或可被检测到。以此方式,当应力或工作负载指标随时间推移而变化时,可以检测或记录应力或工作负载指标。在实践中,提供总计的工作负载指标,其指示工作负载在时间间隔(例如,上一次测量和当前测量之间的时段)内的积分(或总计)。
现在参考图4,其示出了用于检测IC的工作负载的***的示意性框图。这包括:电压/温度(V/T)传感器210;传感器控制器220和计数器块230。传感器控制器220向V/T传感器210提供模式信号,这导致在V/T传感器210内提供泄漏电流ROSC(例如,如图1所示的ROSC101)的启用(V/T模式)或禁用(REF模式)。ROSC产生具有振荡频率的输出信号,其指示在向ROSC提供泄漏电流时(V/T模式)的检测温度,并且指示在没有向ROSC提供泄漏电流时(REF模式)的基础频率。这被认为是图4的传感器中的传感器时钟信号215,并且作为输入提供给计数器块230。
计数器块230包括:16位计数器232和48位计数器234,向两者提供传感器时钟信号215。16位计数器232被配置为提供WIN值(读数)作为输出,其反映REF模式下的V/T传感器210的频率和***时钟频率。在WIN值生成期间,计数器232由传感器控制器220生成的Window_count_en信号进行选通。选通信号的宽度等于***时钟周期的N倍。N可以是可编程值。较高***时钟频率将生成较小WIN值,反之亦然。WIN读数可用作工作负载测量的参考基线。它表示工艺角和操作频率。
48位计数器234被配置为提供活动工作负载(AWL)信号作为输出。AWL输出以特定时间间隔反映总计的工作负载。这允许在比单个时间间隔长的时间段(并且通常,至少2、5、10、50、100、500或1000个时间间隔)内记录或记载应力或工作负载。时间间隔值可以使用芯片固件数据作为开始和停止测量之间的时间来计算,或者通过将***时钟频率计数为开始和停止测量之间的***时钟周期数来计算(图4中未显示)。
为了标准化每个特定时间间隔和频率的总计工作负荷,AWL值可以除以参考基线值乘以时间间隔。
尽管图4所示的传感器***提供了一种类型的工作负载输出,但可能以多种方式来表现工作负载指标。它可以是相同仓(如下所讨论),或者更一般地,相同模型的所有芯片所共有的百分比值。它可以是任何其他数值。例如,应力日志可以保存在芯片本身上的非易失性存储器中,并且定期上载到***以存储在其硬盘驱动器上。***可以通过互联网定期将日志传输到制造商。
现在参考图5,其示出了用于图4的***的样本传感器的时钟频率相对温度的示例性曲线图。针对三种不同IC系列示出了时钟频率相对温度的曲线图。系列1中的传感器具有最高时钟频率,并且至少高于特定温度,具有每单位温度的时钟频率的最高增大率。系列3中的传感器具有最低时钟频率和每单位温度的时钟频率的最低增大率。就时钟频率而言,系列2中的传感器位于系列1和3中的传感器之间。然而,在所有情况下,升高温度都会导致时钟频率的增大。
基于这种方法,可以使用本公开的传感器来获得准确的温度(并且从而获得更准确的工作负载测量值)。这认识到不同IC上的传感器可具有在ROSC时钟频率和温度之间的不同关系。例如,这可能是因为ROSC输出频率和温度之间的关系取决于工艺(尽管比现有方法更加可预测和准确)。而且,类似的IC系列通常具有ROSC输出频率和温度之间的相同关系。在此背景下,系列可以指被分类为具有值接近的公共参数的一组IC。例如,这可以是具有相同Si曲线/分类的一组物理管芯。此外,系列可包括一组Monte-Carlo(MC)样本,为此,模拟的IC设计模拟值和设备工艺模拟值的Si曲线/分类与物理系列成员的Si曲线/分类相同。在2018年4月16日提交的标题为“INTEGRATED CIRCUIT PROFILING AND ANOMALYDETECTION”的美国临时专利申请号62/675,986中描述了关于IC系列分类的更多细节,该专利申请的内容通过引用以其整体合入本文。
一种基于ROSC频率来确定温度和/或工作负载的方法是,在制造IC之前,运行IC设计的计算机化版本的模拟以估计预期的制造不准确性。这根据理论芯片的特性对理论芯片进行分类。这类似于众所周知的“产品合并”技术,但仅在计算机模拟中执行。模拟还检查了IC对不同温度的反应,使得可以确定、分类和存储ROSC频率相对于温度的变化。示例在下面的表2中显示(但应注意,实际上,ROSC频率对温度的反应不必是线性的并且可以是非线性的,例如由更复杂的多项式限定)。
表2:
对温度的反应 | |
芯片类别1 | 对于每摄氏度,ROSC的振荡频率增大10MHz |
芯片类别2 | 对于每摄氏度,ROSC的振荡频率增大18MHz |
芯片类别3 | 对于每摄氏度,ROSC的振荡频率增大30MHz |
在已经完成模拟结果后(但此顺序不是必需的),制造芯片。在芯片上运行物理测试以将每个单独芯片与来自其早期模拟的类别相关联。因此,为了使用特定芯片的ROSC来根据此方法测量温度(和/或工作负载):测量振荡的ROSC频率;并且根据该特定IC的类别将频率与来自模拟的数据进行比较。
使用此类传感器来获得的数据可能以多种方式使用。对于大量类似组件,统计生命周期工作负载比较可以洞察其分布。附加地或另选地,在研究特定组件的故障期间,工作负载信息可以表示组件老化或劣化的状态。在另一种方法中,超过预设阈值(或某个其他标准)的工作负载的检测可用于通知目的,例如,作为预防性或预测性维护的一部分。然后,要求替换:特定部分(例如:在汽车市场);或组或类(例如,替换数据中心的所有单元中的特定部件)。在制造后测试期间,工作负载传感器的输出可包括在测试计划中。这可以为结果校准提供更好的可见性。下面讨论了另外的应用,并且可以考虑其他应用。
现在参考图6,其示意性地示出了用于确定高温操作寿命(HTOL)应力的设置配置。管芯250接收IC电源电压(VDD)、参考时钟和环境温度指示或测量,并且汲取管芯电流(Idie)。如以上参考温度测量所讨论的,当在诸如HTOL(就VDD、Idie、泄漏电流和温度而言)和抵抗HTOL应力的类似环境处执行时,预期来自相同系列的管芯显示出相同的行为。因此,在HTOL测试期间测量工作负载并且了解系列(如上所讨论)可以提供针对相同系列的不同管芯的HTOL应力的指示。任何异常读数都可以解释为异常值。
工作负载或应力读数也可以与基于应用程序的应力相关联。例如,应用程序可以随时间推移与温度波相关联。当运行相同的应用程序时,预期来自相同系列的管芯(如上所讨论)显示相同的行为。可以将与硅预老化温度相对应的工作负载用作参考工作负载,并且由此可以确定每个应用程序的相对应力。
现在参考图7,其示出了针对运行不同应用程序的IC的温度(以摄氏度计)随时间(ms)推移的示例性曲线图。70℃处的线表示参考水平。然后示出了两个应用程序的温度曲线:对于第一应用程序(App 1),温度从约55℃升高到约90℃持续约5到7ms;并且对于第二应用程序(App 2),温度从约25℃升高到约125℃持续约1到2ms。
可以将与在特定(预测)温度下模拟的硅预老化相对应的工作负载用作参考工作负载以与硅后测得的工作负载进行比较,从而估算每个应用程序的相对应力。比较信息可以用于确定每个应用程序的任选功率和/或性能改进。
通过生成重复测试并以较小的时间间隔读取工作负载读数,可以提取基于该读数的任务概况。所提取的任务概况可用于测量平均应力并且确定下一个管芯的可靠性裕度(就老化和/或RV而言)。例如,所提取的任务概况可用于检测可与热可靠性问题相关的快速温度梯度,诸如对于图7中的第二应用程序,温度从约25℃升高到约125℃时显示的高梯度。
以此类方式,制造商从最终用户收集到的应力记录可用于增强后续制造芯片的任务概况。通常,制造商通过估计芯片的任务概况来确定芯片的操作裕度(其“保护带”)。例如,旨在用于服务器场的芯片更有可能工作更长的时间,但由于有效的冷却而经受低环境温度,而家用计算机中使用的芯片可能较少工作,但偶尔暴露于高环境温度。制造商通常使用现有技术来制造具有高裕度的芯片,以便即使在恶劣的条件下也可以避免出现故障。通过了解芯片在该领域中实际承受的实际应力水平,制造商也许可以相应地降低裕度。
工作负载测量可以扩展以直接测量负偏置温度不稳定性(NBTI)工作负载,即非活动时段期间的应力。现在参考图8,其示出了用于检测和测量NBTI工作负载的***的示意性框图。在示出相同特征(如其他附图中表示的)的情况下,这些特征已经使用相同的附图标记来指示。***包括:电压/温度(V/T)传感器210;传感器控制器220;时钟多路复用器310和计数器块330。计数器块330包括:第一64位计数器(计数器1)332;第二64位计数器(计数器2)334;第三64位计数器(计数器3)336以及输出多路复用器338。
基本操作类似于图4所示的***,但有一些区别。在该***中,第一计数器(计数器1)332被配置为在启用信号为低时对来自V/T传感器210的ROSC时钟进行计数。当启用为低时,与启用相关联的逻辑门将置于停放模式并且根据NBTI规则降级。如上所讨论,第二计数器(计数器2)334被配置为测量AWL,并且第三计数器(计数器3)336被配置为测量WIN。输出多路复用器338被布置为选择输出。
工作负载测量可以扩展为在电压和/或频率不固定的***中测量工作负载,例如,当电压和/或频率由操作***或管芯功率管理单元不断改变时,诸如以优化***功率和/或性能。现在参考图9,其示出了用于检测每个频率和/或电压下的工作负载,并且具体是每个频率/电压对下的工作负载(由F/V指标表示)的***的示意性框图。在示出相同特征(如其他附图中表示)的情况下,这些特征已经使用相同的附图标记来指示。***包括:第一计数器块342;第二计数器块344;第三计数器块346和输出多路复用器348。在该***中,计数器乘以F/V指标数,并且针对每个F/V指标使用合适的读控制信号来输出读数。
就以上讨论的广义而言,可以考虑另外的实施例。例如,ROSC和处理器可以形成至少一个温度检测电路的部分。由此,基于ROSC的振荡频率来确定功能晶体管的温度。在该情况下,可以使用所存储的针对ROSC在不同温度下的振荡频率的模拟结果以基于ROSC的振荡频率来确定功能晶体管的温度。在实施例中,IC可以被识别为具有选自由多种预定义类型的IC组成的组的类型。对于每个预定义类型,可以存储ROSC在不同温度下的振荡频率的相应模拟结果。
有益地,ROSC的振荡频率随着升高的温度而增大。有利地,至少一个温度检测电路还包括电流源,该电流源的输出向ROSC提供输入。这可以提高温度灵敏度和测量准确度。优选地,电流源包括亚阈值偏置发生器,其耦接到功能晶体管的控制端子并且被配置为以亚阈值状态偏置功能晶体管,功能晶体管的输出提供电流源的输出(例如,作为如上所讨论的泄漏检测电路的一部分)。
在实施例中,基于ROSC的振荡频率来确定IC的应力或工作负载。可选地,基于以下中的一者或更多者的函数确定IC的应力或工作负载:IC电压;温度和IC活动。在实施例中,以下面的一者或两者的不同值确定应力或工作负载:半导体IC的时钟频率(即,用于功能部件(诸如功能晶体管)的时钟频率);以及半导体IC的操作电压(诸如VDD)。特别地,可以针对一对时钟频率和操作电压来确定应力或工作负载。相对于时钟频率和/或操作电压有利地参考应力或工作负载。在实施例中,IC的应力或工作负载表示在时间间隔内的总计应力或工作负载。具体地,时间间隔可以基于用于ROSC的振荡频率的测量的持续时间。可选地,应力或工作负载由以下中的一者或更多者表示:数量;所有半导体IC的相对于参考值的比率;以及相同类型的半导体IC的相对于参考值的比率。
半导体IC的裕度损失可以与应力或工作负载相关。附加地或另选地,可以基于所确定的应力或工作负载以及应力或工作负载与裕度损失之间存储的相关性来确定IC的裕度损失。
可以针对半导体IC的至少一部分选择性地启用或禁用负偏置温度不稳定性(NBTI)模式。然后,当启用NBTI模式时,可以确定NBTI模式的应力或工作负载。
在实施例中,基于所确定的应力或工作负载与预定标准的比较来生成通知信号,通知信号指示以下中的一者或更多者:IC的状态或年限;IC的一个或更多个保护带以及维护或替换条件。
有利地,可以将所确定的应力或工作负载与预定标准进行比较。可选地,预定标准基于与该半导体IC相同类型的半导体IC的统计寿命工作负载。可以基于应力或工作负载校准半导体IC的测试结果。
可选地,一个或更多个操作状况的多个实例分布在一个时间段内。然后,可以通过网络将所确定的一个或更多个操作状况的多个实例存储在例如以下中的一者或更多者中:半导体IC中的非易失性存储器;本地***上的外部存储设备;以及远程***上的外部存储设备。在实施例中,一个或更多个操作状况的所确定的多个实例在该时间段内的总计值。
可以为IC确定多组应力或工作负载,每组应力或工作负载是根据半导体IC操作相应应用程序期间发生的ROSC振荡频率来确定的。然后,每组应力或工作负载可以包括分布在一个时间段内的应力或工作负载的多个实例。
一般要点
在整个申请中,本发明的各种实施例可能以范围格式呈现。应当理解,以范围格式的描述仅是为了方便和简洁,并且不应被解释为对本发明范围的不灵活限制。因此,应当将范围的描述视为具有明确公开的所有可能子范围以及该范围内的单个数值。例如,对诸如从1到6的范围的描述应被视为具有特定公开的子范围,诸如从1到3、从1到4、从1到5、从2到4、从2到6、从3到6等,以及该范围内的单个数字,例如1、2、3、4、5和6。无论范围的广度如何,这都适用。
每当在本文中指示数值范围时,其意在包括在指示范围内的任何引用数字(分数或整数)。短语“在第一指示数字和第二指示数字之间的范围(ranging,range)”和从“第一指示数字到第二指示数字的范围(ranging,range)”在本文中可互换使用,并且旨在包括第一指示数字和第二指示数字以及其间的所有分数和整数。
在本申请的说明书和权利要求书中,单词“包括(comprise)”、“包含(include)”和“具有(have)”中的每一个及其形式不一定限于可与单词相关联的列表中的成员。此外,在本申请与通过引用并入的任何文件之间存在不一致的情况下,特此以本申请为准。
为了阐明本公开中的参考,应当注意,名词作为普通名词、专有名词、命名名词等的使用并不意味着暗示本发明的实施例限于单个实施例,并且所公开的部件的许多配置可用于描述本发明的一些实施例,同时可能以不同的配置从这些实施例得出其他配置。
为了清楚起见,未示出和描述本文描述的实施方式的所有常规特征。当然,应意识到,在任何此类实际实施方式的开发过程中,必须做出众多实施方式特定的决策以实现开发人员的特定目标,诸如遵守与应用程序和业务相关的约束,并且这些具体目标将因实现方式而异并且因开发人员而异。此外,将意识到,这样的开发工作可能是复杂且耗时的,但对于受益于本公开的本领域普通技术人员而言,仍将是工程的例行工作。
基于本公开的教导,期望本领域的普通技术人员将能够容易地实践本发明。据信本文提供的各种实施方案的描述提供了本发明的足够的见识和细节,以使得本领域普通技术人员能够实施本发明。此外,特别考虑单独使用以及以各种组合使用上述的本发明的各种特征和实施例。
常规和/或现代的电路设计和布局工具可以用于实现本发明。本文所述的特定实施例,并且特别是各种层的各种厚度和组成是示例性实施例的说明,并且不应被视为将本发明限制于此类特定的实现选择。因此,可以为本文描述的组件提供多个实例作为单个实例。
虽然通常假定电路和物理结构,但众所周知,在现代半导体设计和制造中,物理结构和电路可能以计算机可读描述形式来体现,该形式适合用于随后的设计、测试或制造阶段以及最终的已制造半导体集成电路。相应地,针对传统电路或结构的权利要求可以与其特定语言一致地在计算机可读编码及其表示中读取,无论是体现在介质中还是与合适的读取器结合使用以允许对应电路和/或结构的制造、测试或设计改进。在示例性配置中表示为分立部件的结构和功能可以被实现为组合的结构或部件。预期本发明包括电路、电路***、相关方法,以及这些电路、***和方法的计算机可读介质编码,其全部如本文所述且如在所附权利要求中限定。如本文所用的,计算机可读介质至少包括磁盘、磁带或其他磁性、光学、半导体(例如,闪存卡、ROM)、或电子介质,以及网络、有线、无线或其他通信介质。
前面的详细描述仅描述了本发明的许多可能实施方式中的一些实施方式。由于这个原因,该详细描述仅是出于说明的目的,而不是出于限制的目的。在不脱离本发明的范围和精神的情况下,可以基于本文阐述的描述来对本文公开的实施方案进行改变和修改。仅以下的权利要求(包括所有等同物)旨在限定本发明的范围。具体地,即使在以示例性频率操作的PLL的背景中描述了优选实施例,仍相信本发明的教导内容对于与其他类型的电路一起使用是有利的,在所述其他类型的电路中,诸如电感器的电路元件可以受益于电磁屏蔽。此外,本文描述的技术还可以应用于其他类型的电路应用。因此,其他变化、修改、添加和改进可以落入所附权利要求书中限定的本发明的范围内。
本发明的实施例可用于制造、生产和/或组装集成电路和/或基于集成电路的产品。
在本文中参考根据本发明的实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述了本发明的各方面。将理解,流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令实现。
附图中的流程图和框图示出了根据本发明的各个实施例的***、方法和计算机程序产品的可能实施方式的架构、功能和操作。就这一点而言,流程图或框图中的每个框可以表示指令的模块、片段或部分,其包括用于实现指定的逻辑功能的一个或更多个可执行指令。在一些替代实施方式中,框中指出的功能可以不按图中指出的顺序发生。例如,取决于所涉及的功能,实际上可以基本上同时执行连续示出的两个框,或者有时可能以相反的顺序执行这些框。还应注意,框图和/或流程图的每个框以及框图和/或流程图中的框的组合可以通过基于专用硬件的***来实现,该***执行指定的功能或动作或执行专用硬件和计算机指令的组合。
已经出于说明的目的呈现了本发明的各种实施例的描述,但这些描述并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下,许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理、实际应用或对市场上发现的技术的技术改进,或者使得本领域的其他普通技术人员能够理解本文公开的实施例。
本发明可以是***、方法和/或计算机程序产品。计算机程序产品可以包括其上具有用于致使处理器执行本发明的各方面的计算机可读程序指令的计算机可读存储介质。
计算机可读存储介质可以是可保留和存储供指令执行设备使用的指令的有形设备。计算机可读存储介质可以是例如但不限于,电子存储设备、磁性存储设备、光学存储设备、电磁存储设备、半导体存储设备或上述的任意合适组合。计算机可读存储介质的更具体示例的非穷举列表包括以下:便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦可编程只读存储器(EPROM或闪存存储器)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、存储棒、软盘、其上记录有指令的机械编码设备以及上述各项的任何合适组合。如本文所用,计算机可读存储介质不应被理解为是瞬时信号本身,诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如,穿过光纤的光脉冲)、或通过电线传输的电信号。而是,计算机可读存储介质是非瞬态(即,非易失性)介质。
可以经由网络(例如互联网、局域网、广域网和无线网络等)将本文描述的计算机可读程序指令从计算机可读存储介质下载到相应的计算/处理设备,或者下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口从网络接收计算机可读程序指令,并且转发该计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编程序指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数、或以一种或更多种编程语言的任意组合编写的源代码或对象代码,所述编程语言包括面向对象的编程语言,诸如Java、Smalltalk、C++等,以及常规的过程编程语言,诸如“C”编程语言或类似的编程语言。计算机可读程序指令可以完全在用户计算机上执行、部分在用户计算机上执行、作为独立软件包执行、部分在用户计算机上并且部分在远程计算机上执行或完全在远程计算机或服务器上执行。在后一种情况下,远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户计算机,或者可以与外部计算机建立连接(例如,通过使用互联网服务提供商的互联网)。在一些实施例中,电子电路(包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA))可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以使电子电路个性化,以便执行本发明的各方面。
在本文中参考根据本发明的实施例的方法、装置(***)和计算机程序产品的流程图和/或框图描述了本发明的各方面。将理解,流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机可读程序指令实现。
可以将这些计算机可读程序指令提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器,使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的框中指定的功能/动作的装置。这些计算机可读程序指令也可以存储在计算机可读存储介质中,该介质可以指示计算机、可编程数据处理装置和/或其他设备以特定方式运行,使得其中存储有指令的计算机可读存储介质包括制品,该制品包括实现在流程图和/或框图的框中指定的功能/动作的各方面的指令。
也可以将计算机可读程序指令加载到计算机、其他可编程数据处理装置或其他设备上,以致使在计算机、其他可编程装置或其他设备上执行一系列操作步骤以产生计算机实现的过程,使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图的框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各个实施例的***、方法和计算机程序产品的可能实施方式的架构、功能和操作。就这一点而言,流程图或框图中的每个框可以表示指令的模块、片段或部分,其包括用于实现指定的逻辑功能的一个或更多个可执行指令。在一些替代实施方式中,框中指出的功能可以不按图中指出的顺序发生。例如,取决于所涉及的功能,实际上可以基本上同时执行连续示出的两个框,或者有时可能以相反的顺序执行这些框。还应注意,框图和/或流程图的每个框以及框图和/或流程图中的框的组合可以通过基于专用硬件的***来实现,该***执行指定的功能或动作或执行专用硬件和计算机指令的组合。
已经出于说明的目的呈现了本发明的各种实施例的描述,但这些描述并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下,许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理、实际应用或对市场上发现的技术的技术改进,或者使得本领域的其他普通技术人员能够理解本文公开的实施例。技术人员将理解,即使没有明确描述,也可以提供本文公开。
Claims (62)
1.一种半导体集成电路,包括:
功能晶体管,所述功能晶体管具有提供电流的输出;
环形振荡器即ROSC电路,所述环形振荡器电路靠近所述功能晶体管位于所述集成电路即IC中并且在操作中具有振荡频率;以及
处理器,所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述功能晶体管的一个或更多个操作状况;
其中所述ROSC具有被耦接以从所述功能晶体管的所述输出接收所述电流的输入。
2.根据权利要求1所述的半导体集成电路,还包括:
启用部分,所述启用部分被配置为根据接收的启用信号来启用或禁用所述ROSC。
3.根据权利要求2所述的半导体集成电路,其中所述启用部分包括作为所述ROSC的部分的NAND逻辑门、被布置为接收所述启用信号的所述NAND逻辑门的第一输入以及耦接到所述ROSC的输出的所述NAND逻辑门的第二输入。
4.根据任何前述权利要求所述的半导体集成电路,其中所述ROSC包括至少一个偏斜反相器。
5.根据任何前述权利要求所述的半导体集成电路,其中所述处理器被配置为使用所存储的所述ROSC在不同操作状况下的所述振荡频率的模拟结果来确定所述功能晶体管的所述一个或更多个操作状况。
6.根据任何前述权利要求所述的半导体集成电路,其中所述ROSC形成至少一个泄漏检测电路的部分,使得所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述功能晶体管的泄漏电流。
7.根据权利要求6所述的半导体集成电路,其中所述至少一个泄漏检测电路还包括:
电连接到被测设备即DUT的输入的亚阈值偏置发生器,所述DUT包括所述功能晶体管并且所述ROSC是电连接到所述DUT的输出的第一存储电路;以及
频率测量电路。
8.根据权利要求7所述的半导体集成电路,还包括:
电连接到所述DUT的所述输出的电子开关,所述ROSC电连接到所述电子开关。
9.根据权利要求7或权利要求8所述的半导体集成电路,其中所述DUT的所述输出是所述功能晶体管的漏极。
10.根据权利要求6至9中任一项所述的半导体集成电路,其中所述至少一个泄漏检测电路是多个泄漏检测电路,每个泄漏检测电路测量来自多个DUT中的一个的所述泄漏电流。
11.根据任何前述权利要求所述的半导体集成电路,其中所述ROSC和所述处理器形成至少一个温度检测电路的部分,使得所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述功能晶体管的温度。
12.根据权利要求11所述的半导体集成电路,其中所述处理器被进一步配置为使用所存储的所述ROSC在不同温度下的所述振荡频率的模拟结果以基于所述ROSC的所述振荡频率来确定所述功能晶体管的所述温度。
13.根据权利要求11或权利要求12所述的半导体集成电路,其中所述处理器被进一步配置为将所述IC识别为具有选自由多个预定义类型的IC组成的组的类型,所述处理器针对所述预定义类型中的每一者存储所述ROSC在不同温度下的所述振荡频率的相应模拟结果。
14.根据权利要求11至13中任一项所述的半导体集成电路,其中所述至少一个温度检测电路还包括电流源,所述电流源的输出向所述ROSC提供输入。
15.根据权利要求14所述的半导体集成电路,其中所述电流源包括亚阈值偏置发生器,所述亚阈值偏置发生器耦接到所述功能晶体管的控制端子并且被配置为以亚阈值状态偏置所述功能晶体管,所述功能晶体管的输出提供所述电流源的所述输出。
16.根据权利要求15所述的半导体集成电路,其中所述亚阈值偏置发生器形成根据权利要求6至10中任一项所述的至少一个泄漏检测电路的部分。
17.根据权利要求11至16中任一项所述的半导体集成电路,其中所述至少一个温度检测电路被配置为使得所述ROSC的所述振荡频率随着升高的温度而增大。
18.根据任何前述权利要求所述的半导体集成电路,其中所述处理器被配置为基于所述ROSC的所述振荡频率来确定所述IC的应力或工作负载。
19.根据权利要求18所述的半导体集成电路,其中基于以下中的一个或更多个的函数来确定所述IC的所述应力或工作负载:IC电压、温度和IC活动。
20.根据权利要求18或权利要求19所述的半导体集成电路,其中所述处理器被进一步配置为确定在以下中的一者或两者在不同值下的所述应力或工作负载:所述半导体IC的时钟频率;以及半导体IC的操作电压,所述处理器被配置为提供相对于所述时钟频率和/或操作电压参考的所述应力或工作负载。
21.根据权利要求18至20中任一项所述的半导体集成电路,其中所述IC的所述应力或工作负载表示在时间间隔内的总计应力或工作负载,所述时间间隔基于用于所述ROSC的所述振荡频率的测量的持续时间。
22.根据权利要求18至21中任一项所述的半导体集成电路,其中所述应力或工作负载由以下中的一个或更多表示:数量;相对于所有半导体IC的参考值的比率以及所述相同类型的半导体IC的相对于参考值的比率。
23.根据权利要求18至22中任一项所述的半导体集成电路,其中所述处理器被进一步配置为接收所述半导体IC的裕度损失,并且将所接收的裕度损失与所述应力或工作负载相关联。
24.根据权利要求18至23中任一项所述的半导体集成电路,其中所述处理器被进一步配置为基于所确定的应力或工作负载以及所存储的应力或工作负载与裕度损失之间的相关性来确定所述IC的裕度损失。
25.根据权利要求18至24中任一项所述的半导体集成电路,其中所述处理器被进一步配置为针对所述半导体IC的至少一部分选择性地启用或禁用负偏置温度不稳定性模式即NBTI模式,并且在启用所述NBTI模式时确定所述NBTI模式的应力或工作负载。
26.根据权利要求18至25中任一项所述的半导体集成电路,其中所述处理器被进一步配置为基于所确定的应力或工作负载与预定标准的比较来生成通知信号,所述通知信号指示以下之一或更多:所述IC的状态或年限、所述IC的一个或更多个保护带以及维护或替换条件。
27.根据任何前述权利要求所述的半导体集成电路,其中所述处理器被配置为确定分布在一个时间段内的所述一个或更多个操作状况的多个实例,并且存储所述一个或更多个操作状况的所确定的多个实例。
28.根据权利要求27所述的半导体集成电路,其中所述处理器被配置为通过网络将所述一个或更多个操作状况的所确定的多个实例存储在以下中的一个或更多个中:所述半导体IC中的非易失性存储器;本地***上的外部存储设备;以及远程***上的外部存储设备。
29.根据权利要求27或权利要求28所述的半导体集成电路,其中所述处理器被配置为确定所述一个或更多个操作状况的所确定的多个实例在所述时间段内的总计值。
30.根据任何前述权利要求所述的半导体集成电路,其中所述ROSC的输入被可切换地耦接以从所述功能晶体管的所述输出接收所述电流,使得所述处理器被配置为:当所述ROSC的所述输入未从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定参考频率;以及当所述ROSC的所述输入从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定传感器测量频率。
31.一种用于确定半导体集成电路即半导体IC中的功能晶体管的一个或更多个操作状况的方法,所述方法包括:
测量在靠近所述功能晶体管位于所述IC中的环形振荡器即ROSC的所述输出处的振荡频率;
基于所述ROSC的所述振荡频率来确定所述功能晶体管的一个或更多个操作状况;以及
其中所述ROSC从所述功能晶体管的输出接收电流作为输入。
32.根据权利要求31所述的方法,还包括:
根据启用信号进行切换以启用或禁用所述ROSC。
33.根据权利要求31或权利要求32所述的方法,其中所述确定的步骤使用所存储的所述ROSC在不同操作状况下的所述振荡频率的模拟结果来确定所述功能晶体管的所述一个或更多个操作状况。
34.根据权利要求31至33中任一项所述的方法,其中确定的步骤包括基于所述ROSC的所述振荡频率来确定所述功能晶体管的泄漏电流。
35.根据权利要求34所述的方法,其中所述功能晶体管包括在被测设备即DUT中,所述方法还包括:
使用电连接到输入电压引线的亚阈值偏置发生器在所述至少一个DUT的输入电压引线上设置亚阈值电压;
测量所述ROSC的所述输出处的频率作为泄漏频率;以及
基于所述泄漏频率来计算来自所述半导体IC的泄漏电流。
36.根据权利要求35所述的方法,还包括:
测量环形振荡器即ROSC的所述输出处的振荡频率作为参考频率,在所述测量期间将电连接在所述DUT的输出和所述ROSC之间的电子开关设置为断开;以及
在测量所述ROSC的所述输出处的频率作为泄漏频率的步骤之前,闭合所述电子开关。
37.根据权利要求31至36中任一项所述的方法,还包括:
基于所述ROSC的所述振荡频率来确定所述功能晶体管的温度。
38.根据权利要求37所述的方法,其中确定所述功能晶体管的温度的所述步骤是基于所述ROSC的所述振荡频率以及所存储的所述ROSC在不同温度下的所述振荡频率的模拟结果。
39.根据权利要求37或权利要求38所述的方法,还包括:
将所述IC识别为具有选自由多个预定义类型的IC组成的组的类型,确定温度的所述步骤还包括基于所述识别,针对所述预定义类型中的每一者,从所存储的所述ROSC在不同温度下的所述振荡频率的相应模拟结果中进行选择。
40.根据权利要求37至39中任一项所述的方法,还包括:
提供电流源的输出作为所述ROSC的输入。
41.根据权利要求40所述的方法,还包括:
使用电连接到输入电压引线的亚阈值偏置发生器,在所述功能晶体管的输入电压引线上设置亚阈值电压,使得所述功能晶体管的输出提供所述电流源的所述输出。
42.根据权利要求31至41中任一项所述的方法,其中所述一个或更多个操作状况包括所述IC的应力或工作负载,基于所述ROSC的所述振荡频率来确定所述应力或工作负载。
43.根据权利要求42所述的方法,其中基于以下之一或更多个的函数来确定所述IC的所述应力或工作负载:IC电压;温度和IC活动。
44.根据权利要求42或权利要求43所述的方法,其中所述确定的步骤包括确定在以下中的一个或两者的不同值下的所述应力或工作负载:所述半导体IC的时钟频率;以及半导体IC的操作电压,所述方法还包括提供相对于所述时钟频率和/或操作电压参考的所述应力或工作负载。
45.根据权利要求42至44中任一项所述的方法,其中所述IC的所述应力或工作负载表示在时间间隔内的总计应力或工作负载,所述时间间隔基于用于所述ROSC的所述振荡频率的测量的持续时间。
46.根据权利要求42至45中任一项所述的方法,其中所述应力或工作负载由以下之一或更多表示:数量;所有半导体IC的相对于参考值的比率;以及所述相同类型的半导体IC的相对于参考值的比率。
47.根据权利要求42至46中任一项所述的方法,还包括:基于所确定的应力或工作负载以及所存储的应力或工作负载与裕度损失之间的相关性来确定所述IC的可靠性裕度或裕度损失。
48.根据权利要求42至47中任一项所述的方法,还包括:
针对所述半导体IC的至少一部分选择性地启用或禁用负偏置温度不稳定性模式即NBTI模式;以及
在启用所述NBTI模式时确定所述NBTI模式的应力或工作负载。
49.根据权利要求42至48中任一项所述的方法,还包括:
将所确定的应力或工作负载与预定标准进行比较。
50.根据权利要求49所述的方法,其中所述预定标准基于与所述半导体IC相同类型的半导体IC的统计寿命工作负载。
51.根据权利要求49或权利要求50所述的方法,还包括:
基于所述比较来生成通知信号,所述通知信号指示以下中的一个或更多:所述IC的状态或年限、所述IC的一个或更多个保护带以及维护或替换条件。
52.根据权利要求42至51中任一项所述的方法,还包括:
为所述IC确定多组应力或工作负载,每组应力或工作负载是所述半导体IC根据相应应用程序的操作期间发生的ROSC振荡频率来确定的。
53.根据权利要求52所述的方法,其中每组应力或工作负载包括分布在一个时间段内的应力或工作负载的多个实例。
54.根据权利要求42至53中任一项所述的方法,还包括:
将所述应力或工作负载与所述半导体IC的裕度损失相关联。
55.根据权利要求42至54中任一项所述的方法,还包括:
基于所述应力或工作负载校准所述半导体IC的测试结果。
56.根据权利要求31至55中任一项所述的方法,还包括:
确定分布在一个时间段内的所述一个或更多个操作状况的多个实例;以及
存储所述一个或更多个操作状况的所确定的多个实例。
57.根据权利要求56所述的方法,其中通过网络存储所述一个或更多个操作状况的所确定的多个实例的所述步骤在以下中的一个或更多个中:所述半导体IC中的非易失性存储器、本地***上的外部存储设备以及远程***上的外部存储设备。
58.根据权利要求56或权利要求57所述的方法,还包括:
确定所述一个或更多个操作状况的所确定的多个实例在所述时间段内的总计值。
59.根据权利要求31至58中任一项所述的方法,还包括:
可切换地耦接所述ROSC的所述输入以从所述功能晶体管的所述输出接收所述电流;
当所述ROSC的输入未从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定参考频率;以及
当所述ROSC的输入从所述功能晶体管的所述输出接收到所述电流时,基于所述ROSC的所述振荡频率来确定传感器测量频率。
60.根据权利要求31至59中任一项所述的方法,其中确定一个或更多个操作状况的所述步骤是在计算设备处执行的,并且其中所述计算设备是所述半导体IC上的电路和/或所述计算设备是所述半导体IC的外部设备。
61.根据权利要求60所述的方法,其中所述计算设备是所述半导体IC的外部设备,所述方法还包括由所述计算设备接收多个振荡频率,并且其中所述确定是使用将所述多个振荡频率作为输入的拟合函数来执行的。
62.根据权利要求61所述的方法,其中所述计算设备是所述半导体IC的外部设备,所述方法还包括由所述计算设备接收各自来自多个IC中的相应IC的多个振荡频率。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862614706P | 2018-01-08 | 2018-01-08 | |
US62/614,706 | 2018-01-08 | ||
PCT/IL2019/050039 WO2019135247A1 (en) | 2018-01-08 | 2019-01-08 | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111837045A true CN111837045A (zh) | 2020-10-27 |
CN111837045B CN111837045B (zh) | 2024-04-16 |
Family
ID=67143625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980017752.XA Active CN111837045B (zh) | 2018-01-08 | 2019-01-08 | 集成电路工作负载、温度和/或亚阈值泄漏传感器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11408932B2 (zh) |
EP (1) | EP3737953A4 (zh) |
CN (1) | CN111837045B (zh) |
TW (1) | TWI813615B (zh) |
WO (1) | WO2019135247A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114690015A (zh) * | 2022-05-31 | 2022-07-01 | 江苏东海半导体股份有限公司 | Mos器件的测试方法、装置、***、设备和存储介质 |
CN114690843A (zh) * | 2022-02-21 | 2022-07-01 | 电子科技大学 | 一种低功耗的mos管温度传感器电路 |
CN116819287A (zh) * | 2023-08-28 | 2023-09-29 | 成都电科星拓科技有限公司 | 一种电源ic自检测方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202341663A (zh) | 2017-11-15 | 2023-10-16 | 以色列商普騰泰克斯有限公司 | 積體電路邊限測量和故障預測裝置 |
TWI835631B (zh) | 2017-11-23 | 2024-03-11 | 以色列商普騰泰克斯有限公司 | 積體電路板失效檢測 |
US11740281B2 (en) | 2018-01-08 | 2023-08-29 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
WO2019135247A1 (en) | 2018-01-08 | 2019-07-11 | Proteantecs Ltd. | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
EP3811246A4 (en) | 2018-06-19 | 2022-03-23 | Proteantecs Ltd. | EFFICIENT SIMULATION AND TESTING OF AN INTEGRATED CIRCUIT |
US10664027B2 (en) | 2018-10-09 | 2020-05-26 | Intel Corporation | Methods, systems and apparatus for dynamic temperature aware functional safety |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
US11018654B1 (en) * | 2019-06-11 | 2021-05-25 | Marvell Asia Pte, Ltd. | Temperature sensor with reduced power supply voltage sensitivity |
CN114430803A (zh) * | 2019-07-29 | 2022-05-03 | 普罗泰克斯公司 | 用于集成电路的管芯上热感测网络 |
WO2021111444A1 (en) | 2019-12-04 | 2021-06-10 | Proteantecs Ltd. | Memory device degradation monitoring |
US11616841B2 (en) * | 2020-02-07 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company Limited | Remote mapping of circuit speed variation due to process, voltage and temperature using a network of digital sensors |
US11175350B2 (en) * | 2020-04-20 | 2021-11-16 | Lear Corporation | Leakage current monitoring system |
IL297427A (en) | 2020-04-20 | 2022-12-01 | Proteantecs Ltd | Inter-chip connectivity monitoring |
US20220100939A1 (en) * | 2020-09-30 | 2022-03-31 | Imec Vzw | System and method of simulating aging in device circuits |
DE102021200002A1 (de) * | 2021-01-04 | 2022-07-07 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vorrichtung und Verfahren zum Überwachen eines Halbleiterbauelements |
US20230061108A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin film transistor based temperature sensor |
WO2023084529A1 (en) * | 2021-11-15 | 2023-05-19 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
US11619551B1 (en) | 2022-01-27 | 2023-04-04 | Proteantecs Ltd. | Thermal sensor for integrated circuit |
US11815551B1 (en) | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
US20230417841A1 (en) * | 2022-06-27 | 2023-12-28 | Infineon Technologies Austria Ag | Current leak detection for solid state devices |
US12013800B1 (en) | 2023-02-08 | 2024-06-18 | Proteantecs Ltd. | Die-to-die and chip-to-chip connectivity monitoring |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050212543A1 (en) * | 2002-04-16 | 2005-09-29 | Shingo Suzuki | System and method for measuring negative bias thermal instability with a ring oscillator |
US20060049886A1 (en) * | 2004-09-08 | 2006-03-09 | Agostinelli Victor M Jr | On-die record-of-age circuit |
JP2007141870A (ja) * | 2007-03-05 | 2007-06-07 | Smk Corp | コネクタ |
JPWO2007141870A1 (ja) * | 2006-06-09 | 2009-10-15 | 富士通株式会社 | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
US20110102091A1 (en) * | 2009-11-03 | 2011-05-05 | Arm Limited | Operating parameter monitor for an integrated circuit |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
CN106209083A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 环形振荡电路和环形振荡器 |
Family Cites Families (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0720737B1 (en) | 1994-06-25 | 2002-01-16 | Koninklijke Philips Electronics N.V. | Analysing a material sample |
US5818251A (en) | 1996-06-11 | 1998-10-06 | National Semiconductor Corporation | Apparatus and method for testing the connections between an integrated circuit and a printed circuit board |
US5966527A (en) | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
US5956497A (en) | 1997-02-26 | 1999-09-21 | Advanced Micro Devices, Inc. | Methodology for designing an integrated circuit using a reduced cell library for preliminary synthesis |
US5774403A (en) | 1997-06-12 | 1998-06-30 | Hewlett-Packard | PVT self aligning internal delay line and method of operation |
US6182253B1 (en) | 1997-07-16 | 2001-01-30 | Tanisys Technology, Inc. | Method and system for automatic synchronous memory identification |
US5895629A (en) | 1997-11-25 | 1999-04-20 | Science & Technology Corp | Ring oscillator based chemical sensor |
US7067335B2 (en) | 2000-08-25 | 2006-06-27 | Kla-Tencor Technologies Corporation | Apparatus and methods for semiconductor IC failure detection |
US6873926B1 (en) | 2001-02-27 | 2005-03-29 | Cisco Technology, Inc. | Methods and apparatus for testing a clock signal |
US8417477B2 (en) | 2001-05-24 | 2013-04-09 | Test Acuity Solutions, Inc. | Methods and apparatus for local outlier detection |
US7076678B2 (en) | 2002-02-11 | 2006-07-11 | Micron Technology, Inc. | Method and apparatus for data transfer |
US6882172B1 (en) * | 2002-04-16 | 2005-04-19 | Transmeta Corporation | System and method for measuring transistor leakage current with a ring oscillator |
US6880136B2 (en) | 2002-07-09 | 2005-04-12 | International Business Machines Corporation | Method to detect systematic defects in VLSI manufacturing |
US6807503B2 (en) | 2002-11-04 | 2004-10-19 | Brion Technologies, Inc. | Method and apparatus for monitoring integrated circuit fabrication |
US6683484B1 (en) | 2002-12-19 | 2004-01-27 | Lsi Logic Corporation | Combined differential and single-ended input buffer |
US7369893B2 (en) | 2004-12-01 | 2008-05-06 | Medtronic, Inc. | Method and apparatus for identifying lead-related conditions using prediction and detection criteria |
US7512503B2 (en) | 2003-05-12 | 2009-03-31 | Simmonds Precision Products, Inc. | Wire fault detection |
US7254507B2 (en) | 2003-08-27 | 2007-08-07 | Matsushita Electric Industrial Co., Ltd. | Analog circuit automatic calibration system |
US7742887B2 (en) | 2003-11-24 | 2010-06-22 | Qualcomm Incorporated | Identifying process and temperature of silicon chips |
US6948388B1 (en) | 2003-12-18 | 2005-09-27 | The United States Of America As Represented By The Secretary Of The Navy | Wireless remote sensor |
US7443189B2 (en) | 2005-02-02 | 2008-10-28 | Texas Instruments Incorporated | Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit |
US7501832B2 (en) | 2005-02-28 | 2009-03-10 | Ridgetop Group, Inc. | Method and circuit for the detection of solder-joint failures in a digital electronic package |
KR100703976B1 (ko) | 2005-08-29 | 2007-04-06 | 삼성전자주식회사 | 동기식 메모리 장치 |
US7923982B2 (en) * | 2005-09-02 | 2011-04-12 | Panasonic Corporation | Semiconductor integrated circuit |
US20070182456A1 (en) | 2005-11-21 | 2007-08-09 | Texas Instruments Incorporated | Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form |
JP5083214B2 (ja) | 2006-08-24 | 2012-11-28 | 日本電気株式会社 | 故障予測回路と方法及び半導体集積回路 |
US7649559B2 (en) | 2006-08-30 | 2010-01-19 | Aptina Imaging Corporation | Amplifier offset cancellation devices, systems, and methods |
JP2008072045A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路 |
US7415387B2 (en) | 2006-12-19 | 2008-08-19 | Qimonda North America Corp. | Die and wafer failure classification system and method |
US20080144243A1 (en) | 2006-12-19 | 2008-06-19 | Ridgetop Group, Inc. | Method and circuit for low-power detection of solder-joint network failures in digital electronic packages |
US7474974B2 (en) | 2007-01-31 | 2009-01-06 | Mcgill University | Embedded time domain analyzer for high speed circuits |
US7560945B2 (en) | 2007-02-06 | 2009-07-14 | International Business Machines Corporation | Integrated circuit failure prediction |
US7936153B2 (en) | 2007-02-06 | 2011-05-03 | International Business Machines Corporation | On-chip adaptive voltage compensation |
US7877657B1 (en) | 2007-03-29 | 2011-01-25 | Integrated Device Technology, Inc. | Look-ahead built-in self tests |
US20080262769A1 (en) | 2007-04-23 | 2008-10-23 | Daniel Kadosh | Using multivariate health metrics to determine market segment and testing requirements |
WO2008135917A1 (en) | 2007-05-02 | 2008-11-13 | Nxp B.V. | Ic testing methods and apparatus |
EP2006784A1 (en) | 2007-06-22 | 2008-12-24 | Interuniversitair Microelektronica Centrum vzw | Methods for characterization of electronic circuits under process variability effects |
US8001512B1 (en) | 2007-06-26 | 2011-08-16 | Cadence Design Systems, Inc. | Method and system for implementing context simulation |
US8010310B2 (en) | 2007-07-27 | 2011-08-30 | Advanced Micro Devices, Inc. | Method and apparatus for identifying outliers following burn-in testing |
JP2009065533A (ja) | 2007-09-07 | 2009-03-26 | Renesas Technology Corp | ジッタ検出回路及び半導体装置 |
JP4977045B2 (ja) | 2008-01-16 | 2012-07-18 | 株式会社東芝 | 半導体集積回路及び半導体装置 |
US8912990B2 (en) | 2008-04-21 | 2014-12-16 | Apple Inc. | Display having a transistor-degradation circuit |
US8010935B2 (en) | 2008-05-07 | 2011-08-30 | Lsi Corporation | Electronic design automation tool and method for optimizing the placement of process monitors in an integrated circuit |
US8204730B2 (en) | 2008-06-06 | 2012-06-19 | Synopsys, Inc. | Generating variation-aware library data with efficient device mismatch characterization |
JPWO2009150694A1 (ja) | 2008-06-09 | 2011-11-04 | 株式会社アドバンテスト | 半導体集積回路および試験装置 |
US8086978B2 (en) | 2008-06-20 | 2011-12-27 | Cadence Design Systems, Inc. | Method and system for performing statistical leakage characterization, analysis, and modeling |
US8138840B2 (en) | 2009-01-23 | 2012-03-20 | International Business Machines Corporation | Optimal dithering of a digitally controlled oscillator with clock dithering for gain and bandwidth control |
JP2012516629A (ja) | 2009-01-27 | 2012-07-19 | アギア システムズ インコーポレーテッド | 性能監視用クリティカルパス回路 |
US8365115B2 (en) | 2009-03-06 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for performance modeling of integrated circuits |
US8825158B2 (en) | 2009-08-25 | 2014-09-02 | Lamda Nu, Llc | Method and apparatus for detection of lead conductor anomalies using dynamic electrical parameters |
US8271931B2 (en) | 2009-10-20 | 2012-09-18 | Synopsys, Inc. | Integrated circuit optimization modeling technology |
US8228106B2 (en) | 2010-01-29 | 2012-07-24 | Intel Mobile Communications GmbH | On-chip self calibrating delay monitoring circuitry |
JP5418408B2 (ja) | 2010-05-31 | 2014-02-19 | 富士通株式会社 | シミュレーションパラメータ校正方法、装置及びプログラム |
JP2012007978A (ja) | 2010-06-24 | 2012-01-12 | On Semiconductor Trading Ltd | 半導体集積回路 |
US8680874B2 (en) | 2010-07-30 | 2014-03-25 | Imec | On-chip testing using time-to-digital conversion |
US8384430B2 (en) | 2010-08-16 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | RC delay detectors with high sensitivity for through substrate vias |
US8418103B2 (en) | 2010-09-23 | 2013-04-09 | Synopsys, Inc. | Nonlinear approach to scaling circuit behaviors for electronic design automation |
US8664968B2 (en) * | 2010-09-24 | 2014-03-04 | Texas Instruments Incorporated | On-die parametric test modules for in-line monitoring of context dependent effects |
US8422303B2 (en) | 2010-12-22 | 2013-04-16 | HGST Netherlands B.V. | Early degradation detection in flash memory using test cells |
US8471567B2 (en) | 2011-02-25 | 2013-06-25 | Raytheon Company | Circuit for detection of failed solder-joints on array packages |
US9448125B2 (en) | 2011-11-01 | 2016-09-20 | Nvidia Corporation | Determining on-chip voltage and temperature |
KR101996292B1 (ko) | 2012-03-30 | 2019-07-05 | 에스케이하이닉스 주식회사 | 클럭 생성 회로 |
US8896978B2 (en) | 2012-06-15 | 2014-11-25 | Texas Instruments Incorporated | Integrated circuit with automatic deactivation upon exceeding a specific ion linear energy transfer (LET) value |
US9714966B2 (en) * | 2012-10-05 | 2017-07-25 | Texas Instruments Incorporated | Circuit aging sensor |
US9329229B2 (en) | 2012-11-15 | 2016-05-03 | Freescale Semiconductors, Inc. | Integrated circuit with degradation monitoring |
US9494649B2 (en) | 2012-12-31 | 2016-11-15 | Advanced Micro Devices, Inc. | Adaptive digital delay line for characterization of clock uncertainties |
US9267988B2 (en) | 2013-03-14 | 2016-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip eye diagram capture |
US9702769B2 (en) | 2013-06-11 | 2017-07-11 | Intel Corporation | Self-calibrated thermal sensors of an integrated circuit die |
US9500705B2 (en) | 2013-08-28 | 2016-11-22 | Wisconsin Alumni Research Foundation | Integrated circuit providing fault prediction |
US9411668B2 (en) | 2014-01-14 | 2016-08-09 | Nvidia Corporation | Approach to predictive verification of write integrity in a memory driver |
KR20150096197A (ko) * | 2014-02-14 | 2015-08-24 | 삼성전자주식회사 | 반도체 집적회로의 누설전류 측정 회로 |
JP2016005085A (ja) | 2014-06-16 | 2016-01-12 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびそれを用いる電子装置の製造方法 |
KR102232922B1 (ko) | 2014-08-11 | 2021-03-29 | 삼성전자주식회사 | 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치 |
TWI565211B (zh) | 2014-09-12 | 2017-01-01 | Alpha And Omega Semiconductor (Cayman) Ltd | Constant on-time switching converter means |
US10067000B2 (en) | 2014-12-01 | 2018-09-04 | Mediatek Inc. | Inverter and ring oscillator with high temperature sensitivity |
US10026712B2 (en) * | 2014-12-02 | 2018-07-17 | Texas Instruments Incorporated | ESD protection circuit with stacked ESD cells having parallel active shunt |
KR102280526B1 (ko) * | 2014-12-08 | 2021-07-21 | 삼성전자주식회사 | 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들 |
US9760672B1 (en) | 2014-12-22 | 2017-09-12 | Qualcomm Incorporated | Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling |
US20160203036A1 (en) | 2015-01-09 | 2016-07-14 | Ecorithm, Inc. | Machine learning-based fault detection system |
US9424952B1 (en) | 2015-02-07 | 2016-08-23 | The Trustees Of Columbia University In The City Of New York | Circuits, methods, and media for detecting and countering aging degradation in memory cells |
US9536038B1 (en) | 2015-04-13 | 2017-01-03 | Qualcomm Incorporated | Method and algorithm for functional critical paths selection and critical path sensors and controller insertion |
US9564883B1 (en) | 2015-04-13 | 2017-02-07 | Qualcomm Incorporated | Circuitry and method for timing speculation via toggling functional critical paths |
US9564884B1 (en) | 2015-04-13 | 2017-02-07 | Qualcomm Incorporated | Circuitry and method for measuring negative bias temperature instability (NBTI) and hot carrier injection (HCI) aging effects using edge sensitive sampling |
US9991879B2 (en) * | 2015-11-23 | 2018-06-05 | Mediatek Inc. | Apparatus for detecting variation in transistor threshold voltage |
US10527503B2 (en) | 2016-01-08 | 2020-01-07 | Apple Inc. | Reference circuit for metrology system |
US10161967B2 (en) | 2016-01-09 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip oscilloscope |
US9843439B2 (en) | 2016-01-27 | 2017-12-12 | Ciena Corporation | System and method for managing holdover |
US20170364818A1 (en) | 2016-06-17 | 2017-12-21 | Business Objects Software Ltd. | Automatic condition monitoring and anomaly detection for predictive maintenance |
US20190019096A1 (en) | 2017-01-27 | 2019-01-17 | Mitsubishi Hitachi Power Systems, Ltd. | Estimator, estimation method, program and storage medium where program stored for model parameter estimation and model parameter estimation system |
US10380879B2 (en) | 2017-06-14 | 2019-08-13 | Allegro Microsystems, Llc | Sensor integrated circuits and methods for safety critical applications |
JP6916441B2 (ja) | 2017-10-19 | 2021-08-11 | 株式会社ソシオネクスト | 半導体集積回路及び呼吸運動検査装置 |
TW202341663A (zh) | 2017-11-15 | 2023-10-16 | 以色列商普騰泰克斯有限公司 | 積體電路邊限測量和故障預測裝置 |
TWI835631B (zh) | 2017-11-23 | 2024-03-11 | 以色列商普騰泰克斯有限公司 | 積體電路板失效檢測 |
WO2019135247A1 (en) | 2018-01-08 | 2019-07-11 | Proteantecs Ltd. | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
US10530347B2 (en) | 2018-03-23 | 2020-01-07 | Sandisk Technologies Llc | Receiver-side setup and hold time calibration for source synchronous systems |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
CN108534866A (zh) | 2018-06-06 | 2018-09-14 | 珠海市洁源电器有限公司 | 一种可隔空监测液位的高灵敏度高精度电子液位感应器 |
EP3811246A4 (en) | 2018-06-19 | 2022-03-23 | Proteantecs Ltd. | EFFICIENT SIMULATION AND TESTING OF AN INTEGRATED CIRCUIT |
US10509104B1 (en) | 2018-08-13 | 2019-12-17 | Analog Devices Global Unlimited Company | Apparatus and methods for synchronization of radar chips |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
EP3970056A4 (en) | 2019-05-13 | 2023-06-14 | Proteantecs Ltd. | DETERMINATION OF UNKNOWN POLARIZATION AND DEVICE PARAMETERS OF INTEGRATED CIRCUITS BY MEASUREMENT AND SIMULATION |
CN114430803A (zh) | 2019-07-29 | 2022-05-03 | 普罗泰克斯公司 | 用于集成电路的管芯上热感测网络 |
WO2021214562A1 (en) | 2020-04-20 | 2021-10-28 | Proteantecs Ltd. | Die-to-die connectivity monitoring |
US11081193B1 (en) | 2020-06-16 | 2021-08-03 | Sandisk Technologies Llc | Inverter based delay chain for calibrating data signal to a clock |
WO2022009199A1 (en) | 2020-07-06 | 2022-01-13 | Proteantecs Ltd. | Integrated circuit margin measurement for structural testing |
-
2019
- 2019-01-08 WO PCT/IL2019/050039 patent/WO2019135247A1/en unknown
- 2019-01-08 US US16/960,421 patent/US11408932B2/en active Active
- 2019-01-08 EP EP19736045.6A patent/EP3737953A4/en active Pending
- 2019-01-08 TW TW108100718A patent/TWI813615B/zh active
- 2019-01-08 CN CN201980017752.XA patent/CN111837045B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050212543A1 (en) * | 2002-04-16 | 2005-09-29 | Shingo Suzuki | System and method for measuring negative bias thermal instability with a ring oscillator |
US20060049886A1 (en) * | 2004-09-08 | 2006-03-09 | Agostinelli Victor M Jr | On-die record-of-age circuit |
JPWO2007141870A1 (ja) * | 2006-06-09 | 2009-10-15 | 富士通株式会社 | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
JP2007141870A (ja) * | 2007-03-05 | 2007-06-07 | Smk Corp | コネクタ |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
US20110102091A1 (en) * | 2009-11-03 | 2011-05-05 | Arm Limited | Operating parameter monitor for an integrated circuit |
CN102072781A (zh) * | 2009-11-03 | 2011-05-25 | Arm有限公司 | 用于集成电路的工作参数监视器 |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
CN106209083A (zh) * | 2015-04-29 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 环形振荡电路和环形振荡器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114690843A (zh) * | 2022-02-21 | 2022-07-01 | 电子科技大学 | 一种低功耗的mos管温度传感器电路 |
CN114690015A (zh) * | 2022-05-31 | 2022-07-01 | 江苏东海半导体股份有限公司 | Mos器件的测试方法、装置、***、设备和存储介质 |
CN116819287A (zh) * | 2023-08-28 | 2023-09-29 | 成都电科星拓科技有限公司 | 一种电源ic自检测方法 |
CN116819287B (zh) * | 2023-08-28 | 2023-11-17 | 成都电科星拓科技有限公司 | 一种电源ic自检测方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3737953A4 (en) | 2021-10-13 |
TW201939048A (zh) | 2019-10-01 |
EP3737953A1 (en) | 2020-11-18 |
US20200333393A1 (en) | 2020-10-22 |
US11408932B2 (en) | 2022-08-09 |
TWI813615B (zh) | 2023-09-01 |
CN111837045B (zh) | 2024-04-16 |
WO2019135247A1 (en) | 2019-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111837045B (zh) | 集成电路工作负载、温度和/或亚阈值泄漏传感器 | |
JP6703398B2 (ja) | 半導体装置 | |
US20210173007A1 (en) | Integrated circuit profiling and anomaly detection | |
JP5555593B2 (ja) | 集積回路の作動パラメータモニター | |
CN112868016A (zh) | 高效集成电路模拟与测试 | |
US20140088947A1 (en) | On-going reliability monitoring of integrated circuit chips in the field | |
US20180156859A1 (en) | Semiconductor device | |
JP5359886B2 (ja) | 温度測定装置及び方法 | |
Kalgren et al. | Application of prognostic health management in digital electronic systems | |
US20220334170A1 (en) | Method and system for characterizing igbt module aging based on miner theory | |
Sengupta et al. | Predicting circuit aging using ring oscillators | |
US20230341460A1 (en) | Integrated circuit workload, temperature, and/or sub-threshold leakage sensor | |
US11929131B2 (en) | Memory device degradation monitoring | |
US8935143B2 (en) | Semiconductor sensor reliability | |
US20090012737A1 (en) | Method and apparatus for correlating test equipment health and test results | |
CN116205166A (zh) | 用于对半导体电路的剩余寿命建模的电路和技术 | |
US7716004B2 (en) | Method and apparatus for matching test equipment calibration | |
Landman et al. | Degradation Monitoring––from a Vision to Reality | |
WO2023084529A1 (en) | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing | |
Ramamoorthy et al. | Measurement and characterization of die temperature sensor | |
US11774490B1 (en) | Real-time, in-situ reliability monitoring in an integrated circuit | |
Bahukudumbi et al. | Power management using test-pattern ordering for wafer-level test during burn-in | |
Altieri et al. | Evaluation and mitigation of aging effects on a digital on-chip voltage and temperature sensor | |
Mendes et al. | Usage based predictive transistor aging model to optimize test limits on IO circuits | |
JP5821240B2 (ja) | プログラム、ライブラリ作成装置、及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |