CN1758064A - 测量半导体器件的传输特性的方法和设备 - Google Patents

测量半导体器件的传输特性的方法和设备 Download PDF

Info

Publication number
CN1758064A
CN1758064A CN200510097849.6A CN200510097849A CN1758064A CN 1758064 A CN1758064 A CN 1758064A CN 200510097849 A CN200510097849 A CN 200510097849A CN 1758064 A CN1758064 A CN 1758064A
Authority
CN
China
Prior art keywords
semiconductor devices
pulse
direct current
ring oscillator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510097849.6A
Other languages
English (en)
Other versions
CN100443912C (zh
Inventor
曼朱尔·布善
马克·B.·科特臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1758064A publication Critical patent/CN1758064A/zh
Application granted granted Critical
Publication of CN100443912C publication Critical patent/CN100443912C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种测量多个半导体器件的交流(AC)和直流(DC)特性的方法和设备。环形振荡器产生脉冲以驱动多个待测半导体器件。仅使用DC输入/输出就能够测量多个半导体器件的电流/电压(IV)和传输特性。

Description

测量半导体器件的传输特性的方法和设备
技术领域
本发明涉及一种测量半导体器件的传输特性的方法和设备。
背景技术
金属氧化物半导体场效应晶体管(MOSFETs)的直流(DC)特性通常用于反映出互补金属氧化物半导体(CMOS)技术的交流(AC)性能。简单的测量将高速门延迟与场效应晶体管(FETs)所测量的直流电流相联系，延迟D～C*VDD/Id，其中C是总开关电容，VDD是供电电压，Id是正沟道场效应晶体管(PFET)和负沟道场效应晶体管(NFET)直流电流的测量值。Id的值可以通过等于VDD的栅和漏电压(Ion)、任何其它栅或漏电压下测量，或者可以是适合于某一栅类型的漏电流/漏电压(IDS-VDS)曲线中不同点的平均值。该测量已经证明对块硅技术非常有用。
在绝缘体上硅(SOI)CMOS技术中，来自DC测量的Id本质上不同于高速开关条件下的等效Id。产生此差异的原因在于：1)FET体区的自热效应，使其温度升高并因此降低静态DC测量下的Id；和2)调节阈值电压的浮体电压；在DC和AC条件下Vt和Id不同。采用专门的高频设备测量具有脉冲输入的FET电流，该测量方法的复杂性使得它不能在生产线普遍采用。现行的方法是使用的DC测量值以及估计校正因子。
利用高频探头和设备在工作台上测量MOSFET的交流特性。该测量很耗时间，不能普遍实施。
本技术中需要一种仅利用DC输入和输出直接测量同一MOSFET的DC和AC(频率在GHz范围内)特性的方法。本技术中对应需要一种仅利用DC输入和输出直接测量同一CMOS逻辑门的AC和DC传输特性的方法。
发明内容
本发明公开了测量多个例如晶体管的半导体器件的AC和DC特性的方法和设备。在一种实施方式中，环形振荡器产生脉冲以驱动多个待测晶体管。仅利用DC输入和输出测量多个晶体管的传输特性。在一种实施方式中，仅利用DC输入和输出测量多个晶体管的电流/电压(IV)特性(AC和DC)，例如传输特性的子集。
本发明的一种实施方式公开不重叠脉冲的连续序列，该脉冲连续序列由环形振荡器顺序产生并施加于待测的一组m个标称相同NFET的栅上，这些NFET并联通电。对给定的到漏到源电压和给定的栅到源电压而言，从FET电源得到的恒定电流是在AC条件(最小自热和稳态SOI浮体效应)下单个FET的Id。在关闭环形振荡器的电源的情况下，可以直接测量并联的全部FET的常规DC特征并与AC结果比较。仅利用DC输入和输出，产生不相重叠的脉冲并利用这些脉冲驱动MOSFET的栅或其它逻辑门的输入，使得可以在工厂环境中监测AC特性。
附图说明
为了可以清楚理解本发明的上述特征的方式，可以参考实施方式对以上简单概述的本发明进行更具体的说明，其中一些实施方式在附图中说明。但是，应该注意附图仅说明本发明的典型实施方式，因此不能认为本发明的范围仅限于附图，因为本发明可采用其它等效实施方式。
图1说明NFET是待测器件的情况下本发明的一种实施方式；
图2说明根据一种实施方式由环形振荡器顺序产生的不相重叠的脉冲的连续序列；
图3说明按照一种实施方式的本发明的顶层电路图；
图4说明用于测试NFET的本发明的一种实施方式；
图5说明用于测试PFET的本发明的一种实施方式；
图6说明图4和5的环形振荡器的一部分的一种实施方式；
图7说明产生施加于待测FET的栅的脉冲的另一实施方式。
具体实施方式
图1说明例如NFET的半导体器件为待测器件的情况下本发明的一种实施方式。环形振荡器110包含nm个标称相同的级(stages)并被分为m个相等的区段，每个长度为n级，其中n是偶数。环形振荡器110也包含用来启动或关闭环形振荡器110的″与非″(NAND)门112。图1中为简单起见将区段数目设置为等于三，该区段数目典型地应该等于或大于十。异或非门(erclusive nor)(XNOR)115，120，125被连接在环形振荡器110的各区段上。环形振荡器110和XNOR115，120，125共享公共电源(VDD)和公共接地。各XNOR的输出驱动由幅度VGS(＝VG2-VG1)的独立电源供电的反相器130，135，140。各个反相器130，135，140的输出电压依次驱动待测FET 145，150，155的栅G1、G2、G3，其漏极保持在VDS而源极保持在VSS。提供给待测NFET的栅的电压在VG2和VG1之间变动。待测的m个FET145，150，155共享公共的VDS和VSS电源。电流测量装置160用来测量经过待测的m个FET 145，150，155的电流IDS。
图2说明由环形振荡器110顺序产生并被施加于待测的一组m个(这里显示为3)标称相同的NFET 145，150，155的栅G1、G2和G3上的不相重叠的脉冲的连续序列，所述NFET并联通电。来自环形振荡器110的所有m个区段的脉冲串是不重叠的并被配置成在任何给定时间存在一个并且唯一一个脉冲。连接在各区段上的XNOR115，120，125的输出是一串宽度T/m和周期T的脉冲，其中T＝mnt，而t是该环各级的延迟。对给定的漏到源电压(VDS-VSS)和给定的栅到源电压(VG1-VSS)而言，从FET电源得到的恒定电流是AC条件(最小自热和稳态SOI浮体效应)下的单个FET的Id。在关闭环形振荡器的电源的情况下，可以直接测量并联的全部m个FET的常规DC特性并与AC结果比较。
校准并联的m个半导体器件的DC传输曲线是直接明了的，因为这是可以用市场上可买到的的设备非常精确测量的DC测量。在一种实施方式中，本发明使人们能够以这样一种方法测量AC传输曲线：当所测得的输出乘以m时，该所得的传输函数与该m个并联器件的DC传输函数之比实际上是AC与DC传输函数之比。这是在AC测量中m个器件中的每一个正好导通1/m时间的事实所产生的结果。
作为一具体实施例，考虑VG1＝VDD、VDS＝VDD、VSS和VG2＝0(地)、T＝10ns、n＝100和m＝10的情况。在这种情况下各FET导通并在10％的时间传送Ion，剩余90％的时间断开。从VDS电源得到的电流是常量并等于单个待测NFET的电流。对外部的DC电流计而言，此方案提供可以精确测量的恒定电流。这一点在图1中按m＝3的情况说明。
因为待测的各NFET仅在10％的时间导通，时间常数为100ns的自热是常规DC测试条件下类似器件所经历自热的1/10，从而可忽略。测试中的NFET处于10％的时间传送电流的稳态配置，类似于每个机器周期启动的微处理器时钟缓冲器的情况。在本实施例中，100MHz的重复率是现代微处理器的频率10×左右。然而，根据实验测量已经确定在100MHz至3Ghz的范围内，对于重复率而言PD SOI门的延迟变化很小。由此可见待测的FET的浮体电势会非常接近微处理器中以高占空因子稳态运行的类似器件的电势。因此，在适当的体电压和最小自热情况下，作为来自VDS电源的DC电流而测量的Ion代表运行的微处理器中的类似器件的Ion。因此直接联机DC测量可以为我们给出该器件在高频工作条件下的真实Ion。
在其它条件都相同的情况下，如果环形振荡器VDD设置为0，那么XNOR 115，120，125的输出将全部为0，并且所有中间反相器130，135，140施加到待测的所有FET的栅上的输出将为VDD。那么作为来自VDS电源的DC电流测量的Ion就是通常在DC联机测试中测量的并联的10个FET的标准Ion。因此对于相同器件，该电路允许人们直接测量并比较标准DC Ion(有自热和DC体效应)与典型使用条件(最小自热和稳态体效应)下的Ion。在AC测量情况下，应该从所测量的Ion中减去断开电流Ioff。通过设置VGS＝0和VDS＝VDD来测量Ioff。
借助于图1所示的多个独立的电源，可以根据在VGS1和VGS2之间变动的可调节栅电压，任意地设置待测的FET的VDS和VSS。这允许人们在宽范围的条件下研究AC IV特性。
可以进行的其它有用测量的例子是：1)改变外部电源VDS以在固定的VGS下测量IDS和VDS的关系；2)在VDS固定的条件下测量Ids和VGS的关系。典型地，一定有电产生脉冲的情况限于0.5＜VGS/VDD＜1.5的范围。在NFET之前的反相器由低Vt的FET组成，以扩展VGS/VDD的范围；3)通过独立地改变VG1和VG2可以更进一步扩展VGS/VDD；4)NFET的源极和漏极端子可以互换以研究不对称行为；5)改变环形振荡器的VDD和温度以测量不同条件下的晶体管特性；和6)通过使用允许人们改变每级延迟(t)10×或以上的电流受控反相器作为环级，可以改变脉冲宽度和周期T。
图3、4、5和6说明本发明的一种实施方式。显示m＝10情况下的NFET和PFET。
图3显示按照本发明一种实施方式的顶层电路图300。装置310位于左方，包含1000级环形振荡器、输入电路和NFET。另一类似装置315包含右方的另一环形振荡器、输入电路和PFET。每次仅一个环形振荡器运行，并且它的输出到达放于中心处的分频器330，然后至用于监测目的的输出驱动器330。
图4说明用于测试NFET的装置310的一种实施方式；由环430A-J与它的使能NAND服务于不同的两组10个NFET的400A-J、460A-J。VG2总是连接至环形振荡器的地。环430A-J中的各个框都包含一组50个向右去和50个向左去的加载反相器。图6显示向右去的情况。待测的右侧NFET 460A-J具有可调整的VSS和VDS。待测的左侧NFET 400A-J在环形振荡器的地上具有VSS，而VDS保持可调状态。
图5说明用于测试PFET的图3中装置315的一种实施方式。由各环540A-J服务于不同的两组10个PFET 500A-J、580A-J，并且VG1始终连接至环形振荡器的VDD。环430A-J中的各个框包含一组如图6所示的50个向右去和50个向左去的加载反相器。对于各环540A-J而言，待测的左侧PFET 500A-J在环形振荡器的VDD上也具有VSS。具有独立的SELECT输入的附加的NAND2门520A-J和560A-J(与环形振荡器共享VDD和地线)的位置如图所示。利用环运行和在VDD上的NAND SELECT，该附加的反向级(inversionstage)确保适当极性的脉冲被传送至PFET的栅。当选择切换到地线时，直流电压VG2被施加到所有待测的PFET的栅，并且可以测量全部十个并联PFET的DC IDS。
与图4和5所示类似的配置可用于测量半导体器件的交流电压传输特性，即作为输入电压的函数的输出电压。这至少可以用两种不同的方式实现。在一种实施方式中，VGS脉冲被用于半导体器件的输入并且把输出提供给NFET的栅。读取与NFET电流相关的输出电压，根据AC和DC条件下的IDS-VGS曲线图独立地校准该NFET电流。在另一实施方式中，后接电容器的大电阻器(低通滤波器)与输出串联接入，用高阻抗伏特计直接读输出和平均输出电压，作为电容器两端的电压。利用如图1所示的多个不同的电源电压，有可能获得传输曲线上任意点的AC和DC电压传输值，类似于测量晶体管Id的方法。
图7显示对于待测的NFET的情况，用于产生脉冲的另一实施方式。在图7所述的实施方式中，各部分的n是奇数，并且使用“与非”/“或非”(NAND/NOR)720-729门的组合代替XNOR。在这种实施方式中，各装置700A-E包含反相器的一个区段，具有向下输送的信号。图中所显示的配置再次重复地产生十个不重叠脉冲的序列，五个经由NAND 710A-E，五个经由NOR 720A-E。这种方案的优点是环形振荡器700A-E中的级数目可以减少到一半。另一方面，它要求更细心地调整NAND/NOR逻辑电路中的器件宽度和寄生现象，以保证在脉冲之间没有间隙。
虽然在上文中采用晶体管公开本发明，但本发明的应用范围并不限于此。即，本发明可以适用于待测的任何半导体器件。
虽然上文所述涉及本发明的实施方式，但是在不背离本发明基本范围的前提下可以设计本发明的其它和更进一步的实施方式，而本发明的范围由随后的权利要求书确定。

Claims (32)

1.一种测试多个半导体器件的方法，该方法包括：
顺序地产生不重叠的脉冲的连续序列；
使用所述脉冲驱动所述多个半导体器件；和
仅使用直流输入与直流输出，测量所述多个半导体器件的传输特性。
2.如权利要求1的方法，还包括获得所述多个半导体器件的交流特性。
3.如权利要求1的方法，还包括获得所述多个半导体器件的直流特性。
4.如权利要求1的方法，其中所述多个半导体器件包括n沟道场效应晶体管即NFETs、p沟道场效应晶体管即PFETs，或两者都包括。
5.如权利要求1的方法，其中所述测量步骤还包括对所述多个半导体器件提供交流与直流传输特性的直接比较。
6.如权利要求1的方法，其中所述测量步骤还包括通过测量来自所述多个半导体器件的恒定幅度输出而获得直流传输特性，该恒定幅度输出是对所述多个半导体器件的恒定幅度输入的响应。
7.如权利要求6的方法，其中用于测量交流传输特性的脉冲通过下列方式获得：改变所述多个半导体器件中每一个器件的恒定幅度输入的导通/断开状态，使得在任何给定时间，所述恒定幅度输入脉冲仅被施加到所述多个半导体器件之一。
8.如权利要求7的方法，其中用来改变施加到每一个半导体器件的恒定幅度输入的导通/闭合状态所需的时间与输入脉冲的时间宽度相比可以忽略。
9.如权利要求1的方法，其中用于测量交流传输特性的脉冲通过以下方式获得：改变所述多个半导体器件中每一个器件的输入的导通/闭合状态，使得在任何给定时间，所述恒定幅度输入脉冲仅被施加到所述多个半导体器件之一。
10.如权利要求1的方法，其中所述多个半导体器件中包括一组M个标称相同的半导体器件。
11.如权利要求1的方法，其中用于产生所述脉冲的电路和所述多个半导体器件是集成电路的一部分。
12.如权利要求1的方法，其中所述脉冲是通过使用包含M个相同区段的环形振荡器而产生的。
13.如权利要求12的方法，还包括在各个环形振荡器区段两端产生脉冲，作为经过各区段的循环环形信号。
14.如权利要求12的方法，其中所述环形振荡器的频率是可调整的。
15.如权利要求1的方法，其中所述不重叠的脉冲中每一个被施加1/M的时间，其中M等于标称相同的半导体器件的数目。
16.如权利要求1的方法，其中来自交流传输曲线测量的输出包括由所述多个半导体器件输出的总和组成的直流量，所述多个半导体器中的每一个由其各自脉冲输入驱动。
17.如权利要求15的方法，其中通过比较相同的输入幅度条件下的1/M倍直流测量输出与交流测量输出，从而比较交流与直流传输特性。
18.如权利要求1的方法，其中所述半导体器件包含晶体管。
19.如权利要求1的方法，其中所述半导体器件包含逻辑门。
20.如权利要求1的方法，其中所述多个半导体器件被并联通电。
21.如权利要求10的方法，其中由环形振荡器提供不相重叠脉冲的连续序列。
22.如权利要求1的方法，其中所述测量步骤还包含：
通过首先测量对应于幅度为零的直流输入的直流传输响应，获得所述多个半导体器件的交流特性；和
获得所述多个半导体器件的断开电流，其中所述多个半导体器件中每一器件的交流测量等于导通电流减去断开电流。
23.一种用于测试多个半导体器件的设备，包括：
顺序地产生不重叠脉冲的连续序列的装置；
使用脉冲驱动所述多个半导体器件的装置；和
仅使用直流输入与直流输出而测量所述多个半导体器件的传输特性的装置。
24.一种设备，包括：
多个待测的半导体器件；和
环形振荡器，该振荡器用于顺序地产生不重叠脉冲的连续序列，以驱动所述多个半导体器件，从而仅使用直流输入和直流输出测量所述多个半导体器件的传输特性。
25.如权利要求24中的设备，其中所述环形振荡器还包括多个区段。
26.如权利要求25中的设备，还包括多个异或非门即XNOR，其中每个XNOR被连接在所述多个区段之一的两端。
27.如权利要求26的设备，还包括多个反相器，各反相器由所述多个XNOR之一驱动。
28.如权利要求27的设备，其中使用所述多个反相器被用于驱动待测的所述多个半导体器件。
29.如权利要求25的设备，还包括多个“与非”即NAND和“或非”即NOR，其中各个NAND或NOR被连接在所述多个区段之一的两端。
30.如权利要求26的设备，还包括多个反相器，各反相器由多个“与非”即NAND或“或非”即NOR之一驱动。
31.如权利要求27的设备，其中使用所述多个反相器驱动待测的多个半导体器件。
32.如权利要求24的设备，其中所述环形振荡器包括多个级，所述级由允许所述环形振荡器的频率改变的电流受控反相器组成。
CNB2005100978496A 2004-08-31 2005-08-30 测量半导体器件的传输特性的方法和设备 Expired - Fee Related CN100443912C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/930,097 2004-08-31
US10/930,097 US7145347B2 (en) 2004-08-31 2004-08-31 Method and apparatus for measuring transfer characteristics of a semiconductor device

Publications (2)

Publication Number Publication Date
CN1758064A true CN1758064A (zh) 2006-04-12
CN100443912C CN100443912C (zh) 2008-12-17

Family

ID=35942204

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100978496A Expired - Fee Related CN100443912C (zh) 2004-08-31 2005-08-30 测量半导体器件的传输特性的方法和设备

Country Status (2)

Country Link
US (2) US7145347B2 (zh)
CN (1) CN100443912C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140313B (zh) * 2006-09-06 2010-09-01 国际商业机器公司 开关延迟历史效应的在线测量的集成电路器件及方法
CN101860364A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 环状振荡器电路、测量临界电压变异的集成电路及方法
CN103163441A (zh) * 2011-12-16 2013-06-19 富士电机株式会社 半导体试验装置
CN104201127A (zh) * 2014-08-22 2014-12-10 中国科学院西安光学精密机械研究所 一种半导体激光器阵列连接界面表征方法及装置
CN104267036A (zh) * 2014-10-14 2015-01-07 西安炬光科技有限公司 一种半导体激光器芯片焊接面表征方法及装置
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5340538B2 (ja) * 2003-08-25 2013-11-13 タウ−メトリックス インコーポレイテッド 半導体コンポーネントとウエハの製造を評価するための手法
US7978454B1 (en) * 2007-08-01 2011-07-12 National Semiconductor Corporation ESD structure that protects against power-on and power-off ESD event
US8829922B2 (en) * 2011-02-17 2014-09-09 International Business Machines Corporation On-chip measurement of AC variability in individual transistor devices
US9057761B2 (en) * 2011-12-30 2015-06-16 Arm Limited Sensing supply voltage swings within an integrated circuit
US9952274B2 (en) 2015-03-13 2018-04-24 International Business Machines Corporation Measurement for transistor output characteristics with and without self heating
US9702924B2 (en) 2015-05-19 2017-07-11 International Business Machines Corporation Simultaneously measuring degradation in multiple FETs

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883802A (en) * 1973-12-14 1975-05-13 Ibm Process for stress testing FET gates without the use of test patterns
JPS61265586A (ja) * 1985-05-20 1986-11-25 Oki Electric Ind Co Ltd 集積回路の試験方法
JP3006024B2 (ja) * 1990-04-13 2000-02-07 日本電気株式会社 半導体集積回路装置の交流特性テスト回路
JPH04242178A (ja) * 1991-01-16 1992-08-28 Nec Corp リングオシレータ回路
CN1032983C (zh) * 1991-01-26 1996-10-09 中国科学院广州电子技术研究所 半导体器件特性测试装置
DE59307362D1 (de) * 1992-03-13 1997-10-23 Siemens Ag Verfahren zum Herstellen eines Aluminium-Dotierungsprofils
JP3119335B2 (ja) * 1994-03-08 2000-12-18 横河電機株式会社 Ｉｃ試験装置
JPH10339759A (ja) * 1997-06-06 1998-12-22 Sony Corp 半導体装置の特性測定方法
KR100343283B1 (ko) * 1999-07-02 2002-07-15 윤종용 반도체 장치의 테스트 전원 공급 회로
JP2002202348A (ja) * 2000-12-28 2002-07-19 Nec Microsystems Ltd 論理集積回路のテスト回路およびその方法
GB2387445A (en) * 2002-04-10 2003-10-15 Zarlink Semiconductor Ltd Measuring junction leakage in a semiconductor device
US6897674B2 (en) * 2003-06-30 2005-05-24 International Business Machines Corporation Adaptive integrated circuit based on transistor current measurements

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140313B (zh) * 2006-09-06 2010-09-01 国际商业机器公司 开关延迟历史效应的在线测量的集成电路器件及方法
CN101860364A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 环状振荡器电路、测量临界电压变异的集成电路及方法
CN101860364B (zh) * 2009-04-03 2013-03-13 台湾积体电路制造股份有限公司 环状振荡器电路、测量临界电压变异的集成电路及方法
CN103163441A (zh) * 2011-12-16 2013-06-19 富士电机株式会社 半导体试验装置
CN103163441B (zh) * 2011-12-16 2015-09-09 富士电机株式会社 半导体试验装置
CN104764914A (zh) * 2014-01-03 2015-07-08 致茂电子股份有限公司 误差补偿方法与应用此方法的自动测试设备
CN104201127A (zh) * 2014-08-22 2014-12-10 中国科学院西安光学精密机械研究所 一种半导体激光器阵列连接界面表征方法及装置
CN104201127B (zh) * 2014-08-22 2017-01-18 西安炬光科技有限公司 一种半导体激光器阵列连接界面表征方法及装置
CN104267036A (zh) * 2014-10-14 2015-01-07 西安炬光科技有限公司 一种半导体激光器芯片焊接面表征方法及装置

Also Published As

Publication number Publication date
US20060273803A1 (en) 2006-12-07
CN100443912C (zh) 2008-12-17
US7145347B2 (en) 2006-12-05
US20060044004A1 (en) 2006-03-02
US7176695B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
CN100443912C (zh) 测量半导体器件的传输特性的方法和设备
US5625288A (en) On-clip high frequency reliability and failure test structures
US6885210B1 (en) System and method for measuring transistor leakage current with a ring oscillator with backbias controls
CN106023890B (zh) 温度检测电路和方法、温度补偿装置和方法、及显示装置
CN109729752A (zh) 绝缘栅型半导体器件驱动电路
CN100527624C (zh) 电平变换电路
US20070188184A1 (en) Method and apparatus for measuring die-level integrated circuit power variations
US7183791B2 (en) Reliability circuit for applying an AC stress signal or DC measurement to a transistor device
US8890542B2 (en) On-chip measurement of AC variability in individual transistor devices
US6774395B1 (en) Apparatus and methods for characterizing floating body effects in SOI devices
CN101795126B (zh) 用于表征工艺变化的***和方法
US9702924B2 (en) Simultaneously measuring degradation in multiple FETs
EP0810732A2 (en) Differential signal generating circuit having current spike suppressing circuit
KR20000006003A (ko) 오프칩드라이버를가진집적회로
Ramsay et al. Digital and analogue integrated circuits in silicon carbide for high temperature operation
Snyder et al. Novel self-stressing test structures for realistic high-frequency reliability characterization
US20130049791A1 (en) On-Chip Delay Measurement Through a Transistor Array
US7612605B2 (en) Bootstrap voltage generating circuits
CN107306082A (zh) 电荷泵电路
US6777708B1 (en) Apparatus and methods for determining floating body effects in SOI devices
De Venuto et al. Digital window comparator DfT scheme for mixed-signal ICs
Ramsay et al. High temperature CMOS circuits on silicon carbide
Zheng et al. P‐10: Emit Signals Reused Gate Driver Design for Ultra‐Narrow‐Bezel Micro‐LED Display Based on Metal‐Oxide TFTs
Cheek et al. Investigation of circuit-level oxide degradation and its effect on CMOS inverter operation and MOSFET characteristics
CN113945856B (zh) 基于浮动电源域的电源电压uvlo检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081217

Termination date: 20160830