CN206740863U - 一种用于测试cmos集成电路的功耗电容的装置 - Google Patents

一种用于测试cmos集成电路的功耗电容的装置 Download PDF

Info

Publication number
CN206740863U
CN206740863U CN201720328379.8U CN201720328379U CN206740863U CN 206740863 U CN206740863 U CN 206740863U CN 201720328379 U CN201720328379 U CN 201720328379U CN 206740863 U CN206740863 U CN 206740863U
Authority
CN
China
Prior art keywords
electrically connected
integrated circuits
test
pin
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720328379.8U
Other languages
English (en)
Inventor
储小玲
刘刚
张薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ruida Core Ic Design Co Ltd
Original Assignee
Beijing Ruida Core Ic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ruida Core Ic Design Co Ltd filed Critical Beijing Ruida Core Ic Design Co Ltd
Priority to CN201720328379.8U priority Critical patent/CN206740863U/zh
Application granted granted Critical
Publication of CN206740863U publication Critical patent/CN206740863U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型公开一种用于测试CMOS集成电路的功耗电容的装置，包括2×N管脚的双列直插封装插座，用于安插待测试CMOS集成电路；与所述2N个管脚中每个管脚一一对应电连接的测试单元，其中每个测试单元包括M选一拨码开关，根据所电连接管脚的功能，将所述电连接管脚以M种方式之一选通，其中M种方式至少包括：通过电容器电连接到地；直接电连接到地；以及直接电连接到电源，其中N为1列上的管脚数并且N≥2，M≥3。通过本装置，不仅节省了测试成本，同时也提高了试验的可靠性和稳定性。

Description

一种用于测试CMOS集成电路的功耗电容的装置
技术领域
本实用新型涉及微电子器件技术领域，具体涉及一种用于测试CMOS集成电路的功耗电容(Cpd)的装置。
背景技术
高速CMOS集成电路具有速度快、功耗低、抗干扰能力强、电源电压低等优点，被广泛应用于科技领域、通信、太空探索等诸多领域。但这些产品在一定的环境中使用时，会受到电离辐射的影响,出现电参数漂移、功耗变大、功能失效等一系列问题。为了避免这些问题，需提前对产品做这一方面的评估试验，包括其高低温静态参数、动态参数、输入电容、功耗电容、输入漏电等。
电源功耗(Ptotal)分为两种，一种是来自漏电的静态功耗(Pstatic)，另一种是来自开关的动态功耗(Pdynamic)。静态功耗是指漏电流功耗，是电路状态稳定时的功耗；动态功耗是指电容充放电功耗和短路功耗，是由电路在信号翻转时造成的。相比于动态功耗的大小，静态功耗处于很小的数量级。
芯片在工作时，其漏电流会随着温度的变化而变化，静态功耗也会呈指数上升。器件评估过程中，静态功耗Pstatic是可以通过测试得到的，但是动态功耗Pdynamic受很多因素的影响，到目前为止，还没有有效的测试方法。这样会造成产品存在看不见的隐患，有可能因为功耗过大使器件功能失效或者直接烧毁。CMOS电路中动态功耗的一个重要影响因素就是功耗电容Cpd，功耗电容包括各种内部寄生电容：栅和沟道之间的氧化层电容、衬底和沟道之间的耗尽层电容、多晶硅栅与源和漏的交叠而产生的电容、漏/源与衬底之间的结电容。这些电容在电路工作的每个状态，都是存在的，且起着不同的作用并产生大量的功耗。但目前无法使用机台测试产品的功耗电容Cpd，也难以找到测试功耗电容的测试电路***。
为此，需要发明一种功耗电容测试***，以提前准确地评估产品的动态功耗，提高器件的稳定性和可靠性。
实用新型内容
本实用新型的目的是为了解决CMOS电路功耗电容的测试问题，提供一种针对功耗电容的测试装置，适用于双列直插(DIP)封装形式的CMOS集成电路的功耗电容测试。
本实用新型的测试CMOS集成电路的功耗电容的装置，包括
2×N管脚的双列直插封装插座，用于安插待测试CMOS集成电路；与所述2N个管脚中每个管脚一一对应电连接的测试单元，其中每个测试单元包括 M选一拨码开关，根据所电连接管脚的功能，将所述电连接管脚以M种方式之一选通，其中M种方式至少包括：
通过电容器电连接到地；
直接电连接到地；以及
直接电连接到电源，
其中N为1列上的管脚数并且N≥2，M≥3，N、M均为自然数。
在一个实施例中，M＝4，所述4种选通方式包括通过电容器电连接到地；直接电连接到地；直接电连接到电源；以及电连接到分频电路。
在又一个实施例中，所述分频电路包括分频芯片和K选一拨码开关，其中
所述分频芯片至少包括
信号输入端；
接地端；
接电源端；
K个输出端，其中第K输出端输出的信号频率为原始输出信号的1/2K-1；
所述K选一拨码开关根据所连接管脚的功能，选通K个输出端之一。
其中K为自然数。
在又一个实施例中，K＝4，所述输出端包括第一输出端，用于输出原始输出信号；第二输出端，用于输出原始输出信号的2分频信号；第三输出端，用于输出原始输出信号的4分频信号；第四输出端，用于输出原始输出信号的8 分频信号。
在又一个实施例中，所述待测试CMOS集成电路为54HC系列CMOS集成电路；
所述拨码开关为第一四选一拨码开关，并且选通方式根据所电连接管脚的功能为如下之一
通过电容器电连接到地，其中所述电容的容值为10-100pF；
直接电连接到地；
直接电连接到电源；以及
电连接到分频电路，
所述分频电路包括分频芯片和第二四选一拨码开关，
所述分频芯片至少包括
信号输入端；
接地端；
接电源端；
第一输出端，用于输出原始输出信号；
第二输出端，用于输出原始输出信号的2分频信号；
第三输出端，用于输出原始输出信号的4分频信号；
第四输出端，用于输出原始输出信号的8分频信号，
第二四选一拨码开关根据所连接管脚的功能，选通所述4个输出端之一。
在又一个实施例中，电容的容值为50pF。
本实用新型的有益效果如下：
该测试***的研发，为54HC系列产品功耗电容的测试提供了理论依据，更重要的是根据该理论搭建的测试装置，使得54HC系列产品功耗电容的测试成为现实。该***不仅适用于54HC04、54HC08等简单组合逻辑电路的功耗电容测试，同时也适用于复杂时序逻辑电路的功耗电容测试。更广义而言，通过本申请的教导，本领域技术人员能够理解，本装置适用于双列直插(DIP)封装形式的CMOS集成电路的功耗电容测试。只要这样的集成电路的管脚个数不大于本装置的管脚个数即可利用本装置进行测量，这对于本领域技术人员来说是可以实现的，只需要在设计时考虑到市面上在售的CMOS集成电路的管脚数，测试装置的管脚数设计的有冗余即可。这样的多元性设计，不仅节省了成本，同时也提高了试验的可靠性和稳定性。该测试方法的研究和装置的搭建，弥补了国内该类电路功耗电容测试的空白。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为在一个实施例中的54HC08电路功耗电容测试电路原理图；
图2为在一个实施例中的测试装置的原理图；
图3为根据一个实施例的分频电路原理图。
应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本实用新型范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。
具体实施方式
以下参照附图进行详细的描述，所述附图形成本实用新型的一部分，且在本实用新型中，附图通过对实施本实用新型的具体实施例的解释表示出来。应当理解的是在不偏离本实用新型的范围的情况下可以采用其它的实施例且可以进行结构上或逻辑上的改变。例如，对于一个实施例解释或描述的特征可被用于其它实施例或与其它实施例结合来生成另一个实施例。其意图在于本实用新型包括这样的修改和变化。这些示例用特定的语句描述，但它们不应被理解为对所附的权利要求范围的限制。附图仅出于解释性目的且并非按比例绘制。除非特别说明，出于清楚的目的，相应的元件在不同的附图中采用同样的附图标记表示。
术语"具有","含有","包括","包含"等是开放性的，它们表示所描述的结构，元件或者特征的存在，但并不排除额外元件或特征。
以待测电路为54HC系列CMOS集成电路为例来对本申请进行具体说明。 54HC系列为双列直插的封装形式，例如54HC08为四个2输入与门电路，共4 路，14管脚封装，如图1所示。第一路包括两个输入端1A、1B和一个输出端 1Y，第二路至第四路以此类推。
本实施例的功耗电容测试装置，如图2所示，包括2×N管脚的双列直插封装插座100，用于安插该54HC08集成电路，其中N只要不小于2从而使得集成电路能够安插在插座中即可，在图中示处为N＝20。
该测试装置还包括与所述2N个管脚中每个管脚一一对应电连接的测试单元，在图中为清楚，仅示出与第一、第N、第(N+1)以及第2N个管脚电连接的测试装置200。
其中每个测试装置均包括四选一拨码开关300，根据所电连接管脚的功能，将所述电连接管脚以4种方式之一选通，包括通过电容器电连接到地；直接电连接到地；直接电连接到电源；以及电连接到分频电路。
例如仍以图1所示的54HC08集成电路为例，按照该集成电路的管脚功能，输入端1A需要输入1MHz时钟信号，则对于与其对应的插座的管脚(例如输入端1A插在图2的插座中标号为‘1’的位置)上需要电连接到分频电路；输入端1B需要接电源，则对于与其对应的插座的管脚(例如输入端1B插在图2 的插座中标号为‘2’的位置)上需要电连接到电源VDD；输出端1Y需要被测试功耗电容，则对于与其对应的插座的管脚(例如输入端1Y插在图2的插座中标号为‘3’的位置)上需要通过电容器电连接到地(即地电位)；图1中 54HC08集成电路标识为‘GND’的管脚为接地，则对于与其对应的插座的管脚(例如插在图2的插座中第7个管脚的位置)上需要直接电连接到地。
如果仅需要测试第一路，则剩余3路，输入端可以均接地，输出端对地接电容器。
上述电容器容值的选择需要根据待测集成电路的不同而改变。对于本例中的54HC08系列集成电路，电容器的容值为10-100pF，优选的为50pF。
用电流测试仪测试流过电路的总电流Icc，通过如下公式(1)计算得到功耗电容：
其中：
ICC为流过电路的总电流；
Vcc为电源电压，注意在图1中示为VDD；
fI是输入端1A上的信号频率，在此为1MHz，即由分频电路输出的信号频率；
fo是输出端1Y上的信号频率，与输入端的信号频率相仿，在此约为1MHz 左右；
CL是输出端1Y的负载电容，在此为50pF；
Nsw是输出通道数，54HC08有四路，故在此为4。
对于输入端1A上的信号频率1MHz，是由如图3所示的分频电路400提供的。
分频电路包括分频芯片500，包括信号输入端CP；接地端GND；接电源端VDD；第一输出端，用于输出原始输出信号；第二输出端，用于输出原始输出信号的2分频信号；第三输出端，用于输出原始输出信号的4分频信号；第四输出端，用于输出原始输出信号的8分频信号。
分频电路400还包括一个四选一拨码开关600，根据所连接管脚的功能，选通所述4个输出端之一。例如对于本实施例，输入端1A需要1MHZ的时钟信号，如果原始输出信号的频率为4MHZ，则需要拨码开关选通到分频芯片的第三输出端。
本领域技术人员能够理解，拨码开关可以是K选一拨码开关，K的数值可以根据实际待测电路对时钟信号的需要进行设置。甚至于，在不需要时钟信号的电路中，K可以选择为1，此时，分频电路输出的信号为原信号，即为不经过分频的信号，不过此时仍可称其为拨码开关。
同样的，测试装置中的拨码开关300也可以是M选一拨码开关，M的数值可以根据实际待测电路的需要进行设置，不过通常情况下，至少为3，因为测试电路中的管脚至少有一个管脚需要接地、接电源电压以及测试功耗电容。
以上参照本实用新型的实施例对本实用新型予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本实用新型的范围之内。

Claims (6)

1.一种用于测试CMOS集成电路的功耗电容的装置，其特征在于，包括
2×N管脚的双列直插封装插座，用于安插待测试CMOS集成电路；
与所述2N个管脚中每个管脚一一对应电连接的测试单元，其中每个测试单元包括M选一拨码开关，根据所电连接管脚的功能，将所述电连接管脚以M种方式之一选通，其中M种方式至少包括：
通过电容器电连接到地；
直接电连接到地；以及
直接电连接到电源，
其中N为1列上的管脚数并且N≥2，M≥3。
2.根据权利要求1所述的用于测试CMOS集成电路的功耗电容的装置，其特征在于，M＝4，所述4种选通方式包括
通过电容器电连接到地；
直接电连接到地；
直接电连接到电源；以及
电连接到分频电路。
3.根据权利要求2所述的用于测试CMOS集成电路的功耗电容的装置，其特征在于，所述分频电路包括
分频芯片，至少包括
信号输入端；
接地端；
接电源端；
K个输出端，其中第K输出端输出的信号频率为原始输出信号的1/2K-1，K选一拨码开关，根据所连接管脚的功能，选通K个输出端之一。
4.根据权利要求3所述的用于测试CMOS集成电路的功耗电容的装置，其特征在于，K＝4，所述输出端包括
第一输出端，用于输出原始输出信号；
第二输出端，用于输出原始输出信号的2分频信号；
第三输出端，用于输出原始输出信号的4分频信号；
第四输出端，用于输出原始输出信号的8分频信号。
5.根据权利要求1所述的用于测试CMOS集成电路的功耗电容的装置，其特征在于，
所述待测试CMOS集成电路为54HC系列CMOS集成电路；
所述拨码开关为第一四选一拨码开关，并且选通方式根据所电连接管脚的功能为如下之一
通过电容器电连接到地，其中所述电容的容值为10-100pF；
直接电连接到地；
直接电连接到电源；以及
电连接到分频电路，
所述分频电路包括
分频芯片，至少包括
信号输入端；
接地端；
接电源端；
第一输出端，用于输出原始输出信号；
第二输出端，用于输出原始输出信号的2分频信号；
第三输出端，用于输出原始输出信号的4分频信号；
第四输出端，用于输出原始输出信号的8分频信号，
第二四选一拨码开关，根据所连接管脚的功能，选通所述4个输出端之一。
6.根据权利要求5所述的用于测试CMOS集成电路的功耗电容的装置，其特征在于，所述电容的容值为50pF。
CN201720328379.8U 2017-03-31 2017-03-31 一种用于测试cmos集成电路的功耗电容的装置 Active CN206740863U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720328379.8U CN206740863U (zh) 2017-03-31 2017-03-31 一种用于测试cmos集成电路的功耗电容的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720328379.8U CN206740863U (zh) 2017-03-31 2017-03-31 一种用于测试cmos集成电路的功耗电容的装置

Publications (1)

Publication Number Publication Date
CN206740863U true CN206740863U (zh) 2017-12-12

Family

ID=60559143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720328379.8U Active CN206740863U (zh) 2017-03-31 2017-03-31 一种用于测试cmos集成电路的功耗电容的装置

Country Status (1)

Country Link
CN (1) CN206740863U (zh)

Similar Documents

Publication Publication Date Title
JP3187019B2 (ja) 半導体集積回路及びその試験方法
KR100308749B1 (ko) 1칩혼재형반도체집적회로장치및그검사방법
US20180374517A1 (en) Current-Mode Sense Amplifier
JP2010517204A (ja) デプレションモードｍｏｓｆｅｔ回路および応用
CN105763172A (zh) 高速低功耗触发器
US20020011893A1 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
CN101697351B (zh) 一种半导体测试结构
KR20100008916A (ko) 테스트 장치 및 반도체 집적 회로 장치
CN206740863U (zh) 一种用于测试cmos集成电路的功耗电容的装置
KR20100008915A (ko) 테스트 장치 및 반도체 집적 회로 장치
US9767872B2 (en) Current-mode sense amplifier and reference current circuitry
CN104931759B (zh) 一种标准单元漏电流的测试电路及测试方法
CN102982847B (zh) 一种静态随机存储器的寄生参数的测试***和方法
Kawahara et al. A charge recycle refresh for Gb-scale DRAM's in file applications
CN101079325B (zh) 移位寄存器电路
CN105321578B (zh) 于静态电流测试下检测全域字符线缺陷
CN108768362A (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN104280590B (zh) 应用于电源快下电的电压检测电路
Takeuchi et al. Correlation between static random access memory power-up state and transistor variation
JP3834050B2 (ja) 半導体集積回路装置の検査装置
CN104931869A (zh) 可寻址环形振荡器测试芯片
Jain et al. On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch
Dai et al. A scan-based pre-bond test of through-silicon vias with open and short defects
CN107508594A (zh) 低功耗sram型fpga
CN110022138A (zh) 一种锁存器及隔离电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant