CN112067962A - 用于半导体设备性能表征的方法和电路 - Google Patents
用于半导体设备性能表征的方法和电路 Download PDFInfo
- Publication number
- CN112067962A CN112067962A CN202010450895.4A CN202010450895A CN112067962A CN 112067962 A CN112067962 A CN 112067962A CN 202010450895 A CN202010450895 A CN 202010450895A CN 112067962 A CN112067962 A CN 112067962A
- Authority
- CN
- China
- Prior art keywords
- type
- semiconductor
- component
- components
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
用于确定被布置在半导体裸片上的一类别半导体部件的不同类型的相对操作性能的性能测量电路,包括:第一振荡器电路,包括具有第一电路拓扑的多个第一电路元件模块。该第一振荡器电路提供用来指示在该类别中的所有类型部件的集体性能属性的第一性能指示。与第一振荡器电路分开的第二振荡器电路包括具有第二电路拓扑的多个第二电路元件模块,并且提供第二性能指示,该第二性能指示响应来自该类别中的不同类型部件的不同贡献。比较电路接收第一振荡器电路的输出和第二振荡器电路的输出,并且确定不同类型部件的相对性能特性。裸片可以根据性能而被分箱,以用于在具有不同性能特性的操作电路的组装中使用。
Description
相关申请的交叉引用
本公开要求于2019年5月24日提交的申请号为62/852,580的共同转让、未决的美国临时专利申请的权益,该专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及在集成电路中半导体设备速度的表征。更具体地,本公开涉及一种用于在相同的集成电路裸片上确定一类别半导体部件的不同类型(诸如p型晶体管和n型晶体管)的相对速度的方法和电路。
背景技术
本文提供的背景描述是用于一般地呈现本公开的背景的目的的。在本背景技术章节中描述的范围内,本公开的发明人的工作以及在提交时可能不适于作为现有技术的描述的方面,既不明确也不暗示地被承认为针对本发明的主题的现有技术。
集成电路频繁地在相同的集成电路裸片(或“芯片”)上包括多于一种的特定类别半导体部件。例如,在该类别的半导体部件是晶体管的情况下,单个集成电路裸片可以包括p型晶体管和n型晶体管二者,其中,在CMOS裸片中,这两个晶体管将是PMOS晶体管和NMOS晶体管。因为在半导体裸片制造期间的工艺变化,所以在单个集成电路裸片上不同类型的设备的性能可能不同。因此,例如,在集成电路裸片上的p型晶体管的速度可以不同于在集成电路裸片上的n型晶体管的速度,并且在制造期间的不同工艺条件下或在使用期间的不同温度条件下,这两种晶体管的速度和相对速度都可以不同地改变,这将影响在布置了不同类型晶体管的裸片上的各种电路的相对速度。
发明内容
根据本公开的主题的实现方式的电子装置包括:操作电路,被布置在半导体裸片上;以及在半导体裸片上的性能测量电路,用于确定被布置在半导体裸片上的一类别的半导体部件的不同类型部件的相对操作性能属性。性能测量电路包括:第一振荡器电路,第一振荡器电路包括具有第一电路拓扑的多个第一电路元件模块,第一振荡器电路被配置为提供第一性能指示,该第一性能指示用来指示在半导体裸片上的在该类别的半导体部件中的所有类型部件的集体性能属性;第二振荡器电路,与第一振荡器电路分开,该第二振荡器电路包括具有不同于第一电路元件模块的第一电路拓扑的第二电路拓扑的多个第二电路元件模块,第二振荡器电路被配置为提供第二性能指示,该第二性能指示响应来自在半导体裸片上的该类别的半导体部件中的不同类型部件的不同贡献;以及比较电路,被配置为接收第一振荡器电路的输出和第二振荡器电路的输出,并且确定在半导体裸片上的该类别的半导体部件中的不同类型部件的相对性能特性。
在这样的电子装置的第一实现方式中,该类别的半导体部件可以是晶体管。在这样的实现方式中,在该类别的半导体部件中的第一类型半导体部件可以是n型晶体管,并且在该类别的半导体部件中的第二类型半导体部件可以是p型晶体管。
在这样的电子装置的第二实现方式中,第一振荡器电路可以是第一环形振荡器,并且在具有第一电路拓扑的多个第一电路元件模块中的每个电路元件模块可以是反相器,并且第二振荡器电路可以是第二环形振荡器,并且在具有第二电路拓扑的多个第二电路元件模块中的每个电路元件模块可以是交叉耦合的差分单元,该交叉耦合的差分单元包括来自该类别的半导体部件中的每种类型半导体部件的多个元件。
在该第二实现方式的第一变型中,第一环形振荡器可以具有对在第一类型半导体部件和第二类型半导体部件之间的性能差异不敏感的频率响应,并且第二环形振荡器可以具有取决于在半导体裸片上的第一类型半导体部件和第二类型半导体部件的相对性能而不同的频率响应。
在该第一变型的形式中,第一环形振荡器的输出可以具有第一频率,第二环形振荡器的输出可以具有第二频率,并且比较电路可以被配置为基于第一频率和第二频率的相对值来指示:(a)第一类型半导体部件和第二类型半导体部件具有拥有目标关系的速度,(b)第一类型半导体部件的速度与第二类型半导体部件的速度的关系超过目标关系,或者(c)第二类型半导体部件的速度与第一类型半导体部件的速度的关系超过目标关系。
在该第一变型的该形式中,比较电路还可以被配置为:在第一类型半导体部件的速度和第二类型半导体部件的速度满足目标关系时,指示第一类型半导体部件的速度和第二类型半导体部件的速度(a)是目标速度值,(b)比目标速度值快,或(c)比目标速度值慢。
在第二实现方式的另一变型中,交叉耦合的差分单元可以包括:与第一p型晶体管串联的第一n型晶体管,在第一n型晶体管与第一p型晶体管之间存在第一结;以及与第二p型晶体管串联的第二n型晶体管,在第二n型晶体管与第二p型晶体管之间存在第二结。第一n型晶体管和第一p型晶体管的串联组合可以与第二n型晶体管和第二p型晶体管的串联组合并联地耦合,第一p型晶体管的栅极可以被交叉耦合到第二结,并且第二p型晶体管的栅极可以被交叉耦合到第一结。
在第二实现方式的该变型中,在交叉耦合差分单元的环中,每个单元的未反相输出可以被耦合到后续单元的未反相输入,并且每个单元的经反相输出可以被耦合到后续单元的经反相输入。
一种根据本公开主题的实现方式的方法,用于确定被包括在布置在半导体裸片上的集成电路中的一类别的半导体部件的不同类型半导体部件的相对操作性能属性,所述方法包括:使用包括具有第一电路拓扑的多个第一电路元件模块的第一振荡器电路,测量指示在半导体裸片上的该类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示;使用第二振荡器电路测量响应于来自在半导体裸片上的该类别的半导体部件中的不同类型部件的不同贡献的第二性能指示,该第二振荡器电路与第一振荡器电路分开,且包括具有不同于第一电路元件模块的第一电路拓扑的多个第二电路元件模块;以及,比较第一性能指示与第二性能指示,以确定在半导体裸片上的该类别的半导体部件中的不同类型部件的相对性能特性。
在这样的方法的第一实现方式中,测量指示在该类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示包括测量第一类型晶体管的性能和第二类型晶体管的性能。在这样的实现方式中,测量第一类型晶体管的性能和第二类型晶体管的性能可以包括测量n型晶体管的性能和p型晶体管的性能。
在这样的方法的第二实现方式中,测量指示在该类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示可以包括:使用第一环形振荡器测量用来指示在该类别半导体部件中的所有类型部件的集体性能属性的第一性能指示,其中在该第一环形振荡器中,具有第一电路拓扑的多个第一电路元件模块中的每个电路元件模块是反相器;以及,测量包括来自在半导体裸片上的该类别的半导体部件中的不同类型部件的不同贡献的第二性能指示可以包括:使用第二环形振荡器,测量包括来自该类别的半导体部件中的不同类型部件的不同贡献的第二性能指示,在第二环形振荡器中,具有第二电路拓扑的多个第二电路元件模块中的每个电路元件模块是交叉耦合的差分单元,该差分单元包括来自该类别的半导体部件中的每种类型半导体部件的多个部件。
在该第二实现方式中,测量指示在该类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示可以包括:使用具有对在该类别的半导体部件中的不同类型部件之间的性能差异不敏感的频率响应的第一环形振荡器,测量指示在该类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示;以及,使用第二环振荡器测量响应于来自半导体裸片上的该类别的半导体部件中的不同类型部件的不同贡献的第二性能指示可以包括:使用具有取决于在该类别的半导体部件中的不同类型部件的相对性能而不同的频率响应的第二环形振荡器,测量响应于来自在半导体裸片上的该类别的半导体部件中的不同类型部件的不同贡献的第二性能指示。
在该第二实现方式的第一变型中,当第一环形振荡器的输出具有第一频率,并且第二环形振荡器的输出具有第二频率时,比较第一性能指示和第二性能指示可以包括基于第一频率和第二频率的相对值指示(a)在该类别的半导体部件中的第一类型部件以及在该类别的半导体部件中的第二类型部件具有拥有目标关系的速度,(b)在该类别的半导体部件中的第一类型部件的速度与在该类别的半导体部件中第二类型部件的速度的关系超过了目标关系,或(c)在该类别的半导体部件中的第二类型部件的速度与在该类别的半导体部件中第一类型部件的速度的关系超过目标关系。
在该第一变型的第一形式中,当第一类型半导体部件的速度和第二类型半导体部件的速度满足目标关系时,比较第一性能指示和第二性能指示可以还包括,指示第一类型半导体部件的速度和第二类型半导体部件的速度(a)是目标速度值,(b)比目标速度值快,或(c)比目标速度值慢。
第二实现方式的第一变型的该第一形式还可以包括校准该比较。
在第二实现方式的第一变型的第一种形式的版本中,校准可以包括:测量在该类别的半导体部件中的第一类型部件的具有已知第一性能的第一部件的性能,以及测量在该类别的半导体部件中的第二类型部件的具有已知第二性能的第二部件的性能,其中第一部件的已知性能和第二部件的已知性能满足第一预定关系,并且储存指示在该类别的半导体部件中的第一类型部件和在该类别的半导体部件中的第二类型部件的组合的第一性能度量的第一结果;测量在该类别的半导体部件中的第一类型部件的具有已知第三性能的第二部件的性能,以及测量在该类别的半导体部件中的第二类型部件的具有已知第四性能的第二部件的性能,已知该已知第四性能与该已知第三性能超过第二预定关系,并且储存指示在该类别的半导体部件中的第一类型部件和在该类别的半导体部件中的第二类型部件的组合的第二性能度量的第二结果;以及,测量在该类别的半导体部件中的第一类型部件的具有已知第五性能的第三部件的性能,以及测量在该类别的半导体部件中的第二类型部件的具有已知第六性能的第三部件的性能,已知该已知第六性能与该已知第五性能超过第三预定关系,并且储存指示在该类别的半导体部件中的第一类型部件和在该类别的半导体部件中的第二类型部件的组合的第三性能度量的第三结果。
在该版本中,储存指示该类别的半导体部件中的第一类型部件和在该类别的半导体部件中的第二类型部件的组合的第一性能度量的第一结果可以包括储存性能度量,该性能度量指示在该类别的半导体部件中的第一类型部件的速度和在该类别的半导体部件中的第二类型部件的速度(a)是目标速度值,(b)比目标速度值快,或(c)比目标速度值慢。
在该版本中,基于第一频率和第二频率的相对值的指示可以包括将第一频率和第二频率的相对值与第一性能度量、第二性能度量和第三性能度量进行比较。
附图说明
结合附图考虑以下详细描述后,本发明的额外特征、性质和各种优点将显而易见,附图中类似的附图标记指的是贯穿附图的类似部分,并且其中:
图1是使用本公开的主题的实现方式可以表征的用于整合或合并部件的电子设备的高等级图;
图2是根据本公开的主题的实现方式的性能表征电路的图;
图3是根据本公开的主题的实现方式的合并在性能表征电路中的晶体管单元;
图4是根据本公开的主题的实现方式的合并了如在图3中的晶体管单元的环形振荡器的图;
图5是根据本公开的主题的实现方式的部件表征电路的输出的散点图;
图6是根据本公开的主题的实现方式的用于表征半导体部件的方法的流程图;以及
图7是根据本公开的主题的实现方式的用于对半导体部件进行分类的方法的流程图。
具体实施方式
如上文所述的,集成电路频繁地在相同集成电路裸片上包括多于一种的特定类别半导体部件。例如,在该类别的半导体部件是晶体管的情况下,单个集成电路裸片可以包括p型晶体管和n型晶体管二者,其中,在CMOS裸片中,这两种晶体管将是PMOS晶体管和NMOS晶体管。因为在半导体裸片制造期间的工艺变化,所以在单个集成电路裸片上不同类型设备的性能可能不同。因此,例如,在集成电路裸片上的p型晶体管的速度可以不同于在相同集成电路裸片上的n型晶体管的速度。并且在制造期间的不同工艺条件下或在使用期间的不同温度条件下,两种晶体管的速度和相对速度都可以不同地改变。
n型晶体管和p型晶体管的被测量的相对性能(例如,速度)可以影响在集成电路裸片上由这样的晶体管形成的任何电路的操作和性能。因此,例如,诸如网络开关、因特网物理层收发器(PHY)或处理器等的电子设备的速度或其他操作特性可以由在每个特定半导体裸片上不同类型晶体管或其他类别半导体部件的相对性能影响。因此,通常对每个特定的半导体裸片进行测试,以表征一类别半导体部件的不同类型部件的相对性能。在一些情况下,可能的是在一批半导体裸片或晶片中随机测试半导体裸片或晶片,并且测试从随机的裸片或晶片推广到到在该批次中的其他裸片或晶片。
本说明的剩余部分将集中于作为一类别的半导体部件的不同类型部件的晶体管,晶体管的性能可以根据本公开主题的实现方式来表征。然而,在本发公开的主题后面的原理可以适配于其他类别的半导体部件的不同类型部件的相对性能的表征。
半导体部件(诸如晶体管)的性能由半导体裸片制造过程中的工艺条件影响,这些工艺条件在晶片或裸片的不同批次中间可以是不同的,并且半导体部件的性能也由操作温度影响,即使针对相同的裸片,操作温度也可能随时间而不同。为了表征部件(诸如晶体管)的性能,可以在半导体裸片上形成与半导体裸片上的功能电路分开的测试电路。基于跨单个裸片的在制造期间的工艺条件以及操作温度或多或少是均匀的假设(通常是正确的),测量该测试电路的性能可以提供对裸片上的别处的部件的性能的指示。然而,在一些情况下,特别是针对较大的裸片,在跨单个裸片更有可能存在工艺变化或温度变化的情况下,包括跨裸片地被分布的多个副本测试电路可以是有利的。
通常被提供在集成电路裸片上的一种类型的测试电路是环形振荡器(有时称为“调试环形振荡器”或“DRO”)。DRO(其示例在美国专利8,354,857中被描述,其全部内容通过引用并入本文)可以是作为奇数个标准反相元件的环形成的标准环形振荡器,其以特定频率振荡。然而,虽然标准DRO的频率输出可以提供所有类型的晶体管(或一些其他类别部件的所有类型)的平均性能的指示,但是交流反相器将消除例如在n型晶体管和p型晶体管之间的差异。因此,与n型晶体管相比,利用通常的DRO不可能确定p型晶体管的相对性能。
因此,根据本公开的主题的实现方式,在电子设备的半导体裸片上提供了第二类型的振荡器以及DRO。如在下文更详细地描述的,这种第二类型的振荡器被形成为偶数个重复单元(加上控制元件)的环。
每个单元包括两种不同类型部件的交叉耦合实例。具体而言,在晶体管的实现方式的情况下,每个单元包括四个晶体管。第一p型晶体管与第一n型晶体管串联耦合,并且第二p型晶体管与第二n型晶体管串联耦合,并且这两个串联耦合对并联耦合。在每个串联耦合对中的p型晶体管和n型晶体管之间的相应结被交叉耦合到在另一个串联耦合对中的p型晶体管的栅极。
在第一串联耦合对中的n型晶体管的栅极被用作单元的未反相输入,而在第二串联耦合对中的n型晶体管的栅极用作单元的经反相输入。在第二串联耦合对中的p型晶体管和n型晶体管之间的结被用作单元的未反相输出,而在第一串联耦合对中的p型晶体管和n型晶体管之间的结被用作单元的经反相输出。每个单元的经反相输出被耦合到下一个单元的经反相输入,而每个单元的未反相输出被耦合到下一个单元的未反相输入。
在环的“开始/结束”位置处,“最后一个”单元的未反相输出被反馈到被用作使能(ENABLE)开关的NAND栅极,其输出被耦合到“第一”单元的未反相输入,并且经由反相器被耦合到第一单元的经反相输入。NAND栅极的第二输入被用作在需要或期望时接通测试的使能(ENABLE)信号。
在如所述的交叉耦合单元的实现方式的操作中,随着未反相输入上升和经反相输入下降,第二串联耦合对的n型晶体管导通较少,直到它停止导通为止,并且第一串联耦合对的n型晶体管开始导通。针对用来改变状态的输出,在未反相输出上升和经反相输出下降的情况下,第一串联对的p型晶体管应当导通较少,直到其停止导通为止,并且第二串联对的p型晶体管应当开始导通。因为采用交叉耦合结构,并且因为CMOS设备并非严格地‘接通(ON)’或‘关断(OFF)’,而是强烈地随着栅极电压的改变或多或少地导通,只有当第一串联耦合对的n型晶体管开始足够强地导通以克服第一串联耦合对的p型晶体管的电流时,单元输出才改变状态,这将经反相的输出拉低到足以开始第二串联耦合对的p型晶体管中的导通,这反过来又开始拉高未反相的输出,以进一步削弱第一串联对的p型晶体管的导通。
当状态在另一方向上改变时,该处理在相反的方式中操作。
因此,在单元改变状态之前,该单元在任一方向上具有迟滞状的延迟,并且该延迟是第一串联耦合对的n型晶体管和第一串联耦合对的p型晶体管的相对强度的函数,其中,在CMOS设备中,n型晶体管和p型晶体管分别是NMOS和PMOS部件。因此,延迟是相对强度的指示。
交叉耦合的晶体管单元的环形振荡器的输出是具有频率值的信号,并且该单个值不足以指示n型部件和p型部件的相对速度。然而,根据本公开的主题的实现方式,标准DRO也存在于电子设备的半导体裸片上,并且两个振荡器的输出的比较提供了相对部件速度的表征。
如在下文更详细地说明的,可以基于两种晶体管的输出的频率的一个频率来绘制另一个频率,并且可以绘制标志着两种类型的晶体管的速度或性能的预定关系的一条线。可以基于工艺条件和预期操作条件在制造时选择该预定关系。
例如,在一些实现方式中,如果交叉耦合的晶体管单元的环形振荡器的输出比DRO的输出慢,则p型部件比n型部件快。如果交叉耦合的晶体管单元的环形振荡器的输出比DRO的输出快,则n型部件比p型部件快。如果利用在y轴线上的交叉耦合的晶体管单元的环形振荡器的输出和在x轴线上的DRO的输出来绘制输出,如果由两个输出定义的点在表示预定性能的线的上方,则n型部件相对于p型部件比预定关系快。如果由两个输出定义的点在表示预定性能的线的下方,则n型部件相对于p型部件比预定关系慢。
此外,利用如下文所述的充分校准,当两个振荡器的输出在前述线上或附近时,可能不仅可以断定n型部件和p型部件的速度彼此具有预定关系,而且还可以断定这两个速度是否为目标速度、比目标速度快、或比目标速度慢。同样地,在这种背景下,“目标”速度或性能是指在制造时基于工艺条件和预期操作条件(例如电压和温度)所选择的速度或性能。这个目标可以由通过部件可以承载的最大电流来表征。
尽管上文描述的实现方式仅示出了在半导体裸片上每种类型的一个振荡器,但是如果关注裸片上的工艺变化,则两种类型的振荡器对可以被分布在裸片上,以更好地表征在裸片的不同部分中的部件的性能。
通过参考图1至图7,本公开的主题可以被更好地理解。
图1是具有功能电路101和用于不同设备类型的性能表征的电路102的电子设备100(例如网络开关、因特网物理层收发器(PHY)或其它片上***(SoC))的高级图,该电路102在图2中更详细地示出。如在图2中可见的,在根据本公开的主题的实现方式中,设备-类型-性能表征电路102包括上文所述的至少一对两种不同类型的振荡器(基于通常反相器的环形振荡器201和交叉耦合的晶体管单元的环202)。如下文所述的,在控制器203中比较两个环形振荡器201、202的输出,并且两个环形振荡器201、202的输出的相对值产生设备的表征。
在图3中示出了可以被用在环形振荡器202中的一种类型的交叉耦合的晶体管单元的一种实现方式300。在该实现方式中,交叉耦合的晶体管单元300包括第一n型(例如NMOS)晶体管301与第一p型(例如PMOS)晶体管311串联的第一串联耦合321,以及第二n型(例如NMOS)晶体管302与第二p型(例如PMOS)晶体管312串联的第二串联耦合322。第一串联耦合321和第二串联耦合322被并联耦合在Vcc电源电压303和接地304之间,其中p型晶体管311、312位于靠近Vcc电源电压303的位置。在第一n型晶体管301和第一p型晶体管311之间的结331被交叉耦合到第二p型晶体管312的栅极,而第二n型晶体管302和第二p型晶体管312之间的结332被交叉耦合到第一p型晶体管311的栅极。
如上文所说明的,在操作中,随着在栅极341上的输入升高并且在栅极342上的输入降低,第二n型晶体管302导通较少,直到其停止导通为止,并且第一n型晶体管301开始导通。针对用来改变状态的输出,随着在结332上的未反相输出上升并且在结331上的经反相输出下降,第一p型晶体管311应当导通较少,直到其停止导通为止,并且第二p型晶体管312应开始导通。因为交叉耦合的结构,并且因为CMOS设备不是严格地‘接通’或‘关断’,而是强烈地随着栅极电压的改变或多或少地导通,所以只有当第一n型晶体管301开始足够强烈地导通以克服第一p型晶体管311的电流时,单元输出331、332才会改变状态,这转而将结331拉低到足以开始第二p型晶体管312中的导通,并且开始将结332拉高以进一步削弱第一p型晶体管311。
当状态在另一方向上改变时,该处理以相反的方式操作,使得单元300在其改变状态之前在任一方向上具有迟滞状的延迟。该延迟是第一n型晶体管301和第一p型晶体管311的相对强度的函数,这意味着该延迟是第一n型晶体管301和第一p型晶体管311的相对强度的指示。
如在图4中示出的,偶数个单元300可被连接以形成环形振荡器202。每个单元的结331上的反相输出被耦合到下一个单元的反相输入342,而在每个单元的结332上的未反相输出被耦合到下一个单元的未反相输入341。
如在基于奇数个反相器的标准环形振荡器中可能被期望的,在环形振荡器202的“开始/结束”位置400处,“最后一个”单元401的未反相输出332被反馈到被用作使能(ENABLE)栅极的NAND栅极402,而不是被耦合到额外的单元300。使能栅极402的输出被耦合到“第一”单元404的未反相输入341,并且经由反相器403耦合到第一单元404的经反相输入342。当测试被需要或被期望时,NAND栅极402的第二输入412被用作使能(ENABLE)信号以接通环形振荡器202。
环形振荡器202的输出是具有频率的信号。当n型晶体管比p型晶体管快时,频率最高。当p型晶体管比n型晶体管快时,频率最低。当n型晶体管的速度与p型晶体管的速度相当或大约相同时,频率具有中间值。然而,高、低和中间频率值不一定是可预测的,这是因为它们根据在裸片制造期间的工艺条件而不同。此外,在单个裸片上的输出频率可以随其他条件(诸如温度)而变化。因此,虽然环形振荡器202的输出随n型晶体管和p型晶体管的相对速度而变化,但是环形振荡器202的输出由其本身不足以指示n型晶体管和p型晶体管的相对速度。
然而,如上文所注的,标准DRO 201的结构消除了在n型晶体管和p型晶体管之间的差分效应。因此,DRO 201的输出(该输出也是具有频率的信号)总是具有显示出指示n型晶体管的速度与p型晶体管的速度相当的值。因此,将振荡器202的基于相对部件速度而变化的输出与振荡器201的不基于相对部件速度而变化的输出进行比较,提供了相对部件速度的特性。
具体地,如上所述,可以基于两个环形振荡器201、202的输出的频率的一个频率来绘制另一个频率,并且可以绘制标志着两种类型的晶体管的速度或性能的预定关系的一条线。可以基于工艺条件和预期操作条件在制造时选择预定关系。
如果交叉耦合的晶体管单元300的环形振荡器202的输出比DRO201的输出慢,则p型部件比n型部件快。如果交叉耦合的晶体管单元300的环形振荡器202的输出比DRO 201的输出快,则n型部件比p型部件快。如果利用在y轴线上的交叉耦合的晶体管单元的环形振荡器的输出和在x轴线上的DRO的输出来绘制输出,如果由两个输出定义的点在表示预定性能的线的上方,则n型部件相对于p型部件比预定关系快。如果由两个输出定义的点在表示预定性能的线的下方,则n型部件相对于p型部件比预定关系慢。
图5是散点图500,其中每个点在横坐标上指示振荡器201的频率输出,并且每个点在纵坐标上指示振荡器202的频率输出。在散点图500上的值可以通过对大量设备的实际测量或通过模拟而获得。
如果两个振荡器相同,散点图500上的所有点都将落在对角线上(y=x)。类似地,在利用不同的振荡器201和202的情况下,可以定义线501,使得当n型部件和p型部件的速度彼此具有目标关系时,在散点图500上的所有点将落在线501上或靠近线501。取决于在n型部件和p型部件之间的目标关系,线501可以是纯对角线(即y=x),或者可以指示一些其他关系(y=mx+b),其中m是斜率并且b是y截距。还可以定义目标公差,使得由两个振荡器的输出定义的点不需要精确地落在线501上,以便在n型部件和p型部件之间的关系被认为满足目标关系。
此外,在n型部件和p型部件的相对性能在上文所定义的目标关系范围内时,则这两种类型部件的速度仍可能从预定的“目标”速度变化。亦即,虽然相对性能可以在目标关系内,但是这两种类型部件可以比目标速度快或慢。因此,在一个示例中,即使针对在线501上的输出或足够接近线501以被视为在线501的附近的输出,具有目标速度的部件也将落在区域510中。如果n型部件和p型部件的速度(即使彼此具有目标关系)大于目标速度,则点可以落在511区域中。如果n型部件和p型部件的速度(即使彼此具有目标关系)低于目标速度,则点可以落在512区域中。
如果n型部件相对于p型部件比根据目标关系预期的速度更快,则在散点图500上的所有点都将基本在线501的上方(即,区域510上方)、落在区域520中。类似地,如果n型部件相对于p型部件比根据目标关系预期的速度更慢,则在散点图500上的所有点都将基本在线501的下方(即,在区域510下方)、落在区域530中。
区域510、511、512、520和530的特定形状和位置仅是说明性的。实际形状和位置将根据所期望的目标而不同,并且还随着由校准处理(包括对大量半导体设备的测量或模拟)确定的半导体裸片的批次的不同而不同。
如上文所述的,散点图500可以通过模拟获得,或者也可以通过测试大量实际裸片(大量实际裸片来自不同批次的代表性数目(例如,几百个)的样品)来获得。散点图500随后可以被储存在设备-类型-性能表征电路102中,以由控制器132用于基于DRO 201和环形振荡器202的输出来确定n型部件和p型部件的相对性能。
在图6中图绘了根据本公开的主题的实现方式的方法600,其用于表征一类别半导体部件的不同类型部件的相对性能。
方法600在601处开始,其中,使用包括具有第一电路拓扑的多个第一电路元件模块的第一振荡器电路(例如,反相器)来测量第一性能指示,该第一性能指示用来指示在半导体裸片上的一类别的半导体部件中的所有类型部件的集体性能属性。在602处,使用包括具有不同于第一电路拓扑的第二电路拓扑的多个第二电路元件模块的第一振荡器电路(例如,如上文所述的交叉耦合的晶体管单元)来测量第二性能指示,该第二性能指示包括来自在半导体裸片上的上述类别的半导体部件中的不同类型部件的不同贡献。在603处,比较第一性能指示和第二性能指示,以确定在半导体裸片上的上述类别的半导体部件中的不同类型部件的相对性能特性,并且方法600结束。
图7示出了根据本公开的主题的额外实现方式的方法700。方法700可以由半导体设备的制造商或制造者、或由大量半导体设备的消费者使用,以根据在半导体设备上的一类别半导体元件的不同类型部件的相对性能来对半导体设备进行分类。这样的方法可以由设备制造商或制造者使用以对设备进行分类和分箱(bin),以便更容易满足客户对具有特定性能特性的设备的要求。这样的方法可以由设备的消费者使用以对设备进行分类和分箱,以便它们可以被用于基于半导体设备的性能特性来组装具有特定性能特性的电子***,或者通过考虑并调整半导体设备的不同性能特性,使正在被组装的电子***给出统一的性能特性。
方法700在701处开始,其中在半导体设备上的一类别半导体部件中的不同类型部件的相对性能特性被确定(例如,根据方法600)。在702处,根据在半导体设备上的上述类别的半导体部件中的不同类型部件的相对性能特性来对半导体设备进行分箱。在703处,确定是否存在更多待分类的设备。如果没有更多待分类的设备,则方法700结束。如果在703处有更多待分类的设备,则流程返回到701,其中在另一半导体设备上的一类别的半导体部件中的不同类型部件的相对性能特性被确定,并且方法700继续。
由此可以看出的是,提供了一种用于在半导体设备的相同集成电路裸片上确定不同类型半导体部件的相对速度的方法和电路。
如在本文和以下权利要求中所使用的,短语“A和B中的一个”应带意味着“A或B”。
要注意的是,前述内容仅是对本发明的原理的说明,并且本发明可以由所描述的实施例以外其他的实施例来实践,所述实施例是为了说明而不是为了限制的目的而呈现的,并且本发明仅由以下权利要求来限制。
Claims (20)
1.一种电子装置,包括:
操作电路,被布置在半导体裸片上;以及
在所述半导体裸片上的性能测量电路,用于确定被布置在所述半导体裸片上的一类别的半导体部件的不同类型部件的相对操作性能属性,所述性能测量电路包括:
第一振荡器电路,包括具有第一电路拓扑的多个第一电路元件模块,所述第一振荡器电路被配置为提供第一性能指示,所述第一性能指示用来指示在所述半导体裸片上的所述类别的半导体部件中的所有类型部件的集体性能属性;
第二振荡器电路,与所述第一振荡器电路分开,所述第二振荡器电路包括具有不同于所述第一电路元件模块的所述第一电路拓扑的第二电路拓扑的多个第二电路元件模块,所述第二振荡器电路被配置为提供第二性能指示,所述第二性能指示响应来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献;以及
比较电路,被配置为接收所述第一振荡器电路的输出和所述第二振荡器电路的输出,并且确定在所述半导体裸片上的所述类别的半导体部件中的所述不同类型部件的相对性能特性。
2.根据权利要求1所述的电路,其中所述类别的半导体部件是晶体管。
3.根据权利要求2所述的电路,其中在所述类别的半导体部件中的第一类型半导体部件是n型晶体管,并且在所述类别的半导体部件中的第二类型半导体部件是p型晶体管。
4.根据权利要求1所述的电路,其中:
所述第一振荡器电路是第一环形振荡器,并且在具有所述第一电路拓扑的所述多个第一电路元件模块中的每个电路元件模块是反相器;以及
所述第二振荡器电路是第二环形振荡器,并且在具有所述第二电路拓扑的所述多个第二电路元件模块中的每个电路元件模块是交叉耦合的差分单元,所述交叉耦合的差分单元包括来自在所述类别的半导体部件中的每种类型半导体部件的多个部件。
5.根据权利要求4所述的电路,其中:
所述第一环形振荡器具有对在第一类型半导体部件和第二类型半导体部件之间的性能中的差异不敏感的频率响应;以及
所述第二环形振荡器具有取决于在所述半导体裸片上的所述第一类型半导体部件和所述第二类型半导体部件的相对性能而不同的频率响应。
6.根据权利要求5所述的电路,其中:
所述第一环形振荡器的输出具有第一频率;
所述第二环形振荡器的输出具有第二频率;以及
所述比较电路被配置为基于所述第一频率和所述第二频率的相对值来指示,(a)所述第一类型半导体部件和所述第二类型半导体部件具有拥有目标关系的速度,(b)所述第一类型半导体部件的所述速度与所述第二类型半导体部件的所述速度的关系超过所述目标关系,或者(c)所述第二类型半导体部件的所述速度与所述第一类型半导体部件的所述速度的关系超过所述目标关系。
7.根据权利要求6所述的电路,其中:
所述比较电路还被配置为:在所述第一类型半导体部件的所述速度和所述第二类型半导体部件的所述速度满足所述目标关系时,指示所述第一类型半导体部件的所述速度和所述第二类型半导体部件的所述速度(a)是目标速度值,(b)比所述目标速度值快,或(c)比所述目标速度值慢。
8.根据权利要求4所述的电路,其中所述交叉耦合的差分单元包括:
与第一p型晶体管串联的第一n型晶体管,在所述第一n型晶体管和所述第一p型晶体管之间存在第一结;以及
与第二p型晶体管串联的第二n型晶体管,在所述第二n型晶体管和所述第二p型晶体管之间存在第二结;其中:
与所述第一p型晶体管串联的所述第一n型晶体管和与所述第二p型晶体管串联的所述第二n型晶体管被并联地耦合;
所述第一p型晶体管的栅极被交叉耦合到所述第二结;以及
所述第二p型晶体管的栅极被交叉耦合到所述第一结。
9.根据权利要求8所述的电路,其中,在所述交叉耦合的差分单元的环中:
每个单元的未反相输出被耦合到后续单元的未反相输入;以及
每个单元的经反相输出被耦合到所述后续单元的经反相输入。
10.一种方法,用于确定被包括在布置在半导体裸片上的集成电路中的一类别的半导体部件的不同类型半导体部件的相对操作性能属性,所述方法包括:
使用包括具有第一电路拓扑的多个第一电路元件模块的第一振荡器电路,测量指示在所述半导体裸片上的所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示;
使用第二振荡器电路,测量响应于来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献的第二性能指示,所述第二振荡器电路与所述第一振荡器电路分开,所述第二振荡器电路包括具有不同于所述第一电路元件模块的所述第一电路拓扑的第二电路拓扑的多个第二电路元件模块;以及
比较所述第一性能指示与所述第二性能指示,以确定在所述半导体裸片上的所述类别的半导体部件中的所述不同类型部件的相对性能特性。
11.根据权利要求10所述的方法,其中:
测量指示在所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示包括测量第一类型晶体管的性能和第二类型晶体管的性能。
12.根据权利要求11所述的方法,其中:
测量第一类型晶体管的性能和第二类型晶体管的性能包括测量n型晶体管的性能和p型晶体管的性能。
13.根据权利要求10所述的方法,其中:
测量指示在所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示包括:使用第一环形振荡器,测量指示在所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示,在所述第一环形振荡器中,具有所述第一电路拓扑的所述多个第一电路元件模块中的每个电路元件模块是反相器;以及
测量包括来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献的第二性能指示包括:使用第二环形振荡器,测量包括来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献的第二性能指示,在所述第二环形振荡器中,具有所述第二电路拓扑的所述多个第二电路元件模块中的每个电路元件模块是交叉耦合的差分单元,所述交叉耦合的差分单元包括来自所述类别的半导体部件中的每种类型半导体部件的多个部件。
14.根据权利要求13所述的方法,其中:
使用所述第一环形振荡器测量指示在所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示包括:使用具有对在所述类别的半导体部件中的不同类型部件之间的性能差异不敏感的频率响应的所述第一环形振荡器,测量指示在所述类别的半导体部件中的所有类型部件的集体性能属性的第一性能指示;以及
使用第二环振荡器测量响应于来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献的第二性能指示包括:使用具有取决于在所述类别的半导体部件中的所述不同类型部件的相对性能而不同的频率响应的第二环形振荡器,测量响应于来自在所述半导体裸片上的所述类别的半导体部件中的不同类型部件的不同贡献的第二性能指示。
15.根据权利要求14所述的方法,其中:
当所述第一环形振荡器的输出具有第一频率,并且所述第二环形振荡器的输出具有第二频率时,所述比较所述第一性能指示和所述第二性能指示包括基于所述第一频率和所述第二频率的相对值指示(a)在所述类别的半导体部件中的第一类型部件以及在所述类别的半导体部件中的第二类型部件具有拥有目标关系的速度,(b)在所述类别的半导体部件中的所述第一类型部件的所述速度与在所述类别的半导体部件中的所述第二类型部件的所述速度的关系超过了所述目标关系,或(c)在所述类别的半导体部件中的所述第二类型部件的所述速度与在所述类别的半导体部件中的所述第一类型部件的所述速度的关系超过了所述目标关系。
16.根据权利要求15所述的方法,其中:
当在所述类别的半导体部件中的所述第一类型部件的所述速度和在所述类别的半导体部件中的所述第二类型部件的所述速度满足所述目标关系时,所述比较所述第一性能指示和所述第二性能指示还包括,指示所述类别的半导体部件中的所述第一类型部件的所述速度和所述类别的半导体部件中的所述第二类型部件的所述速度(a)是目标速度值,(b)比目标速度值快,或(c)比目标速度值慢。
17.根据权利要求16所述的方法,还包括校准所述比较。
18.根据权利要求17所述的方法,其中所述校准包括:
测量在所述类别的半导体部件中的所述第一类型部件的具有已知第一性能的第一部件的性能,以及测量在所述类别的半导体部件中的所述第二类型部件的具有已知第二性能的第二部件的性能,其中所述已知第一性能和所述已知第二性能满足第一预定关系,并且储存指示在所述类别的半导体部件中的所述第一类型部件和在所述类别的半导体部件中的所述第二类型部件的组合的第一性能度量的第一结果;
测量在所述类别的半导体部件中的所述第一类型部件的具有已知第三性能的第二部件的性能,以及测量在所述类别的半导体部件中的所述第二类型部件的具有已知第四性能的第二部件的性能,已知所述已知第四性能与所述已知第三性能超过第二预定关系,并且储存指示在所述类别的半导体部件中的所述第一类型部件和在所述类别的半导体部件中的所述第二类型部件的组合的第二性能度量的第二结果;以及
测量在所述类别的半导体部件中所述第一类型部件的具有已知第五性能的第三部件的性能,以及测量在所述类别的半导体部件中所述第二类型部件的具有已知第六性能的第三部件的性能,已知所述已知第六性能与所述已知第五性能超过第三预定关系,并且储存指示在所述类别的半导体部件中的所述第一类型部件和在所述类别的半导体部件中的所述第二类型部件的组合的第三性能度量的第三结果。
19.根据权利要求18所述的方法,其中所述储存指示在所述类别的半导体部件中的所述第一类型部件和在所述类别的半导体部件中的所述第二类型部件的组合的所述第一性能度量的第一结果包括储存性能度量,所述性能度量指示在所述类别的半导体部件中的所述第一类型部件的速度和在所述类别的半导体部件中的所述第二类型部件的速度(a)是目标速度值,(b)比目标速度值快,或(c)比目标速度值慢。
20.根据权利要求18所述的方法,其中基于所述第一频率和所述第二频率的相对值的所述指示包括将所述第一频率和所述第二频率的相对值与所述第一性能度量、所述第二性能度量和所述第三性能度量进行比较。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962852580P | 2019-05-24 | 2019-05-24 | |
US62/852,580 | 2019-05-24 | ||
US15/929,800 | 2020-05-22 | ||
US15/929,800 US11099224B2 (en) | 2019-05-24 | 2020-05-22 | Method and circuitry for semiconductor device performance characterization |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112067962A true CN112067962A (zh) | 2020-12-11 |
CN112067962B CN112067962B (zh) | 2023-10-03 |
Family
ID=73456575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010450895.4A Active CN112067962B (zh) | 2019-05-24 | 2020-05-25 | 用于半导体设备性能表征的方法和电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11099224B2 (zh) |
CN (1) | CN112067962B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210007386A (ko) * | 2019-07-11 | 2021-01-20 | 에스케이하이닉스 주식회사 | 모니터링 회로 및 반도체 장치 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867033A (en) * | 1996-05-24 | 1999-02-02 | Lsi Logic Corporation | Circuit for testing the operation of a semiconductor device |
EP1394943A2 (en) * | 2002-08-29 | 2004-03-03 | NEC Electronics Corporation | Ring oscillator and test method and apparatus employing a ring oscillator for verifying fabrication of transistors in an integrated circuit |
US20050246597A1 (en) * | 1989-06-30 | 2005-11-03 | Whetsel Lee D | IC with expected data memory coupled to scan data register |
CN1997906A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量依赖于时间的电介质击穿的***和方法 |
CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的***和方法 |
US20070205802A1 (en) * | 2006-03-06 | 2007-09-06 | Srinivas Perisetty | Adjustable transistor body bias generation circuitry with latch-up prevention |
CN101473237A (zh) * | 2006-06-20 | 2009-07-01 | Nxp股份有限公司 | 具有测试结构的半导体器件以及半导体器件测试方法 |
CN101501691A (zh) * | 2006-08-09 | 2009-08-05 | 高通股份有限公司 | 使用可配置环形振荡器的电路仿真器参数提取 |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
CN102075184A (zh) * | 2009-11-03 | 2011-05-25 | Arm有限公司 | 运行参数监控电路和方法 |
US20130147501A1 (en) * | 2011-12-07 | 2013-06-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US20160085904A1 (en) * | 2014-09-18 | 2016-03-24 | Samsung Electronics Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
WO2018056068A1 (ja) * | 2016-09-21 | 2018-03-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の動作方法、並びに製造方法 |
US20200135511A1 (en) * | 2018-10-30 | 2020-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer taping apparatus and method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8354857B1 (en) | 2009-02-25 | 2013-01-15 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for speed monitoring |
-
2020
- 2020-05-22 US US15/929,800 patent/US11099224B2/en active Active
- 2020-05-25 CN CN202010450895.4A patent/CN112067962B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050246597A1 (en) * | 1989-06-30 | 2005-11-03 | Whetsel Lee D | IC with expected data memory coupled to scan data register |
US5867033A (en) * | 1996-05-24 | 1999-02-02 | Lsi Logic Corporation | Circuit for testing the operation of a semiconductor device |
EP1394943A2 (en) * | 2002-08-29 | 2004-03-03 | NEC Electronics Corporation | Ring oscillator and test method and apparatus employing a ring oscillator for verifying fabrication of transistors in an integrated circuit |
CN1997906A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量依赖于时间的电介质击穿的***和方法 |
CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的***和方法 |
US20070205802A1 (en) * | 2006-03-06 | 2007-09-06 | Srinivas Perisetty | Adjustable transistor body bias generation circuitry with latch-up prevention |
CN101473237A (zh) * | 2006-06-20 | 2009-07-01 | Nxp股份有限公司 | 具有测试结构的半导体器件以及半导体器件测试方法 |
CN101501691A (zh) * | 2006-08-09 | 2009-08-05 | 高通股份有限公司 | 使用可配置环形振荡器的电路仿真器参数提取 |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
CN102075184A (zh) * | 2009-11-03 | 2011-05-25 | Arm有限公司 | 运行参数监控电路和方法 |
US20130147501A1 (en) * | 2011-12-07 | 2013-06-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US20160085904A1 (en) * | 2014-09-18 | 2016-03-24 | Samsung Electronics Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
WO2018056068A1 (ja) * | 2016-09-21 | 2018-03-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の動作方法、並びに製造方法 |
US20200135511A1 (en) * | 2018-10-30 | 2020-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer taping apparatus and method |
Also Published As
Publication number | Publication date |
---|---|
US11099224B2 (en) | 2021-08-24 |
CN112067962B (zh) | 2023-10-03 |
US20200371151A1 (en) | 2020-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9760672B1 (en) | Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling | |
US8061895B2 (en) | Semiconductor device | |
US7742887B2 (en) | Identifying process and temperature of silicon chips | |
US7619486B1 (en) | Method for detecting and compensating for temperature effects | |
US10361685B2 (en) | Semiconductor device | |
US20040036545A1 (en) | Power supply voltage and temperature-independent RC oscillator using controllable schmitt trigger | |
US8224604B1 (en) | Gate delay measurement circuit and method of determining a delay of a logic gate | |
US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
JP5862313B2 (ja) | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 | |
US6515549B2 (en) | Semiconductor device having critical path connected by feedback ring oscillator | |
CN112067962B (zh) | 用于半导体设备性能表征的方法和电路 | |
US8801281B1 (en) | On-chip temperature detection using an oscillator | |
CN110707014B (zh) | 一种测试芯片工艺角偏移的方法 | |
KR102166653B1 (ko) | 재구성 가능한 지연 회로, 및 그 지연 회로를 사용한 지연 모니터 회로, 편차 보정 회로, 편차 측정 방법 및 편차 보정 방법 | |
WO2023238128A1 (en) | Die-to-die connectivity monitoring with a clocked receiver | |
US20090144677A1 (en) | Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices | |
TWI443673B (zh) | 一種關於補償製程變化的自動內部時序調整校正方法 | |
US20010019274A1 (en) | Current detecting circuit and current detecting method | |
US7003424B2 (en) | Temperature detection cell, and method to determine the detection threshold of such a cell | |
US7106116B2 (en) | Pulse duty deterioration detection circuit | |
US8692580B2 (en) | Sense amplifier | |
JP4227314B2 (ja) | 電圧検出回路 | |
US11573263B2 (en) | Process corner detection circuit and process corner detection method | |
US20040236531A1 (en) | Method for adaptively testing integrated circuits based on parametric fabrication data | |
CN111103522B (zh) | 芯片与效能监控方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |