CN111103522A - 芯片与效能监控方法 - Google Patents
芯片与效能监控方法 Download PDFInfo
- Publication number
- CN111103522A CN111103522A CN201811246223.0A CN201811246223A CN111103522A CN 111103522 A CN111103522 A CN 111103522A CN 201811246223 A CN201811246223 A CN 201811246223A CN 111103522 A CN111103522 A CN 111103522A
- Authority
- CN
- China
- Prior art keywords
- chip
- oscillator
- oscillator circuit
- oscillation signals
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种芯片与效能监控方法。芯片包含至少一振荡器电路***以及控制器电路***。至少一振荡器电路***设置于该芯片内的不同位置,并分别产生多个振荡信号。控制器电路***传输这些振荡信号至一外部***,以根据这些振荡信号决定该芯片的一效能。至少一个振荡器电路***中每一者包含第一振荡器电路以及第二振荡器电路。第一振荡器电路感测该芯片内的半导体装置变异,以产生这些振荡信号中的第一振荡信号。第二振荡器电路感测该芯片内的寄生元件变异,以产生这些振荡信号中的第二振荡信号。本案芯片可根据芯片内所产生的多个振荡信号的频率决定效能,其中多个振荡信号设置以反映出多种变异因素(装置、阻值、电压等等),以更准确地估计芯片的效能。
Description
技术领域
本案是有关于一种芯片(chip)与效能监控方法,且特别是有关于适用于具有内建测试电路的芯片与效能监控方法。
背景技术
集成电路广泛地应用于电子装置内,其中集成电路的效能常决定电子装置的整体表现。在一些相关技术中,集成电路的效能可利用估计临界路径来决定。然而,由于实际的操作条件或制程所引入的变异,真实的临界路径并无法准确地被决定。
发明内容
为了解决上述问题,本案的一些态样是提供一种芯片,其包含至少一振荡器电路***以及控制器电路***。至少一振荡器电路***设置于该芯片内的不同位置,并用以分别产生多个振荡信号。控制器电路***耦接至该至少一振荡器电路***,并用以接收所述多个振荡信号,并传输所述多个振荡信号至一外部***,以根据所述多个振荡信号决定该芯片的一效能。其中该至少一振荡器电路***每一者包含第一振荡器电路以及第二振荡器电路。第一振荡器电路用以感测该芯片内的一半导体装置变异,以产生所述多个振荡信号中的一第一振荡信号。第二振荡器电路用以感测该芯片内的一寄生元件变异,以产生所述多个振荡信号中的一第二振荡信号。
本案的另一些态样是提供一种效能监控方法,其包含下列操作:通过该芯片中的至少一振荡器电路***分别产生多个振荡信号,其中该至少一振荡器电路***设置于该芯片内的不同位置;以及传输所述多个振荡信号至一外部***,以根据所述多个振荡信号决定该芯片的一效能,其中该至少一振荡器电路***每一者包含一第一振荡器电路与一第二振荡器电路,且产生所述多个振荡信号包含:通过该第一振荡器电路感测该芯片内的一半导体装置变异,以产生所述多个振荡信号中的一第一振荡信号;以及通过该第二振荡器电路感测该芯片内的一寄生元件变异,以产生所述多个振荡信号中的一第二振荡信号。
于一些实施例中,该至少一振荡器电路***中包含一第一振荡器电路***,且该第一振荡器电路***设置于该芯片中的一预设位置。
于一些实施例中,该芯片包含一输入输出端,该输入输出端用以接收一供应电压,且该预设位置为该芯片中邻近于该输入输出端的一位置。
于一些实施例中,该至少一振荡器电路***每一者还包含一第三振荡器电路。该第三振荡器电路用以感测该芯片内的一电压变异,以产生该至少一振荡信号中的一第三振荡信号,其中自该第一振荡器电路***输出的该第三振荡信号为用以评估该电压变异的一参考信号。
于一些实施例中,该第二振荡器电路的多个内连线由不同的金属层实施。
于一些实施例中,该第一振荡信号的频率、该第二振荡信号的频率以及该第三振荡信号的频率呈现出不同变化趋势。
综上所述,本案提供的芯片以及监控方法可根据芯片内所产生的多个振荡信号的频率决定效能,其中多个振荡信号设置以反映出多种变异因素(装置、阻值、电压等等),以更准确地估计芯片的效能。
附图说明
为让本案的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1为根据本案的一些实施例所绘示的一种芯片的示意图;
图2为根据本案的一些实施例所绘示的如图1中的振荡器电路***的示意图;
图3为根据本案的一些实施例所绘示的一种效能监控方法的流程图;以及
图4为根据本案的一些实施例所绘示如图2中的多个振荡信号的频率对供应电压的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义,在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例,不应限制到本揭示内容的范围与意涵。同样地,本揭示内容亦不仅以于此说明书所示出的各种实施例为限。
在本文中,使用第一、第二与第三等等的词汇,是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此,在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块,而不脱离本案的本意。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。
关于本文中所使用的“耦接”或“连接”,均可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个元件相互操作或动作。
于本文中,用语“电路***(circuitry)”泛指包含一或多个电路(circuit)所形成的单一***。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1,图1为根据本案的一些实施例所绘示的一种芯片100的示意图。在一些实施例中,芯片100内可具有一或多个集成电路。
芯片100包含多个振荡器电路***120以及控制器电路***140。多个振荡器电路***120设置于芯片100的不同位置。每一个振荡器电路***120以基于芯片100中不同位置上对应的制程、电压、温度变异产生不同频率的多个振荡信号SO。控制器电路***140耦接至多个振荡器电路***120,以接收多个振荡信号SO。
多个振荡器电路***120的数量用于示例,且本案并不以此为限。在不同的实施例中,芯片100可包含任意数量(如为一或多个)的振荡器电路***120。
于一些实施例中,图1所示的每一个振荡信号SO可为多个振荡信号(例如为后述图2的信号SO1、SO2与SO3)的组合(或集合)。
于一些实施例中,控制器电路***140可根据多个振荡信号SO决定芯片100的效能。或者,于一些实施例中,控制器电路***140可根据一外部***100A(例如:测试机台、计算机等等)所发送的指令,以传送多个振荡信号SO至外部***100A。如此,外部***100A可基于多个振荡信号SO进行计算,以决定芯片100的一效能。
于一些实施例中,控制器电路***140可由一处理电路与/或一信号传输介面电路实施,以决定芯片100的效能与/或传送多个振荡信号SO至外部***100A。
于一些实施例中,振荡器电路***120R设置以邻近于芯片100的输入输出(input/output,I/O)端101,其用以接收供应电压VDD,其中供应电压VDD用于驱动芯片100。于一些实施例中,由于振荡器电路***120R设置于一已知的预设位置(例如为输入输出端101的邻近位置),振荡器电路***120R所产生的振荡信号SOR可做为参考信号。上述已知的预设位置以输入输出端101的邻近位置为示例,但本案并不以此为限。
另外,为易于理解,于图1中,供应电压VDD仅被绘示为传输至振荡器电路***120R。然而,于一些实施例中,供应电压VDD传送至所有的振荡器电路***120与/或芯片100中的其他电路(未绘示),以驱动这些电路元件。
参照图2,图2为根据本案的一些实施例所绘示的如图1中的振荡器电路***120的示意图。于一些实施例中,振荡器电路***120包含多个振荡器电路120A与120B。
于一些实施例中,振荡器电路120A设置以感测芯片100内的至少一半导体装置变异。举例而言,振荡器电路120A包含环形振荡器A1~A3、环形振荡器B1~B3以及环形振荡器C1~C3。于一些实施例中,环形振荡器A1~A3、环形振荡器B1~B3以及环形振荡器C1~C3每一者可由串接的多个反相器INV形成,其中反相器INV可由串联的P型晶体管MP与N型晶体管MN实施。于此例中,环形振荡器A1~A3中的P型晶体管MP的临界电压彼此不同。例如,环形振荡器A1中的P型晶体管MP设置以具有低临界电压,环形振荡器A2中的P型晶体管MP设置以具有标准临界电压,且环形振荡器A2中的P型晶体管MP设置以具有高临界电压。
同理,于此例中,环形振荡器B1~B3中的N型晶体管MN的临界电压彼此不同。例如,环形振荡器B1中的N型晶体管MN设置以具有低临界电压,环形振荡器B2中的N型晶体管MN设置以具有标准临界电压,且环形振荡器B3中的N型晶体管MN设置以具有高临界电压。
进一步地,于此例中,环形振荡器C1~C3中的P型晶体管MP与N型晶体管MN的临界电压彼此不同。例如,环形振荡器C1中的P型晶体管MP与N型晶体管MN皆设置以具有低临界电压,环形振荡器C2中的P型晶体管MP与N型晶体管MN皆设置以具有标准临界电压,且环形振荡器C3中的P型晶体管MP与N型晶体管MN皆设置以具有高临界电压。
通过此设置方式,振荡器电路120A可对装置变异较敏感。振荡器电路120A可基于具有不同临界电压的晶体管产生多个振荡信号SO1。如此,多个振荡信号SO1的频率可用来反映装置变异对于芯片100的影响。
上述关于振荡器电路120A的设置方式用于示例,本案并不以此为限。各种可用来侦测装置变异的设置方式皆为本案所涵盖的范围。
于一些实施例中,振荡器电路120B设置以侦测芯片100内的至少一个寄生元件变异。于一些实施例中,前述的至少一个寄生元件可包含因实际导线所引起的寄生电容与/或寄生电阻。例如,振荡器电路120B包含环形振荡器D1~D6。振荡器D1~D6的内连线WR(例如串接的多个反相器INV之间的内连线)由不同的金属层实施。例如,环形振荡器D1的内连线WR由第一金属层M1实施。环形振荡器D2的内连线WR由第二金属层M2实施。依此类推,振荡器电路120B可对寄生元件的变异(例如为金属走线所引起的寄生电阻或寄生电容变异)较敏感。振荡器电路120B可基于不同的金属层产生多个振荡信号SO2。如此,多个振荡信号SO2的频率可用来反映寄生元件变异对于芯片100的影响。
上述关于振荡器电路120B的设置方式用于示例,本案并不以此为限。各种可用来侦测寄生元件变异的设置方式皆为本案所涵盖的范围。
于一些实施例中,振荡器电路***120可仅设置振荡器电路120A与120B。于一些进一步的实施例中,为了可更精确地决定芯片100的效能,振荡器电路***120可还包含振荡器电路120C。振荡器电路120C设置以侦测芯片100内的至少一电压变异。例如,振荡器电路120C包含环形振荡器E1。于一些实施例中,振荡器E1中的多个串接的反相器(未绘示)的输出端分别对应耦接至一压控元件200。换言之,此压控元件200可视为反相器的负载。于此例中,供应电压VDD可用于驱动环形振荡器E1内的多个反相器,并用于设定压控元件。例如,压控元件200可为压控电容,其容值可根据所接收到的供应电压VDD而定。通过此设置方式,振荡器电路120C可基于所接收到的供应电压VDD的变异产生具有不同频率的振荡信号SO3。如此,振荡信号SO3的频率可用来反映电压变异对于芯片100的影响。
上述关于振荡器电路120C的设置方式用于示例,本案并不以此为限。此外,上述各振荡器电路中仅用环形振荡器示例,其他各种可用来侦测电压变异的设置方式皆为本案所涵盖的范围。
此外,如先前所述,振荡器电路***120R所输出的振荡信号SOR可做为参考信号。举例而言,由于振荡器电路***120R邻近于输入/输出端101,其所接收到的供应电压VDD相对具有较低的变异。于此条件下,振荡器电路***120R内的振荡器电路120C所输出的振荡信号SO3可视为参考信号。于一些实施例中,此参考信号可用来与其他振荡器电路***120所输出的振荡信号SO3比较,以评估电压变异对于芯片100的影响。
参照图3,图3为根据本案的一些实施例所绘示的一种效能监控方法300的流程图。于一些实施例中,效能监控方法300可用于决定图1中芯片100的效能。为易于说明,请一并参照图1~图2。
于操作S310中,多个振荡器电路***120被设置于芯片100内以产生多个振荡信号SO。
例如,如图1所示,多个振荡器电路***120设置于芯片100内。当芯片100上电(例如为接收到供应电压VDD)时,多个振荡器电路***120被启动,并依据其各自位置所相关的操作条件(即制程、电压、与/或温度等条件)产生不同的振荡信号SO。其中,如图2所示,每一个振荡器电路***120内的振荡器电路120A、120B以及120C分别依据不同设定产生多个振荡信号SO1、SO2以及SO3。换言之,每一个振荡信号SO代表对应不同设定的多个振荡信号SO1、SO2以及SO3。
于操作S320中,控制器电路***140收集多个振荡信号SO,并传输至外部***100A。
于操作S330中,外部***100A根据多个振荡信号SO进行一运算,以决定芯片100的效能。
举例而言,如图1所示,外部***100A透过控制器电路***140接收到多个振荡信号SO1~SO3。在量测过程中,供应电压VDD由一初始值开始往下降低。响应于供应电压VDD的下降,各个振荡器电路***120所产生的多个振荡信号SO1、SO2以及SO3的频率开始降低。当供应电压VDD低到让芯片100操作失效(或是其效能低于一目标值)时,外部***100A纪录所接收到的多个振荡信号SO1、SO2以及SO3的频率。
接着,外部***100A可根据一效能函数以及所收集到的多个振荡信号SO1、SO2以及SO3的频率决定芯片100的效能。于一些实施例中,效能函数可表示如下:
T=funcT(func1(K1×f1),func2(K2×f2),func3(K3×f3))
其中,T为芯片100的效能,K1、K2、K3为权重系数,f1、f2、f3分别为振荡信号SO1、SO2以及SO3的频率,func1为用于处理频率f1的子函数,func2为用于处理频率f2的子函数,且func3为用于处理频率f3的子函数,且funcT为用于处理上述各子函数的结果的效能函数。
于一些实施例中,子函数func1、func2与func3可为一权重加总(weightedsummation)函数。于一些实施例中,效能函数funcT可为权重加总函数。于一些实施例中,若设置于已知位置的振荡器电路***120R所产生的振荡信号SO3被做为参考信号,子函数func3可进一步地加入偏差(deviation)函数的运算。于此条件下,此参考信号可视为偏差函数中的标准值(或可视为平均值),以进一步地涵盖芯片100中各个位置因电压变异所产生的偏移来估计芯片100的效能T。于一些实施例中,偏差函数可为平均差值函数、标准差函数等等。
于一些实施例中,于初次测试时,在收集到一定量的振荡信号SO1、SO2以及SO3的频率,外部***100A可计算出前述的权重系数K1、K2与K3的值。例如,在收集多颗芯片100对应的振荡信号SO1、SO2以及SO3的频率后,外部***100可根据多个芯片100的效能T执行内插或多项式回归等运算,以推估上述多个权重系数K1、K2与K3的值。于进一步的实施例中,外部***100A亦可透过机器学习等方式执行上述运算。在解出多个权重系数K1、K2与K3后,外部***100A后续可直接依据上述的效能函数以及所收集到的振荡信号SO1、SO2以及SO3的频率决定芯片100的效能。
为易于理解,上述以振荡信号SO1、SO2以及SO3三者进行说明,但本案并不以此为限。如先前所述,于一些实施例中,振荡器电路***120可仅设置振荡器电路120B与120C。在一些实施例中,振荡器电路***120可还包含振荡器电路120C,以根据芯片100中个位置上的电压变异更精确地估计芯片100的效能。
上述关于各函数的设置方式用于示例,但本案并不以此为限。各种可用于决定芯片100的函数或运算皆为本案所涵盖的范围。
参照图4,图4为根据本案的一些实施例所绘示如图2中的多个振荡信号SO1、SO2与SO3的频率对供应电压VDD关系的示意图。
如图4所示,多个曲线401对应于振荡信号SO1的模拟结果,曲线402对应于振荡信号SO2的模拟结果,且曲线403对应于振荡信号SO3的模拟结果。如先前所述,振荡信号SO1的频率可反映装置变异,振荡信号SO2的频率可反映寄生元件变异,振荡信号SO3的频率可用来反映电压变异。由图4可得知,相较于曲线401,曲线402以及403\皆呈现出不同的变化趋势(例如,在频率对电压的关系中呈现不同的斜率变化)。因此,在额外使用振荡器电路120C的一些实施例中,外部***100A可进一步地根据电压变异进行修正芯片100的效能,以估计出更准确的真实效能。
于一些相关技术中,仅于芯片内放置多个环形振荡器或计数器,其中这些环形振荡器或计数器用于反映装置变异。于此些技术中,如图4所示,在计算芯片的效能时,未能考量到具有不同变化趋势的变异因素,故其所决定出的芯片效能并不准确。相较于此些技术,本案的实施例通过综合考量装置变异、寄生元件变异与电压变异等等多种因素,芯片100的真实效能可以较准确地被决定。
综上所述,本案提供的芯片以及监控方法可根据芯片内所产生的多个振荡信号的频率决定效能,其中多个振荡信号设置以反映出多种变异因素(装置、阻值、电压等等),以更准确地估计芯片的效能。
虽然本案已以实施方式揭露如上,然其并非限定本案,任何熟悉此技艺者,在不脱离本案的精神和范围内,当可作各种的更动与润饰,因此本案的保护范围当视所附的权利要求书所界定的范围为准。
Claims (12)
1.一种芯片,其特征在于,包含:
至少一振荡器电路***,设置于该芯片内的不同位置,并用以分别产生多个振荡信号;以及
一控制器电路***,耦接至该至少一振荡器电路***,并用以接收所述多个振荡信号,并传输所述多个振荡信号至一外部***,以根据所述多个振荡信号决定该芯片的一效能,
其中该至少一振荡器电路***中每一者包含:
一第一振荡器电路,用以感测该芯片内的一半导体装置变异,以产生所述多个振荡信号中的一第一振荡信号;以及
一第二振荡器电路,用以感测该芯片内的一寄生元件变异,以产生所述多个振荡信号中的一第二振荡信号。
2.根据权利要求1所述的芯片,其特征在于,该至少一振荡器电路***中包含一第一振荡器电路***,且该第一振荡器电路***设置于该芯片中的一预设位置。
3.根据权利要求2所述的芯片,其特征在于,该芯片包含一输入输出端,该输入输出端用以接收一供应电压,且该预设位置为该芯片中邻近于该输入输出端的一位置。
4.根据权利要求2所述的芯片,其特征在于,该至少一振荡器电路***每一者还包含:
一第三振荡器电路,用以感测该芯片内的一电压变异,以产生所述多个振荡信号中的一第三振荡信号,
其中自该第一振荡器电路***输出的该第三振荡信号为用以评估该电压变异的一参考信号。
5.根据权利要求4所述的芯片,其特征在于,该第一振荡信号的频率、该第二振荡信号的频率以及该第三振荡信号的频率呈现出不同变化趋势。
6.根据权利要求1所述的芯片,其特征在于,该第二振荡器电路的多个内连线由不同的金属层实施。
7.一种效能监控方法,其特征在于,包含:
通过该芯片中的至少一振荡器电路***分别产生多个振荡信号,其中该至少一振荡器电路***设置于该芯片内的不同位置;以及
传输所述多个振荡信号至一外部***,以根据所述多个振荡信号决定该芯片的一效能,
其中该至少一振荡器电路***中每一者包含一第一振荡器电路与一第二振荡器电路,且产生所述多个振荡信号包含:
通过该第一振荡器电路感测该芯片内的一半导体装置变异,以产生所述多个振荡信号中的一第一振荡信号;以及
通过该第二振荡器电路感测该芯片内的一寄生元件变异,以产生所述多个振荡信号中的一第二振荡信号。
8.根据权利要求7所述的效能监控方法,其特征在于,该至少一振荡器电路***中包含一第一振荡器电路***,且该第一振荡器电路***设置于该芯片中的一预设位置。
9.根据权利要求8所述的效能监控方法,其特征在于,该芯片包含一输入输出端,该输入输出端用以接收一电压,且该预设位置为该芯片中邻近于该输入输出端的一位置。
10.根据权利要求7所述的效能监控方法,其特征在于,该至少一振荡器电路***中每一者还包含一第三振荡器电路,且产生所述多个振荡信号还包含:
通过该第三振荡器电路感测该芯片内的一电压变异,以产生所述多个振荡信号中的一第三振荡信号,
其中自该第一振荡器电路***输出的该第三振荡信号为用以评估该电压变异的一参考信号。
11.根据权利要求10所述的效能监控方法,其特征在于,该第一振荡信号的频率、该第二振荡信号的频率以及该第三振荡信号的频率呈现出不同变化趋势。
12.根据权利要求7所述的效能监控方法,其特征在于,该第二振荡器电路的多个内连线由不同的金属层实施。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811246223.0A CN111103522B (zh) | 2018-10-25 | 2018-10-25 | 芯片与效能监控方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811246223.0A CN111103522B (zh) | 2018-10-25 | 2018-10-25 | 芯片与效能监控方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111103522A true CN111103522A (zh) | 2020-05-05 |
CN111103522B CN111103522B (zh) | 2022-04-01 |
Family
ID=70417569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811246223.0A Active CN111103522B (zh) | 2018-10-25 | 2018-10-25 | 芯片与效能监控方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111103522B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060109021A1 (en) * | 2004-11-22 | 2006-05-25 | Savithri Nagaraj N | Method for modeling inductive effects on circuit performance |
US7348857B1 (en) * | 2005-02-28 | 2008-03-25 | Marvell Semiconductor Israel Ltd. | Monitoring and compensating for real time local circuit speed in an integrated circuit |
CN101180733A (zh) * | 2005-05-20 | 2008-05-14 | 德克萨斯仪器股份有限公司 | 以降低的功率维持集成电路性能的装置和方法 |
CN101241166A (zh) * | 2007-02-09 | 2008-08-13 | 国际商业机器公司 | 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 |
US7472033B1 (en) * | 2000-06-16 | 2008-12-30 | Transmeta Corporation | Apparatus for controlling semiconductor chip characteristics |
CN101750540A (zh) * | 2009-12-25 | 2010-06-23 | 上海希明电气技术有限公司 | 一种变电站直流***寄生回路的检测方法 |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
JP2013012969A (ja) * | 2011-06-30 | 2013-01-17 | Hitachi Ltd | 半導体集積回路装置 |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
CN104459366A (zh) * | 2013-08-06 | 2015-03-25 | 创意电子股份有限公司 | 电子装置、效能分类***与方法、电压自动校正*** |
CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
-
2018
- 2018-10-25 CN CN201811246223.0A patent/CN111103522B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7472033B1 (en) * | 2000-06-16 | 2008-12-30 | Transmeta Corporation | Apparatus for controlling semiconductor chip characteristics |
US20060109021A1 (en) * | 2004-11-22 | 2006-05-25 | Savithri Nagaraj N | Method for modeling inductive effects on circuit performance |
US7348857B1 (en) * | 2005-02-28 | 2008-03-25 | Marvell Semiconductor Israel Ltd. | Monitoring and compensating for real time local circuit speed in an integrated circuit |
CN101180733A (zh) * | 2005-05-20 | 2008-05-14 | 德克萨斯仪器股份有限公司 | 以降低的功率维持集成电路性能的装置和方法 |
CN101241166A (zh) * | 2007-02-09 | 2008-08-13 | 国际商业机器公司 | 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 |
CN101860364A (zh) * | 2009-04-03 | 2010-10-13 | 台湾积体电路制造股份有限公司 | 环状振荡器电路、测量临界电压变异的集成电路及方法 |
CN101750540A (zh) * | 2009-12-25 | 2010-06-23 | 上海希明电气技术有限公司 | 一种变电站直流***寄生回路的检测方法 |
JP2013012969A (ja) * | 2011-06-30 | 2013-01-17 | Hitachi Ltd | 半導体集積回路装置 |
CN103163444A (zh) * | 2011-11-28 | 2013-06-19 | 索尼公司 | 振荡电路和测试电路 |
CN104459366A (zh) * | 2013-08-06 | 2015-03-25 | 创意电子股份有限公司 | 电子装置、效能分类***与方法、电压自动校正*** |
CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
Non-Patent Citations (2)
Title |
---|
GURUNATH KADAM 等: "Supply-voltage optimization to account for process variations in high-volume manufacturing testing", 《2016 IEEE INTERNATIONAL TEST CONFERENCE (ITC)》 * |
洪郁庭等: "一种使用在基于单元库布局布线流程的芯片上变异(OCV)监控器方法学", 《中国集成电路》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111103522B (zh) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI670943B (zh) | 晶片與效能監控方法 | |
CN111837045B (zh) | 集成电路工作负载、温度和/或亚阈值泄漏传感器 | |
TWI548886B (zh) | 老化偵測電路及其方法 | |
CN113474668A (zh) | 集成电路i/o完整性和退化监测 | |
US20120161885A1 (en) | Aging diagnostic device, aging diagnostic method | |
EP3292420B1 (en) | Ring oscillator test circuit | |
JP5053421B2 (ja) | 信号判定システム及び温度判定システム | |
CN110707014B (zh) | 一种测试芯片工艺角偏移的方法 | |
CN111103522B (zh) | 芯片与效能监控方法 | |
CN104075821A (zh) | 半导体装置以及测量方法 | |
US11143690B2 (en) | Testing structure and testing method | |
US20100174503A1 (en) | Monitoring NFET/PFET Skew in Complementary Metal Oxide Semiconductor Devices | |
US11823962B2 (en) | Back end of line (BEOL) process corner sensing | |
US11099224B2 (en) | Method and circuitry for semiconductor device performance characterization | |
Igarashi et al. | NBTI/PBTI separated BTI monitor with 4.2 x sensitivity by standard cell based unbalanced ring oscillator | |
US6333680B1 (en) | Method and system for characterizing coupling capacitance between integrated circuit interconnects | |
JP5656760B2 (ja) | 半導体集積回路装置 | |
US20240159822A1 (en) | Method of measuring chip characteristics, test device and non-transitory computer readable media | |
JP3579109B2 (ja) | Cpuの電源電圧監視回路 | |
US7372323B2 (en) | Resonance limiter circuits for an integrated circuit | |
JP5488480B2 (ja) | スイッチング素子の劣化診断回路及びその動作方法 | |
Kanda et al. | A defective level monitor of open defects in 3D ICs with a comparator of offset cancellation type | |
JP5557783B2 (ja) | 半導体集積回路装置 | |
US11095251B1 (en) | Performance calculation system, performance calculation method, and electronic device | |
Arvin et al. | Aging prediction of integrated circuits using ring oscillators and machine learning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |