CN101740564A - 薄膜晶体管衬底和显示装置 - Google Patents

薄膜晶体管衬底和显示装置 Download PDF

Info

Publication number
CN101740564A
CN101740564A CN200910208848A CN200910208848A CN101740564A CN 101740564 A CN101740564 A CN 101740564A CN 200910208848 A CN200910208848 A CN 200910208848A CN 200910208848 A CN200910208848 A CN 200910208848A CN 101740564 A CN101740564 A CN 101740564A
Authority
CN
China
Prior art keywords
capacitor
electrode
substrate
film transistor
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910208848A
Other languages
English (en)
Other versions
CN101740564B (zh
Inventor
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101740564A publication Critical patent/CN101740564A/zh
Application granted granted Critical
Publication of CN101740564B publication Critical patent/CN101740564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种薄膜晶体管衬底和具有这种薄膜晶体管衬底的显示装置，这种薄膜晶体管衬底能够减小电容器中的层间短路缺陷。这种薄膜晶体管衬底包括：衬底；薄膜晶体管，在衬底上依次具有栅电极、栅极绝缘膜、氧化物半导体层和源-漏电极；以及电容器，在衬底上依次具有底电极、电容器绝缘膜和由氧化物半导体形成的顶电极。

Description

薄膜晶体管衬底和显示装置
技术领域
本发明涉及一种薄膜晶体管衬底，其中薄膜晶体管(TFT)和电容器形成于衬底上，以及具有这种薄膜晶体管衬底的显示装置。
背景技术
当前，正成为显示装置的主流的平板型显示装置包括液晶显示装置、等离子显示装置和有机EL(电致发光)显示装置。这些显示装置的一些利用薄膜晶体管衬底(下文还称作“TFT”衬底)，其中包括TFT的驱动电路形成于衬底上。利用喷渡或CVD(化学气相沉积)，在主要由玻璃板形成的衬底上形成布线层和半导体层，并且利用照相平版术对这些层形成图案以形成TFT电路和导线的图案，获得TFT衬底。
发明内容
制造TFT衬底的过程中，由于外部杂质(称为灰尘)，可能会出现印制图案的缺失或者存在过多残渣。这种印制图案的缺失(断路缺陷)或者过多残渣(短路缺陷)通常称作导致电路断开或短路的缺陷。尤其，在有机EL显示装置的TFT衬底中，必需在每个像素中形成复杂的补偿电路以使得均匀电流流过每个像素。由于这个复杂的补偿电路，会导致出现很大的问题，即缺陷增加并且产量下降。这些缺陷之一是电容器中的层间短路缺陷。层间短路缺陷是指，由于存在于电容器的绝缘膜中的外部杂质，使顶电极与底电极被短路。
现有技术中，提出一种方法(例如参照日本未审专利申请公开No.2006-207094)，其中在非晶硅(a-Si)的电容器中形成顶电极、并且将该顶电极形成为梳齿状。正常情况下，即使由非晶硅材料形成顶电极，传导率仍较低，不能获得电容器的功能。然而，在日本未审专利申请公开No.2006-207094中，在整个非晶硅层上提供具有小开口区域的梳齿状电极、并且恰当控制栅极电压，由此改变有效电容器区域并且利用这种结构作为可变电容器。
因此，期望提供一种薄膜晶体管衬底和具有这种薄膜晶体管衬底的显示装置，其中能够减少电容器中的层间短路缺陷。
根据本发明实施例的薄膜晶体管衬底包括下面元件(A)到(C)：(A)衬底；(B)薄膜晶体管，在衬底上依次具有栅电极、栅极绝缘膜、氧化物半导体层、和源-漏电极；以及(C)电容器，在衬底上依次具有底电极、电容器绝缘膜、和由氧化物半导体形成的顶电极。
根据本发明实施例的显示装置包括位于薄膜晶体管衬底中的显示元件。薄膜晶体管衬底是上述根据本发明实施例的薄膜晶体管衬底。
在根据本发明实施例的薄膜晶体管衬底中，电容器中的顶电极由氧化物半导体形成，从而即使在电容器中的绝缘膜中存在杂质，仍可以抑制层间短路缺陷的发生。氧化物半导体的传导率高于非晶硅，从而可获得电容器中的顶电极的充分功能。因此，通过利用根据本发明实施例的薄膜晶体管衬底构建显示装置，可以减少由于层间短路缺陷导致的各种显示异常。
在根据本发明实施例的薄膜晶体管衬底中，电容器中的顶电极由氧化物半导体形成，从而即使电容器中的绝缘膜中存在杂质，仍能够抑制层间短路缺陷的发生。因此，利用根据本发明实施例的薄膜晶体管衬底构建的显示装置可以减少由于电容器中的层间短路缺陷导致的各种显示异常，并能够实现较高的显示质量。
基于下文的说明，本发明的其它和另外目的、特征和优点将变得更加全面。
附图说明
图1示出了根据本发明第一实施例的显示装置的结构；
图2是示出图1所示的像素驱动电路例子的等效电路图；
图3是示出图2所示的TFT衬底的像素驱动电路的一部分结构的平面图；
图4A和4B是分别示出图3所示的TFT和电容器的截面图；
图5展示了利用氧化物半导体的TFT的特性；
图6解释杂质对现有技术的液晶显示装置中的电容器的影响；
图7是解释现有技术的有机EL显示装置中的TFT衬底的平面图；
图8解释杂质对图7所示的电容器的影响；
图9解释杂质对图4所示的电容器的影响；
图10是示出图1所示的显示区结构的截面图；
图11A和11B是按照处理顺序示出制造图1所示显示装置的方法的截面图；
图12A和12B是示出图11A和11B的后续过程的截面图；
图13A和13B是示出图12A和12B的后续过程的截面图；
图14A和14B是示出图13A和13B的后续过程的截面图；
图15A和15B是示出图14A和14B的后续过程的截面图；
图16A和16B是示出图15A和15B的后续过程的截面图；
图17解释氧化物半导体的氧解吸(desorption)对TFT操作的影响；
图18是展示根据本发明的第二实施例的TFT衬底的像素驱动电路的一部分结构的平面图；
图19A和19B是示出图18所示TFT和电容器结构的截面图；
图20A和20B是示出图18所示TFT和电容器的变型的截面图；
图21是示出包括上述实施例的显示装置的模块的示意性结构的平面图；
图22是示出上述实施例的显示装置的应用例子1的外观的透视图；
图23A是示出从应用例子2的表面侧观看的外观的透视图，图23B是示出从背侧观看的外观的透视图；
图24是示出应用例子3的外观的透视图；
图25是示出应用例子4的外观的透视图；以及
图26A是示出应用例子5的显示装置打开状态的正视图，图26B是显示装置的侧视图，图26C是示出显示装置关闭状态的正视图，图26D是左视图，图26E是右视图，图26F是俯视图，图26G是仰视图。
具体实施方式
将在下文中参照附图详细描述本发明的实施例。将按照下面顺序描述。
1.第一实施例(恒定地使施加到电容器的电势为正电势的例子)
2.变型(在形成钝化膜之前对电容器执行氢处理的例子)
3.第二实施例(在钝化膜中形成开口并且对电容器执行氢处理的例子)
第一实施例
图1示出根据本发明第一实施例的显示装置的结构。这种显示装置用作很薄的有机发光彩色显示装置等。例如，在TFT衬底1中形成显示区110，其中以m行×n列的矩阵形式布置多个像素PXLC。在显示区110的周围，作为信号单元(信号选择器)的水平选择器(HSEL)121被形成为驱动单元，并且形成作为扫描器单元的写扫描器(WSCN)131和电源扫描器(DSCN)132。
在显示区110，沿列方向布置信号线DTL101到DTL10n，沿行方向布置扫描线WSL101到WSL10m以及电源线DSL101到DSL10m。在信号线DTL与扫描线WSL彼此相交的部分提供像素PXLC，即像素电路140。信号线DTL连接到水平选择器121，视频信号从水平选择器121提供给信号线DTL。扫描线WSL连接到写扫描器131。电源线DSL连接到电源扫描器132。
图2示出像素电路140的例子。像素电路140是一种有源型驱动电路，包括采样晶体管3A、驱动晶体管3B、存储电容器3C和发光元件3D，发光元件3D由有机发光元件10R、10G和10B中的任何一个形成以作为显示元件。采样晶体管3A的栅极连接到对应的扫描线WSL101，采样晶体管3A的源极和漏极之一连接到对应的信号线DTL101，源极和漏极中的另一个连接到驱动晶体管3B的栅极“g”。驱动晶体管3B的漏极“d”连接到对应的电源线DSL101，源极“s”连接到发光元件3D的阳极。发光元件3D的阴极连接到地线3H。所有像素PXLC均设有共同的地线3H。存储电容器3C连接在驱动晶体管3B的源极“s”与栅极“g”之间。
采样晶体管3A根据从扫描线WSL101提供的控制信号而导通，对从信号线DTL101提供的视频信号的电势进行采样，并且将采样结果保持在存储电容器3C。驱动晶体管3B接收从电源线DSL101提供的电流并且根据保持在存储电容器3C中的信号电势对发光元件3D提供驱动电流。发光元件3D基于提供的驱动电流以基于视频信号的信号电势的亮度而发光。
图3示出TFT衬底1中的像素电路140的一部分平面结构(与图2的驱动晶体管3B和存储电容器3C对应的部分)。例如在玻璃等形成的衬底10上形成构建驱动晶体管3B的TFT 20以及构建存储电容器3C的电容器30，获得TFT衬底1。尽管图3没有示出，以与TFT 20相似的方式构建图2的采样晶体管3A。
图4A和4B分别示出图3所示的TFT 20和电容器30的截面结构。例如，TFT 20是一种氧化物半导体晶体管，依次在衬底10上具有栅电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护层24和源-漏电极25。这种氧化物半导体是锌、铟、镓、锡的氧化物或者是包含这些元素的任何一个作为主要成分的混合物，并且知道可表现出超级半导体特性。图5示出例如由锌、铟和镓的混合物的氧化物(铟-镓-锌氧化物，IGZO)形成的氧化物半导体TFT的电流-电压特性。这种氧化物半导体表现出比现有技术中用作半导体的非晶硅的电子迁移率高10倍到100倍的电子迁移率以及良好的截止特性。氧化物半导体的电阻率是现有技术的非晶硅的1/10到1/100，并且氧化物半导体的阈值电压还可以容易地设置到很低，例如0V或更小。
栅电极21通过施加到TFT 20的栅电极控制氧化物半导体层23中的电子密度。栅电极21例如具有两层结构，即50nm厚度的钼(Mo)层以及400nm厚度的铝(Al)层或铝合金层。
绝缘膜22例如具有两层结构，即200nm厚度的氧化硅膜和200nm厚度的氮化硅膜。
氧化物半导体层23的厚度例如是50nm并且由铟-镓-锌氧化物(IGZO)形成。在图3，氧化物半导体层23是网格状的。
对于沟道保护层24，优选的，氧化物半导体层23的氧解吸几乎没有，并且供体(诸如氢)的提供较小。例如，沟道保护层24的厚度是200nm并且由氧化硅膜形成。沟道保护层24不限于氧化硅膜，可以由硅氧氮化物膜、氮化硅膜、或氧化铝膜、或者这些膜形成的多层膜形成。
源-漏电极25例如具有一种多层结构，包括50nm厚度的钛层25A、90nm厚度的铝层25B、以及50nm厚度的钛层25C。
电容器30例如在衬底10上具有底电极31、电容器绝缘膜32和顶电极33，其中底电极31形成于与栅电极21相同的层中，电容器绝缘膜32形成于与栅极绝缘膜22相同的层中，顶电极33由氧化物半导体形成。具体地，顶电极33形成于与TFT 20中的氧化物半导体层23相同的层中。根据这种结构，在显示装置中，可以减小电容器30中的层间短路缺陷。
现有技术的液晶显示装置中，电容器远小于有机EL显示装置的电容器。许多情况下，以与像素电极相似的方式，由ITO(铟锡氧化物)形成电容器中的顶电极。由于要求高透光率所以像素电极较薄，由于通过反应喷渡(reactive sputtering)形成像素电极所以像素电极的阶梯覆盖较低，并且由于由稳定氧化物形成所以像素电极在后续处理中不易熔化。因此，即使在电容器中的绝缘膜中存在杂质，底电极与顶电极之间的层间短路也不易出现。
图6示出现有技术的有机EL显示装置的TFT衬底的平面结构。图7示出图6所示的TFT和电容器的截面结构。在图6和图7，900一族的相同参考标号分配给与图3和图4对应的部件。在有机EL显示装置中，电容器930的尺寸大于液晶显示装置情况下的尺寸。在使有机发光元件产生的光从与TFT衬底相对的一侧前进的顶面发光(顶部发光)的情况下，在平坦化膜上形成有机发光元件，从而很难共同利用有机发光元件的电极作为电容器的顶电极。因此，通过源-漏电极825构建电容器930中的顶电极933。源-漏电极925由低电阻金属形成并由于通过强电流而厚度较大。因此，如图8所示，当电容器930中的绝缘膜932中存在杂质934时，导电材料(诸如金属或金属化合物)进入在杂质934附近形成的绝缘膜932中的间隙932A，并且有可能在底电极931与顶电极933之间出现层间短路。为了避免出现这种情况，考虑以较小厚度仅仅形成稳定ITO的电容器930中的顶电极933。然而，需要额外的膜形成处理和照相平版处理，这会增加成本。
另一方面，这个实施例中，与TFT 20中的氧化物半导体层23相同的层中形成顶电极33，从而顶电极33较薄并且阶梯覆盖较低。因此，如图9所示，即使在电容器绝缘膜32中存在杂质34，电容器绝缘膜32中的间隙32A没有被顶电极33掩埋、而由钝化膜40覆盖。因此，抑制了底电极31与顶电极33之间的层间短路的出现。由于氧化物半导体的传导率高于非晶硅，诸如梳齿形状的复杂形状不是必需的。顶电极33的整个表面可以作为电容器电极。
图4所示的顶电极33连接到如图2所示的驱动晶体管3B的源极或漏极。具体地，顶电极33具有接触区33A，与作为驱动晶体管3B的一个部件的源-漏电极25接触。优选的，在顶电极33中的接触区33A以外的区域，没有形成源-漏电极25。根据这种结构，能够显著抑制由于存在于电容器绝缘膜32中的杂质导致的层间短路的发生。
另一方面，图4所示的底电极31连接到如图2所示的驱动晶体管3B的栅极。根据这种结构，在对电容器30写入电势时以及保持时间内，施加到电容器30中的底电极31的电势恒定为正。因此，为氧化物半导体形成的顶电极33恒定保持导体的特性。
图4所示的TFT 20和电容器30例如由普通钝化膜40形成。钝化膜40的厚度例如是200nm并且是氮化硅膜。
图10示出显示区110的截面结构。在显示区110，一般以矩阵形式依次形成发红光的有机发光元件10R、发绿光的有机发光元件10G和发蓝光的有机发光元件10B。平面图而言，有机发光源极10R、10G和10B各自是带状的，并且相邻的有机发光元件10R、10G和10B的组合构建单个像素。
有机发光元件10R、10G和10B各自具有一种结构，其中平坦化绝缘膜51、阳极52、电极间绝缘膜53、包括发光层(将在以后描述)的有机层54、和阴极55以此顺序堆叠在TFT衬底1上。
如果需要，这些有机发光元件10R、10G和10B使用氮化硅(SiN)、氧化硅(SiO)等形成的保护膜56被覆盖，并且通过另外将玻璃等形成的密封衬底71附贴在保护膜55上、同时在密封衬底71与保护膜55之间***由热固性树脂、紫外线辐射固化树脂等形成的粘合层60来进行密封。如果需要，可以为密封衬底71提供彩色滤波片72和遮光膜(未示出)。
提供平坦化绝缘膜51以将其上形成像素电路140的TFT衬底1的表面平坦化，并且由于形成小连接孔51A所以优选地由具有高印制精度的材料形成。平坦化绝缘膜51的材料例子包括诸如聚酰亚胺的有机材料和诸如氧化硅(SiO2)的无机材料。图2所示的驱动晶体管3B经由设置在平坦化绝缘膜51中的连接孔51A而电连接到阳极52。尽管图10没有示出，作为存储电容器3C的部件的电容器30的顶电极33同样经由设置在平坦化绝缘膜51中的连接孔(未示出)电连接到阳极52(参照图2)。
对应于有机发光元件10R、10G和10B的每一个，形成阳极52。阳极52具有反射电极的功能以反射由发光层产生的光，并且基于增大发光效率的观点，期望具有尽可能高的反射率。阳极52的厚度例如是100nm到1000nm并且由金属元素制成、或者由银(Ag)、铝(Al)、铬(Cr)、钛(Ti)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、铜(Cu)、钨(W)、铂(Pt)、金(Au)等的合金制成。
电极间绝缘膜53例如由诸如聚酰亚胺的有机材料或者诸如氧化硅(SiO2)的无机绝缘材料形成。电极间绝缘膜53具有开口，其对应于阳极52中的发光区。有机层54和阴极55不仅可以连续地提供在发光区上还可以提供在电极间绝缘膜53上。然而，仅在电极间绝缘膜53中的开口中发出光。
有机层54具有这样一种结构，其中，例如，空穴注入层、空穴传输层、发光层和电子传输层(未示出)依次从阳极52一侧堆叠。可以按照需要设置除发光层以外的这些层。有机层54的结构可以根据有机发光元件10R、10G和10B的发光颜色变化。空穴注入层是缓冲层，用于增加空穴注入效率并且防止泄露。提供空穴传输层以用于增加向发光层传输空穴的效率。在发光层中，当施加电场时，电子和空穴重新结合，并且发光层产生光。提供电子传输层以用于增加向发光层传输电子的效率。有机层54的材料可以是普通的低分子或聚合体有机材料，并且不受限制。
阴极55的厚度例如是5nm到50nm并且由金属元素形成或者由铝(Al)、镁(Mg)、钙(Ca)、钠(Na)等合金形成。尤其，镁银合金(MgAg合金)或者铝(Al)和锂(Li)合金(AlLi合金)是优选的。阴极55可以由ITO(铟锡氧化物)或IZO(铟锌氧化物)形成。
例如，可以如下制造显示装置。
形成TFT衬底1的过程
首先，例如通过喷渡，在例如玻璃形成的衬底10上，形成一种两层结构，包括50nm厚度的钼(Mo)层以及400nm厚度的铝(Al)层或铝合金层。通过对这个两层结构进行照相平版和蚀刻，形成栅电极21和电容器30的底电极31，如图11A和11B所示。
接下来，在衬底10的整个表面上，例如通过CVD(化学气相沉积)，形成200nm厚度的氧化硅膜和200nm厚度的氮化硅膜的两层结构。结果，如图12A和12B所示，形成了栅极绝缘膜22和电容器绝缘膜32。
然后，例如通过喷渡，形成50nm厚度的铟钙锌氧化物(IGZO)膜，并且通过照相平版术和蚀刻形成预定形状。通过这个操作，形成氧化物半导体层23和电容器30的顶电极33。
由于在与TFT 20的氧化物半导体层23相同的层中形成顶电极33，所以顶电极33较薄并且阶梯覆盖较差。相对用于清洗过程中的水以及诸如用于照相平版过程中的抗拆模液的化学品，顶电极33是稳定的。因此，如图9所示，即使在电容器绝缘膜32中存在杂质34，仍可以抑制底电极31与顶电极33之间的层间短路的发生。
在形成氧化物半导体层23和顶电极33以后，例如通过喷渡或CVD(化学气相沉积)，形成200nm厚度的氧化硅膜。在形成氧化硅膜之前，可以引入向氧化物半导体层23供氧的过程，例如利用四氧化二氮一氧化物等离子体(dinitrogen monoxide plasma)、氧等离子体等。
替代通过喷渡或CVD形成的氧化硅膜，通过喷渡形成的硅氮氧化物膜、氮化硅膜、或者氧化铝膜、通过原子层沉积(ALD)形成的氧化铝膜、或者这些膜的堆叠膜可以被形成。
接下来，通过照相平版术和蚀刻以预定形状形成氧化硅膜，从而形成如图14A和14B所示的沟道保护层24。这个过程中，可以在不存在氧化物半导体层23的区域中提高到栅电极21的接触孔。
在例如通过喷渡形成沟道保护层以后，通过照相平版术和蚀刻，以预定形状形成50nm厚度的钛层25A、900nm厚度的铝层25B和50nm厚度的钛层25C。结果，如图15A和15B所示，形成源-漏电极25。这种情况下，源-漏电极25在电容器30的顶电极33上延伸以形成接触区33A。优选的，在顶电极33的接触区33A之外的区域中没有形成源-漏电极25。
在形成源-漏电极25以后，如图16所示，在TFT 20和电容器30上形成200nm厚度的作为氮化硅膜的钝化膜40。以这种方式，形成图3和图4所示的TFT衬底1。
形成有机发光元件10R、10G和10B的过程
首先，在TFT衬底1的整个表面上施用光敏树脂，曝光并且显影，从而形成平坦化绝缘膜51和连接孔51A，并且然后对它们进行烘烤处理。接下来，例如通过直流喷渡，形成上述材料形成的阳极52，例如通过利用照相平版技术选择性蚀刻，并且以预定形状形成图案。接下来，应用光敏树脂以形成上述材料形成的电极间绝缘膜53。例如，利用照相平版术，形成开口。然后，例如，通过气相沉积，依次形成上述材料形成的有机层54和阴极55以形成有机发光元件10R、10G和10B。接下来，有机发光元件10R、10G和10B被上述材料形成的阴极55和保护膜56覆盖。
然后，在保护膜56上形成粘合层60。提供彩色滤波片72，制备由上述材料形成的密封衬底71，并且TFT衬底1与密封衬底71通过其间的粘合层60而粘合。以这种方式，完成图10所示的显示装置。
在显示装置中，根据从扫描线WSL提供的控制信号，采样晶体管3A导通，并且采样从信号线DTL提供的视频信号的电势，并且保持在存储电容器3C中。电流从第一电势的电源线DSL提供给驱动晶体管3B。根据保持在存储晶体管3C中的信号电势，驱动电流被提供给发光元件3D(有机发光元件10R、10G和10B)。发光元件3D(有机发光元件10R、10G和10B)基于提供的驱动电流以基于视频信号的电势的亮度而发光。光穿过阴极55、彩色滤波片72和密封衬底71，然后被获取。
由于在与TFT 20中的氧化物半导体层23相同的层中形成顶电极33，所以顶电极33较薄，并且阶梯覆盖较差。因此，如图9所示，减小了由于电容器绝缘膜32中的杂质34导致的层间短路缺陷。因此，减小了由于层间短路缺陷导致的各种显示异常，并且提高了显示质量。
由于氧化物半导体的传导率高于非晶硅，所以不需要形成为诸如梳齿状的复杂形状。顶电极33的整个表面可以用作电容器电极。尤其，由于底电极31连接到驱动晶体管3B的栅极(参照图2)，在向电容器30写入电势时以及保持时间内，施加到电容器30中的底电极31的电势是恒定的正电势。因此，由氧化物半导体形成的顶电极33恒定地保持导体的特性。
这个实施例中，由于电容器30中的顶电极33由氧化物半导体形成，即使在电容器绝缘膜32中存在杂质，仍可以抑制层间短路缺陷的发生。因此，可以减小由于电容器30中的层间短路缺陷导致的各种显示异常，并且可以实现高显示质量。
变型
在以上实施例中，描述了这样一种情况，如图2所示，存储电容器3C(电容器30)连接到驱动晶体管3B的栅极，在向电容器30写入电势时和保持时间内，对电容器30中的底电极31恒定地施加正电势，由此，顶电极33恒定地保持导体的特性。替换地，例如，在形成钝化膜40之前的情况下，例如，执行氢等离子体处理以增加电容器30中的顶电极33的氧化物导体的传导率，顶电极33可以像导体一样工作，不管施加给电容器30的电压如何。
具体地，氧化物半导体的耐热性不够，从而由于TFT制造过程中的热处理、等离子体过程等而对氧进行解吸，并且出现晶格缺陷。这种晶格缺陷形成了电流中的较浅的杂质水平，并且形成了较低的氧化物半导体的电阻。当使用氢等离子体对氧化物半导体照射时，由于引入氢作为供体，形成了与晶格缺陷相似的水平，并且形成了较低的氧化物半导体的电阻。因此，使用氧化物半导体用于TFT中的有源层的情况下，当缺陷水平增大时，阈值电压降低，泄露电流增加。这是抑制型操作，即使当没有施加栅极电流时，漏极电流流动。当缺陷水平充分变大时，如图17所示，TFT不执行晶体管操作并且转入导体操作。
因此，在形成钝化膜40之前，例如通过对电容器30中的顶电极33执行氢等离子体，以增大暴露在表面中的氧化物半导体部分的传导率，可以使顶电极33像导体一样工作，不管像素电路140的结构如何。尽管这里描述了氢等离子体处理，只要处理增加了顶电极33的传导率，就可以执行对氧进行解吸的处理或者注入其它供体的处理。
第二实施例
图18示出根据本发明的第二实施例的TFT衬底1中的像素电路140的一部分平面结构(与图2的驱动晶体管3B和存储电容器3C对应的部分)。图19A和19B示出图18所示的TFT 20和电容器30的截面结构。除了钝化膜40覆盖TFT 20和电容器30的结构以外，第二实施例与第一实施例相似。因此，相同参考标号指定与第一实施例的部件对应的部件。在图18，在形成钝化膜40的区内，使用阴影。
对应于电容器30中的顶电极33，钝化膜40具有开口40A。根据这种结构，在本实施例中，在制造过程中，可以经由开口40A仅仅在顶电极33上执行氢等离子体处理。在这个变型中描述的、在形成钝化膜40之前执行氢等离子体处理的方法的情况下，靠近沟道的区，尤其是源-漏电极25的传导率灵敏地对TFT特性产生影响。因此，为了获得稳定的特性，必需在衬底中以及在衬底之间执行均匀化处理。然而，这个实施例中，当形成钝化膜40时，保证TFT特性的稳定性。不恶化TFT 20的特性，可以进一步增加顶电极30的传导率。因此，不管像素电路140的结构如何，可以使顶电极33比这个变型更稳定地像导体一样工作。
在平坦化绝缘膜51不具有保持暴露在开口40A中的由氧化物半导体形成的顶电极33的传导率的功能的情况下，优选的，如图20A和20B所示，至少在钝化膜40中的开口40A中提供第二钝化膜41。第二钝化膜41的厚度例如是50nm并且是氮化硅膜。然而，当平坦化绝缘膜51具有保持从开口40A暴露的由氧化物半导体形成的顶电极33的传导率的功能时，可以不提供第二钝化膜41。
例如可以如下制造显示装置。
形成TFT衬底1的过程
首先，以与第一实施例相似的方式，基于图11A和11B所示的处理，在玻璃形成的衬底10上形成栅电极21和电容器30的底电极31。
随后，以与第一实施例相似的方式，基于图12A和12B所示的处理，在衬底10的整个表面上形成栅极绝缘膜22和电容器绝缘膜32。
以与第一实施例相似的方式，基于图13A和13B所示的处理，形成氧化物半导体层23和电容器30的顶电极33。以与第一实施例相似的方式，优选的，在与TFT 20的氧化物半导体层23相同的层中形成顶电极33。
然后，以与第一实施例相似的方式，基于图14A和14B所示的处理，形成沟道保护层24。
在形成沟道保护层以后，以与第一实施例相似的方式，基于图15A和15B所示的处理，形成源-漏电极25。以与第一实施例相似的方式，优选的，在除顶电极33的接触区33A以外的区域中没有形成源-漏电极25。
在形成源-漏电极25以后，以与第一实施例相似的方式，基于图16A和16B所示的处理，在TFT 20和电容器30上形成200nm厚度的作为氮化硅膜的钝化膜40。随后，如图19A和19B所示，例如，通过蚀刻，在钝化膜40中对应于电容器30中的顶电极33提供了开口40A。例如，将氢等离子体处理执行至从开口40A暴露的顶电极33。根据这种结构，没有将氢引入到TFT 20中的氧化物半导体层23，从而TFT 20的特性不会恶化。另外，顶电极33的传导率进一步增加。以这种方式，形成图18以及图19A和19B所示的TFT衬底1。
在形成图20A和20B所示的第二钝化膜41的情况下，执行氢等离子体处理，旨在增加从开口40A暴露的顶电极33的传导率。然后，例如，通过CVD，在TFT 20和电容器30上形成第二钝化膜41。
形成有机发光元件10R、10G和10B的过程
在形成TFT衬底1以后，在TFT衬底1的整个表面上施用光敏树脂，从而形成平坦化绝缘膜51。对平坦化绝缘膜51曝光、显影和烘烤。在形成第二钝化膜41的情况下，对第二钝化膜41蚀刻以形成连接孔51A。接下来，例如，通过直流喷渡，形成由上述材料形成的阳极52，并且例如利用照相平版技术进行选择性蚀刻，并且以预定形状形成图案。接下来，应用光敏树脂以形成电极间绝缘膜53。通过执行曝光、显影和烘烤，形成开口。然后，依次形成上述材料形成的有机层54和阴极55，形成有机发光元件10R、10G和10B，结果，形成了显示装置。
这种显示装置的作用和效果与第一实施例相似。
模块和应用例子
下文将解释在以上实施例中解释的显示装置的应用例子。以上实施例的显示装置可以用作显示从外部输入或者内部产生的视频信号作为图像或视频图像的所有领域的电子装置(例如，电视设备、数字相机、笔记本个人计算机、诸如蜂窝电话的便携式终端装置、以及视频相机)的显示装置。
模块
在以后描述的应用例子1到5等的各种电子装置中，例如，将这些实施例的显示装置装配成图21所示的模块。例如在衬底11的一侧，模块具有从密封衬底71和粘合层60暴露的区210。信号线驱动电路120和扫描线驱动电路130的导线延伸至区210，并且形成外部连接端子(未示出)。外部连接端子可以设置用于输入/输出信号的柔性印刷电路(FPC)220。
应用例子1
图22示出应用以上实施例的显示装置的电视设备的外观。这种电视设备例如具有视频图像显示屏幕300，其包括前面板310和过滤玻璃320。通过根据任何一个实施例的显示装置，构建视频显示屏幕300。
应用例子2
图23A和23B示出应用这些实施例的显示装置的数字相机的外观。这种数字相机例如具有闪光的发光单元410、显示单元420、菜单开关430和快门按钮440。根据上述任何一个实施例的显示装置，构建显示单元420。
应用例子3
图24展示了应用上述实施例的显示装置的笔记本个人计算机的外观。这种笔记本个人计算机例如具有机身510、用于输入字符等的操作的键盘520和用于显示图像的显示单元530。通过根据任何一个上述实施例的显示装置，构建显示单元530。
应用例子4
图25示出应用这些实施例的显示装置的视频相机的外观。这种视频相机例如具有机身610、设置在机身610前面的用于拍摄物体的透镜620、拍摄启动-停止开关630、和显示单元640。根据任何实施例的显示装置，构建显示单元640。
应用例子5
图26A到26G示出应用本发明的显示装置的蜂窝电话的外观。例如，经由耦合单元(铰链)730将上端壳710与下端壳720耦合以获得蜂窝电话，这个蜂窝电话包括显示器740、子显示器750、画面灯760和相机770。显示器740或子显示器750被配置为任何实施例的显示装置。
在上文中基于这些实施例描述了本发明。然而，本发明不限于这些实施例，并且可以对这些实施例进行各种变型。例如，在电容器30中的顶电极33的传导率不足的情况下，在顶电极33的一部分中布置源-漏电极25的导线也是有效的。
这些实施例中，描述了这样一种情况，其中有机发光元件10R、10G和10B具有的结构为，阳极52、包括发光层的有机层54、和阴极55以此顺序堆叠在TFT衬底1上。堆叠顺序不受到限制，只要有机发光元件10R、10G和10B具有包括位于阳极52与阴极55之间的发光层的有机层54即可。例如，有机发光元件10R、10G和10B可以具有一种结构，其中阴极55、包括发光层的有机层54、和阳极52以此顺序堆叠在TFT衬底1上。
另外，这些实施例中，描述了电容器30中的顶电极33连接到阳极52的情况。根据像素电路40的结构，电容器30中的顶电极33可以连接到阴极55。
例如，本发明不限于这些实施例描述的层的材料和厚度、膜形成方法、膜形成条件等，还可以采用其它材料和厚度、其它膜形成方法和其它膜形成条件。
另外，上述实施例中，具体描述了有机发光元件10R、10B和10G的结构。并非必需设置所有这些层，并且还可以设置其它层。
此外，本发明还可以应用于使用除了有机发光元件以外的其它显示元件的显示装置，诸如液晶显示元件、无机电致发光元件或者电镀或电铬显示元件。
本申请包含与2008年11月5日提交到日本专利局的日本优先权专利申请JP2008-284621公开的主题相关的主题，其全部内容通过引用包含于此。
本领域技术人员应该明白，根据设计要求以及其它因素可以想到各种变型、组合、子组合和替换，只要它们位于权利要求及其等同物的范围内即可。

Claims (7)

1.一种薄膜晶体管衬底，包括：
衬底；
薄膜晶体管，在所述衬底上依次具有栅电极、栅极绝缘膜、氧化物半导体层和源-漏电极；以及
电容器，在所述衬底上依次具有底电极、电容器绝缘膜和由氧化物半导体形成的顶电极。
2.根据权利要求1的薄膜晶体管衬底，其中电容器中的所述顶电极是在与薄膜晶体管中的所述氧化物半导体层的同一层中形成的。
3.根据权利要求1的薄膜晶体管衬底，其中所述顶电极具有与所述源-漏电极相接触的接触区，并且在所述顶电极的所述接触区以外的区域中没有形成所述源-漏电极。
4.根据权利要求1的薄膜晶体管衬底，还包括覆盖所述薄膜晶体管和电容器的钝化膜，所述钝化膜具有开口以对应于所述电容器中的所述顶电极。
5.一种显示装置，包括位于薄膜晶体管衬底中的显示元件，
其中所述薄膜晶体管衬底包括：
衬底；
薄膜晶体管，在所述衬底上依次具有栅电极、栅极绝缘膜、氧化物半导体层和源-漏电极；以及
电容器，在所述衬底上依次具有底电极、电容器绝缘膜和由氧化物半导体形成的顶电极。
6.根据权利要求5的显示装置，其中所述显示元件是在阳极和阴极之间具有有机层的有机发光元件，所述有机层包括发光层，并且
所述电容器中的所述顶电极连接到所述阳极或阴极。
7.根据权利要求5的显示装置，还包括具有所述显示元件的显示区，以及驱动单元，
其中所述显示区包括，行状的扫描线、列状的信号线、各自位于扫描线与信号线相交部分的由所述显示元件所形成的像素、和对应于像素的行而布置的电源线，
所述驱动单元包括，向所述扫描线依次提供控制信号并且以行为单位来按线顺序扫描所述像素的写扫描器，根据所述按线顺序扫描向所述电源线提供电源电压的电源扫描器，以及根据所述按线顺序扫描向所述信号线提供变成视频信号的信号电势的信号选择器，
所述像素包括所述显示元件、由所述薄膜晶体管形成的采样晶体管、由所述薄膜晶体管形成的驱动晶体管、和由所述电容器形成的存储电容器，
所述采样晶体管的栅极连接到所述扫描线，所述采样晶体管的源极和漏极中的一个连接到所述信号线，另一个连接到所述驱动晶体管的栅极，
所述驱动晶体管的源极和漏极中的一个连接到所述显示元件，并且另一个连接到所述电源线，以及
构成所述存储电容器的所述电容器的底电极连接到所述驱动晶体管的栅极。
CN2009102088482A 2008-11-05 2009-11-05 薄膜晶体管衬底和显示装置 Active CN101740564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008284621A JP4844617B2 (ja) 2008-11-05 2008-11-05 薄膜トランジスタ基板および表示装置
JP2008-284621 2008-11-05

Publications (2)

Publication Number Publication Date
CN101740564A true CN101740564A (zh) 2010-06-16
CN101740564B CN101740564B (zh) 2012-09-26

Family

ID=42130301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102088482A Active CN101740564B (zh) 2008-11-05 2009-11-05 薄膜晶体管衬底和显示装置

Country Status (3)

Country Link
US (2) US8237162B2 (zh)
JP (1) JP4844617B2 (zh)
CN (1) CN101740564B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544064A (zh) * 2010-12-13 2012-07-04 索尼公司 使用氧化物半导体的器件、显示装置、和电子设备
CN103165676A (zh) * 2011-12-13 2013-06-19 元太科技工业股份有限公司 场效晶体管
CN103779355A (zh) * 2012-10-17 2014-05-07 三星显示有限公司 薄膜晶体管基板及包含此的有机发光显示装置
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056075A (ja) * 2008-07-29 2010-03-11 Sony Corp 発光素子及び有機エレクトロルミネッセンス表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
US8743095B2 (en) * 2009-09-30 2014-06-03 Sharp Kabushiki Kaisha Electronic apparatus and display panel
CN105070717B (zh) * 2009-10-30 2019-01-01 株式会社半导体能源研究所 半导体装置
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102906804B (zh) * 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
WO2012073862A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5794879B2 (ja) 2011-09-29 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたＳｉＰデバイス
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
CN104769658B (zh) * 2012-10-31 2017-03-08 夏普株式会社 电致发光基板及其制造方法、电致发光显示面板、电致发光显示装置
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006207094A (ja) 2005-01-31 2006-08-10 Starlite Co Ltd ドクタ−ナイフ
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544064A (zh) * 2010-12-13 2012-07-04 索尼公司 使用氧化物半导体的器件、显示装置、和电子设备
CN102544064B (zh) * 2010-12-13 2016-08-17 株式会社日本有机雷特显示器 使用氧化物半导体的器件、显示装置、和电子设备
CN103165676A (zh) * 2011-12-13 2013-06-19 元太科技工业股份有限公司 场效晶体管
US9236494B2 (en) 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
CN103779355A (zh) * 2012-10-17 2014-05-07 三星显示有限公司 薄膜晶体管基板及包含此的有机发光显示装置
CN103779355B (zh) * 2012-10-17 2019-01-11 三星显示有限公司 薄膜晶体管基板及包含此的有机发光显示装置
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20100109004A1 (en) 2010-05-06
US8237162B2 (en) 2012-08-07
CN101740564B (zh) 2012-09-26
US8426862B2 (en) 2013-04-23
US20120280241A1 (en) 2012-11-08
JP2010114213A (ja) 2010-05-20
JP4844617B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
CN101740564B (zh) 薄膜晶体管衬底和显示装置
CN101794821B (zh) 薄膜晶体管和显示装置
CN101794823B (zh) 薄膜晶体管和显示装置
CN101800248B (zh) 薄膜晶体管和显示器件
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
US8742418B2 (en) Thin film transistor and display device
CN101997025B (zh) 有机发光二极管显示器及其制造方法
CN102290442B (zh) 薄膜晶体管和显示装置
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN104600090A (zh) 有机发光二极管显示器
CN102456581A (zh) 薄膜晶体管及其制造方法
CN102130147B (zh) 显示器及其制造方法、以及电子设备
CN102208452A (zh) 薄膜晶体管及其制造方法、以及显示装置
CN108172583A (zh) 半导体装置、半导体装置的制造方法和显示装置
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
CN103219388A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN104756253A (zh) 半导体设备、显示单元以及电子装置
CN101414610B (zh) 显示单元以及该显示单元的制造方法
CN114258592A (zh) 显示基板及其制备方法、显示装置
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN103035737B (zh) 显示装置、其制造方法和电子单元
US20240178209A1 (en) Display Device Including Oxide Semiconductor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20150813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150813

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right