CN102290442B - 薄膜晶体管和显示装置 - Google Patents

薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN102290442B
CN102290442B CN201110156387.6A CN201110156387A CN102290442B CN 102290442 B CN102290442 B CN 102290442B CN 201110156387 A CN201110156387 A CN 201110156387A CN 102290442 B CN102290442 B CN 102290442B
Authority
CN
China
Prior art keywords
fixed charge
thin
layer
electrode
charge accumulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110156387.6A
Other languages
English (en)
Other versions
CN102290442A (zh
Inventor
寺井康浩
福本绘理
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102290442A publication Critical patent/CN102290442A/zh
Application granted granted Critical
Publication of CN102290442B publication Critical patent/CN102290442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了薄膜晶体管和显示装置，其中该薄膜晶体管包括：栅电极、源电极、漏电极、形成在栅电极上的氧化物半导体有源层、形成在氧化物半导体有源层的一部分上的固定电荷蓄积层、形成在固定电荷蓄积层上的固定电荷控制电极。

Description

薄膜晶体管和显示装置
相关申请的参考
本申请要求于2010年6月17日向日本专利局提交的日本在先专利申请JP 2010-138375的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及利用氧化物半导体的薄膜晶体管(TFT)和包括该薄膜晶体管的显示装置。
背景技术
氧化物半导体，例如氧化锌和氧化锌铟镓(IGZO)具有作为半导体器件的有源层的优越特性，并且近年来已经发展施加至TFT、发光器件、透明导电薄膜等。
例如，氧化物半导体TFT比已经在液晶显示装置中应用的具有非晶硅(a-Si:H)沟道的TFT具有更高的电子迁移率，并且因此具有优越的电气特性。此外，可以预期即使在室温左右的低温下形成的沟道也具有高迁移率。
然而，氧化物半导体没有足够的耐热性。众所周知，在TFT制造过程中通过热处理将氧原子、锌原子等分散在氧化物半导体中来形成晶格缺陷。该晶格缺陷产生浅杂质水平以降低氧化物半导体层的电阻。因此，在具有氧化物半导体有源层的TFT中，即使未施加栅极电压(常开操作或耗尽操作)也有漏极电流流过。因此，随着缺陷水平的增加阈值电压降低，并且因此漏极电流增大。
据报道，氢是一种可以在氧化物半导体中产生浅杂质水平的元素(例如，Cetin Kilic等，“n-Type doping of oxides by hydrogen”，Applied PhysicsLetters，第81卷，No.1，第73-75页，2002年7月1日)。因此，在TFT制造过程中引入的氢或其他元素，和晶格缺陷一起，很可能影响氧化物半导体TFT的特性。因此在具有氧化物半导体沟道的晶体管中，沟道中的载流子浓度趋于增加，并且阈值电压容易变为负。
由于在具有氧化物半导体沟道的TFT中形成P-沟道是困难的，所以仅由N-沟道晶体管构成电路。在这种情况下，如果阈值电压是负的，则电路结构变得不合要求地复杂。为了解决该问题，建议控制阈值电压。所述阈值电压通过下面的等式表达：
V TH = φ MS - Q f C OX + 2 φ f + 2 ϵ s ϵ 0 q N A 2 φ f C OX
在该等式中，VTh代表阈值电压，代表在栅极和氧化物半导体层之间的功函差，Qf代表固定电荷，COX代表栅极绝缘膜的电容，代表用作沟道的氧化物半导体层的费密能级(Fermi level)，NA代表受体(acceptor)浓度，εS代表氧化物半导体层的介电常数，和ε0代表真空介电常数。
通过掺杂在沟道和栅极绝缘膜之间的界面处的沟道的一部分，或者通过改变氧化物半导体的构成元素的比例来改变用作沟道的氧化物半导体的费密能级，可以改变TFT的阈值电压(例如，日本待审专利申请公布(PCT申请的译本)第2007-519256号和日本待审专利申请公布第2008-85048号。
发明内容
然而，沟道的掺杂可能导致TFT性能的劣化。通常，通过溅射法由多元素材料形成氧化物半导体有源层。因此，如果通过溅射法进行沟道的掺杂，则由于有源层由多元素制成，所以难以控制有源层的组分比率。
改变阈值电压的另一种方法可以是，将固定电荷(上述等式中的Qf)施加至栅极绝缘膜，以故意在半导体沟道层中造成耗尽。遗憾的是，当施加固定电荷Qf时，该方法可能不希望地损坏栅极绝缘膜。
因此，期望提供一种薄膜晶体管，其阈值电压在没有将固定电荷施加至栅极绝缘膜的情况下可以偏移，并且提供一种包括该薄膜晶体管的显示装置。
在一个实施方式中，薄膜晶体管包括：栅电极、源电极和漏电极；氧化物半导体有源层，形成在栅电极上；固定电荷蓄积层，形成在氧化物半导体有源层的一部分上；以及固定电荷控制电极，形成在固定电荷蓄积层上。在实施方式中，薄膜晶体管还包括形成在氧化物半导体有源层和固定电荷蓄积层之间的缓冲层。在实施方式中，缓冲层由绝缘材料制成，并且设置在固定电荷蓄积层和氧化物半导体有源层的沟道区域之间。在实施方式中，缓冲层由氧化硅制成，并且固定电荷蓄积层包括选自由氮化硅膜、氮化铝膜、氧化铝膜构成的组中的至少一种膜。在实施方式中，薄膜晶体管还包括在源电极和漏电极上的层间绝缘膜，层间绝缘膜具有与固定电荷蓄积层的上表面相对的开口，以这种方式将固定电荷控制电极设置在开口的内表面上。在实施方式中，缓冲层具有在1nm至50nm的范围内的厚度。在实施方式中，固定电荷蓄积层具有100nm以下的厚度。在实施方式中，源电极和漏电极设置在氧化物半导体有源层的一部分上，并且还接触缓冲层和固定电荷蓄积层的两侧。在实施方式中，缓冲层由绝缘材料形成，并且被配置成控制蓄积在固定电荷蓄积层中的电子的放电。在实施方式中，薄膜晶体管还包括形成在栅极绝缘膜、源电极、漏电极的表面上的保护膜，其中，保护膜形成在固定电荷蓄积层和固定电荷控制电极之间，以及其中，栅极绝缘膜形成在栅电极和氧化物半导体有源层之间。在实施方式中，薄膜晶体管还包括包围栅极绝缘膜和保护膜的一部分的层间绝缘膜。在实施方式中，层间绝缘膜具有与固定电荷蓄积层的上表面相对的层间绝缘膜开口。在实施方式中，固定电荷控制电极至少设置在层间绝缘膜开口的底面和侧面上。在实施方式中，氧化物半导体有源层包括沟道区域，并且缓冲层和固定电荷蓄积层由与沟道区域的形状至少基本对应的形状形成。在实施方式中，保护膜的覆盖沟道区域的部分具有小于保护膜其他部分的厚度。在实施方式中，源电极和漏电极设置在氧化物半导体有源层的一部分上。
在另一个实施方式中，制造薄膜晶体管的方法包括：形成栅极；在栅电极上形成氧化物半导体有源层；在氧化物半导体有源层上形成固定电荷蓄积层；形成与固定电荷蓄积层和氧化物半导体有源层相邻的源电极和漏电极；以及在固定电荷蓄积层上形成固定电荷控制电极。在实施方式中，方法还包括在氧化物半导体有源层和固定电荷蓄积层之间形成缓冲层。在实施方式中，缓冲层由绝缘材料制成，并且设置在固定电荷蓄积层和氧化物半导体有源层的沟道区域之间。在实施方式中，缓冲层由氧化硅制成，并且固定电荷蓄积层包括选自由氮化硅薄膜、氮化铝薄膜、氧化铝薄膜构成的组中的至少一种膜。在实施方式中，方法还包括在源电极和漏电极上形成层间绝缘膜，层间绝缘膜具有与固定电荷蓄积层的上表面相对的开口，以使得将固定电荷控制电极设置在开口的内表面上。在实施方式中，缓冲层具有在1nm至50nm的范围内的厚度。在实施方式中，固定电荷蓄积层具有100nm以下的厚度。在实施方式中，源电极和漏电极设置在氧化物半导体有源层的一部分上，并且还接触缓冲层和固定电荷蓄积层的两侧。在实施方式中，缓冲层由绝缘材料形成，并且被配置成控制蓄积在固定电荷蓄积层中的电子的放电。在实施方式中，该方法还包括在栅极绝缘膜、源电极、漏电极的表面上形成保护膜，其中，保护膜形成在固定电荷蓄积层和固定电荷控制电极之间，以及其中，栅极绝缘膜形成在栅电极和氧化物半导体有源层之间。在实施方式中，该方法还包括形成层间绝缘膜以包围栅极绝缘膜和保护膜的一部分。在实施方式中，层间绝缘膜具有与固定电荷蓄积层的上表面相对的层间绝缘膜开口。在实施方式中，固定电荷控制电极至少设置在层间绝缘膜开口的底面和侧面上。在实施方式中，氧化物半导体有源层包括沟道区域，并且缓冲层和固定电荷蓄积层由与沟道区域的形状至少基本对应的形状形成。在实施方式中，保护膜的覆盖沟道区域的部分具有小于保护膜其他部分的厚度。在实施方式中，源电极和漏电极设置在氧化物半导体有源层的一部分上。
在另一个实施方式中，增大薄膜晶体管的阈值电压的方法包括：将正电位施加至固定电荷控制电极；将负电位施加至漏电极；以及向固定电荷蓄积层注入电子并且将电子蓄积在固定电荷蓄积层中，电子已经通过沟道电场加速或通过位于漏电极附近的氧化物半导体有源层的沟道区域的碰撞电离产生。在实施方式中，方法还包括将负电位施加至源电极，或者使源电极处于浮置状态。在实施方式中，方法还包括在固定电荷蓄积层和氧化物半导体有源层之间设置缓冲层，以抑制蓄积在固定电荷蓄积层中的固定电荷的放电。在实施方式中，固定电荷蓄积层由绝缘材料制成。
在另一个实施方式中，显示装置包括：基板；薄膜晶体管，形成在基板上，薄膜晶体管包括：栅电极、设置在栅电极的表面上的栅极绝缘膜、包括在栅极绝缘膜上的沟道区域的氧化物半导体层、在沟道区域上的由绝缘材料制成且具有上表面的固定电荷蓄积层、均电连接至氧化物半导体层的源电极和漏电极、设置在固定电荷蓄积层的上表面侧的固定电荷控制电极；以及像素，形成在基板上。在实施方式中，像素是从基板侧起依次包括下电极、包括发光层的有机层、上电极的有机发光元件，并且固定电荷蓄积层由与下电极或上电极相同的材料制成。
在实施方式的薄膜晶体管或显示装置中，因为由绝缘材料制成的固定电荷蓄积层设置在沟道区域上，并且所述固定电荷控制电极设置在固定电荷蓄积层的上表面侧，所以可以在栅极绝缘膜不劣化的情况下使阈值电压偏移至正极侧。
本文描述了附加特征和优势，并且将在下面的详细说明和附图中显而易见。
附图说明
图1是根据实施方式的薄膜晶体管的截面图；
图2A至图2D是示出制造图1所示的薄膜晶体管的方法的步骤的截面图；
图3A和图3B是图2D所示的步骤的后续步骤的截面图；
图4A和图4B是图3B所示的步骤的后续步骤的截面图；
图5是在固定电荷控制电极和漏电极之间未施加电压的情况下连续测量的薄膜晶体管的Vg-Id特性的曲线图；
图6是每当在固定电荷控制电极和漏电极之间施加持续约10秒的20V电压时测量的薄膜晶体管的Vg-Id特性的曲线图；
图7是每当在固定电荷控制电极和漏电极之间施加持续约10秒的30V电压时测量的薄膜晶体管的Vg-Id特性的曲线图；
图8是一起示出图5至图7的结果的曲线图；
图9是根据实施方式的变形例的薄膜晶体管的截面图；
图10是根据应用例1的显示装置的电路结构的框图；
图11是图10所示的像素驱动电路的等效电路图；
图12是包括图11所示的像素和薄膜晶体管的结构的断裂截面图；
图13是包括图11所示的像素和薄膜晶体管的另一结构的断裂截面图；
图14是根据应用例2的电视设备的外观的透视图；
图15A是从根据应用例3的数码相机的前侧观察到的外观的透视图，并且图15B是从数码相机的后侧观察到的外观的透视图；
图16是根据应用例4的笔记本个人电脑的外观的透视图；
图17是根据应用例5的摄像机的外观的透视图；以及
图18A至图18G是根据应用例6的蜂窝电话的外观的示图：图18A是打开状态的前视图；图18B是侧视图；图18C是关闭状态的前视图；图18D是左侧视图；图18E是右侧视图；图18F是顶视图；以及图18G是底视图。
具体实施方式
现在将参照附图详细描述实施方式。将按照下面的顺序进行描述：
1.实施方式，包括整体设置在栅极绝缘膜上的氧化物半导体层
2.变形例，其中仅氧化物半导体层的沟道区域设置在栅极绝缘膜上
3.应用例
图1示出了根据实施方式的薄膜晶体管1的截面结构。薄膜晶体管1用作液晶显示装置和有机电致发光(EL)显示器的驱动元件，并且具有底栅结构(反交错结构)，底栅结构在基板11上按顺序包括栅电极20、栅极绝缘膜30、氧化物半导体层40、缓冲层51、固定电荷蓄积层50、源电极60S和漏电极60D、保护膜71、层间绝缘膜72以及固定电荷控制电极80。
基板11由玻璃或塑料制成。塑料的实例包括聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)。由于在本实施方式中氧化物半导体层40是在不加热基板11的情况下通过溅射法(后述)形成的，所以廉价的塑料可用作基板11。
栅电极20将栅极电压施加至薄膜晶体管1。栅极电压控制氧化物半导体层40中的电子密度。栅电极20可选择地以例如，10nm至500nm的厚度设置在基板11上，并且由单质金属制成或者由包含从由铂(Pt)、钛(Ti)、钌(Ru)、钼(Mo)、铜(Cu)、钨(W)以及镍(Ni)构成的组中选择的至少一种金属元素的合金制成。
栅极绝缘膜30具有例如50nm至1μm的厚度，并具有包括氧化硅层、氮化硅层、氮氧化硅层或氧化铝层的单层或多层结构。
氧化物半导体层40以岛状方式形成在栅电极20上及其周围，并作为薄膜晶体管1的有源层。氧化物半导体层40具有与在源电极60S和漏电极60D之间的栅电极20相对的沟道区域40A。缓冲层51和固定电荷蓄积层50以相同的形状按顺序形成在沟道区域40A上。在沟道区域40A的一侧是连接至源电极60S的源极区域，而另一侧是连接至漏电极60D的漏极区域。
氧化物半导体层40由氧化物半导体制成。此处提及的氧化物半导体指的是包含氧元素和其他元素(诸如铟、镓、锌、或锡)的化合物。氧化物半导体的实例包括非晶氧化物半导体，诸如氧化锌铟镓(IGZO)，以及结晶氧化物半导体，诸如氧化锌(ZnO)、氧化铟锌(IZO，注册商标)和氧化铟镓(IGO)。优选地，考虑在制造过程中通过退火来提供氧元素的效率，氧化物半导体层40具有例如5nm至100nm的厚度。
固定电荷蓄积层50由绝缘材料制成，并且目的是蓄积固定电荷Qf以便可以控制薄膜晶体管1的阈值电压Vth。固定电荷蓄积层50设置在沟道区域40A上，其间具有缓冲层51(后述)。在固定电荷蓄积层50的上表面上，设置固定电荷控制电极80并且在其之间具有保护膜71(后述)。因此，在没有将固定电荷施加至栅极绝缘膜30的情况下可以改变薄膜晶体管1的阈值电压Vth。
固定电荷蓄积层50也可用作沟道保护膜。优选地，这种固定电荷蓄积层50具有包括从氮化硅层、氮氧化硅层、或氧化铝层构成的组中选择的至少一层的单层或多层结构。
优选地，固定电荷蓄积层50具有例如100nm以下的厚度(如果其具有多层结构，指的是总厚度)。如果厚度大于100nm，则利用固定电荷控制电极80蓄积固定电荷Qf的电压升高。
缓冲层51具有控制固定电荷蓄积层50中蓄积的电子的放电的功能，并且形成在固定电荷蓄积层50和沟道区域40A之间由绝缘材料形成。缓冲层51还与固定电荷蓄积层50一起用作沟道保护膜。例如，缓冲层51优选地由氧化硅制成。
优选地，缓冲层51具有，例如1nm至50nm的厚度。固定电荷Qf的充电/放电效率可以根据缓冲层51的质量和厚度而改变。如果缓冲层51具有差质量或小厚度，固定电荷Qf容易被放电从而使可靠性降低。如果厚度太大，利用固定电荷控制电极80蓄积固定电荷Qf的电压增大到不适用于实际操作的程度。缓冲层51的厚度优选在1nm至50nm的范围内，其中可以将漏极电流降低至比较低的水平。
源电极60S和漏电极60D设置在氧化物半导体层40上的缓冲层51和固定电荷蓄积层50的两侧，并且电连接至氧化物半导体层40。源电极60S和漏电极60D均可以包括金属层，诸如钼、铝、铜或钛的金属层，或者含氧金属层，诸如ITO(氧化铟锡)、或氧化钛，或者可以具有包括这些层的多层结构。例如，源电极60S和漏电极60D均具有包括如下顺序的50nm厚的钼层、500nm厚的铝层和50nm厚的钼层的多层结构。
优选地，源电极60S和漏电极60D包括含氧金属层，诸如ITO层或氧化钛层。通过与可容易地提取氧以分离出氧气的金属接触，氧化物半导体层40中产生晶格缺陷。通过形成含氧金属的源电极60S和漏电极60D，可防止氧元素从氧化物半导体层40的分离，并且可以使薄膜晶体管1的电特性稳定。
保护膜71覆盖栅极绝缘膜30、固定电荷蓄积层50以及源电极60S和漏电极60D的整个表面，以用作钝化层。例如，保护膜71以100nm以下的厚度由氧化硅或氮化硅制成。可选地，保护膜71可由金属氧化物或金属氮氧化物制成，诸如氧化铝、氧化钛、氮氧化铝、或氮氧化钛。
优选地，保护膜71覆盖沟道区域40A的部分具有小于其他部分的厚度。这种结构可以降低利用固定电荷控制电极80蓄积固定电荷Qf的电压，同时降低源电极60S和漏电极60D与固定电荷控制电极80之间的短路的风险。
层间绝缘膜72旨在用于在薄膜晶体管1的上部区域中形成有机发光元件(有机EL元件)，液晶元件等的平坦化层，并且由有机材料制成，诸如丙烯酸树脂或聚酰亚胺，或者由无机材料制成，诸如氧化硅(SiO2)或氮化硅(Si3N4)。层间绝缘膜72具有与固定电荷蓄积层50的上表面相对的开口72A。
固定电荷控制电极80被设置在固定电荷蓄积层50的上表面侧，其间具有保护膜71，如上所述。固定电荷控制电极80的厚度和材料没有具体限制。固定电荷控制电极80可以由与要连接至薄膜晶体管1的元件的电极相同的材料制成。例如，如果固定电荷控制电极80由与有机发光元件的下电极相同的材料制成，则固定电荷控制电极80可以是ITO、氧化铟锌(IZO，注册商标)、SnO2等的透明电极，或者由单质金属或包含诸如金(Au)、铂(Pt)、镍(Ni)、铬(Cr)、铜(Cu)、钨(W)、铝(Al)、钼(Mo)或银(Ag)的金属元素的合金制成的反射电极。如果固定电荷控制电极80由与有机发光元件的上电极相同的材料制成，则固定电荷控制电极80可以由单质金属或者包含诸如铝(Al)、镁(Mg)、钙(Ca)或钠(Na)的金属元素的合金制成。在这些元素中，优选镁和银的合金(MgAg合金)以及铝(Al)和锂的合金(AlLi合金)。
固定电荷控制电极80优选地设置在层间绝缘膜72的开口72A的内表面(侧面和底面)上。这种结构可以降低利用固定电荷控制电极80蓄积固定电荷Qf的电压。
薄膜晶体管1可通过下面的方法形成。
图2A至图4B按照步骤顺序示出了制造薄膜晶体管1的方法。首先，例如通过例如溅射法或气相沉积在基板11的整个表面上形成作为栅电极20的材料层的金属膜。通过例如光刻法将金属膜图案化为栅电极20，如图2A所示。
接着，如图2B所示，栅极绝缘膜30形成在栅电极20的表面上。例如，利用诸如硅烷、氨、或氮的原料气体，通过等离子CVD形成氮化硅薄膜，然后利用诸如硅烷或一氧化二氮的原料气体，通过等离子CVD形成氧化硅薄膜。
然后，氧化物半导体层40通过例如溅射法在栅极绝缘膜30上形成，并且被图案化为预定形状，如图2C所示。
如果IGZO(氧化锌镓铟)氧化物半导体层40在栅极绝缘膜30上形成，则其通过使用氧化锌镓铟的陶瓷靶材的DC溅射法利用包括氩气和氧气的混合气体的等离子体放电来形成。在等离子体放电之前，将真空容器抽成1×10-4Pa以下的真空，然后引入氩气和氧气的混合气体。
如果氧化锌的氧化物半导体层40形成，则其可以通过使用氧化锌的陶瓷靶材的RF溅射法来形成，或者通过在含有氩气和氧气的环境中利用使用锌的金属靶材的DC电源溅射法来形成。
在这种情况下，可通过改变用于形成氧化物的氩气和氧气的流量比来控制用作沟道的氧化物半导体层40中的载流子浓度。
在氧化物半导体层40形成之后，作为缓冲层51的材料层的氧化硅膜、作为固定电荷蓄积层50的材料层的氮化硅、氮化铝或氧化铝膜例如通过CVD或溅射法，随后被图案化按顺序形成在氧化物半导体层40上。因此，缓冲层51和固定电荷蓄积层50由上述材料以上述厚度形成在沟道区域40A上，如图2D所示。
接着，通过例如溅射法按如下顺序形成50nm厚的钼层、500nm厚的铝层和50nm厚的钼层，以形成三层结构。然后，通过利用含有磷酸、硝酸以及醋酸的混合溶液的湿法蚀刻，将三层结构图案化为源电极60S和漏电极60D，如图3A所示。
接着，保护膜71由上述材料以上述厚度形成，随后图案化，如图3B所示。为了图案化保护膜71，优选地，通过在覆盖沟道区域40A的部分中具有开口的掩膜(未示出)来执行蚀刻，使得保护膜71在沟道区域40A上具有较薄的部分。这种结构可以降低利用固定电荷控制电极80将电荷蓄积至固定电荷蓄积层50的电压，同时降低源电极60S和漏电极60D与固定电荷控制电极80之间的短路的风险。
在保护膜71形成之后，例如，涂布有机材料，接着曝光和焙烧，从而形成层间绝缘膜72，如图4A所示。为了曝光和焙烧，开口72A形成在层间绝缘膜72中与固定电荷蓄积层50的上表面相对的部分中。
然后，固定电荷控制电极80由上述材料形成在层间绝缘膜72的上表面和开口72A的内表面上，如图4B所示。通过上面的步骤，完成了图1所示的薄膜晶体管1。
在薄膜晶体管1中，如果通过配线层(未示出)将等于或大于阈值电压的预定电压(栅极电压)施加至栅电极20，则源电极60S和漏电极60D之间的氧化物半导体层40沟道区域40A中产生电流(漏极电流)。
在该情形中，由绝缘材料制成固定电荷蓄积层50设置在沟道区域40A上，固定电荷控制电极80设置在固定电荷蓄积层50的上表面侧。因此，当分将别固定电荷控制电极80和漏电极60D设定为正(+)电位和负(-)电位，以使源电极60S电浮置时，或者当仅将固定电荷控制电极80设定为正(+)电位时，通过沟道电场加速的热电子或者由碰撞电离产生的热电子从漏电极60D附近的沟道区域40A注入固定电荷蓄积层50并且蓄积在那里。因此，控制沟道区域40A的电位，使得阈值电压VTh偏移至正极性侧。
此外，由于氧化硅缓冲层51设置在沟道区域40A和固定电荷蓄积层50之间，缓冲层51抑制固定电荷蓄积层50中蓄积的固定电荷Of的放电，以提高可靠性。
图5至图7是当利用固定电荷控制电极80将电荷蓄积在固定电荷蓄积层50中时薄膜晶体管1的传输特性的变化的测量结果。图5示出了没有在固定电荷控制电极80和漏电极60D之间施加电压的情况下的Vg-Id特性的连续测量结果。阈值电压VTh几乎不变。
图6示出了当在固定电荷控制电极80和漏电极60D之间施加持续约10s的20V电压时测量的Vg-Id特性的结果。电压被施加三次，并且每当电压施加约10s时测量Vg-Id特性。图6示出通过注入固定电荷一次使阈值电压偏移约1V。
图7示出了当在固定电荷控制电极80和漏电极60D之间施加续约10s的30V电压持时测量的Vg-Id特性的结果。电压被施加五次，并且每当电压施加约10s时测量Vg-Id特性。图7示出通过注入固定电荷一次使阈值电压偏移约3.5V。
图8一起示出图5至图7的结果。从图8显而易见的是，通过在固定电荷控制电极80和漏电极60D之间施加20V的电压，可以使阈值电压VTh向正极性侧偏移约1V。此外，通过将固定电荷控制电极80和漏电极60D之间施加的电压增大至30V，以增加固定电荷的注入，可以使阈值电压VTh向正极性侧偏移高达约4.5V。
如果将薄膜晶体管1用作有机发光元件的有源驱动元件，则优选地，鉴于图8所示的结果和有机发光元件的阳极电位，将施加在固定电荷控制电极80和漏电极60D之间的电压设定为20V。
在本实施方式的薄膜晶体管1中，由于在沟道区域40A上设置由绝缘材料制成的固定电荷蓄积层50，并且在固定电荷蓄积层50上表面侧设置固定电荷控制电极80，所以可以在没有向栅极绝缘膜30注入固定电荷Qf的情况下将阈值电压VTh偏移至正极性侧。因此，薄膜晶体管1可以稳定为增强型。因此，显示装置的***电路可以仅由氧化物半导体薄膜晶体管1构成，从而可以降低显示装置的成本。
由于不需要向栅极绝缘膜30注入固定电荷Qf，所以栅极绝缘膜30不会由于栅极绝缘膜30的注入而劣化。此外，固定电荷Qf不会由于具有蓄积固定电荷Qf的栅极绝缘膜30的TFT的反复导通/关断操作而放电，因此，可以提高可靠性。此外，可以避免由于向栅极绝缘膜30注入固定电荷Qf的步骤而使制造过程复杂化。
尽管上述实施方式阐述了将整个氧化物半导体层40设置在栅极绝缘膜30上的结构，但也可仅将氧化物半导体层40的沟道区域40A设置在栅极绝缘膜30上，如图9所示。在这种情况下，薄膜晶体管具有源电极60S和漏电极60D与氧化物半导体层40的底部接触的底部接触结构。
应用例1
图10示出了包括薄膜晶体管1作为驱动元件的显示装置的电路结构。可以是液晶显示器或有机EL显示器的显示装置90包括以矩阵形式设置在驱动板91上的多个像素10R、10G和10B，并且驱动电路驱动这些像素10R、10G和10B。像素10R、10G和10B例如分别是发射红(R)、绿(G)和蓝(B)光的液晶显示元件或有机EL元件。这三个像素10R、10G和10B构成一组像素，而多组像素限定显示区域110。设置在驱动板91上的驱动电路包括用作显示图像的驱动器的信号线驱动电路120和扫描线驱动电路130，和像素驱动电路150。驱动板91粘结至密封板(未示出)，并且密封板密封像素10R、10G和10B和驱动电路。
图11是像素驱动电路150的等效电路图。像素驱动电路150是包括作为晶体管Tr1和Tr2的薄膜晶体管1的有源型。电容Cs设置在晶体管Tr1和Tr2之间，并且在第一电源线(Vcc)和第二电源线(GND)之间，像素10R、10G和10B中的任意一个串联连接至晶体管Tr1。在该像素驱动电路150中，将多条信号线120A设置为在列方向上延伸，将多条扫描线130A设置为在行方向上延伸。每条信号线120A连接至信号驱动电路120，使得图像信号通过信号线120A从信号线驱动电路120传输至晶体管Tr2的源极。每条扫描线130A连接至扫描线驱动电路130，使得扫描信号通过扫描线130A从扫描线驱动电路130接连地传输至晶体管Tr2的栅极。
图12示出了包括图11所示的像素10R(或10G或10B)和薄膜晶体管1的结构。例如，像素10R(或10G或10B)是有机发光元件，有机发光元件在层间绝缘膜72上从基板11侧以如下顺序包括：作为阳极的下电极92、包括发光层(未示出)的有机层93、作为阴极的上电极94。通过像素分离绝缘膜95使像素10R、10G和10B彼此分离。薄膜晶体管1的固定电荷控制电极80延续至下电极92；因此，其由与下电极92相同的材料制成。
为每个像素10R、10G和10B设置下电极92。如果来自发光层的光通过下电极92发射(底部发射型)，则下电极92由透明材料制成，注入ITO、氧化铟锌(IZO，注册商标)、或SnO2。如果来自发光层的光通过上电极94发射(顶部发射型)，则下电极92由单质金属或由诸如金(Au)、铂(Pt)、镍(Ni)、铬(Cr)、铜(Cu)、钨(W)、铝(Al)、钼(Mo)或银(Ag)的金属元素的合金制成。下电极92可以是包括透明电极和反射电极的复合膜。
有机层93具有多层结构，多层结构从下电极92侧按如下顺序包括：例如，空穴注入层、空穴输送层、发光层、电子输送层、电子注入层。除了发光层之外，可以根据需要设置这些层。有机层93可以根据从各个像素10R、10G和10B发出的光的颜色而具有不同结构。空穴注入层旨在增强空穴注入效率，此外，还用作防止漏电的缓冲层。空穴输送层提高送往发光层的空穴输送效率。发光层通过将电场施加至发光层导致的电子和空穴的复合而发光。电子输送层提高送往发光层的电子输送效率。电子注入层具有例如约0.3nm的厚度，并由LiF、Li2O等制成。
例如，发射红光的像素10R的空穴注入层包含4，4′，4″-三(N-3-甲基苯基苯基氨基)三苯胺(m-MTDATA)或4，4′，4″-三(2-萘基苯基氨基)三苯胺(2-TNATA)。像素10R的空穴输送层可以包含二[(N-萘基)-N-苯基]对二氨基联苯(α-NPD)。像素10R的发光层可以包含9，10-二(2-萘基)蒽(ADN)和按重量计30％的2，6-二[4′-甲氧基二苯胺)苯乙烯基]-1，5-二氰基萘(BSN)的混合物。像素10R的电子输送层可以包含8-羟基喹啉铝(Alq3)。
例如，发射绿光的像素10G的空穴注入层可以包含m-MTDATA或2-TNATA。像素10G的空穴输送层可以包含α-NPD。像素10G的发光层可以包含AND和按体积计5％的香豆素6的混合物。像素10G的电子输送层可以包含Alq3。
例如，发射蓝光的像素10B的空穴注入层可以包含m-MTDATA或2-TNATA。像素10B的空穴输送层可以包含α-NPD。像素10B的发光层可以包含AND和按重量计2.5％的4，4′-二[2-{4-(N，N-二氨基联苯)苯基}乙烯基]联苯(DPAVBi)的混合物。像素10B的电子输送层可以包含Alq3。
上电极94用作像素10R、10G和10B的共电极，并且例如，由单质金属或包诸如铝(Al)、镁(Mg)、钙(Ca)或钠(Na)的金属元素的合金以5至50nm的厚度制成。在这些元素中，优选镁和银的合金(MgAg合金)以及铝和锂的合金(AlLi合金)。上电极94可以是包括单质金属或合金层以及透明电极的复合膜，类似于下电极92。
像素分离绝缘膜95旨在确保下电极92和上电极94之间的绝缘，并限定具有精确期望形状的发光区域。像素分离绝缘膜95可由氧化硅或诸如聚酰亚胺的感光性树脂，以约1μm的厚度制成。像素分离绝缘膜95具有对应于发光区域的开口。尽管有机层93和上电极94延伸至像素分离绝缘膜95的上表面，但仅像素分离绝缘膜95的开口中的部分发光。
图13示出了包括像素10R(或10G或10B)和薄膜晶体管1的另种个结构。在该结构中，薄膜晶体管1的固定电荷控制电极80延续至上电极94；因此，其由与下电极94相同的材料制成。
为了防止上电极94的电压下降，辅助配线(未示出)可以沿着像素10R、10G和10B之间的像素分离绝缘膜95上的像素10R、10G和10B之间的边界设置，并且上电极94连接至辅助配线。在这种情况下，薄膜晶体管1的固定电荷控制电极80可以设置为延续至辅助配线，并且由与辅助配线相同的材料制成。
具有这种结构的显示装置90可以用于下面的应用例2至6中所描述的电子设备。
应用例2
图14是电视设备的外视图。例如，电视设备包括前面板310和包括滤光玻璃的图像显示部300。
应用例3
图15A和图15B是数码相机的外观图。例如，用于闪光的发光部410、显示部420、菜单切换430、快门释放440。
应用例4
图16是笔记本个人计算机的外观图。例如，笔记本个人计算机包括主体510、用于输入字符等的键盘520、用于显示图像的显示部530。
应用例5
图17是摄像机的外观图。例如，摄像机包括主体610设置在主体610的前侧上的物体拍摄镜头620、拍摄开始/停止切换630、显示部640。
应用例6
图18A至图18G是蜂窝电话的外观图。例如，蜂窝电话具有通过连接部(铰链)730连接的上部外壳710和下部外壳730，并且包括显示器740、副显示器750、画面灯760、相机770。
可对实例实施方式进行各种修改。例如，每层的材料和厚度以及形成层的方法和条件不限制于上述实施方式中所披露的。层可以在不同条件下通过其他方法以其他厚度由其他材料形成。
实施方式可以应用于除了液晶显示装置和有机EL显示装置之外的采用其他显示元件(诸如无机电致发光元件和电沉积或电致变色显示元件)的显示装置。
应当理解，对于本文披露的优选实例实施方式的各种变化和修改对于本领域的技术人员来说是显而易见的。在不脱离本发明的精神和范围兵器不减弱其预期优点的情况下，可以进行改变和修改。因此，希望通过所附的权利要求书来覆盖这些改变和修改。

Claims (38)

1.一种薄膜晶体管，包括：
栅电极、源电极和漏电极；
氧化物半导体有源层，形成在所述栅电极上；
固定电荷蓄积层，形成在所述氧化物半导体有源层的一部分上；以及
固定电荷控制电极，形成在所述固定电荷蓄积层上。
2.根据权利要求1所述的薄膜晶体管，还包括形成在所述氧化物半导体有源层和所述固定电荷蓄积层之间的缓冲层。
3.根据权利要求2所述的薄膜晶体管，其中，所述缓冲层由绝缘材料制成，并且设置在所述固定电荷蓄积层和氧化物半导体有源层的沟道区域之间。
4.根据权利要求2所述的薄膜晶体管，其中，所述缓冲层由氧化硅制成，并且所述固定电荷蓄积层包括选自由氮化硅膜、氮化铝膜、氧化铝膜构成的组中的至少一种膜。
5.根据权利要求4所述的薄膜晶体管，还包括在所述源电极和所述漏电极上的层间绝缘膜，所述层间绝缘膜具有与所述固定电荷蓄积层的上表面相对的开口，以使得所述固定电荷控制电极设置在所述开口的内表面上。
6.根据权利要求5所述的薄膜晶体管，其中，所述缓冲层具有在1nm至50nm的范围内的厚度。
7.根据权利要求6所述的薄膜晶体管，其中，所述固定电荷蓄积层具有100nm以下的厚度。
8.根据权利要求2所述的薄膜晶体管，其中，所述源电极和所述漏电极设置在所述氧化物半导体有源层的一部分上，并且还接触所述缓冲层和所述固定电荷蓄积层的两侧。
9.根据权利要求2所述的薄膜晶体管，其中，所述缓冲层由绝缘材料形成，并且被配置成控制蓄积在所述固定电荷蓄积层中的电子的放电。
10.根据权利要求3所述的薄膜晶体管，还包括形成在栅极绝缘膜、所述源电极、所述漏电极的表面上的保护膜，
其中，所述保护膜形成在所述固定电荷蓄积层和所述固定电荷控制电极之间，以及
其中，所述栅极绝缘膜形成在所述栅电极和所述氧化物半导体有源层之间。
11.根据权利要求10所述的薄膜晶体管，还包括包围所述栅极绝缘膜和所述保护膜的一部分的层间绝缘膜。
12.根据权利要求11所述的薄膜晶体管，其中，所述层间绝缘膜具有与所述固定电荷蓄积层的上表面相对的层间绝缘膜开口。
13.根据权利要求12所述的薄膜晶体管，其中，所述固定电荷控制电极至少设置在所述层间绝缘膜开口的底面和侧面上。
14.根据权利要求2所述的薄膜晶体管，其中，所述氧化物半导体有源层包括沟道区域，并且所述缓冲层和所述固定电荷蓄积层由与所述沟道区域的形状至少对应的形状形成。
15.根据权利要求10所述的薄膜晶体管，其中，所述保护膜的覆盖所述沟道区域的部分具有小于所述保护膜其他部分的厚度。
16.根据权利要求1所述的薄膜晶体管，其中，所述源电极和所述漏电极设置在所述氧化物半导体有源层的一部分上。
17.一种制造薄膜晶体管的方法，所述方法包括：
形成栅电极；
在所述栅电极上形成氧化物半导体有源层；
在所述氧化物半导体有源层上形成固定电荷蓄积层；
形成与所述固定电荷蓄积层和氧化物半导体有源层相邻的源电极和漏电极；以及
在所述固定电荷蓄积层上形成固定电荷控制电极。
18.根据权利要求17所述的制造薄膜晶体管的方法，还包括在所述氧化物半导体有源层和所述固定电荷蓄积层之间形成缓冲层。
19.根据权利要求18所述的制造薄膜晶体管的方法，其中，所述缓冲层由绝缘材料制成，并且设置在所述固定电荷蓄积层和所述氧化物半导体有源层的沟道区域之间。
20.根据权利要求19所述的制造薄膜晶体管的方法，其中，所述缓冲层由氧化硅制成，并且所述固定电荷蓄积层包括选自由氮化硅薄膜、氮化铝薄膜、氧化铝薄膜构成的组中的至少一种膜。
21.根据权利要求20所述的制造薄膜晶体管的方法，还包括在所述源电极和漏电极上形成层间绝缘膜，所述层间绝缘膜具有与所述固定电荷蓄积层的上表面相对的开口，以使得所述固定电荷控制电极设置在所述开口的内表面上。
22.根据权利要求21所述的制造薄膜晶体管的方法，其中，所述缓冲层具有在1nm至50nm的范围内的厚度。
23.根据权利要求22所述的制造薄膜晶体管的方法，其中，所述固定电荷蓄积层具有100nm以下的厚度。
24.根据权利要求18所述的制造薄膜晶体管的方法，其中，所述源电极和漏电极设置在氧化物半导体有源层的一部分上，并且还接触所述缓冲层和所述固定电荷蓄积层的两侧。
25.根据权利要求18所述的制造薄膜晶体管的方法，其中，所述缓冲层由绝缘材料形成，并且被配置成控制蓄积在所述固定电荷蓄积层中的电子的放电。
26.根据权利要求19所述的制造薄膜晶体管的方法，还包括在栅极绝缘膜、所述源电极、所述漏电极的表面上形成保护膜，
其中，所述保护膜形成在所述固定电荷蓄积层和所述固定电荷控制电极之间，以及
其中，所述栅极绝缘膜形成在所述栅电极和所述氧化物半导体有源层之间。
27.根据权利要求26所述的制造薄膜晶体管的方法，还包括形成层间绝缘膜以包围所述栅极绝缘膜和保护膜的一部分。
28.根据权利要求27所述的制造薄膜晶体管的方法，其中，所述层间绝缘膜具有与所述固定电荷蓄积层的上表面相对的层间绝缘膜开口。
29.根据权利要求28所述的制造薄膜晶体管的方法，其中，所述固定电荷控制电极至少设置在所述层间绝缘膜开口的底面和侧面上。
30.根据权利要求18所述的制造薄膜晶体管的方法，其中，所述氧化物半导体有源层包括沟道区域，并且所述缓冲层和固定电荷蓄积层由与所述沟道区域的形状至少对应的形状形成。
31.根据权利要求26所述的制造薄膜晶体管的方法，其中，所述保护膜的覆盖所述沟道区域的部分具有小于所述保护膜其他部分的厚度。
32.根据权利要求17所述的制造薄膜晶体管的方法，其中，所述源电极和漏电极设置在所述氧化物半导体有源层的一部分上。
33.一种增大薄膜晶体管的阈值电压的方法，所述方法包括：
将正电位施加至固定电荷控制电极；
将负电位施加至漏电极；以及
向固定电荷蓄积层注入电子并且将电子蓄积在所述固定电荷蓄积层中，所述电子已经通过沟道电场加速或通过位于所述漏电极附近的氧化物半导体有源层的沟道区域的碰撞电离产生。
34.根据权利要求33所述的增大薄膜晶体管的阈值电压的方法，还包括：
将负电位施加至源电极，或者使所述源电极处于浮置状态。
35.根据权利要求33所述的增大薄膜晶体管的阈值电压的方法，还包括：
在所述固定电荷蓄积层和所述氧化物半导体有源层之间设置缓冲层，以抑制蓄积在所述固定电荷蓄积层中的固定电荷的放电。
36.根据权利要求33所述的增大薄膜晶体管的阈值电压的方法，其中，所述固定电荷蓄积层由绝缘材料制成。
37.一种显示装置，包括：
基板；
薄膜晶体管，形成在所述基板上，所述薄膜晶体管包括：栅电极、设置在所述栅电极的表面上的栅极绝缘膜、包括在所述栅极绝缘膜上的沟道区域的氧化物半导体层、在所述沟道区域上的由绝缘材料制成且具有上表面的固定电荷蓄积层、均电连接至所述氧化物半导体层的源电极和漏电极、设置在所述固定电荷蓄积层的上表面侧的固定电荷控制电极；以及
像素，形成在所述基板上。
38.根据权利要求37所述的显示装置，其中，所述像素是从所述基板侧起依次包括下电极、包括发光层的有机层、上电极的有机发光元件，并且所述固定电荷控制电极由与所述下电极或所述上电极相同的材料制成。
CN201110156387.6A 2010-06-17 2011-06-10 薄膜晶体管和显示装置 Active CN102290442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-138375 2010-06-17
JP2010138375A JP2012004371A (ja) 2010-06-17 2010-06-17 薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
CN102290442A CN102290442A (zh) 2011-12-21
CN102290442B true CN102290442B (zh) 2015-11-04

Family

ID=45328099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110156387.6A Active CN102290442B (zh) 2010-06-17 2011-06-10 薄膜晶体管和显示装置

Country Status (5)

Country Link
US (2) US8486774B2 (zh)
JP (1) JP2012004371A (zh)
KR (1) KR101790349B1 (zh)
CN (1) CN102290442B (zh)
TW (1) TW201208081A (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9054204B2 (en) 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP6214077B2 (ja) 2012-07-31 2017-10-18 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、電子機器および表示装置の駆動方法
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6435124B2 (ja) 2013-07-08 2018-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
CN103400842B (zh) * 2013-07-25 2016-08-10 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管存储器件及其制备方法
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9893194B2 (en) 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
KR102159684B1 (ko) 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
US9324739B1 (en) * 2014-11-03 2016-04-26 Ishiang Shih Thin film transistors with metal oxynitride active channels for electronic displays
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
US9941324B2 (en) * 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102556023B1 (ko) * 2016-02-26 2023-07-17 삼성디스플레이 주식회사 감광성 박막 소자 및 이를 포함하는 생체 정보 감지 장치
TWI685089B (zh) * 2016-06-22 2020-02-11 聯華電子股份有限公司 半導體元件及其製作方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
CN112512991B (zh) * 2018-08-01 2023-04-07 出光兴产株式会社 晶体化合物、氧化物烧结体、溅射靶、晶质及无定形氧化物薄膜、薄膜晶体管及电子设备
CN110010058B (zh) * 2019-05-20 2021-01-29 京东方科技集团股份有限公司 阵列基板及显示面板
KR102434741B1 (ko) * 2019-10-01 2022-08-24 한양대학교 산학협력단 박막 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822796B1 (ko) * 2003-04-28 2008-04-17 삼성전자주식회사 비휘발성 메모리 소자
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP5164427B2 (ja) * 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备

Also Published As

Publication number Publication date
KR101790349B1 (ko) 2017-10-25
US20130270566A1 (en) 2013-10-17
TW201208081A (en) 2012-02-16
CN102290442A (zh) 2011-12-21
US8847230B2 (en) 2014-09-30
KR20110137730A (ko) 2011-12-23
US8486774B2 (en) 2013-07-16
JP2012004371A (ja) 2012-01-05
US20110309876A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102290442B (zh) 薄膜晶体管和显示装置
US11245102B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
US8426851B2 (en) Thin film transistor and display device
US9859435B2 (en) Thin film transistor and display substrate having the same
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
TWI567966B (zh) 有機發光二極體顯示器及製造其之方法
TWI442577B (zh) 薄膜電晶體及其製造方法
CN101740564B (zh) 薄膜晶体管衬底和显示装置
KR101475362B1 (ko) 박막 트랜지스터 및 그 제조 방법, 및 표시 장치
JP4864546B2 (ja) 有機ｅｌ表示装置およびその製造方法
US8541784B2 (en) Organic light-emitting display
CN102738145B (zh) 显示装置和电子设备
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
TW201320328A (zh) 有機發光顯示裝置及其製造方法
CN102171833A (zh) 薄膜晶体管和显示器件
CN104934437B (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
CN102683383A (zh) 显示装置和电子设备
US8227845B2 (en) Organic light emitting display
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
WO2024004128A1 (ja) 表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231123

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.