CN102906804B - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN102906804B
CN102906804B CN201180024993.0A CN201180024993A CN102906804B CN 102906804 B CN102906804 B CN 102906804B CN 201180024993 A CN201180024993 A CN 201180024993A CN 102906804 B CN102906804 B CN 102906804B
Authority
CN
China
Prior art keywords
electric capacity
electrode
film
mode
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180024993.0A
Other languages
English (en)
Other versions
CN102906804A (zh
Inventor
山下彻也
吉田德生
近间义雅
太田纯史
水野裕二
铃木正彦
中川兴史
春本祥征
宫本惠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102906804A publication Critical patent/CN102906804A/zh
Application granted granted Critical
Publication of CN102906804B publication Critical patent/CN102906804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

各TFT（5a）包括：设置在基板（10）的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜（12）；在栅极绝缘膜（12）上以与栅极电极（11a）重叠的方式设置有沟道区域（C）的、包括氧化物半导体的半导体层（13a）；和在半导体层（13a）上以隔着沟道区域（C）相互分离的方式设置的源极电极（15aa）和漏极电极（15b），各辅助电容（6a）包括：与栅极电极（11a）在相同层利用相同材料设置的电容线（11b）；以覆盖电容线（11b）的方式设置的栅极绝缘膜（12）；以在栅极绝缘膜（12）上与电容线（11b）重叠的方式使用氧化物半导体设置的电容中间层（13c）；和在电容中间层（13c）上设置的电容电极（15b），电容中间层（13c）具有导电性。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及薄膜晶体管基板及其制造方法，特别涉及具备辅助电容的薄膜晶体管基板及其制造方法。 
背景技术
有源矩阵驱动方式的液晶显示面板包括：按作为图像的最小单位的每个像素设置有薄膜晶体管（Thin Film Transistor，以下，还称为“TFT”）作为开关元件的TFT基板；以与TFT基板相对的方式配置的对置基板；和被封入在两基板之间的液晶层。在该TFT基板，为了稳定地保持被充电至各像素的液晶层、即液晶电容的电荷，而按每个像素设置有辅助电容。 
例如，在专利文献1中，公开有使用四个掩模制造形成有（相当于上述辅助电容的）维持蓄电器的TFT基板的方法，该维持蓄电器包括：包括非晶硅等半导体的半导体图案；包括高浓度地掺杂有磷等n型杂质的非晶硅等的接触层图案；和包括Mo或MoW合金、Cr、Al或Al合金、Ta等导电物质的维持蓄电器用导电图案依次叠层而得到的叠层图案；以位于叠层图案的下方的方式设置、包括Mo或MoW合金、Cr、Al或Al合金、Ta等导电物质的维持电极；和设置在叠层图案与维持电极之间的栅极绝缘膜。 
现有技术文献 
专利文献 
专利文献1：日本专利第3756363号公报 
发明内容
发明所要解决的问题 
但是，在如专利文献1中公开的那样具备辅助电容的TFT基板，当在构成辅助电容的一对电极中的一个电极叠层半导体层时，辅助电容的电容由于被施加至一对电极之间的电压而发生变动，因此，在具 备该TFT基板的液晶显示面板，显示品质下降。 
本发明是鉴于该问题而完成的，其目的在于，抑制起因于半导体的辅助电容的电容的变动。 
用于解决问题的方式 
为了达到上述目的，本发明是使得使用氧化物半导体设置的电容中间层具有导电性的技术。 
具体而言，本发明的薄膜晶体管基板的特征在于，包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置有沟道区域的、包括氧化物半导体的半导体层；和在该半导体层上以隔着上述沟道区域相互分离的方式设置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式使用上述氧化物半导体设置的电容中间层；和设置于该电容中间层上的电容电极，上述电容中间层具有导电性。 
根据上述结构，在各辅助电容，与包括构成各薄膜晶体管的氧化物半导体的半导体层设置在相同层的电容中间层不具有半导体性而具有导电性，因此，当对电容线与电容电极之间施加电压时，保持电荷的电介质仅为栅极绝缘膜，电容变得稳定（1/C辅助电容=1/C栅极绝缘膜）。与此相对，在电容中间层由于包括氧化物半导体而具有半导体性的情况下，当对电容线与电容电极之间施加电压时，保持电荷的电介质成为栅极绝缘膜和具有半导体性的电容中间层，电容变得不稳定（1/C辅助电容=1/C氧化物半导体+1/C栅极绝缘膜）。由此，电容中间层即使使用氧化物半导体进行设置也具有导电性，因此，起因于半导体的辅助电容的电容的变动被抑制。此外，当对电容线与电容电极之间施加电压时，保持电荷的电介质仅为栅极绝缘膜，因此，不仅辅助电容的电容变得稳定，而且辅助电容的电容变大。 
上述电容电极也可以为上述漏极电极的一部分。 
根据上述结构，电容电极是漏极电极的一部分，因此辅助电容具体包括电容线、栅极绝缘膜、电容中间层和漏极电极的叠层结构。 
在上述半导体层上，以至少覆盖上述沟道区域的方式设置有保护膜，上述电容中间层也可以从上述保护膜露出。 
根据上述结构，在半导体层的沟道区域上设置有保护膜，电容中间层从该保护膜露出，因此，即使为了使得使用有氧化物半导体的电容中间层具有导电性而对基板进行例如真空退火处理，半导体层的沟道区域也不被导体化，而保持其半导体性。 
上述电容电极也可以为上述各像素电极的一部分。 
根据上述结构，电容电极是各像素电极的一部分，因此，辅助电容具体由电容线、栅极绝缘膜、电容中间层和像素电极的叠层结构构成。 
也可以在上述各薄膜晶体管上设置有层间绝缘膜，上述电容中间层从上述层间绝缘膜露出。 
根据上述结构，在各薄膜晶体管上设置有层间绝缘膜，电容中间层从该层间绝缘膜露出，因此，即使为了使得使用有氧化物半导体的电容中间层具有导电性而对基板进行例如真空退火处理，构成各薄膜晶体管的半导体层也不被导体化，而保持其半导体性。 
此外，本发明的薄膜晶体管基板的制造方法的特征在于：该薄膜晶体管包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置有沟道区域的、包括氧化物半导体的半导体层；和在该半导体层上以隔着上述沟道区域相互分离的方式设置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式使用上述氧化物半导体设置的电容中间层；和设置于该电容中间层上的电容电极，上述薄膜晶体管基板的制造方法包括：第一工序，在基板形成上述栅极电极和电容线；第二工序，以覆盖上 述栅极电极和电容线的方式形成上述栅极绝缘膜，之后，在该栅极绝缘膜上形成上述半导体层和成为上述电容中间层的其它半导体层；第三工序，以与上述沟道区域重叠并且使上述其它半导体层露出的方式形成保护膜，之后，通过真空退火处理将从该保护膜露出的上述其它半导体层导体化，形成上述电容中间层；第四工序，在上述半导体层上，形成上述源极电极和作为上述电容电极发挥作用的上述漏极电极；第五工序，在上述源极电极和漏极电极上，形成具有到达该漏极电极的接触孔的层间绝缘膜；和第六工序，在上述层间绝缘膜上形成上述各像素电极。 
根据上述方法，在第二工序中，在栅极绝缘膜上形成以与栅极电极重叠的方式设置有沟道区域的包括氧化物半导体的半导体层，在栅极绝缘膜上以与电容线重叠的方式形成作为电容中间层的其它半导体层，之后，在第三工序中，通过真空退火处理将从与沟道区域重叠的保护膜露出的其它半导体层导体化，由此保持半导体层的半导体性，通过其它半导体层形成电容中间层，因此，在包括电容线、栅极绝缘膜、电容中间层和漏极电极的叠层结构的各辅助电容，与包括构成各薄膜晶体管的氧化物半导体的半导体层设置在相同层的电容中间层不具有半导体性而具有导电性，由此，在对电容线与电容电极（漏极电极）之间施加电压时，保持电荷的电介质仅为栅极绝缘膜，电容变得稳定（1/C辅助电容=1/C栅极绝缘膜）。与此相对，在电容中间层由于包括氧化物半导体而具有半导体性的情况下，当对电容线与电容电极之间施加电压时，保持电荷的电介质成为栅极绝缘膜和具有半导体性的电容中间层，电容变得不稳定（1/C辅助电容=1/C氧化物半导体+1/C栅极绝缘膜）。由此，电容中间层即使使用氧化物半导体进行设置也具有导电性，因此，起因于半导体的辅助电容的电容的变动被抑制。此外，当对电容线与电容电极（漏极电极）之间施加电压时，保持电荷的电介质仅为栅极绝缘膜，因此，不仅辅助电容的电容变得稳定，而且辅助电容的电容变大。 
此外，本发明的薄膜晶体管基板的制造方法的特征在于：该薄膜晶体管包括：呈矩阵状设置的多个像素电极；按上述各像素电极分别设置且与该各像素电极连接的多个薄膜晶体管；和按上述各像素电极分别设置的多个辅助电容，上述各薄膜晶体管包括：设置于基板的栅 极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置有沟道区域的、包括氧化物半导体的半导体层；和在该半导体层上以隔着上述沟道区域相互分离的方式设置的源极电极和漏极电极，上述各辅助电容包括：在与上述栅极电极相同层利用与上述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的上述栅极绝缘膜；在该栅极绝缘膜上以与上述电容线重叠的方式使用上述氧化物半导体设置的电容中间层；和设置于该电容中间层上的电容电极，上述薄膜晶体管基板的制造方法包括：第一工序，在基板形成上述栅极电极和电容线；第二工序，以覆盖上述栅极电极和电容线的方式依次形成上述栅极绝缘膜、氧化物半导体膜和源极金属膜，之后，在该源极金属膜上形成抗蚀剂图案，其中，在上述抗蚀剂图案中，成为上述源极电极和漏极电极的部分相对厚，且成为上述沟道区域和电容中间层的部分相对薄，接着，对从该抗蚀剂图案露出的上述源极金属膜和氧化物半导体膜进行蚀刻，之后，对通过使该抗蚀剂图案变薄而除去上述相对薄的部分从而露出的上述源极金属膜进行蚀刻，形成上述半导体层、源极电极和漏极电极以及成为上述电容中间层的其它半导体层；第三工序，以与上述半导体层的沟道区域重叠并且使上述漏极电极的一部分和上述其它半导体层露出的方式形成层间绝缘膜，之后，通过真空退火处理将从该保护膜露出的上述其它半导体层导体化，形成上述电容中间层；和第四工序，在上述层间绝缘膜上，形成作为上述电容电极发挥作用的上述各像素电极。 
根据上述方法，在第二工序中，在栅极绝缘膜上形成以与栅极电极重叠的方式设置有沟道区域的包括氧化物半导体的半导体层，在栅极绝缘膜上以与电容线重叠的方式形成作为电容中间层的其它半导体层，之后，在第三工序中，通过真空退火处理将从与沟道区域重叠的层间绝缘膜露出的其它半导体层导体化，由此保持半导体层的半导体性，通过其它半导体层形成电容中间层，因此，在包括电容线、栅极绝缘膜、电容中间层和像素电极的叠层结构的各辅助电容，与包括构成各薄膜晶体管的氧化物半导体的半导体层设置在相同层的电容中间层不具有半导体性而具有导电性，由此，在对电容线与电容电极之间 施加电压时，保持电荷的电介质仅为栅极绝缘膜，电容变得稳定（1/C 辅助电容=1/C栅极绝缘膜）。与此相对，在电容中间层由于包括氧化物半导体而具有半导体性的情况下，当对电容线与电容电极之间施加电压时，保持电荷的电介质成为栅极绝缘膜和具有半导体性的电容中间层，电容变得不稳定（1/C辅助电容=1/C氧化物半导体+1/C栅极绝缘膜）。由此，电容中间层即使使用氧化物半导体进行设置也具有导电性，因此，起因于半导体的辅助电容的电容的变动被抑制。此外，当对电容线与电容电极之间施加电压时，保持电荷的电介质仅为栅极绝缘膜，因此，不仅辅助电容的电容变得稳定，而且辅助电容的电容变大。进一步，使用在第一工序中使用的光掩模、在第二工序中使用的（能够半曝光的）光掩模、在第三工序中使用的光掩模和在第四工序中使用的光掩模共计四张光掩模制造薄膜晶体管基板，因此能够降低薄膜晶体管基板的制造成本。 
发明的效果 
根据本发明，使用氧化物半导体设置的电容中间层具有导电性，因此能够抑制起因于半导体的辅助电容的电容的变动。 
附图说明
图1是表示实施方式1的TFT基板的平面图。 
图2是沿图1中的II-II线的TFT基板的截面图。 
图3是以截面表示实施方式1的TFT基板的制造工序的说明图。 
图4是表示第一实验例的TFT特性的图表。 
图5是表示第二实验例的TFT特性的图表。 
图6是表示第三实验例的退火温度与表面电阻率的关系的图表。 
图7是表示第四实验例的退火时间与相对电阻的关系的图表。 
图8是实施方式2的TFT基板的平面图。 
图9是沿图8中的IX-IX线的TFT基板的截面图。 
图10是以截面表示实施方式2的TFT基板的制造工序的说明图。 
具体实施方式
以下，根据附图对本发明的实施方式进行详细说明。另外，本发明并不仅限于以下各实施方式。 
（发明的实施方式1） 
图1～图7表示本发明的TFT基板及其制造方法的实施方式1。具体而言，图1是本实施方式的TFT基板30a的平面图，图2是沿图1中的II-II线的TFT基板30a的截面图。 
如图1和图2所示，TFT基板30a包括：绝缘基板10；以在绝缘基板10上相互平行地延伸的方式设置的多个栅极线11a；分别设置在各栅极线11a之间、以相互平行地延伸的方式配置的多个电容线11b；以在与各栅极线11a正交的方向上相互平行地延伸的方式设置的多个源极线15a；按各栅极线11a与各源极线15a的每个交叉部分、即作为图像的最小单位的各像素分别设置的多个TFT5a；以覆盖各TFT5a的方式设置的层间绝缘膜16；在层间绝缘膜16上呈矩阵状设置的多个像素电极17；和以覆盖各像素电极17的方式设置的取向膜（未图示）。 
如图1和图2所示，TFT5a包括：设置在绝缘基板10上的栅极电极（11a）；以覆盖栅极电极（11a）的方式设置的栅极绝缘膜12；设置在栅极绝缘膜12上、以与栅极电极（11a）重叠的方式配置有沟道区域C的半导体层13a；以至少覆盖半导体层13a的沟道区域C的方式设置的保护膜14；和设置在半导体层13a上、以隔着沟道区域C相互分离的方式配置的源极电极15aa和漏极电极15b。 
如图1所示，栅极电极（11a）是各栅极线11a的一部分。 
如图1所示，源极电极15aa是各源极线15a向侧面呈L字状突出的部分。此外，如图1和图2所示，源极电极15aa经形成有保护膜14的接触孔14a与半导体层13a连接。 
如图1和图2所示，漏极电极15b经在层间绝缘膜16形成的接触孔16a与像素电极17连接，并且经在保护膜14形成的接触孔14b与半导体层13a连接。此外，如图1和图2所示，漏极电极15b隔着栅极绝缘膜12和电容中间层13c与电容线11b重叠，由此，构成辅助电容6a。 
半导体层13a例如包括InGaZnO4等In-Ga-Zn-O类氧化物半导体。 
电容中间层13c例如使用InGaZnO4等In-Ga-Zn-O类氧化物半导体，如图2所示那样以其大部分从保护膜14露出的方式设置。此外，电容中间层13c具有导电性，如图1和图2所示那样经在保护膜14形 成的接触孔14b与漏极电极15b连接。 
上述结构的TFT基板30a和与之相对地配置的对置基板、被封入这两个基板之间的液晶层一起构成有源矩阵驱动方式的液晶显示面板。 
接着，使用图3对制造本实施方式的TFT基板30a的方法进行说明。此处，图3是与图2的截面图对应地以截面表示本实施方式的TFT基板30a的制造工序的说明图。另外，本实施方式的制造方法包括第一工序、第二工序、第三工序、第四工序、第五工序和第六工序。 
首先，在玻璃基板等绝缘基板10的整个基板，利用溅射法，例如形成钛膜 
Figure BDA00002433084700081
左右）等金属膜，之后对该金属膜进行图案形成，由此，如图3（a）所示那样形成栅极线11a、栅极电极（11a）和电容线11b（第一工序）。 
接着，在形成有栅极线11a、栅极电极（11a）和电容线11b的整个基板，利用CVD（Chemical Vapor Deposition：化学气象沉积）法，例如依次形成氮化硅膜（厚200nm～500nm左右）和氧化硅膜（厚20nm～500nm左右）等，由此形成栅极绝缘膜12，进一步，例如利用溅射法或涂敷法，在室温下形成InGaZnO4等In-Ga-Zn-O类氧化物半导体膜（厚 
Figure BDA00002433084700082
左右），之后，对该氧化物半导体膜进行图案形成，如图3（b）所示那样形成半导体层13a和其它半导体层13b（第二工序）。 
然后，在形成有半导体层13a和其它半导体层13b的整个基板，利用CVD法，例如形成氧化硅膜（厚20nm～500nm左右）等无机绝缘膜，并对该无机绝缘膜进行图案形成，由此，如图3（c）所示那样形成具有接触孔14a、14b和14c的保护膜14，之后，使用红外线加热器和扩散炉等对形成有保护膜14的基板进行真空退火处理（退火温度：250℃～350℃，退火时间：5分钟～2小时，腔室内压力：10-3Pa以下），由此，将其它半导体层13b导体化，形成电容中间层13c（第三工序）。此处，如果退火温度超过350℃，则玻璃基板（绝缘基板10a）变得容易破损。此外，只要退火时间在5分钟～2小时的范围内，就能够再现性优异地得到TFT特性。此外，如果腔室内压力超过10-3Pa，则腔室内的氧浓度变高，不易出现氧缺陷，因此，其它半导体层13b的导体 化变得困难。 
接着，在形成有电容中间层13c的整个基板，利用溅射法，例如依次形成钛膜 
Figure BDA00002433084700091
左右）和铝膜 
Figure BDA00002433084700092
左右）、或钛膜 
Figure BDA00002433084700093
左右）和铜膜 
Figure BDA00002433084700094
左右）、或钛膜 
Figure BDA00002433084700095
左右）、铝膜 
Figure BDA00002433084700096
左右）和钛膜 
Figure BDA00002433084700097
左右）等，之后，对该金属叠层膜进行图案形成（利用醋酸、磷酸和硝酸的混合液以及草酸进行的蚀刻），由此，如图3（d）所示那样形成源极线15a、源极电极15aa和漏极电极15b，形成TFT5a和辅助电容6a（第四工序）。 
进一步，在形成有TFT5a和辅助电容6a的整个基板，例如利用CVD法，例如形成氧化硅膜（厚20nm～500nm左右）等无机绝缘膜，并对该无机绝缘膜进行图案形成，由此，如图3（e）所示那样，形成具有接触孔16a的层间绝缘膜16（第五工序）。 
最后，在形成有层间绝缘膜16的整个基板，利用溅射法，例如形成ITO（Indium Tin Oxide：氧化铟锡）膜（厚50nm～200nm左右）等透明导电膜，之后，对该透明导电膜进行图案形成，由此，如图2所示那样形成像素电极17（第六工序）。 
这样，能够制造TFT基板30a。 
接着，使用图4～图7对具体地进行的实验进行说明。此处，图4是表示第一实验例的TFT特性的图表，图5是表示第二实验例的TFT特性的图表。此外，图6是表示第三实验例的退火温度与表面电阻率的关系的图表。进一步，图7是表示第四实验例的退火时间与电阻之间的关系的图表。 
首先，在第一实验例中，与本实施方式的制造方法不同，准备以220℃进行5分钟的真空退火处理后的TFT基板，并测量该被准备的TFT基板的TFT特性（参照图4）。 
此外，在第二实验例中，与本实施方式的制造方法相同，准备以322℃进行5分钟的真空退火处理后的TFT基板，并测量该被准备的TFT基板的TFT特性（参照图5）。 
作为第一和第二实验例的结果，确认到：在真空退火处理中，如果退火温度低于220℃，则其它半导体层（电容中间层）仅仅表现出半导体性（参照图4），但是如果退火温度为322℃的适当温度，则其它 半导体层（电容中间层）表现出导体性（参照图5）。 
接着，在第三实验例中，在玻璃基板上，形成包括InGaZnO4的半导体膜，之后，使用测量器（MITSUBISHI CHEMICAL ANALYTECHCO.,LTD.（三菱アナリテック社）制MCP-HT450）测量真空退火处理前的初期（参照图6中的线a）、以220℃进行5分钟的真空退火处理后（参照图6中的线c）和以330℃进行5分钟的真空退火处理后（参照图6中的线b）的表面电阻率。此处，表面电阻率（Ω/□：欧姆每方块）是每单位面积的电阻，也称为薄层电阻或简单称为表面电阻。另外，在图6，横轴S1、S2和S3表示半导体膜的In-Ga-Zn-O的组成比的差异。 
作为第三实验例的结果，确认到：如图6所示，在初期和以220℃进行5分钟的真空退火处理后，表现出得到TFT特性的表面电阻率的范围（1.0×109Ω/□～1.0×1013Ω/□）的表面电阻率，在以330℃进行5分钟的真空退火处理后，表现出导电体那样的表面电阻率。 
接着，在第四实验例中，在玻璃基板上，形成包括InGaZnO4的半导体膜，之后，以220℃（参照图7中的线a）或350℃（参照图7中的线b）进行真空退火处理，并使用测量器（MITSUBISHI CHEMICAL ANALYTECH CO.,LTD.（三菱アナリテック社）制MCP-HT450）测量每个退火时间的相对电阻。 
作为第四实验例的结果，确认到：如图7所示，在退火温度为220℃的情况下，随着退火时间的经过，相对电阻下降，在退火温度为350℃的情况下，虽然随着退火时间的经过，相对电阻下降，但是当退火时间超过0.3小时时，电阻变得大致一定。 
通过上述第一～第四实验例确认到，对包括氧化物半导体的半导体层，通过进行恰当的真空退火处理而赋予导电性。 
如以上说明的那样，根据本实施方式的TFT基板30a及其制造方法，在第二工序中，在栅极绝缘膜12上形成以与栅极电极（11a）重叠的方式设置有沟道区域C的、包括氧化物半导体的半导体层13a，在栅极绝缘膜12上以与电容线11b重叠的方式形成作为电容中间层13c的其它半导体层13b，之后，在第三工序中，通过真空退火处理将从与沟道区域C重叠的保护膜14露出的其它半导体层13b导体化，由此保 持半导体层13a的半导体性，通过其它半导体层13b形成电容中间层13c，因此，在包括由电容线11b、栅极绝缘膜12、电容中间层13c和漏极电极15b的叠层结构的各辅助电容6a，与包括构成各TFT5a的氧化物半导体的半导体层13a设置在相同层的电容中间层13c不具有半导体性而具有导电性，由此，在对电容线11b与漏极电极15b之间施加电压时，保持电荷的电介质仅为栅极绝缘膜12，能够使电容变得稳定（1/C辅助电容=1/C栅极绝缘膜）。与此相对，在电容中间层由于包括氧化物半导体而具有半导体性的情况下，当对电容线与漏极电极之间施加电压时，保持电荷的电介质为栅极绝缘膜和具有半导体性的电容中间层，电容变得不稳定（1/C辅助电容=1/C氧化物半导体+1/C栅极绝缘膜）。由此，电容中间层13c即使使用氧化物半导体进行设置也具有导电性，因此能够抑制起因于半导体的辅助电容6a的电容的变动。此外，当对电容线11b与漏极电极15b之间施加电压时，保持电荷的电介质仅为栅极绝缘膜12，因此，不仅能够使辅助电容6a的电容变得稳定，而且能够使辅助电容6a的电容变大。进一步，因为在TFT基板30a设置有包括氧化物半导体的半导体层13a，所以能够实现具有高迁移率、高可靠性和低断开电流等良好的特性的TFT5a。 
此外，根据本实施方式的TFT基板30a及其制造方法，在半导体层13a的沟道区域C上设置有保护膜14，电容中间层13c的大部分从该保护膜14露出，因此，即使为了使得使用氧化物半导体的电容中间层13c具有导电性而对基板进行真空退火处理，也能够不使电容中间层13c的沟道区域C导体化，而使其保持半导体性。 
（发明的实施方式2） 
图8～图10表示本发明的TFT基板及其制造方法的实施方式2。具体而言，图8是本实施方式的TFT基板30b的平面图，图9是沿图8中的IX-IX线的TFT基板30b的截面图。另外，在以下的实施方式中，对与图1～图7相同的部分，标注相同的附图标记，省略其详细的说明。 
在上述实施方式1中，例示了构成辅助电容的电容电极为漏极电极的一部分的TFT基板30a及其制造方法，在本实施方式中，例示电容电极为像素电极的一部分的TFT基板30b及其（使用四张光掩模的）制造方法。 
如图8和图9所示，TFT基板30b包括：绝缘基板10；以在绝缘基板10上相互平行地延伸的方式设置的多个栅极线21a；分别设置在各栅极线21a之间、以相互平行地延伸的方式配置的多个电容线21b；以在与各栅极线21a正交的方向上相互平行地延伸的方式设置的多个源极线24a；按各栅极线21a与各源极线24a的每个交叉部分、即作为图像的最小单位的各像素分别设置的多个TFT5b；以覆盖各TFT5b的方式设置的层间绝缘膜25；在层间绝缘膜25上呈矩阵状设置的多个像素电极26；和以覆盖各像素电极26的方式设置的取向膜（未图示）。 
如图8和图9所示，TFT5b包括：设置在绝缘基板10上的栅极电极（21a）；以覆盖栅极电极（21a）的方式设置的栅极绝缘膜22；设置在栅极绝缘膜22上、以与栅极电极（21a）重叠的方式配置有沟道区域C的半导体层23a；和设置在半导体层23a上、以隔着沟道区域C相互分离的方式配置的源极电极24aa和漏极电极24b。 
如图8所示，栅极电极（21a）是各栅极线21a的一部分。 
如图8所示，源极电极24aa是各源极线24a向侧面呈L字状突出的部分。 
如图8和图9所示，漏极电极24b经在层间绝缘膜25形成的接触孔25a与像素电极26连接。此处，如图8和图9所示，像素电极26隔着栅极绝缘膜22和电容中间层23c与电容线21b重叠，由此，构成辅助电容6b。 
半导体层23a例如包括InGaZnO4等In-Ga-Zn-O类氧化物半导体。 
电容中间层23c例如使用InGaZnO4等In-Ga-Zn-O类氧化物半导体如图9所示那样以其大部分从层间绝缘膜25露出的方式设置。此外，电容中间层23c具有导电性，如图8和图9所示那样经在层间绝缘膜25形成的接触孔25b与像素电极26连接。 
上述结构的TFT基板30b和与之相对地配置的对置基板、被封入这两个基板之间的液晶层一起构成有源矩阵驱动方式的液晶显示面板。 
接着，使用图10对制造本实施方式的TFT基板30b的方法进行说明。此处，图10是与图9的截面图对应地以截面表示本实施方式的TFT 基板30b的制造工序的说明图。另外，本实施方式的制造方法包括第一工序、第二工序、第三工序和第四工序。 
首先，在玻璃基板等绝缘基板10的整个基板，利用溅射法，例如形成钛膜（
Figure DEST_PATH_GDA00002896598600021
左右）等金属膜，之后，利用光刻法对该金属膜进行图案形成，由此，如图10（a）所示那样形成栅极线21a、栅极电极（21a）和电容线21b（第一工序）。 
接着，在形成有栅极线21a、栅极电极（21a）和电容线21b的整个基板，利用CVD法，例如依次形成氮化硅膜（厚200nm～500nm左右）和氧化硅膜（厚20nm～500nm左右）等，以形成栅极绝缘膜22（参照图10（b）），之后，例如利用溅射法或涂敷法，在室温下形成InGaZnO4等In-Ga-Zn-O类氧化物半导体膜（厚
Figure DEST_PATH_GDA00002896598600022
左右），以形成氧化物半导体膜23（参照图10（b）），进一步，利用溅射法，例如依次形成钛膜（
Figure DEST_PATH_GDA00002896598600023
左右）和铝膜（
Figure DEST_PATH_GDA00002896598600024
左右）、钛膜（
Figure DEST_PATH_GDA00002896598600025
左右）和铜膜（
Figure DEST_PATH_GDA00002896598600026
左右）、或钛膜（
Figure DEST_PATH_GDA00002896598600027
左右）、铝膜（
Figure DEST_PATH_GDA00002896598600028
左右）和钛膜（
Figure DEST_PATH_GDA00002896598600029
左右）等，以形成源极金属膜24（参照图10（b））。然后，在该源极金属膜24上涂敷感光性树脂膜R，通过能够实现半调或灰调的半曝光的光掩模对所涂敷的感光性树脂膜R进行曝光，之后，通过显影，如图10（b）所示那样形成抗蚀剂图案Ra，其中，在抗蚀剂图案Ra中，成为源极线24a、源极电极24aa和漏极电极24b的部分相对厚，成为沟道区域C和电容中间层23c的部分相对薄。接着，对从抗蚀剂图案Ra露出的源极金属膜24和其下层的氧化物半导体膜23进行蚀刻，进一步，通过利用灰化等使该抗蚀剂图案Ra变薄而除去相对薄的部分，以形成抗蚀剂图案Rb（参照图10（c）），之后，对从抗蚀剂图案Rb露出的源极金属膜24进行蚀刻，由此，如图10（c）所示，形成半导体层23a、源极线24a、源极电极24aa和漏极电极24b、以及成为电容中间层23c的其它半导体层23b（第二工序）。 
然后，在形成有半导体层23a、源极线24a、源极电极24aa、漏极电极24b和其它半导体层23b的整个基板，利用CVD法，例如形成氧化硅膜（厚20nm～500nm左右）等无机绝缘膜，并使用光刻法对该无机绝缘膜进行图案形成，由此，如图10（d）所示那样，形成具有接触孔25a和25b的层间绝缘膜25，之后，使用红外线加热器扩散炉等对形成有层间绝缘膜25的基板进行真空退火处理，由此，将其它半导体层23b导体化，如图10（e）所示那样形成电容中间层23c（第三工序）。 
最后，在形成有电容中间层23c的整个基板，利用溅射法，例如形成ITO膜（厚50nm～200nm左右）等透明导电膜，之后，使用光刻法对该透明导电膜进行图案形成，由此，如图9所示那样形成像素电极26（第四工序）。 
这样，能够制造TFT基板30b。 
如以上说明的那样，根据本实施方式的TFT基板30b及其制造方法，在第二工序中，在栅极绝缘膜22上形成以与栅极电极（21a）重叠的方式设置有沟道区域C的、包括氧化物半导体的半导体层23a，在栅极绝缘膜22上以与电容线21b重叠的方式形成作为电容中间层23c的其它半导体层23b，之后，在第三工序中，通过真空退火处理将从与沟道区域C重叠的层间绝缘膜25露出的其它半导体层23b导体化，由此保持半导体层23a的半导体性，通过其它半导体层23b形成电容中间层23c，因此，在包括电容线21b、栅极绝缘膜22、电容中间层23c和像素电极26的叠层结构的各辅助电容6b，与包括构成各TFT5a的氧化物半导体的半导体层23a设置在相同层的电容中间层23c不具有半导体性而具有导电性，由此，在对电容线21b与像素电极26之间施加电压时，保持电荷的电介质仅为栅极绝缘膜22，能够使电容变得稳定（1/C辅助电容=1/C栅极绝缘膜）。与此相对，在电容中间层由于包括氧化物半导体而具有半导体性的情况下，当对电容线与像素电极之间施加电压时，保持电荷的电介质为栅极绝缘膜和具有半导体性的电容中间层，电容变得不稳定（1/C辅助电容=1/C氧化物半导体+1/C栅极绝缘膜）。由此，电容中间层23c即使使用氧化物半导体进行设置也具有导电性，因此能够抑制起因于半导体的辅助电容6b的电容的变动。此外，当对电容线21b与像素电极26之间施加电压时，保持电荷的电介质仅为栅极绝缘膜22，因此，不仅能够使辅助电容6b的电容变得稳定，而且能够使辅助电容6b的电容变大。进一步，因为能够使用在第一工序中使用的光掩模、在第二工序中使用的能够半曝光的光掩模、在第三工序中使用的光掩模和在第四工序中使用的光掩模共计四张光掩模制造TFT基板30b，所以能够降低TFT基板30b的制造成本。此外，因为在TFT基板30b 设置有包括氧化物半导体的半导体层23a，所以能够实现具有高迁移率、高可靠性和低断开电流等良好的特性的TFT5b。 
此外，根据本实施方式的TFT基板30b及其制造方法，在各TFT5b上总是这样层间绝缘膜25，电容中间层23c的大部分从该层间绝缘膜25露出，因此，即使为了使得使用氧化物半导体的电容中间层23c具有导电性而对基板进行真空退火处理，也能够不使构成各TFT5b的半导体层23a导体化，而使其保持半导体性。 
另外，在上述各实施方式中，例示了In-Ga-Zn-O类的氧化物半导体层，本发明例如还能够适用于In-Si-Zn-O类、In-Al-Zn-O类、Sn-Si-Zn-O类、Sn-Al-Zn-O类、Sn-Ga-Zn-O类、Ga-Si-Zn-O类、Ga-Al-Zn-O类、In-Cu-Zn-O类、Sn-Cu-Zn-O类、Zn-O类、In-O类、In-Zn-O类等的氧化物半导体层。 
此外，在上述各实施方式中，例示了具有单层结构的栅极线（栅极电极）和电容线，但是栅极线（栅极电极）和电容线也可以为具有叠层结构的栅极线（栅极电极）和电容线。 
此外，在上述各实施方式中，例示了具有叠层结构的源极线、源极电极和漏极电极，但是源极线、源极电极和漏极电极也可以为具有单层结构的源极线、源极电极和漏极电极。 
此外，在上述各实施方式中，例示了具有叠层结构的栅极绝缘膜，但是栅极绝缘膜也可以为具有单层结构的栅极绝缘膜。 
此外，在上述各实施方式中，例示了具有单层结构的层间绝缘膜，但是层间绝缘膜也可以为具有叠层结构的层间绝缘膜。 
此外，在上述各实施方式中，例示了以与像素电极连接的TFT的电极为漏极电极的TFT基板，本发明还能够适用于将与像素电极连接的TFT的电极称为源极电极的TFT基板。 
产业上的可利用性 
如以上说明的那样，本发明能够抑制起因于半导体的辅助电容的电容的变动，因此对构成液晶显示面板的TFT基板有用。 
附图标记的说明 
C    沟道区域 
R    抗蚀剂图案 
5a、5b    TFT 
6a、6b    辅助电容 
10        绝缘基板 
11a、21a  栅极线（栅极电极） 
11b、21b  电容线 
12、22    栅极绝缘膜 
13a、23a  半导体层 
13b、23b  其它半导体层 
13c、23c  电容中间层 
14        保护膜 
15aa、24aa  源极电极 
15b、24b    漏极电极（电容电极） 
17    像素电极 
23    氧化物半导体膜 
24    源极金属膜 
25    层间绝缘膜 
25b   接触孔 
26    像素电极（电容电极） 
30a、30b TFT基板 

Claims (6)

1.一种薄膜晶体管基板的制造方法，其特征在于：
所述薄膜晶体管包括：
呈矩阵状设置的多个像素电极；
按所述各像素电极分别设置且与该各像素电极连接的多个薄膜晶体管；和
按所述各像素电极分别设置的多个辅助电容，
所述各薄膜晶体管包括：设置于基板的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置有沟道区域的、包括氧化物半导体的半导体层；和在该半导体层上以隔着所述沟道区域相互分离的方式设置的源极电极和漏极电极，
所述各辅助电容包括：在与所述栅极电极相同的层利用与所述栅极电极相同的材料设置的电容线；以覆盖该电容线的方式设置的所述栅极绝缘膜；在该栅极绝缘膜上以与所述电容线重叠的方式使用所述氧化物半导体设置的电容中间层；和设置于该电容中间层上的电容电极，
所述薄膜晶体管基板的制造方法包括：
第一工序，在基板形成所述栅极电极和电容线；
第二工序，以覆盖所述栅极电极和电容线的方式依次形成所述栅极绝缘膜、氧化物半导体膜和源极金属膜，之后，在该源极金属膜上形成抗蚀剂图案，在所述抗蚀剂图案中，成为所述源极电极和漏极电极的部分相对厚，且成为所述沟道区域和电容中间层的部分相对薄，接着，对从该抗蚀剂图案露出的所述源极金属膜和氧化物半导体膜进行蚀刻，之后，对通过使该抗蚀剂图案变薄而除去所述相对薄的部分从而露出的所述源极金属膜进行蚀刻，形成所述半导体层、源极电极和漏极电极以及成为所述电容中间层的其它半导体层；
第三工序，以与所述半导体层的沟道区域重叠并且使所述漏极电极的一部分和所述其它半导体层露出的方式形成层间绝缘膜，之后，通过真空退火处理将从该层间绝缘膜露出的所述其它半导体层导体化，形成所述电容中间层；和
第四工序，在所述层间绝缘膜上，形成作为所述电容电极发挥作用的所述各像素电极。
2.如权利要求1所述的薄膜晶体管基板的制造方法，其特征在于：
所述氧化物半导体是In-Ga-Zn-O类。
3.如权利要求1或2所述的薄膜晶体管基板的制造方法，其特征在于：
在所述第二工序，以覆盖所述栅极电极和电容线的方式依次形成氮化硅膜和氧化硅膜，以形成栅极绝缘膜。
4.如权利要求1或2所述的薄膜晶体管基板的制造方法，其特征在于：
在所述第二工序，利用溅射法或涂敷法形成所述氧化物半导体膜。
5.如权利要求1或2所述的薄膜晶体管基板的制造方法，其特征在于：
在所述第二工序，以覆盖所述氧化物半导体膜的方式依次形成钛膜和铝膜，或者以覆盖所述氧化物半导体膜的方式依次形成钛膜和铜膜，或者以覆盖所述氧化物半导体膜的方式依次形成钛膜、铝膜和钛膜，以形成所述金属膜。
6.如权利要求1或2所述的薄膜晶体管基板的制造方法，其特征在于：
所述层间绝缘膜是氧化硅膜。
CN201180024993.0A 2010-05-24 2011-02-14 薄膜晶体管基板及其制造方法 Active CN102906804B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010117986 2010-05-24
JP2010-117986 2010-05-24
PCT/JP2011/000800 WO2011148537A1 (ja) 2010-05-24 2011-02-14 薄膜トランジスタ基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102906804A CN102906804A (zh) 2013-01-30
CN102906804B true CN102906804B (zh) 2014-03-12

Family

ID=45003539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180024993.0A Active CN102906804B (zh) 2010-05-24 2011-02-14 薄膜晶体管基板及其制造方法

Country Status (6)

Country Link
US (1) US9142573B1 (zh)
EP (1) EP2579237A4 (zh)
JP (1) JP5133468B2 (zh)
KR (1) KR101229712B1 (zh)
CN (1) CN102906804B (zh)
WO (1) WO2011148537A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9230994B2 (en) * 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US9209282B2 (en) 2012-01-23 2015-12-08 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
US20150048360A1 (en) * 2012-03-21 2015-02-19 Sharp Kabushiki Kaisha Semiconductor device and semiconductor device manufacturing method
JP2013229506A (ja) * 2012-04-26 2013-11-07 Sharp Corp 太陽電池
KR102354212B1 (ko) 2012-08-03 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102679509B1 (ko) 2012-09-13 2024-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
EP2916310B1 (en) * 2012-10-31 2017-05-31 Sharp Kabushiki Kaisha Electroluminescent substrate, method for producing same and electroluminescent display panel
KR20240105514A (ko) 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6181203B2 (ja) * 2013-12-10 2017-08-16 シャープ株式会社 半導体装置およびその製造方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9653487B2 (en) * 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN105789222B (zh) * 2016-04-29 2018-11-06 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板制作方法
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
CN105914229B (zh) * 2016-06-24 2017-12-15 京东方科技集团股份有限公司 一种amoled显示基板及其制作方法、显示装置
KR102054190B1 (ko) * 2017-01-23 2019-12-10 동우 화인켐 주식회사 고성능 필름형 터치 센서 및 그 제조방법
CN112582342B (zh) * 2019-09-27 2024-03-01 京东方科技集团股份有限公司 阵列基板的制作方法
JP2022178523A (ja) * 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617408A (zh) * 2007-02-20 2009-12-30 佳能株式会社 薄膜晶体管制造方法和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326604B2 (ja) * 1997-09-29 2009-09-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP4076164B2 (ja) * 2002-04-16 2008-04-16 シャープ株式会社 アクティブマトリックス基板の製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102295450B1 (ko) 2009-10-09 2021-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617408A (zh) * 2007-02-20 2009-12-30 佳能株式会社 薄膜晶体管制造方法和显示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2008-108985A 2008.05.08
JP特开2010-114213A 2010.05.20
JP特开平11-103066A 1999.04.13

Also Published As

Publication number Publication date
US9142573B1 (en) 2015-09-22
WO2011148537A1 (ja) 2011-12-01
JP5133468B2 (ja) 2013-01-30
JPWO2011148537A1 (ja) 2013-07-25
EP2579237A1 (en) 2013-04-10
KR20120136426A (ko) 2012-12-18
KR101229712B1 (ko) 2013-02-04
US20150287742A1 (en) 2015-10-08
EP2579237A4 (en) 2017-10-11
CN102906804A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
CN102906804B (zh) 薄膜晶体管基板及其制造方法
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US7566906B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101321218B1 (ko) Ｔｆｔ 기판 및 그 제조방법
US10998353B2 (en) Array substrate and display device
CN104102059A (zh) Tft阵列基板及其制造方法
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
WO2013080516A1 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
WO2014146358A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
CN106462015A (zh) 液晶显示装置及其制造方法
KR20160025671A (ko) 표시 기판 및 그의 제조방법
WO2012017626A1 (ja) 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
JP6621188B2 (ja) アレイ基板及びその製作方法
JP2003172949A (ja) 表示装置用アレイ基板の製造方法
CN103137628A (zh) 一种用于显示装置的薄膜晶体管阵列基板及其制造方法
US20240204001A1 (en) Display panel and manufacturing method thereof
JPH04269837A (ja) 薄膜トランジスタの製造方法
US20220317524A1 (en) Array Substrate and Manufacturing Method Thereof, and Display Apparatus
KR101990964B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN101963727A (zh) Ffs型tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant