CN101800248B - 薄膜晶体管和显示器件 - Google Patents

薄膜晶体管和显示器件 Download PDF

Info

Publication number
CN101800248B
CN101800248B CN201010104366.5A CN201010104366A CN101800248B CN 101800248 B CN101800248 B CN 101800248B CN 201010104366 A CN201010104366 A CN 201010104366A CN 101800248 B CN101800248 B CN 101800248B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
drain electrode
source electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010104366.5A
Other languages
English (en)
Other versions
CN101800248A (zh
Inventor
荒井俊明
诸沢成浩
德永和彦
佐川裕志
三浦究
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101800248A publication Critical patent/CN101800248A/zh
Application granted granted Critical
Publication of CN101800248B publication Critical patent/CN101800248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了易于向氧化物半导体层供氧并能够恢复优良的晶体管特性的薄膜晶体管，并公开了包括上述薄膜晶体管的显示器件。所述薄膜晶体管包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层。在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且所述源极电极和所述漏极电极中的至少一者具有使所述氧化物半导体层露出的开口部。本发明的薄膜晶体管易于从开口部向氧化物半导体层供氧，并且能够恢复优良的晶体管特性。包含该薄膜晶体管的显示器件由于抑制了薄膜晶体管的氧化物半导体层的低阻抗性，因而能够抑制漏电流，并且能够以高亮度进行光显示。

Description

薄膜晶体管和显示器件
相关申请的交叉参考 
本申请包含与2009年2月9日向日本专利局提交的日本优先权专利申请JP 2009-027646的公开内容相关的主题，在此将该优先权申请的全部内容以引用的方式并入本文。 
技术领域
本发明涉及包含作为沟道的氧化物半导体层的薄膜晶体管(ThinFilm Transistor，TFT)和包括该薄膜晶体管的显示器件。 
背景技术
例如由氧化锌或铟镓锌氧化物(indium gallium zinc oxide，IGZO)等制成的氧化物半导体作为半导体器件的活性层呈现出了优良的特性。近年来，已经进行了将该氧化物半导体应用于TFT、发光元件或透明导电膜等的研发。 
例如，与包含作为沟道的液晶显示元件用非晶硅(a-Si:H)的现有TFT相比，包含上述氧化物半导体的TFT的电子迁移率较高并且它的电气特性较好。此外，还可以预期的一个优点是，包含上述氧化物半导体的TFT即使在接近室温的低温下也具有高迁移率。 
同时，已知的是，上述氧化物半导体的耐热性不好，因此由于在TFT的制造过程中进行的热处理而使氧或锌等脱附从而会形成晶格缺陷。该晶格缺陷会导致形成电学上浅的杂质能级，并导致上述氧化物半导体层的低阻抗性。这会导致即使在不施加栅极电压的情况下也有漏极电流流过的常导通型(normally-on type)操作，即耗尽型(depression type)操作，阈值电压随着缺陷能级的增大而变小，并且漏电流增大。 
因而，例如在现有技术中已知的是，如日本专利申请公开公报No.2006-15529和No.2006-165532中所记载的那样，在形成TFT之后在高温条件下进行氧退火，由此向氧化物半导体层中缺氧或者脱氧的贫乏部分供氧以便恢复TFT的特性。 
然而，存在如下缺点：难以根据TFT的形状和尺寸来恢复晶体管特性。 
发明内容
为了解决上述问题，本发明的目的在于提供一种易于向氧化物半导体层供氧并能够恢复优良的晶体管特性的薄膜晶体管，并且提供一种包括上述薄膜晶体管的显示器件。 
本发明实施例提供了第一种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且所述源极电极和所述漏极电极中的至少一者具有使所述氧化物半导体层露出的开口部。 
本发明实施例提供了第二种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且所述源极电极在沟道宽度方向上被使所述氧化物半导体层露出的槽隔开，所述漏极电极在所述沟道宽度方向上被使所述氧化物半导体层露出的所述槽隔开。 
所述沟道宽度是指在与所述源极电极和所述漏极电极的相互面对方向垂直的方向(通常，纵长方向)上的宽度。 
本发明实施例提供了第三种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且沿着所述源极电极和所述漏极电极中的至少一者的与所述沟道保护层重叠的一侧的相对侧设有突出区域，在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部露出。 
本发明实施例的第一种显示器件至第三种显示器件各自包括薄膜晶体管和显示元件，其中，上述第一种～第三种显示器件的薄膜晶体管分别由第一种薄膜晶体管～第三种薄膜晶体管构成。 
在本发明实施例的第一种薄膜晶体管中，由于在所述源极电极和所述漏极电极中的至少一者中设有使所述氧化物半导体层露出的开口部，因此，在形成薄膜晶体管之后在高温条件下进行氧退火的情况下，易于从所述开口部向所述氧化物半导体层中缺氧或者脱氧的贫乏部分供氧。 
在本发明实施例的第二种薄膜晶体管中，由于所述源极电极和所述漏极电极在所述沟道宽度方向上被使所述氧化物半导体层露出的槽隔开，因此，在形成薄膜晶体管之后在高温条件下进行氧退火的情况下，易于从所述槽向所述氧化物半导体层中缺氧或者脱氧的贫乏部分供氧。 
在本发明实施例的第三种薄膜晶体管中，由于沿着所述源极电极和所述漏极电极中的至少一者的与所述沟道保护层重叠的一侧的相对侧设有突出区域，且在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部暴露出来，因此，在形成薄膜晶体管之后在高温条件下进行氧退火的情况下，易于从所述突出区域向所述氧化物半导体层中缺氧或者脱氧的贫乏部分供氧。 
本发明实施例的第一种显示器件～第三种显示器件由于分别包括本发明实施例的第一种薄膜晶体管～第三种薄膜晶体管，因此，抑制了薄膜晶体管的氧化物半导体层的低阻抗性，因而抑制了漏电流，并且能够以高亮度进行光显示。 
在本发明实施例的第一种薄膜晶体管中，在所述源极电极和所述漏极电极中的至少一者中设有使氧化物半导体层露出的开口部。因此，易于从所述开口部向所述氧化物半导体层供氧，并且能够恢复优良的晶体管特性。 
在本发明实施例的第二种薄膜晶体管中，所述源极电极和所述漏极电极在沟道宽度方向上被使所述氧化物半导体层露出的槽隔开。因此，易于从所述槽向所述氧化物半导体层供氧，并且能够恢复优良的晶体管特性。 
在本发明实施例的第三种薄膜晶体管中，沿着所述源极电极和所述漏极电极中的至少一者的与所述沟道保护层重叠的一侧的相对侧设有突 出区域，在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部暴露出来。因此，易于从所述突出区域向所述氧化物半导体层供氧，并且能够恢复优良的晶体管特性。 
本发明实施例的第一种显示器件～第三种显示器件分别包括本发明实施例的第一种薄膜晶体管～第三种薄膜晶体管。因此，抑制了薄膜晶体管的氧化物半导体层的低阻抗性，因而能够抑制漏电流，并且能够以高亮度进行光显示。 
从下面的说明能够更充分地体现出本发明的其他和进一步的目的、特征和优点。 
附图说明
图1是图示了本发明第一实施例的显示器件的结构的图。 
图2是图示了图1所示像素驱动电路的示例的等效电路图。ITO 
图3是图示了图2所示TFT的结构的平面图。 
图4是沿图3中的线IV-IV得到的截面图。 
图5是图示了图1所示显示区域的结构的截面图。 
图6A～图6D是用于按照工序顺序来说明图1所示显示器件的制造方法的截面图。 
图7A和图7B是用于解释图3所示TFT的特性的图。 
图8是图示了变形例1-1的TFT的结构的平面图。 
图9是图示了图8所示TFT的结构的截面图。 
图10是图示了包含图8所示TFT的像素电路的结构的平面图。 
图11是图示了变形例1-2的TFT的结构的平面图。 
图12是图示了图11所示TFT的结构的截面图。 
图13是图示了包含图11所示TFT的像素电路的结构的平面图。 
图14是图示了变形例1-3的TFT的结构的平面图。 
图15是图示了图14所示TFT的结构的截面图。 
图16是图示了图14所示TFT的变形例的平面图。 
图17是图示了包含图14所示TFT的像素电路的结构的平面图。 
图18是图示了变形例1-4的像素电路的结构的平面图。 
图19是图示了图18所示驱动晶体管的放大结构的平面图。 
图20是图示了变形例1-5的像素电路的结构的平面图。 
图21是图示了图20所示驱动晶体管和保持电容的结构的截面图。 
图22是图示了本发明第二实施例的TFT的结构的平面图。 
图23是沿图22中的线XXIII-XXIII得到的截面图。 
图24是用于解释表1中在W＝20μm且L＝10μm情况下的氧输运距离的平面图。 
图25是用于解释表1中在W＝50μm且L＝10μm情况下的氧输运距离的平面图。 
图26是图示了表1中在W＝20μm且L＝20μm情况下的晶体管特性(良好)和在W＝50μm且L＝20μm情况下的晶体管特性(导电体操作)的图。 
图27是图示了本发明第三实施例的TFT的结构的平面图。 
图28是图示了变形例3-1的TFT的结构的平面图。 
图29是图示了图28所示TFT的结构的截面图。 
图30是图示了变形例3-2的像素电路的结构的平面图。 
图31是图示了图30所示采样晶体管的结构的截面图。 
图32是图示了变形例3-3的像素电路的结构的平面图。 
图33是图示了图32所示采样晶体管的结构的截面图。 
图34是图示了包含上述实施例显示器件的模块的示意性结构的平面图。 
图35是图示了上述实施例显示器件的第一应用例的外观的立体图。 
图36A是图示了从第二应用例的正面看到的外观的立体图；图36B 是图示了从第二应用例的背面看到的外观的立体图。 
图37是图示了第三应用例的外观的立体图。 
图38是图示了第四应用例的外观的立体图。 
图39A是第五应用例处于打开状态下的正视图；图39B是第五应用例处于打开状态下的侧视图；图39C是第五应用例处于闭合状态下的正视图；图39D是第五应用例处于闭合状态下的左视图；图39E是第五应用例处于闭合状态下的右视图；图39F是第五应用例处于闭合状态下俯视图；以及图39G是第五应用例处于闭合状态下的仰视图。 
具体实施方式
下面参照附图具体说明本发明的实施例。说明的顺序如下： 
1.第一实施例(在源极电极和漏极电极中设有开口部的示例)； 
2.第二实施例(源极电极和漏极电极被槽隔开的示例)；以及 
3.第三实施例(在源极电极和漏极电极外部设有突出区域的示例)。 
1.第一实施例
图1图示了本发明第一实施例的显示器件的结构。该显示器件用作超薄型有机发光彩色显示器件等。在该显示器件中，例如，在稍后说明的TFT基板1上形成有显示区域110，在该显示区域110中，由稍后说明的作为显示元件的多个有机发光元件10R、有机发光元件10G和有机发光元件10B构成的像素PXLC以矩阵状态布置着。在显示区域110的周边，形成有作为信号部的水平选择器(HSFL)121以及作为扫描部的写扫描器(WSCN)131和电源扫描器(DSCN)132。 
在显示区域110中，按照列方向排列有信号线DTL 101～信号线DTL10n，并且按照行方向排列有扫描线WSL 101～扫描线WSL 10m和电源线DSL 101～电源线DSL 10m。在各信号线DTL与各扫描线WSL的交叉部处设置有包含有机发光元件PXLC(10R、10G和10B中的一者(亚像素))的像素电路140。各信号线DTL与水平选择器121连接。从水平选择器121将视频信号提供至信号线DTL。各扫描线WSL与写扫描器131连接。 各电源线DSL与电源扫描仪132连接。 
图2图示了像素电路140的示例。像素电路140是包括采样晶体管3A、驱动晶体管3B、保持电容3C和由有机发光元件PXLC构成的发光元件3D的有源驱动电路。采样晶体管3A的栅极与相应的扫描线WSL101连接，采样晶体管3A的源极和漏极中的一者与对应的信号线DTL101连接，并且另一者与驱动晶体管3B的栅极g连接。驱动晶体管3B的漏极d与对应的电源线DSL 101连接，并且驱动晶体管3B的源极s与发光元件3D的阳极连接。发光元件3D的阴极与地线3H连接。地线3H是全部像素PXLC共用的布线。保持电容3C被连接在驱动晶体管3B的源极s与栅极g之间。 
采样晶体管3A根据从扫描线WSL 101供给过来的控制信号而变为导通状态，对从信号线DTL 101供给过来的视频信号的信号电位进行采样，并将结果保持在保持电容3C中。驱动晶体管3B接收从处于第一电位的电源线DSL 101供给过来的电流，并且根据保持电容3C中所保持的信号电位将驱动电流提供至发光元件3D。发光元件3D利用该供给过来的驱动电流以与视频信号的信号电位相对应的亮度进行发光。 
图3图示了用于构成图2所示采样晶体管3A和驱动晶体管3B的TFT 20的平面结构。图4图示了沿图3中的线IV-IV得到的截面结构。TFT 20例如是在基板10上依次形成有栅极电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护层24、源极电极25S、漏极电极25D和钝化膜26的氧化物半导体晶体管。此处的氧化物半导体是指锌、铟、镓或锡等金属的氧化物或者上述金属的混合物的氧化物，并且已知的是，该氧化物半导体呈现出优良的半导体特性。 
栅极电极21通过施加至TFT 20上的栅极电压来控制氧化物半导体层23中的电子密度。栅极电极21例如具有由厚度为50nm的钼(Mo)层和厚度为400nm的铝(Al)层或铝合金层构成的两层结构。铝合金层的示例例如是铝钕合金层。 
栅极绝缘膜22例如具有约400nm的厚度，并由氧化硅膜、氮化硅膜、氧氮化硅膜或氧化铝膜制成或者由上述膜的层叠膜制成。 
氧化物半导体层23例如具有20nm以上且100nm以下的厚度，并由铟镓锌氧化物(IGZO)构成。 
沟道保护层24优选是能使从氧化物半导体薄膜层23脱离的氧量很少并且能向氧化物半导体薄膜层23供给少量氢的层。沟道保护层24例如具有约200nm的厚度，并且由氧化硅膜、氮化硅膜、氧氮化硅膜或氧化铝膜制成或者由上述膜的层叠膜制成。 
源极电极25S和漏极电极25D形成在位于沟道保护层24两侧的氧化物半导体层23上。在氧化物半导体层23中，与源极电极25S与漏极电极25D之间区域对应的部分是沟道区域23A。沟道区域23A被沟道保护层24覆盖着。此外，氧化物半导体层23的沟道宽度方向上的两侧是未被沟道保护层24、源极电极25S及漏极电极25D中的任意一个覆盖的露出部分23B。 
源极电极25S和漏极电极25D具有使氧化物半导体层23露出的开口部27。因此，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
开口部27可设置在源极电极25S和漏极电极25D之一中。此外，开口部27的尺寸、形状和数量不受具体限制。例如，可在一侧的四个位置中布置尺寸为5μm×5μm的开口部27。 
源极电极25S和漏极电极25D例如包括含有铝、铜、银或钼作为主要成分的金属层。源极电极25S和漏极电极25D优选由上述金属层的单层膜制成，或者由层叠膜制成，该层叠膜由上述金属层和含有钛、钒、铌、钽、铬、钨、镍、锌或铟作为主要成分的金属层或金属化合物层构成。 
特别地，源极电极25S和漏极电极25D优选包括含有铝或铜作为主要成分的金属层，从而能够降低布线的电阻。以铝作为主要成分的金属的示例包括铝、铝钕合金或含有硅的铝。 
此外，源极电极25S和漏极电极25D的与氧化物半导体层23接触的层优选由不会使氧从氧化物半导体层23中脱离的金属或者不会使氧从氧化物半导体层23中脱离的金属化合物构成，由于使用了这样的金属或 这样的金属化合物，因而TFT 20的电气特性发生变化的可能性很小。具体地，源极电极25S和漏极电极25D的与氧化物半导体层23接触的层优选由下列之一构成：钼；钼的氧化物、氮化物或氧氮化物；钛的氧化物、氮化物或氧氮化物；氮化铝；氧化铜。 
源极电极25S和漏极电极25D的最上层优选由钛构成或者由钛的氧化物、氮化物或氧氮化物构成。 
作为源极电极25S和漏极电极25D的具体结构示例，例如优选从氧化物半导体层23侧层叠有厚度为50nm的钼层25A、厚度为50nm的铝层25B和厚度为50nm的钛层25C的层叠膜，其原因如下所述。在稍后说明的有机发光元件10R、有机发光元件10G和有机发光元件10B的阳极52由含有铝作为主要成分的金属构成的情况下，应当使用含有磷酸、硝酸或醋酸等的混合溶液通过湿式蚀刻方法来设置阳极52。此时，作为最上层的钛层25C具有非常低的蚀刻速率，因而在基板10侧可能留有钛层25C。结果，稍后说明的有机发光元件10R、有机发光元件10G和有机发光元件10B的阴极55可能与基板10侧的钛层25C连接。 
另外，源极电极25S和漏极电极25D的与氧化物半导体层23接触的层优选由金属氧化物或金属氮化物构成。金属氧化物的示例包括氧化钛、氧化铌、氧化锌、氧化锡或铟锡复合氧化物(indium tin compositeoxide，ITO)等。金属氮化物的示例包括氮化钛或氮化钽等。 
钝化膜26例如具有约300nm的厚度，并且由氧化硅膜、氮化硅膜、氧氮化硅膜、氧化铝膜或者它们的层叠膜制成。 
图5图示了显示区域110的截面结构。在显示区域110中，设有产生红光的有机发光元件10R、产生绿光的有机发光元件10G和产生蓝光的有机发光元件10B，这些有机发光元件依次排列着从而在整体上呈矩形状。有机发光元件10R、有机发光元件10G和有机发光元件10B具有片状(reed-like)平面形状，并且彼此相邻的有机发光元件10R、有机发光元件10G和有机发光元件10B的组合构成一个像素。 
有机发光元件10R、有机发光元件10G和有机发光元件10B分别具有如下结构：在TFT基板1上的平坦化绝缘膜51上，依次层叠有阳极 52、电极间绝缘膜53、包含后述发光层的有机层54以及阴极55。 
视需要，可将由氮化硅(SiN)或氧化硅(SiO)等构成的保护膜56涂敷到上述有机发光元件10R、有机发光元件10G和有机发光元件10B上。此外，在保护膜56的整个表面上隔着由热固化树脂或紫外线固化树脂等制成的粘接层60与由玻璃等制成的封装基板71粘合，从而密封有机发光元件10R、有机发光元件10G和有机发光元件10B。视需要，在封装基板71上可设有彩色滤光片72和作为黑矩阵的遮光膜(未图示)。 
平坦化绝缘膜51用于使形成有包括由前述TFT 20构成的采样晶体管3A和驱动晶体管3B的像素电路140的TFT基板1的表面平坦化。由于要在平坦化绝缘膜51中形成微小的连接孔51A，因而平坦化绝缘膜51优选由具有优良的图形精度的材料制成。平坦化绝缘膜51的材料的示例包括诸如聚酰亚胺等有机材料或诸如氧化硅(SiO2)等无机材料。图2所示的驱动晶体管3B通过设在平坦化绝缘膜51中的连接孔51A与阳极52电连接。 
阳极52对应于各有机发光元件10R、有机发光元件10G和有机发光元件10B而被形成。此外，阳极52具有反射电极的功能，从而反射在发光层中所产生的光，并且为了提高发光效率，阳极52最好具有尽可能高的反射率。阳极52的厚度例如在100nm以上且1000nm以下。阳极52由诸如银(Ag)、铝(Al)、铬(Cr)、钛(Ti)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、铜(Cu)、钽(Ta)、钨(W)、铂(Pt)或金(Au)等金属元素的单质或合金构成。 
电极间绝缘膜53用于确保阳极52与阴极55之间的绝缘性，并用于精确地获得发光区域的所需形状。例如，电极间绝缘膜53由诸如聚酰亚胺等有机材料或诸如氧化硅(SiO2)等无机绝缘材料制成。电极间绝缘膜53具有与阳极52的发光区域对应的开口部。有机层54和阴极55可以不仅在发光区域上而且也在电极间绝缘膜53上连续地设置着，此时只有在电极间绝缘膜53的开口部处才会出射光。 
有机层54例如具有如下结构，即，从阳极52侧依次层叠有空穴注入层、空穴输运层、发光层和电子输运层(未图示)。在上述各层中，除了发光层以外的其他层可以视需要来设置。此外，有机层54的结构可根据 有机发光元件10R、有机发光元件10G和有机发光元件10B的发光颜色的不同而不同。空穴注入层用来提高空穴注入效率，并起到防止泄漏的缓冲层的作用。空穴输运层用于提高向发光层的空穴输运效率。通过施加电场使电子空穴复合，由此让发光层产生光。电子输运层用来增加向发光层的电子输运效率。有机层54的材料不受具体限制，并且可以是普通的低分子有机材料或者普通的高分子有机材料。 
阴极55的厚度例如在5nm以上且50nm以下，并且由诸如铝(Al)、镁(Mg)、钙(Ca)或钠(Na)等金属元素的单质或合金构成。特别地，优选镁和银的合金(MgAg合金)或者铝(Al)和锂(Li)的合金(AlLi合金)。此外，阴极55可由ITO或IZO(铟锌复合氧化物)构成。 
例如，上述显示器件的制造方法如下。 
形成TFT基板1的步骤 
首先，如图6A所示，例如通过溅射方法在由玻璃制成的基板10上形成具有上述厚度且由上述材料制成的金属层。对该金属层进行光刻和蚀刻，从而形成栅极电极21。 
接着，如图6B所示，例如通过等离子体化学气相沉积(ChemicalVapor Deposition，CVD)方法在基板10的整个表面上形成具有上述厚度且由上述材料制成的栅极绝缘膜22。 
随后，还如图6B所示，通过溅射方法形成具有上述厚度且由上述材料制成的氧化物半导体层23。具体地，在由铟镓锌氧化物(IGZO)构成氧化物半导体层23的情况下，例如通过使用IGZO陶瓷作为靶材的DC(直流)溅射方法，并用氩气(Ar)和氧气(O2)的混合气体进行等离子体放电，由此在基板10上形成IGZO膜。在等离子体放电之前，进行排气直到真空室内部的真空度达到1×10-4Pa以下，然后导入氩气和氧气的混合气体。在由氧化锌构成氧化物半导体层23的情况下，通过使用氧化锌陶瓷作为靶材的RF(射频)溅射方法，或者通过使用锌金属靶材且在含有氩气和氧气的气体氛围中进行的DC溅射方法，由此形成氧化锌膜。 
此后，如图6C所示，通过光刻和蚀刻将氧化物半导体层23成形为预定的形状。随后，再如图6C所示，例如通过等离子体CVD方法形成 具有上述厚度且由上述材料制成的沟道保护层24。通过光刻和蚀刻将沟道保护层24成形为预定的形状。 
形成沟道保护层24之后，通过例如溅射方法，形成厚度为50nm的钼层25A、厚度为50nm的铝层25B和厚度为50nm的钛层25C。随后，在使用氯基气体通过干式蚀刻法对钛层25C进行蚀刻之后，使用含有磷酸、硝酸和醋酸的混合溶液通过湿式蚀刻法对铝层25B和钼层25A进行蚀刻。因而，如图6D所示，形成了具有开口部27的源极电极25S和漏极电极25D。 
在形成源极电极25S和漏极电极25D之后，在高温下进行氧退火，因此将氧提供至氧化物半导体层23中缺氧或者脱氧的贫乏部分，从而恢复晶体管特性。作为退火条件，例如可以采用在氮气浓度为60％且氧气浓度为40％的氛围中在300℃下退火1小时。在此情况下，由于在源极电极25S和漏极电极25D中形成有开口部27，并且该开口部27使氧化物半导体层23暴露出来，因此，易于从开口部27向氧化物半导体层23中的贫氧部分供氧。此外，也易于从氧化物半导体层23的露出部分23B向氧化物半导体层23供氧。 
此后，通过原子层沉积方法或溅射方法形成具有上述厚度且由上述材料制成的钝化膜26。因此，形成了包含图3和图4所示的TFT 20的TFT基板1。 
TFT 20的实际制造方法是：由厚度为50nm的钼层25A、厚度为50nm的铝层25B和厚度为50nm的钛层25C构成的层叠膜来形成源极电极25S和漏极电极25D，并且在上述退火条件下对所得到的膜进行退火。对于由此得到的TFT 20，检测其输运特性。结果，如图7A所示，可以得到充分确保了开/关比(on/off ratio)的晶体管特性。 
另外，除了使用钛层代替钼层25A以外，按照与上述方式相同的方式制造出另一TFT。对于所得到的TFT，检测其输运特性。结果，如图7B所示，没有得到充分确保了开/关比的晶体管特性。 
上述结果的原因可能如下。在用由钛、铝和钛构成的三层膜来形成源极电极25S和漏极电极25D的情况下，很难对钛进行湿式蚀刻，因而 通常使用干式蚀刻。为了得到优良的TFT特性，氧化物半导体层23的厚度应为约50nm。然而，在使用干式蚀刻的情况下，很难增大构成源极电极25S和漏极电极25D的金属材料与氧化物半导体之间的选择比。因此，在对源极电极25S和漏极电极25D进行的蚀刻中，除去了氧化物半导体层23。这样，开口部27中没有氧化物半导体层23暴露出来，并且即使在进行氧退火时也很难向氧化物半导体层23供氧。 
形成有机发光元件10R、10G和10B的步骤 
在形成TFT基板1之后，在TFT基板1的整个表面上涂敷感光树脂，并对该感光树脂进行曝光和显影。因此，形成了平坦化绝缘膜51和连接孔51A并进行烘烤。接着，通过例如直流溅射法形成由上述材料制成的阳极52。例如利用光刻技术对所得到的膜进行选择性地蚀刻，从而将其图形化成预定的形状。随后，例如通过CVD方法形成具有上述厚度且由上述材料制成的电极间绝缘膜53，并且例如通过使用光刻技术形成开口部。自那之后，例如通过蒸发沉积方法依次形成由上述材料制成的有机层54和阴极55，从而形成有机发光元件10R、有机发光元件10G和有机发光元件10B。随后，使用由上述材料制成的保护膜56来覆盖有机发光元件10R、有机发光元件10G和有机发光元件10B。 
此后，在保护膜56上形成粘接层60。自那之后，准备好设有彩色滤光片72且由上述材料制成的封装基板71。TFT基板1与封装基板71以把粘接层60夹在二者之间的方式相互粘合。因此，完成了图5所示的显示器件。 
在该显示器件中，采样晶体管3A根据从扫描线WSL供给过来的控制信号而变为导通，对由信号线DTL供给过来的视频信号的信号电位进行采样，并将该信号电位保持在保持电容3C中。此外，从处于第一电位的电源线DSL将电流提供至驱动晶体管3B，并且根据保持在保持电容3C中的信号电位将驱动电流提供至发光元件3D(有机发光元件10R、有机发光元件10G和有机发光元件10B)。发光元件3D(有机发光元件10R、有机发光元件10G和有机发光元件10B)利用供给过来的驱动电流以与视频信号的信号电位对应的亮度进行发光。该光透过阴极55、彩色滤光片72和封装基板71，然后被获取到。 
在此情况下，在构成采样晶体管3A和驱动晶体管3B的TFT 20中，因为有使氧化物半导体层23露出的开口部27设在源极电极25S和漏极电极25D中，因此，在制造步骤中通过氧退火处理，从开口部27将氧提供至氧化物半导体层23中缺氧或者脱氧的贫乏部分，从而充分地恢复晶体管特性。这样，在利用TFT 20构造而成的显示器件中，抑制了TFT 20的氧化物半导体层23的低阻抗性，抑制了漏电流，并能够以高亮度进行光显示。 
如上所述，在本实施例中，因为在TFT 20的源极电极25S和漏极电极25D中设有使氧化物半导体层23露出的开口部27，因此，易于从开口部27向氧化物半导体层23供氧，并且能够恢复优良的晶体管特性。于是，当使用TFT 20来构造出显示器件时，抑制了TFT 20的氧化物半导体层23的低阻抗性，因此能够抑制漏电流，并且能够以高亮度进行光显示。 
下面给出本实施例的变形例1-1～变形例1-5的说明。在实际的像素布局中，在某些情况下难以在行间加工(line and space process)中把开口部27设置在源极电极25S或漏极电极25D中。下面的变形例能够解决这种缺点。 
变形例1-1
图8图示了变形例1-1的TFT 20的平面结构。图9图示了沿图8中的线IX-IX得到的截面结构。在TFT 20中，漏极电极25D的沟道宽度Wd与源极电极25S的沟道宽度Ws不同，并且使氧化物半导体层23露出的开口部27被设在源极电极25S和漏极电极25D之一的沟道宽度方向的两侧上。因此，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
具体地，优选源极电极25S的沟道宽度Ws比漏极电极25D的沟道宽度Wd大，并且将开口部27设在漏极电极25D的沟道宽度方向的两侧上。如果将开口部27设在源极电极25S中，则难以充分地确保保持电容3C。 
图10图示了使用图8和图9所示TFT 20的像素电路140的平面结 构。TFT 20对采样晶体管3A和驱动晶体管3B都适用，但特别地，优选将该TFT 20应用于驱动晶体管3B，这是因为驱动晶体管3B具有较大的晶体管尺寸。 
变形例1-2
图11图示了变形例1-2的TFT 20的平面结构。图12图示了沿图11中的线XII-XII得到的截面结构。在TFT 20中，漏极电极25D和源极电极25S之一为喷嘴形状或者梳齿形状。使氧化物半导体层23露出的开口部27设在梳子结构的梳齿之间。因此，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
具体地，漏极电极25D优选为喷嘴形状或者具有很多梳齿25D1的梳子形状，并且将开口部27设在漏极电极25D的各梳齿25D1之间。如果将开口部27设在源极电极25S中，则难以充分地确保保持电容3C。此外，漏极电极25D的沟道宽度Wd等于各个梳齿25D1的宽度的总和(Wd＝Wd1+Wd2+...+Wdn)。源极电极25S的沟道宽度Ws大于漏极电极25D的沟道宽度Wd。 
图13图示了使用图11和图12所示TFT 20的像素电路140的平面结构。TFT 20对采样晶体管3A和驱动晶体管3B都适用，但特别地，优选将该TFT 20应用于驱动晶体管3B，这是因为驱动晶体管3B具有较大的晶体管尺寸。 
变形例1-3
图14图示了变形例1-3的TFT 20的平面结构。图15图示了沿图14中的线XV-XV得到的截面结构。在TFT 20中，在漏极电极25D中设有沟道宽度减小了的窄沟道宽度区域25D2。使氧化物半导体层23露出的开口部27设在窄沟道宽度区域25D2中。因此，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
在此情况下，与在源极电极25S的一部分中设置窄沟道宽度区域相比，更优选将窄沟道宽度区域25D2和开口部27设在漏极电极25D的一部分中。如果将开口部27设在源极电极25S中，则难以充分地确保保持电容3C。 
窄沟道宽度区域25D2的平面形状不限于图14所示的矩形，并且可以是如图16所示的诸如梯形等渐锥形状，该渐锥形状是宽度随着窄沟道宽度区域25D2的位置远离源极电极25S而变窄的形状。 
图17图示了使用图14和图15所示的TFT 20的像素电路140的平面结构。TFT 20对采样晶体管3A和驱动晶体管3B都适用，但特别地，优选将该TFT 20应用于驱动晶体管3B，这是因为驱动晶体管3B具有较大的晶体管尺寸。 
变形例1-4
图18图示了变形例1-4的像素电路140的平面结构。图19图示了图18所示的驱动晶体管3B的放大平面结构。在像素电路140和驱动晶体管3B中，氧化物半导体层23从漏极电极25D下方的部分延伸至电源线DSL下方的部分。使氧化物半导体层23露出的开口部27设在电源线DSL中。因此，在像素电路140中，易于向驱动晶体管3B的氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
该变形例对采样晶体管3A和驱动晶体管3B都适用，但特别地，优选将该变形例应用于驱动晶体管3B，这是因为驱动晶体管3B具有较大的晶体管尺寸。此外，由于电源线DSL具有较大的线宽，因而与在扫描线WSL和信号线DTL中设置开口部27相比，开口部27更适合设在电源线DSL中。 
变形例1-5
图20图示了变形例1-5的像素电路140的平面结构。图21图示了沿图20中的线XXI-XXI得到的截面结构。在像素电路140和驱动晶体管3B中，氧化物半导体层23从漏极电极25D下方的部分延伸至保持电容3C下方的部分。使氧化物半导体层23露出的开口部27设在保持电容3C中。因此，在像素电路140中，易于向驱动晶体管3B的氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
2.第二实施例
图22图示了第二实施例的TFT 20的平面结构。图23图示了沿图 22中的线XXIII-XXIII得到的截面结构。在图22中，图示了在TFT基板1的像素电路140中构成上述采样晶体管3A的TFT 20和构成上述保持电容3C的电容器30。该TFT 20除了源极电极25S和漏极电极25D在沟道宽度方向上被隔离以外，按照与上述第一实施例相同的方式构造而成。因此，相应的元件用相同的附图标记来进行说明。 
按照与第一实施例相同的方式构造出TFT 20的栅极电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护层24和钝化膜26。 
源极电极25S和漏极电极25D在沟道宽度方向上被槽28隔开。在槽28中，氧化物半导体层23被暴露出来。因此，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
沟道区域23A最好形成在与槽28相距20μm以内的区域中。氧的输运是在穿过氧化物半导体层23内或者穿过氧化物半导体层23与其他层之间界面的水平方向上进行的输运。因而，当在与槽28相距20μm以内的区域中形成沟道区域23A时，能够进一步提高槽28的效果。 
表1图示了通过检测沟道宽度W(在与源极电极25S和漏极电极25D的相互面对方向垂直的方向上的宽度，即，在源极电极25S和漏极电极25D的纵长方向上的宽度)和沟道长度L(在源极电极25S和漏极电极25D相互面对的方向上的宽度)与晶体管特性之间的关系而得到的结果。从表1明显可知，在图24所示的W为20μm且L为10μm的情况下，显示出了优良的晶体管特性。同时，在图25所示的W为50μm且L为10μm的情况下，耗尽型操作转变成导电体操作。作为参考，在图26中，图示了表1中W为20μm且L为20μm的情况下的晶体管特性(良好)和W为50μm且L为20μm的情况下的晶体管特性(导电体操作)。 
表1 
(单位：μm) 
在如图24和图25所示的TFT 20中，仅从在氧化物半导体层23的沟道宽度方向的两端上的露出部分23B供氧。因此，氧输运距离变成W/2。在图24中，氧输运距离为W/2＝10μm，并且得到了良好的晶体管特性。同时，在图25中，氧输运距离为W/2＝25μm，并且状态转变成导电体操作。因此，可以认为，在形成了槽28的情况下，如果氧输运距离为10μm以下，也就是说，如果在与槽28相距20μm以内的区域中形成沟道区域23A，则能够从槽28和露出部分23B向氧化物半导体层23充分地供氧。 
电容器30包括从基板10侧依次形成的与栅极电极21形成在同一层的下层电极、与栅极绝缘膜22形成在同一层的电容绝缘膜以及与源极电极25S和漏极电极25D形成在同一层的上层电极。 
可按照与第一实施例相同的方式来制造出TFT 20和包括TFT 20的显示器件。 
在该显示器件中，与第一实施例相同，发光元件3D(有机发光元件10R、有机发光元件10G和有机发光元件10B)发光，并且该光透过阴极55、彩色滤光片72和封装基板71然后被获取到。在此情况下，在构成采样晶体管3A和驱动晶体管3B的TFT 20中，源极电极25S和漏极电极25D在沟道宽度方向上被使氧化物半导体层23露出的槽28隔开。因此，在制造步骤中通过氧退火处理，从开口部27向氧化物半导体层23中缺氧或者脱氧的贫乏部分供氧，并充分地恢复晶体管特性。因此，在使用TFT 20构造而成的显示器件中，能够抑制TFT 20的氧化物半导体层23的低阻抗性，抑制漏电流，并能够以高亮度进行光显示。 
如上所述，在本实施例中，源极电极25S和漏极电极25D在沟道宽度方向上被使氧化物半导体层23暴露出来的槽28隔开。因而，易于从槽28向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。因此，如果使用TFT 20来构造出显示器件，则抑制了TFT 20的氧化物半导体层23的低阻抗性，因而能够抑制漏电流，并且能够以高亮度进行光显示。 
3.第三实施例
图27图示了本发明第三实施例的TFT 20的平面结构。该TFT 20 除了氧化物半导体层23在漏极电极25D的一侧露出以外，按照与上述第一实施例和第二实施例相同的方式构造而成。因此，相应的元件用相同的附图标记来进行说明。 
按照与第一实施例相同的方式构造出TFT 20的栅极电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护层24和钝化膜26。 
沿着漏极电极25D的与沟道保护层24重叠的一侧的相对侧设有氧化物半导体层23从漏极电极25D的端部露出的突出区域29。因而，在TFT 20中，易于向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
与第二实施例相同，优选将沟道区域23A形成在与突出区域29相距20μm以内的区域中。 
可按照与第一实施例相同的方式制造出TFT 20和包括TFT 20的显示器件。 
在本显示器件中，与第一实施例相同，发光元件3D(有机发光元件10R、有机发光元件10G和有机发光元件10B)发光，该光透过阴极55、彩色滤光片72和封装基板71然后被获取到。在此情况下，在构成采样晶体管3A和驱动晶体管3B的TFT 20中，沿着漏极电极25D的与沟道保护层24重叠的一侧的相对侧设有氧化物半导体层23从漏极电极25D的端部露出的突出区域29。因而，在制造步骤中通过氧退火处理，向氧化物半导体层23中缺氧或者脱氧的贫乏部分供氧，并充分地恢复晶体管特性。因此，在使用TFT 20构造而成的显示器件中，抑制了TFT 20的氧化物半导体层23的低阻抗性，抑制了漏电流，并且能够以高亮度进行光显示。 
如上所述，在本实施例中，沿着漏极电极25D的与沟道保护层24重叠的一侧的相对侧设有氧化物半导体层23从漏极电极25D的端部露出的突出区域29。因而，易于从突出区域29向氧化物半导体层23供氧，并能够恢复优良的晶体管特性。因此，在使用TFT 20构造出显示器件的情况下，抑制了TFT 20的氧化物半导体层23的低阻抗性，从而能够抑制漏电流，并且能够以高亮度进行光显示。 
变形例3-1
在上述实施例中，已经对突出区域29设置在漏极电极25D的一侧上的情况进行了说明。然而，如图28和图29所示，根据TFT 20的结构，也可将突出区域29设置在源极电极25S和漏极电极25D的外侧。 
变形例3-2
图30图示了变形例3-2的像素电路140的平面结构。图31图示了图30所示的采样晶体管3A和信号线DTL的截面结构。在像素电路140中，氧化物半导体层23从源极电极25S或漏极电极25D下方的部分延伸至诸如信号线DTL和电源线DSL等布线下方的部分。突出区域29设置在诸如信号线DTL和电源线DSL等布线中。因此，在像素电路140中，易于向采样晶体管3A或驱动晶体管3B的氧化物半导体层23供氧，并能够恢复优良的晶体管特性。 
变形例3-3
图32图示了变形例3-3的像素电路140的平面结构。图33图示了图32所示的采样晶体管3A和信号线DTL的截面结构。在像素电路140中，在诸如扫描线WSL、信号线DTL和电源线DSL等布线的下方设有下层布线氧化物半导体层23C。该下层布线氧化物半导体层23C通过隔离槽23D与作为采样晶体管3A或驱动晶体管3B的活性层的氧化物半导体层23隔开。诸如扫描线WSL、信号线DTL和电源线DSL等布线的宽度大于下层布线氧化物半导体层23C的宽度，并且这些布线覆盖下层布线氧化物半导体层23C的整个表面。因此，在下层布线氧化物半导体层23C中，在制造步骤中氧始终被脱离，并且没有通过退火处理引入用于恢复氧化物半导体层23的特性的氧。下层布线氧化物半导体层23C具有金属的特性，并且构成布线的一部分。此外，能够使用与氧化物半导体层23的掩模相同的掩模来形成下层布线氧化物半导体层23C。因而，在像素电路140中，不必使用多个掩模，也能够降低扫描线WSL、信号线DTL或电源线DSL的电阻。因此，能够以低成本抑制布线电阻所引起的诸如串扰或阴影等图像失真。 
模块和应用例
下面说明在上述各实施例中说明的显示器件的应用例。上述各实施例的显示器件适合于用于把从外部输入的视频信号或者在内部产生的视频信号以图像或视频的方式进行显示的任何领域中的电子装置的显示器件，上述电子装置例如是电视机、数码相机、笔记本电脑、诸如手机等便携式终端装置、摄像机等。 
模块 
将上述各实施例的显示器件作为例如图34所示的模块而装配至诸如后述的第一应用例～第五应用例的各种电子装置中。在该模块中，例如，在基板11的一边设有从封装基板71和粘接层60露出的区域210，并且在该露出的区域210中通过延长信号线驱动电路120的布线和扫描线驱动电路130的布线而形成外部连接端子(未图示)。这些外部连接端子可以设有用于输入及输出信号的柔性印刷电路(Flexible Printed Circuit，FPC)220。 
第一应用例 
图35图示了应用上述实施例的显示器件的电视机的外观。该电视机例如具有包括前面板310和滤光玻璃320的视频显示屏部300。该视频显示屏部300由任一上述实施例的显示器件构成。 
第二应用例 
图36A和图36B图示了应用上述实施例的显示器件的数码相机的外观。该数码相机例如包括闪光用的发光部410、显示部420、菜单开关430和快门按钮440。该显示部420由任一上述实施例的显示器件构成。 
第三应用例 
图37图示了应用上述实施例的显示器件的笔记本电脑的外观。该笔记本电脑例如包括主体510、用于进行字符等的输入操作的键盘520和用于显示图像的显示部530。该显示部530由任一上述实施例的显示器件构成。 
第四应用例 
图38图示了应用上述实施例的显示器件的摄像机的外观。该摄像机例如包括主体610、设在主体610的前侧面上且用于拍摄物体的镜头620、拍摄开始/停止开关630和显示部640。该显示部640由任一上述实施例的显示器件构成。 
第五应用例 
图39A～图39G图示了应用上述实施例的显示器件的手机的外观。在该手机中，例如上壳体710和下壳体720通过连接部(铰链部)730连接在一起。该手机包括显示部740、副显示部750、图片灯760和照相机770。该显示部740或该副显示部750由任一上述实施例的显示器件构成。 
虽然参照各实施例说明了本发明，但本发明不限于上述各实施例，可以作出各种修改。例如，各层的材料、厚度、成膜方法、成膜条件等不限于上述各实施例中所述的那些，也可以采用其他材料、其他厚度、其他成膜方法和其他成膜条件。 
此外，在上述各实施例中，说明了有机发光元件10R、有机发光元件10B和有机发光元件10G具有在TFT基板1上依次层叠有阳极52、包含发光层的有机层54和阴极55的结构的情况。然而，层叠顺序不限于上述，只要有机发光元件10R、有机发光元件10B和有机发光元件10G具有位于阳极52与阴极55之间且包含发光层的有机层54即可。例如，有机发光元件10R、有机发光元件10B和有机发光元件10G可具有在TFT基板1上依次层叠有阴极55、包含发光层的有机层54和阳极52的结构。 
此外，在上述各实施例中，用具体示例说明了有机发光元件10R、有机发光元件10B和有机发光元件10G。然而，上述所有层并不是都必需设置的，并且还可以设置有其他层。 
另外，本发明除了适用于包含有机发光元件的显示器件之外，还适用于包含诸如液晶显示元件、无机电致发光元件、电沉积显示元件(electrodeposition display device)或电铬显示元件(electrochromic display device)等其他显示元件的显示器件。 
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。 

Claims (15)

1.一种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
所述源极电极和所述漏极电极中的至少一者具有使所述氧化物半导体层露出的开口部。
2.一种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
所述源极电极在沟道宽度方向上被使所述氧化物半导体层露出的槽隔开，所述漏极电极在所述沟道宽度方向上被使所述氧化物半导体层露出的所述槽隔开，且所述沟道宽度方向是与所述源极电极和所述漏极电极的相互面对方向垂直的方向。
3.如权利要求2所述的薄膜晶体管，其中，所述沟道区域形成在与所述槽相距20μm以内的区域中。
4.一种薄膜晶体管，它包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
其中，在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
沿着所述源极电极和所述漏极电极中的至少一者的与所述沟道保护层重叠的一侧的相对侧设有突出区域，在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部露出。
5.如权利要求4所述的薄膜晶体管，其中，所述源极电极和所述漏极电极中的至少一者沿着除了与所述沟道保护层重叠的一侧以外的侧设有突出区域，在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部露出。
6.如权利要求4所述的薄膜晶体管，其中，所述沟道区域形成在与所述突出区域相距20μm以内的区域中。
7.如权利要求1、2和4中任意一项所述的薄膜晶体管，其中，
所述源极电极和所述漏极电极包括含有铝、铜、银或钼作为主要成分的金属层，并且
所述源极电极和所述漏极电极由上述金属层的单层膜构成，或者由层叠膜构成，所述层叠膜包括上述金属层和含有钛、钒、铌、钽、铬、钨、镍、锌或铟作为主要成分的金属层或金属化合物层。
8.如权利要求7所述的薄膜晶体管，其中，所述源极电极和所述漏极电极的与所述氧化物半导体层接触的层由不会使氧从所述氧化物半导体层脱离的金属或者不会使氧从所述氧化物半导体层脱离的金属化合物构成。
9.如权利要求7所述的薄膜晶体管，其中，所述源极电极和所述漏极电极的与所述氧化物半导体层接触的层由下列之一构成：钼；钼的氧化物、氮化物或氧氮化物；钛的氧化物、氮化物或氧氮化物；氮化铝；氧化铜。
10.如权利要求7所述的薄膜晶体管，其中，所述源极电极和所述漏极电极的最上层由钛构成或者由钛的氧化物、氮化物或氧氮化物构成。
11.如权利要求1、2和4中任意一项所述的薄膜晶体管，其中，所述源极电极和所述漏极电极的与所述氧化物半导体层接触的层由导电金属氧化物、导电金属氮化物或导电金属氧氮化物构成。
12.一种显示器件，所述显示器件包括薄膜晶体管和显示元件，
其中，所述薄膜晶体管包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
所述源极电极和所述漏极电极中的至少一者具有使所述氧化物半导体层露出的开口部。
13.一种显示器件，所述显示器件包括薄膜晶体管和显示元件，
其中，所述薄膜晶体管包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
所述源极电极在沟道宽度方向上被使所述氧化物半导体层露出的槽隔开，所述漏极电极在所述沟道宽度方向上被使所述氧化物半导体层露出的所述槽隔开，且所述沟道宽度方向是与所述源极电极和所述漏极电极的相互面对方向垂直的方向。
14.一种显示器件，所述显示器件包括薄膜晶体管和显示元件，
其中，所述薄膜晶体管包括在基板上依次设置的栅极电极、栅极绝缘膜、设有沟道区域的氧化物半导体层以及覆盖着所述沟道区域的沟道保护层，
在位于所述沟道保护层两侧的所述氧化物半导体层上形成有源极电极和漏极电极，并且
沿着所述源极电极和所述漏极电极中的至少一者的与所述沟道保护层重叠的一侧的相对侧设有突出区域，在所述突出区域中所述氧化物半导体层从所述源极电极或所述漏极电极的端部露出。
15.如权利要求12～14中任意一项所述的显示器件，其中，所述显示元件是具有设在阳极与阴极之间且包含发光层的有机层的有机发光元件。
CN201010104366.5A 2009-02-09 2010-02-02 薄膜晶体管和显示器件 Active CN101800248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009027646A JP4752927B2 (ja) 2009-02-09 2009-02-09 薄膜トランジスタおよび表示装置
JP2009-027646 2009-02-09

Publications (2)

Publication Number Publication Date
CN101800248A CN101800248A (zh) 2010-08-11
CN101800248B true CN101800248B (zh) 2012-06-20

Family

ID=42539679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010104366.5A Active CN101800248B (zh) 2009-02-09 2010-02-02 薄膜晶体管和显示器件

Country Status (5)

Country Link
US (2) US8269217B2 (zh)
JP (1) JP4752927B2 (zh)
KR (1) KR101651679B1 (zh)
CN (1) CN101800248B (zh)
TW (1) TWI412137B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101460869B1 (ko) * 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
EP2478563B1 (en) * 2009-09-16 2021-04-07 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing a samesemiconductor device
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
CN106098788B (zh) 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9196739B2 (en) * 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5579848B2 (ja) * 2010-06-21 2014-08-27 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101989392B1 (ko) * 2010-10-20 2019-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
CN102097324B (zh) * 2010-10-22 2012-12-12 友达光电股份有限公司 半导体元件及其制造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2012153473A1 (en) * 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP5927523B2 (ja) * 2011-11-29 2016-06-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
WO2013150981A1 (ja) * 2012-04-04 2013-10-10 シャープ株式会社 半導体装置およびその製造方法
KR101949225B1 (ko) * 2012-04-16 2019-04-26 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20140068918A (ko) 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
CN103177970A (zh) * 2013-02-26 2013-06-26 上海大学 一种氧化物薄膜晶体管制备方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JP6227016B2 (ja) * 2014-02-14 2017-11-08 シャープ株式会社 アクティブマトリクス基板
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
US20150340539A1 (en) * 2014-05-21 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet sensor and electronic device using ultraviolet sensor
CN104167446B (zh) * 2014-07-14 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
US20170278879A1 (en) * 2014-09-03 2017-09-28 Sharp Kabushiki Kaisha Method for manufacturing metal lamination film, method for manufacturing semiconductor device, and method for manufacturing liquid crystal display device
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
KR102441560B1 (ko) 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
WO2017099024A1 (ja) * 2015-12-09 2017-06-15 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
CN106887436B (zh) * 2015-12-16 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列基板及其制备方法
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
KR20180099974A (ko) 2017-02-27 2018-09-06 삼성디스플레이 주식회사 반도체 장치
CN107369718A (zh) * 2017-08-07 2017-11-21 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
US10510899B2 (en) 2017-08-07 2019-12-17 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel
KR20190047365A (ko) * 2017-10-27 2019-05-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP2019153656A (ja) * 2018-03-02 2019-09-12 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN109616510B (zh) * 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10784341B2 (en) * 2019-01-21 2020-09-22 Northrop Grumnian Systems Corporation Castellated superjunction transistors
CN110707156B (zh) * 2019-09-16 2023-11-28 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
CN111244034A (zh) * 2020-01-17 2020-06-05 Tcl华星光电技术有限公司 阵列基板及其制造方法
US11631704B2 (en) * 2020-04-21 2023-04-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN111682033A (zh) * 2020-07-07 2020-09-18 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2023239182A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 박막 트랜지스터 구동 소자 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
US7265384B2 (en) * 2004-04-28 2007-09-04 Samsung Sdi Co., Ltd. Thin film transistor and organic electroluminescence display using the same
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0261620A (ja) * 1988-08-29 1990-03-01 Hitachi Ltd 液晶表示装置
JP3856901B2 (ja) * 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP2915397B1 (ja) * 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2001209070A (ja) * 2000-01-27 2001-08-03 Casio Comput Co Ltd 液晶表示素子
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG103846A1 (en) * 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR101111995B1 (ko) * 2003-12-02 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
US20050258427A1 (en) * 2004-05-20 2005-11-24 Chan Isaac W T Vertical thin film transistor electronics
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US20080210934A1 (en) * 2005-03-25 2008-09-04 Tokyo Institute Of Technology Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
US7265384B2 (en) * 2004-04-28 2007-09-04 Samsung Sdi Co., Ltd. Thin film transistor and organic electroluminescence display using the same
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20100200843A1 (en) 2010-08-12
JP4752927B2 (ja) 2011-08-17
US8269217B2 (en) 2012-09-18
JP2010183027A (ja) 2010-08-19
US8497504B2 (en) 2013-07-30
CN101800248A (zh) 2010-08-11
US20120043548A1 (en) 2012-02-23
KR20100091108A (ko) 2010-08-18
KR101651679B1 (ko) 2016-08-26
TW201044593A (en) 2010-12-16
TWI412137B (zh) 2013-10-11

Similar Documents

Publication Publication Date Title
CN101800248B (zh) 薄膜晶体管和显示器件
CN101794821B (zh) 薄膜晶体管和显示装置
CN101794823B (zh) 薄膜晶体管和显示装置
US8742418B2 (en) Thin film transistor and display device
CN101740564B (zh) 薄膜晶体管衬底和显示装置
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
CN103872043B (zh) 显示设备及其制造方法
CN102456581B (zh) 薄膜晶体管及其制造方法
TW201041144A (en) Thin film transistor, method of manufacturing the same, and display device
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN102130147B (zh) 显示器及其制造方法、以及电子设备
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
CN102148258A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
CN102683383A (zh) 显示装置和电子设备
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN103035737B (zh) 显示装置、其制造方法和电子单元
CN104078510A (zh) 半导体器件，显示单元和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150811

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150811

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right