CN101794823B - 薄膜晶体管和显示装置 - Google Patents

薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN101794823B
CN101794823B CN2010101080202A CN201010108020A CN101794823B CN 101794823 B CN101794823 B CN 101794823B CN 2010101080202 A CN2010101080202 A CN 2010101080202A CN 201010108020 A CN201010108020 A CN 201010108020A CN 101794823 B CN101794823 B CN 101794823B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor layer
gate insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101080202A
Other languages
English (en)
Other versions
CN101794823A (zh
Inventor
诸泽成浩
藤森隆成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101794823A publication Critical patent/CN101794823A/zh
Application granted granted Critical
Publication of CN101794823B publication Critical patent/CN101794823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种能够改善包括氧化物半导体层的薄膜晶体管的可靠性的薄膜晶体管。薄膜晶体管，包括：栅电极；在栅电极上形成的栅极绝缘膜；在栅极绝缘膜上形成与栅电极对应的沟道区的氧化物半导体层；在氧化物半导体层上，至少在与沟道区对应的区域中形成的沟道保护膜；和源/漏电极。在栅极绝缘膜上，氧化物半导体层的顶面和侧面被源/漏电极和沟道保护膜覆盖。

Description

薄膜晶体管和显示装置
技术领域
本发明涉及使用氧化物半导体层的薄膜晶体管(TFT)，和包括所述薄膜晶体管的显示装置。
背景技术
由氧化锌、氧化铟镓锌(IGZO)等构成的氧化物半导体作为半导体器件的活性层表现出优良的特性，近年来，氧化物半导体的开发已朝着应用于TFT、发光器件、透明导电薄膜等进展。
例如，与一直用于现有液晶显示装置的使用非晶硅(a-Si:H)作为沟道的TFT相比，利用氧化物半导体的TFT具有高的电子迁移率和优良的电气特性。此外，利用氧化物半导体的TFT具有即使在室温附近的低温下，也能够预期高迁移率的优点。
同时，已知氧化物半导体的耐热性不足，氧、锌等在TFT的制造过程中的热处理中发生脱离，形成晶格缺陷。晶格缺陷导致电气上的浅杂质能级的形成，造成氧化物半导体层的电阻低。从而，氧化物半导体的操作变成常开操作，即，在不施加栅电压的情况下，流动漏电流的耗尽型操作。缺陷能级被增大，阈值电压被降低，漏泄电流被增大。
由于这种晶格缺陷，将成为活性层的氧化锌中的载流子的诱发受到抑制，载流子浓度被降低。载流子浓度的降低导致活性层的电导率的下降，影响薄膜晶体管的电子迁移率和电流传送特性(例如，亚阈值特性和阈值电压)。
从而，过去提出了由非晶氧化铝(Al2O3)构成与氧化物半导体的沟道层接触的栅极绝缘层，降低界面的缺陷能级(例如，日本公开专利No.3913756)。
发明内容
这里，氧化物半导体膜具有由于水分的吸收、半导体中的载流子浓度被极大改变的特性。
从而，为了利用氧化物半导体膜作为沟道来实现薄膜晶体管，必须实现其中抑制水分混入的装置结构。即，最好通过抑制氧化物半导体层中水分的吸收来改善可靠性。
鉴于此，最好提供一种能够改善包括氧化物半导体层的薄膜晶体管的可靠性的薄膜晶体管，和包括该薄膜晶体管的显示装置。
按照本发明的一个实施例，提供一种薄膜晶体管，包括：栅电极；在栅电极上形成的栅极绝缘膜；在栅极绝缘膜上形成与栅电极对应的沟道区的氧化物半导体层；在氧化物半导体层上至少在与沟道区对应的区域中形成的沟道保护膜；和源/漏电极。在栅极绝缘膜上，氧化物半导体层的顶面和侧面被源/漏电极和沟道保护膜覆盖。
按照本发明的一个实施例，提供一种显示装置，包括显示元件，和驱动显示元件的薄膜晶体管，所述薄膜晶体管包括栅电极，在栅电极上形成的栅极绝缘膜，在栅极绝缘膜上形成与栅电极对应的沟道区的氧化物半导体层，在氧化物半导体层上至少在与沟道区对应的区域中形成的沟道保护膜，和源/漏电极。在栅极绝缘膜上，氧化物半导体层的顶面和侧面被源/漏电极和沟道保护层覆盖。
在按照本发明的实施例的薄膜晶体管和显示装置中，在栅极绝缘膜上，氧化物半导体层的顶面和侧面被源/漏电极和沟道保护层覆盖。从而，使氧化物半导体层与外部空气隔绝，抑制了水分等混入到氧化物半导体层中。
按照本发明的实施例的薄膜晶体管和显示装置，在栅极绝缘膜上，氧化物半导体层的顶面和侧面被源/漏电极和沟道保护层覆盖。从而，抑制了水分等混入到氧化物半导体层中，抑制了氧化物半导体层中水分的吸收。于是，能够改善包括氧化物半导体层的薄膜晶体管的可靠性。
根据下面的说明，本发明的其它和另外的目的、特征和优点将更明显。
附图说明
图1是图解说明按照本发明的一个实施例的显示装置的结构的方框图。
图2是图解说明图1中图解说明的像素电路的例子的等效电路图。
图3是图解说明图2中图解说明的TFT的结构的平面图。
图4A和4B是图解说明图3中图解说明的TFT的结构的横截面图。
图5是图解说明利用氧化物半导体的TFT的特性例子的示图。
图6是图解说明在图3、4A和4B中图解说明的源/漏电极的详细结构的横截面图。
图7是图解说明在图1中图解说明的显示区的结构例子的横截面图。
图8A-8C是按照步骤顺序图解说明形成在图3、4A和4B中图解说明的TFT基板的方法的例子的横截面图。
图9A和9B是图解说明在图8A-8C之后的步骤的横截面图。
图10是图解说明氧化物半导体中氧的脱离对TFT操作的影响的视图。
图11是图解说明按照比较例的TFT的结构的横截面图。
图12A和12B是图解说明比较例的TFT和实施例的TFT中的电流-电压特性的例子的特性图。
图13是图解说明按照本发明的改进的TFT的结构的横截面图。
图14是图解说明包括实施例的显示装置的模块的示意结构的平面图。
图15是图解说明实施例的显示装置的第一应用例子的外观的透视图。
图16A是图解说明第二应用例子的从前面观察的外观的透视图，图16B是图解说明第一应用例子的从后面观察的外观的透视图。
图17是图解说明第三应用例子的外观的透视图。
图18是图解说明第四应用例子的外观的透视图。
图19A是未闭合的第五应用例子的正视图，图19B是其侧视图，图19C是闭合的第五应用例子的正视图，图19D是其左视图，图19E是其右视图，图19F是其顶视图，图19G是其底视图。
具体实施方式
下面参考附图，详细说明本发明的一个实施例。将按照下述顺序进行说明：
1.实施例(用源/漏电极和保护膜覆盖氧化物半导体层的顶面和侧面的例子)
2.改进(除了沟道保护层之外，还设置保护膜(钝化膜)的例子)
3.模块和应用例子
1.实施例
(显示装置的结构例子)
图1图解说明按照本发明的实施例的显示装置的结构。该显示装置被用作超薄有机发光彩色显示装置等。在该显示装置中，例如，在TFT基板1中形成显示区110作为显示元件，在所述显示区110中以矩阵形式排列由多个有机发光元件10R、10G和10B构成的像素PXLC。在显示区110的周边，形成作为信号部分的水平选择器(HSEL)121、作为扫描器部分的光扫描器(WSCN)131和电源扫描器(DSCN)132。
在显示区110中，沿列方向排列信号线DTL 101到DTL 10n，沿行方向排列扫描线WSL 101到WSL 10m和电源线DSL 101到DSL10m。在每条信号线DTL和每条扫描线WSL的每个交点，设置包括有机发光元件PXLC(有机发光元件10R、10G和10B(子像素)之一)的像素电路140。每条信号线DTL与水平选择器121连接，视频信号从水平选择器121被供给信号线DTL。每条扫描线WSL与光扫描器131连接。每条电源线DSL与电源扫描器132连接。
图2图解说明像素电路140的一个例子。像素电路140是包括采样晶体管3A和驱动晶体管3B、保持电容3C和由有机发光元件PXLC构成的发光元件3D的有源驱动电路。在采样晶体管3A中，栅极与对应的扫描线WSL 101连接，源极和漏极之一与对应的信号线DTL101连接，源极和漏极中的另一个与驱动晶体管3B的对应栅极“g”连接。在驱动晶体管3B中，漏极“d”与对应的电源线DSL 101连接，源极“s”与发光元件3D的阳极连接。发光元件3D的阴极与接地配线3H连接。接地配线3H共同地与所有像素PXLC连接。保持电容3C连接在驱动晶体管3B的源极“s”和栅极“g”之间。
采样晶体管3A响应从扫描线WSL 101供给的控制信号，变成导通状态，并对从信号线DTL 101供给的视频信号的信号电位采样。采样的信号电位被保持在保持电容3C中。驱动晶体管3B接收来自第一电位下的电源线DSL 101的电流供给，并按照保持在保持电容3C中的信号电位，向发光元件3D供给驱动电流。发光元件3D借助供给的驱动电流，以与视频信号的信号电位一致的亮度发光。
(TFT的结构例子)
图3图解说明TFT基板1中的像素电路140的一部分(与图2的采样晶体管3A对应的部分)的平面结构。在TFT基板1中，例如，在由玻璃等构成的基板10上形成构成上述采样晶体管3A的TFT 20等。尽管在图3中被省略，不过图2的驱动晶体管3B的结构和TFT 20的结构类似。
图4A和4B图解说明在图3中图解说明的TFT 20的横截面结构。图4A图解说明沿图3的线II-II的横截面结构，图4B图解说明沿图3的线III-III的横截面结构。
例如，TFT 20是在基板10上顺序包括栅电极21、栅极绝缘膜22、氧化物半导体层23、沟道保护膜24和源/漏电极25的底栅式氧化物半导体晶体管。这里，“氧化物半导体”意味锌、铟、镓、锡或者它们的混合物的氧化物，已知氧化物半导体表现出优良的半导体特性。
图5图解说明例如由锌、铟和镓的混合氧化物(氧化铟镓锌：IGZO)构成的氧化物半导体TFT的电流-电压特性。该氧化物半导体显示比一直用作现有半导体的非晶硅的电子迁移率高10倍到100倍的电子迁移率，并且表现出有利的截止特性。此外，氧化物半导体的电阻约为现有的非晶硅的1/10到1/100，阈值电压可被容易地设置成较低，例如0伏或更小。
栅电极21借助施加于TFT 20的栅电压，控制氧化物半导体层23中的电子密度。例如，栅电极21具有包括厚度50纳米的钼(Mo)层和厚度400纳米的铝(Al)层或铝合金层的双层结构。
例如，栅极绝缘膜22具有从基板10一侧顺序包括厚度约380纳米的栅极绝缘膜221和厚度约20纳米的栅极绝缘膜222的双层结构。这样的栅极绝缘膜221和222由氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜等单层薄膜，或者由这些薄膜的层叠薄膜构成。其中最好把对水分等的阻挡特性较好的氧化铝薄膜和氮化硅薄膜用于栅极绝缘膜221和222。这种情况下，能够抑制来自基板10一侧的水分扩散。
例如，氧化物半导体层23的厚度为50纳米，由氧化铟镓锌(IGZO)构成。在氧化物半导体层23中，对应于栅电极21形成沟道区(图中未示出)。氧化物半导体层23被图案化成岛状(图中未示出)。
这里，如图4A和4B中所示，在栅极绝缘膜222上，用将在后面说明的源/漏电极25和沟道保护膜24覆盖氧化物半导体层23的顶面和侧面。从而，尽管细节将在后面说明，不过即使不形成现有的钝化膜(保护膜)，也能够使TFT稳定工作，而不会受空气中的水分等的影响。
至少在与氧化物半导体层23中的沟道区对应的区域中形成沟道保护膜24，沟道保护膜24具有从基板10一侧顺序包括沟道保护膜241、242和243的三层结构。这些沟道保护膜241-243包含氧化铝(Al2O3)或氮化硅(SiN等)，具体地说由氧化铝薄膜、氮化硅薄膜或氮氧化硅薄膜构成。不过，其中沟道保护膜242和243中的至少一层由氧化铝薄膜或氮化硅薄膜构成。具有这种结构的沟道保护膜24防止氧化物半导体层23中的沟道区的破坏，并防止氢、水分等渗入氧化物半导体层23。沟道保护膜24还保护沟道区不受当形成源/漏电极25时使用的光刻胶剥离液体等的影响。
例如，源/漏电极25由其中层叠多个金属层的多层薄膜构成。具体地说，例如，如图6中所示，源/漏电极25具有三层的层叠结构，所述三层包括厚度约50纳米的第一金属层251、厚度约500纳米的第二金属层252和厚度约50纳米的第三金属层253。其中，第一金属层251是沿着与氧化物半导体层23的界面形成的，在第一金属层251上顺序形成第二金属层252和第三金属层253。这样的金属层251-253分别由金属材料，比如钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)、ITO(铟锡复合氧化物)或氧化钛(TiO)构成。不过，在金属层251-253中，与氧化物半导体层23接触的第一金属层251最好由含钼(Mo)或氧的金属材料(比如ITO和氧化钛)构成。这种情况下，能够在抑制氧化物半导体层23中的氧脱离的同时，稳定TFT 20的电气特性。
(显示区的横截面结构的例子)
图7图解说明图1中图解说明的显示区110的横截面结构。在显示区110中，整体以矩形形式顺序形成发出红光的有机发光元件10R、发出绿光的有机发光元件10G和发出蓝光的有机发光元件10B。有机发光元件10R、10G和10B为平面带状，并且彼此相邻的有机发光元件10R、10G和10B的组合构成一个像素。
有机发光元件10R、10G和10B分别具有其中在TFT基板1上顺序层叠阳极52、电极间绝缘膜54、包括后面说明的发光层的有机层53和阴极55的结构，平面化绝缘膜51介于它们之间。
如果需要，那么用由氮化硅(SiN)、氧化硅(SiO)等制成的保护膜56覆盖有机发光元件10R、10G和10B。通过把由玻璃等制成的密封基板71粘附在保护膜56的整个表面上，密封有机发光元件10R、10G和10B，由热固化树脂、紫外固化树脂等构成的粘附层60介于密封基板71和保护膜56之间。如果需要，密封基板71可以配有滤色器72和作为黑色矩阵的阻光膜(图中未示出)。
平面化绝缘膜51用来使其中形成像素电路140的TFT基板1的表面变平整，最好由具有良好的图案化精度的材料构成，以形成微小的连接孔51A。作为平面化绝缘膜51的材料，例如，可以使用诸如聚酰亚胺之类的有机材料，或者诸如氧化硅(SiO2)之类的无机材料。图2中图解说明的驱动晶体管3B通过设置在平面化绝缘膜51中的连接孔51A，与阳极52电连接。尽管在图7中被省略，不过构成保持电容3C的电容器30的下层电极31通过设置在平面化绝缘膜51中的连接孔(图中未示出)与阳极52电连接(参见图2)。
对应于每个有机发光元件10R、10G和10B，形成阳极52。阳极52充当反射在发光层中产生的光的反射电极，并且最好具有尽可能高的反射率，以增大发光效率。阳极52具有例如100纳米(含)到1000纳米(含)的厚度，并由银(Ag)、铝(Al)、铬(Cr)、钛(Ti)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、铜(Cu)、钽(Ta)、钨(W)、铂(Pt)、金(Au)等单一金属元素，或者它们的合金构成。
电极间绝缘膜54用来保证阳极52和阴极55之间的绝缘，并用来精确地使发光区成形成希望的形状。例如，电极间绝缘膜54由诸如聚酰亚胺之类的有机材料、或者氧化硅(SiO2)之类的无机绝缘材料构成。电极间绝缘膜54具有与阳极52中的发光区对应的开口。尽管有机层53和阴极55不仅可以设置在发光区上，而且可以连续设置在电极间绝缘膜54上，不过只在电极间绝缘膜54的开口中发出光。
有机层53具有其中从阳极52一侧顺序层叠空穴注入层、空穴输送层、发光层和电子输送层(均未在图中示出)的结构。其中，如果需要的话，可以设置除发光层之外的各层。有机层53可具有不同的结构，取决于有机发光元件10R、10G和10B的发光颜色。空穴注入层用来提高空穴注入效率，并是防止漏泄的缓冲层。空穴输送层用来提高对发光层的空穴输送效率。通过施加电场发生电子和空穴的复合，发光层产生光。电子输送层用来提高对发光层的电子输送效率。有机层53的材料并不特别受限，只要是典型的低聚物有机材料或典型的高聚物有机材料即可。
阴极55具有5纳米(含)到50纳米(含)的厚度，由单一金属铝(Al)、镁(Mg)、钙(Ca)或钠(Na)或者它们的合金构成。其中，优选镁和银的合金(MgAg合金)，或者铝(Al)和锂(Li)的合金(AlLi合金)。阴极55可以由ITO(铟锡复合氧化物)或IZO(铟锌复合氧化物)构成。
(制造显示装置的方法的例子)
例如，可按照下述方式制造显示装置。
(形成TFT 20的步骤)
图8A-8C和图9图解说明形成包括TFT 20的TFT基板1的步骤的例子的横截面图。
如图8A中所示，例如，通过利用例如溅射法，在由玻璃制成的基板10上形成包括厚度50纳米的钼(Mo)层和厚度400纳米的铝(Al)层或铝合金层的双层结构。随后对所述双层结构进行光刻和蚀刻，从而形成栅电极21。
接下来，通过使用例如溅射法或等离子体CVD(化学气相沉积)法，在基板10的整个表面上形成包括将成为栅极绝缘膜221的氮化硅薄膜和将成为栅极绝缘膜222的氧化硅薄膜的双层结构。此时，为了优先考虑生产率，整个栅极绝缘膜22可以是氧化铝薄膜、氧化硅薄膜，氮氧化硅薄膜或氮化硅薄膜之类的单层薄膜。由于在把氧化物半导体层23加工成岛状之后立即通过蚀刻除去形成于氮化硅薄膜上的氧化硅薄膜或氮氧化硅薄膜，因此最好以5纳米(含)到50纳米(含)的膜厚形成氧化硅薄膜或氮氧化硅薄膜。
如图8B中所示，通过使用例如溅射法，以约5纳米(含)到100纳米(含)的厚度形成将成为氧化物半导体层23的氧化铟镓锌(IGZO)。此时，例如，在氧化物半导体层23由IGZO构成的情况下，使用以IGZO的陶瓷为靶标的DC溅射法，通过使用氩气(Ar)和氧气(O2)的混合气体的等离子体放电，在基板10上形成氧化物半导体层23。在等离子体放电之前，真空室中的空气被排空，直到真空室内的真空度达到1×10-4Pa或更低为止，随后引入氩气和氧气的混合气体。例如，在氧化物半导体层23由氧化锌构成的情况下，通过使用以氧化锌陶瓷为靶标的RF溅射法，或者通过使用锌金属靶在包含氩气和氧气的气氛中使用DC溅射法，来形成氧化物半导体层23。
在形成氧化物半导体层23之后，通过使用例如溅射法或CVD法，以例如10纳米(含)到50纳米(含)的厚度形成将成为沟道保护膜241的氧化铝薄膜、氧化硅薄膜或氮氧化硅薄膜。此时，在通过使用溅射法形成氧化铝薄膜或氧化硅薄膜的情况下，最好在溅射装置中连续形成氧化物半导体层23和氧化铝薄膜等。从而，能够使TFT 20的特性均匀一致。在优先考虑生产率的情况下，可进入下一步骤，而不形成这样的沟道保护膜241。
随后，如图8C中所示，形成成为TFT 20的沟道区的氧化物半导体层23和沟道保护膜241，并使之图案化成岛状。
随后，如图9A中所示，通过使用例如CVD法，以100纳米的厚度形成成为沟道保护膜242和243的氧化铝薄膜、氧化硅薄膜或氮氧化硅薄膜。此时，例如，沟道保护膜242可由氧化铝薄膜构成，沟道保护膜243可由氧化硅薄膜或氮氧化硅薄膜构成。相反，沟道保护膜242可由氧化硅薄膜或氮氧化硅薄膜构成，沟道保护膜243可由氧化铝薄膜构成。在通过使用等离子体CVD法等形成氮化硅薄膜或氮氧化硅薄膜的情况下，能够容易地把整个沟道保护膜24的膜厚增大到大约200纳米，该厚度是形成源/漏电极25的蚀刻中的必需厚度。
随后，如图9B中所示，对氧化铝薄膜、氧化硅薄膜或者氮氧化硅薄膜进行光刻和蚀刻，从而把氧化铝薄膜、氧化硅薄膜或氮氧化硅薄膜加工成预定形状。从而，形成包括具有图4中图解说明的形状的沟道保护膜241-243的沟道保护膜24。
这里，存在由于水分等的吸收，氧化物半导体层23中的半导体的电特性被改变的问题。从而，通过使用氧化铝薄膜作为沟道保护膜，能够利用氧化铝薄膜的优良阻气特性，稳定TFT 20的电特性，并且能够在不恶化TFT 20的特性的情况下形成沟道保护膜。如果通过使用原子层沉积(ALD)法形成这种氧化铝薄膜，那么在恶化氧化物半导体层23的电气特性的氢的产生受到抑制的条件下，可能形成致密的绝缘膜。这里，在使用原子层沉积法的情况下，作为原料气体的三甲基铝气体被引入真空室中，在基板10的表面上形成原子层的铝薄膜。随后，其中用等离子体激发臭氧或氧气的氧自由基被引入到基板10的表面中，铝薄膜被氧化。由于首先形成的铝薄膜具有原子层厚度，因此能够用臭氧或氧自由基容易地氧化铝薄膜，并且能够在整个基板10上形成均匀的氧化铝薄膜。之后，通过重复铝薄膜的形成和氧化工艺，能够形成由具有预定厚度的氧化铝薄膜构成的沟道保护膜。在该方法中，氧化铝薄膜可具有与化学计量比对应的组成，而不存在氧化铝薄膜中氧浓度的不足。从而，铝和氧的组份比可以理想地为2∶3，可以形成具有优良的电气特性和优良的阻气特性的沟道保护膜。
随后，通过使用例如溅射法，在栅极绝缘膜222、氧化物半导体层23和沟道保护膜24上形成源/漏电极25。具体地说，例如，顺序形成厚度约50纳米的钼层(第一金属层251)、厚度约500纳米的铝层(第二金属层252)，和厚度50纳米的钼层(第三金属层253)。通过分别使用光刻和蚀刻(例如，使用包含磷酸、硝酸和醋酸的混合液体的湿法蚀刻)，使第一金属层251到第三金属层253成形成预定形状。从而，形成源/漏电极25。如上所述，形成包括如图3、4A和4B中图解说明的TFT 20的TFT基板1。
(形成有机发光元件10R、10G和10B的步骤)
首先，在TFT基板1的整个表面上施加光敏树脂，在TFT基板1上进行曝光和显影。从而，形成和烧制平面化绝缘膜51和连接孔51A。随后，通过使用例如直接溅射，沉积由上述材料构成的阳极52，并通过使用光刻技术有选择地蚀刻阳极52，从而把阳极52图案化成预定的形状。随后，通过使用例如CVD法，形成具有上述厚度并由上述材料构成的电极间绝缘膜54，并通过使用光刻法形成开口。之后，通过使用例如蒸发法，顺序沉积由上述材料构成的有机层53和阴极55，形成有机发光元件10R、10G和10B。之后，用由上述材料构成的保护膜56覆盖有机发光元件10R、10G和10B。
之后，在保护膜56上形成粘附层60。之后，设置滤色器72，并准备由上述材料制成的密封基板71。借助中间的粘附层60，把TFT基板1和密封基板71相互粘合。如上所述，完成图7中图解说明的显示区。
(显示装置的作用和效果)
下面通过和比较例比较，说明显示装置的作用和效果。
在本实施例的显示装置中，响应从扫描线WSL供给的控制信号，使采样晶体管3A导通，从信号线DTL供给的视频信号的信号电位被采样并被保持在保持电容3C中。电流从第一电位下的电源线DSL 101被供给驱动晶体管3B，按照保持在保持电容3C中的信号电位，向发光元件3D(有机发光元件10R、10G和10B)供给驱动电流。发光元件3D(有机发光元件10R、10G和10B)借助供给的驱动电流，以与视频信号的信号电位一致的亮度发光。所述光透过阴极55、滤色器72和密封基板71，并被提取。
这里，氧化物半导体的耐热性不足，氧在TFT的制造过程中的热处理和等离子体工艺中发生脱离，形成晶格缺陷。晶格缺陷导致电气上的浅杂质能级的形成，造成氧化物半导体层的电阻低。从而，在使用氧化物半导体作为TFT的活性层的情况下，缺陷能级被增大，阈值电压被减小，漏泄电流被增大，导致氧化物半导体的操作变成其中在不施加栅电压的情况下，流动漏电流的耗尽型操作。当缺陷能级被充分增大时，例如，如图10中所示，那么晶体管操作被阻止以转变成导体操作。
(比较例)
从而，在按照其横截面结构示于图11中的比较例的TFT 820中，在栅极绝缘膜22上，用源/漏电极25和沟道保护膜24覆盖氧化物半导体层23的顶面。但是，在TFT 820中，和本实施例的TFT 20不同，氧化物半导体层23的侧面未被覆盖，并曝露在外部空气中(指的是图中的附图标记P801和P802的区域)。于是，在TFT 820中，由于外部空气中的水分等被供给氧化物半导体层23，因此TFT 820的电气特性变得不稳定。
(本实施例)
另一方面，在本实施例中，在栅极绝缘膜22上，用源/漏电极25和沟道保护膜24覆盖氧化物半导体层23的顶面和侧面。从而，不同于比较例，使氧化物半导体23与外部空气隔绝，抑制了水分等混合到氧化物半导体层23中。于是，与比较例的TFT 820的电气特性相比，在本实施例的TFT 20中，电气特性变稳定。
图12A和12B图解说明指示在薄膜晶体管被置于温度60℃、湿度90％的高温高湿炉中24小时的情况下，薄膜晶体管的栅电压和漏电流之间的关系的特性(电流-电压特性)的变化。这里，图12A图解说明按照比较例的TFT 820的电流-电压特性，图12B图解说明按照本实施例的TFT 20的电流-电压特性。可看出在图12B中图解说明的本实施例的TFT 20中，电流-电压特性几乎不变化，而在图12A中图解说明的比较例的TFT 820中，阈值电压沿负方向被改变。
如上所述，在本实施例中，由于在栅极绝缘膜22上，用源/漏电极25和沟道保护膜24覆盖氧化物半导体层23的顶面和侧面，因此抑制了水分等混合到氧化物半导体层23中，抑制了氧化物半导体层23中水分的吸收。于是，能够改善包括氧化物半导体层的薄膜晶体管的可靠性。
在使用这种TFT 20的显示装置中，能够实现价格低廉的高质量平板显示器。
2.改进
图13图解说明按照本发明的改进的TFT 20A的横截面结构。在图13中，和第一实施例中相同的附图标记用于指示实质相同的组件，从而适当地省略其说明。
在TFT 20A中，除了至此描述的沟道保护膜24之外，还设置保护膜(钝化膜)以便覆盖TFT 20A的整个外表面。按照和沟道保护膜24相同的方式，这种保护膜26最好包含氧化铝或氮化硅，并且可以是包括至少一层的氧化铝薄膜和氮化硅薄膜的层叠薄膜。
就这种结构来说，能够严格保护TFT 20不受外部水分等的影响，能够进一步改善薄膜晶体管的可靠性。
3.模块和应用例子
下面，说明已在上面的实施例和改进中描述的显示装置的应用例子。上述实施例等的显示装置可适用于各种领域的电子装置，例如电视机、数字照相机、笔记本个人计算机、诸如移动电话机之类的移动终端装置、或摄像机。换句话说，上述实施例等的显示装置可适用于各种领域的其中从外部输入的视频信号，或者在装置内部产生的视频信号被显示成图像或视频的电子装置中的显示装置。
(模块)
例如，上述实施例的显示装置作为图14中图解说明的模块被安装在后面说明的第一应用例子到第五应用例子的各种电子装置中。例如，在该模块中，从密封基板71和粘附层60露出的曝露区210被设置在基板11的一侧，通过把信号线驱动电路120和扫描线驱动电路130的配线延伸到曝露区210中，形成外部连接端子(图中未示出)。在外部连接端子中，可以设置柔性印刷电路(FPC)220，用于信号的输入/输出。
(第一应用例子)
图15图解说明应用上述实施例等的显示装置的电视机的外观。例如，所述电视机包括视频显示屏幕部分300，视频显示屏部分300包括前面板310和滤色玻璃320。视频显示屏部分300由按照上述实施例等的显示装置构成。
(第二应用例子)
图16A和16B图解说明应用上述实施例等的显示装置的数字照相机的外观。例如，所述数字照相机包括闪光用发光部分410、显示部分420、菜单开关430和快门按钮440。显示部分420由按照上述实施例等的显示装置构成。
(第三应用例子)
图17图解说明应用上述实施例等的显示装置的笔记本个人计算机的外观。例如，所述笔记本个人计算机包括主体510、用于输入字符等的键盘520、和显示图像的显示部分530。显示部分530由按照上述实施例等的显示装置构成。
(第四应用例子)
图18图解说明应用上述实施例等的显示装置的摄像机的外观。例如，所述摄像机包括主体610、设置在主体610的前侧面的捕捉被摄物体的透镜620、捕捉开始/停止开关630、和显示部分640。显示部分640由按照上述实施例等的显示装置构成。
(第五应用例子)
图19A-19G图解说明应用上述实施例等的显示装置的移动电话机的外观。例如，在该移动电话机中，上盖710和下盖720由接合部分(铰链部分)730接合。移动电话机包括显示器740，子显示器750，闪光灯760和照相机770。显示器740中子显示器750由按照上述实施例等的显示装置构成。
上面，尽管关于实施例、改进和其应用例子说明了本发明，不过，本发明并不局限于上述实施例等，可以做出各种改进。
例如，每层的材料、厚度、成膜方法、成膜条件等并不局限于在上面的实施例中所述的材料、厚度、成膜方法、成膜条件等。可以采用其它材料、其它厚度、其它成膜方法和其它成膜条件。
在实施例等中，通过使用有机发光元件10R、10B和10G的结构进行了具体说明。不过，并不总是必需包括所有这些层，并且可以另外包括其它层。
另外，本发明还可应用于利用除有机EL显示元件之外的其它显示元件，比如液晶显示元件、无机电致发光元件、电沉积式显示元件和电致变色式显示元件的显示装置。
本申请包含与在2009年2月4日向日本专利局提出的日本优先权专利申请JP2009-24035中公开的主题相关的主题，该专利申请的整个内容在此引为参考。
本领域的技术人员应明白根据设计要求和其它因素，可产生各种改进、组合、子组合和变更，只要它们在附加权利要求或其等同物的范围之内。

Claims (7)

1.一种薄膜晶体管，包括：
栅电极；
在栅电极上形成的栅极绝缘膜；
在栅极绝缘膜上形成与栅电极对应的沟道区的氧化物半导体层；
在氧化物半导体层上至少在与沟道区对应的区域中形成的沟道保护膜；和
源/漏电极，其中
在栅极绝缘膜上，氧化物半导体层的顶面和侧面全部被源/漏电极和沟道保护膜的组合覆盖，并且
沟道保护膜为包含氧化铝或氮化硅的三层膜，该三层膜中的不与氧化物半导体层接触的两层中的至少一层由氧化铝薄膜或氮化硅薄膜构成。
2.按照权利要求1所述的薄膜晶体管，其中栅极绝缘膜包含氧化铝或氮化硅。
3.按照权利要求2所述的薄膜晶体管，其中栅极绝缘膜是包括氧化铝薄膜和氮化硅薄膜的层叠薄膜。
4.按照权利要求1所述的薄膜晶体管，其中
通过层叠多个金属层构成所述源/漏电极，
在所述多个金属层中，与氧化物半导体层接触的金属层由含氧的金属材料构成。
5.按照权利要求1所述的薄膜晶体管，其中
通过层叠多个金属层构成所述源/漏电极，并且
在所述多个金属层中，与氧化物半导体层接触的金属层由钼构成。
6.一种显示装置，包括：
显示元件；和
驱动显示元件的薄膜晶体管，所述薄膜晶体管包括栅电极，
在栅电极上形成的栅极绝缘膜，
在栅极绝缘膜上形成与栅电极对应的沟道区的氧化物半导体层，
在氧化物半导体层上至少在与沟道区对应的区域中形成的沟道保护膜，和
源/漏电极，其中
在栅极绝缘膜上，氧化物半导体层的顶面和侧面全部被源/漏电极和沟道保护膜的组合覆盖，并且
沟道保护膜为包含氧化铝或氮化硅的三层膜，该三层膜中的不与氧化物半导体层接触的两层中的至少一层由氧化铝薄膜或氮化硅薄膜构成。
7.按照权利要求6所述的显示装置，其中显示元件是包括阳极、包括发光层的有机层、和阴极的有机发光元件。
CN2010101080202A 2009-02-04 2010-01-28 薄膜晶体管和显示装置 Active CN101794823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009024035A JP2010182819A (ja) 2009-02-04 2009-02-04 薄膜トランジスタおよび表示装置
JP2009-024035 2009-02-04

Publications (2)

Publication Number Publication Date
CN101794823A CN101794823A (zh) 2010-08-04
CN101794823B true CN101794823B (zh) 2013-08-21

Family

ID=42396939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101080202A Active CN101794823B (zh) 2009-02-04 2010-01-28 薄膜晶体管和显示装置

Country Status (3)

Country Link
US (2) US8426851B2 (zh)
JP (1) JP2010182819A (zh)
CN (1) CN101794823B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101084173B1 (ko) 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR102129540B1 (ko) * 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5253674B2 (ja) * 2010-08-30 2013-07-31 シャープ株式会社 半導体装置およびその製造方法
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8679986B2 (en) 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
CN102005389A (zh) * 2010-10-15 2011-04-06 信利半导体有限公司 降低背沟道刻蚀型tft漏电率的方法
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
KR20120065854A (ko) * 2010-12-13 2012-06-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101827514B1 (ko) * 2011-08-18 2018-02-08 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
WO2012091297A1 (ko) * 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101768487B1 (ko) * 2011-05-03 2017-08-18 엘지디스플레이 주식회사 박막트랜지스터 및 그를 포함하는 트랜지스터 어레이 기판
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101790062B1 (ko) * 2011-08-24 2017-10-25 엘지디스플레이 주식회사 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법
JP2013115111A (ja) * 2011-11-25 2013-06-10 Hitachi Ltd 酸化物半導体装置およびその製造方法
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
CN102723359B (zh) 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9564474B2 (en) 2012-06-21 2017-02-07 Joled Inc. TFT substrate, method for producing same, organic EL display device, and method for manufacturing organic EL display device
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9812338B2 (en) * 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
KR20230152795A (ko) * 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2014170829A (ja) 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2016001722A (ja) * 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
US10121898B2 (en) 2014-05-09 2018-11-06 Joled Inc. Thin-film transistor substrate and method of manufacturing the same
CN104112766B (zh) * 2014-07-22 2017-02-15 深圳市华星光电技术有限公司 彩色显示器件结构
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105097950A (zh) * 2015-08-24 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
KR101829805B1 (ko) * 2016-02-19 2018-02-20 실리콘 디스플레이 (주) 산화물 반도체 트랜지스터 및 이의 제조 방법
KR101809833B1 (ko) * 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터
KR101808432B1 (ko) * 2016-06-22 2018-01-18 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR101897345B1 (ko) * 2016-09-21 2018-09-10 고려대학교 산학협력단 박막 트랜지스터
CN106486551A (zh) * 2016-12-07 2017-03-08 电子科技大学 一种铟镓锌氧薄膜晶体管及其制备方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
US20220230878A1 (en) * 2019-09-05 2022-07-21 Hewlett-Packard Development Company, L.P. Semiconductor composite layers
EP4131411A4 (en) * 2021-03-11 2023-08-16 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND DISPLAY PANEL THEREFORE, AND DISPLAY DEVICE
US20220384366A1 (en) * 2021-06-01 2022-12-01 Cree, Inc. Multilayer encapsulation for humidity robustness and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090073A (zh) * 2006-05-10 2007-12-19 索尼株式会社 制造薄膜晶体管的方法、薄膜晶体管和显示单元
WO2008069056A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825543B2 (en) * 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
WO2003098699A1 (en) 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
JP4860183B2 (ja) * 2005-05-24 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5003277B2 (ja) * 2007-05-18 2012-08-15 ソニー株式会社 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP4488039B2 (ja) * 2007-07-25 2010-06-23 ソニー株式会社 薄膜半導体装置の製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335304A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法
CN101090073A (zh) * 2006-05-10 2007-12-19 索尼株式会社 制造薄膜晶体管的方法、薄膜晶体管和显示单元
WO2008069056A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus

Also Published As

Publication number Publication date
US9178072B2 (en) 2015-11-03
US8426851B2 (en) 2013-04-23
US20100193772A1 (en) 2010-08-05
JP2010182819A (ja) 2010-08-19
US20130056728A1 (en) 2013-03-07
CN101794823A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
CN101794823B (zh) 薄膜晶体管和显示装置
CN101794821B (zh) 薄膜晶体管和显示装置
CN101800248B (zh) 薄膜晶体管和显示器件
US8742418B2 (en) Thin film transistor and display device
TWI442577B (zh) 薄膜電晶體及其製造方法
CN101740564B (zh) 薄膜晶体管衬底和显示装置
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
CN101794770B (zh) 显示设备及其制造方法
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
CN101752426A (zh) 薄膜晶体管、显示单元和制造薄膜晶体管的方法
CN102130147B (zh) 显示器及其制造方法、以及电子设备
CN102148258A (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
JP6175740B2 (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231129

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.