CN102544064B - 使用氧化物半导体的器件、显示装置、和电子设备 - Google Patents

使用氧化物半导体的器件、显示装置、和电子设备 Download PDF

Info

Publication number
CN102544064B
CN102544064B CN201110415692.2A CN201110415692A CN102544064B CN 102544064 B CN102544064 B CN 102544064B CN 201110415692 A CN201110415692 A CN 201110415692A CN 102544064 B CN102544064 B CN 102544064B
Authority
CN
China
Prior art keywords
oxide semiconductor
interconnection line
technique
semiconductor layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110415692.2A
Other languages
English (en)
Other versions
CN102544064A (zh
Inventor
三并彻雄
内野胜秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102544064A publication Critical patent/CN102544064A/zh
Application granted granted Critical
Publication of CN102544064B publication Critical patent/CN102544064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

这里公开了使用氧化物半导体的器件、显示装置、和电子设备，其中所述使用氧化物半导体的器件包括：电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，该电路部分具有下部互连线、上部互连线、以及层间绝缘膜，该层间绝缘膜包括氧化物半导体层和沟道保护层，该沟道保护层被***在对应于下部互连线的厚度的氧化物半导体层的上升部分的***表面和上部互连线之间。

Description

使用氧化物半导体的器件、显示装置、和电子设备
技术领域
本公开涉及使用氧化物半导体的设备、显示装置、和电子设备，更具体地涉及使用包括氧化物半导体作为其沟道材料的薄膜晶体管的器件、使用该薄膜晶体管的显示装置、以及具有该显示装置的电子设备。
背景技术
近年来，使用主要包括氧化物半导体(下文中称为“氧化物半导体”)作为其沟道材料的薄膜晶体管(TFT)正在引起关注。已知了使用氧化物半导体作为其沟道材料的薄膜晶体管与在现有的液晶显示装置等中使用的、利用非晶硅作为其沟道材料的薄膜晶体管相比，具有更高的载流子迁移率并且展示更好的半导体特性。
另一方面，尽管非晶硅具有低载流子迁移率，但是其容易允许实现大尺寸屏幕的显示面板。可以利用与非晶硅的工艺相同的工艺来制造氧化物半导体。因此，与非晶硅相似，氧化物半导体也容易允许实现大尺寸屏幕的显示面板。另外，氧化物半导体的载流子迁移率相对较高。因此，可以在显示面板上安装使用包括氧化物半导体作为其沟道材料的薄膜晶体管的电路部分。
为此原因，促进了发展并且关于这样的显示装置已经作出了各种建议，所述显示装置使用包括氧化物半导体作为其沟道材料的薄膜晶体管作为配置该显示装置中的像素电路和像素阵列部分周围的电路部分(驱动电路部分)的薄膜晶体管(参见例如日本专利特许公开No.2010-114413)
发明内容
在显示装置中，在像素阵列部分周围的电路部分中出现以下情况：互连线(interconnect)不可避免地彼此交叉。因此，上部互连线跨过下部互连线的位置不可避免地存在。对于该情况，通常层间绝缘膜的膜厚度在互连线彼此交叉的部分(下文中称为“互连线交叉部分”)被设置得大，以便在下部互连线和上部互连线彼此交叉的位置处避免层间短路。
在通过使用包括氧化物半导体作为其沟道材料的薄膜晶体管而配置电路部分的情况下，沟道保护膜和作为薄膜晶体管的沟道层的氧化物半导体层也以相同工艺被形成在互连线交叉部分处作为层间绝缘膜。
然而，氧化物半导体的电特性在氧化物半导体中的氧随着时间释放出来时变差。具体地，电特性沿着导电性变得更高的方向(即，氧化物半导体变得更接近导体)改变。如果氧化物半导体变得接近导体，则氧化物半导体层与上部互连线电短路。从而，氧化物半导体层本身、以及氧化物半导体层与上部互连线之间的沟道保护膜变得不能起到层间绝缘膜的作用，并且仅仅氧化物半导体层和下部互连线之间的绝缘膜作用为层间绝缘膜。结果，在互连线交叉部分处，下部互连线和上部互连线之间的击穿电压被降低。
尽管上面采用显示装置作为示例描述了相关技术的问题，然而该问题不仅应用于显示装置，而且还应用于使用氧化物半导体的所有装置。
需要一种提供使用氧化物半导体的器件、显示装置、和电子设备的技术，其中，使用包括氧化物半导体作为其沟道材料的薄膜晶体管，防止了在互连线交叉部分处、与氧化物半导体的特性随着时间的改变相关联的击穿电压的降低。
根据本公开的实施例，提供了一种使用氧化物半导体的器件。该器件包括电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管。在该器件中，电路部分具有：以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线、与该下部互连线交叉的上部互连线、以及在下部互连线和上部互连线之间提供的层间绝缘膜。此外，该层间绝缘膜包括以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠的氧化物半导体层和沟道保护层。此外，沟道保护层被***在对应于下部互连线的厚度的氧化物半导体层的上升部分的***表面和上部互连线之间。
在使用具有上述配置的氧化物半导体的器件中，在下部互连线与上部互连线交叉的位置(即，互连线交叉部分)处形成具有大的膜厚度的层间绝缘膜时，以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺来堆叠氧化物半导体层和沟道保护层。此时，沟道保护层被***在对应于下部互连线的厚度的氧化物半导体层的上升部分的***表面和上部互连线之间。由于该特征，即使由于氧化物半导体的特性随着时间改变(具体地，由于归因于氧随着时间的移除引起的电特性变差)而使得氧化物半导体变得接近导体，氧化物半导体层在其***表面处也不与上部互连线电短路。也就是说，在互连线交叉部分处的层间绝缘膜中，归因于氧化物半导体特性随着时间的改变引起的电特性变差问题不会出现。
根据本公开的实施例，在使用包括氧化物半导体作为其沟道材料的薄膜晶体管的器件中，在互连线交叉部分的层间绝缘膜中不出现氧化物半导体的特性随着时间改变的问题，并且因此在互连线交叉部分处上部互连线和下部互连线之间的击穿电压不被降低。
附图说明
图1是示出应用本公开实施例的有机EL显示装置的示意性配置的***配置图；
图2是示出应用本公开实施例的有机EL显示装置的像素的电路配置的一个示例的电路图；
图3是用于解释应用本公开实施例的有机EL显示装置的基本电路操作的时序波形图；
图4A-4H是应用本公开实施例的有机EL显示装置的基本电路操作的操作解释图；
图5A是用于解释归因于驱动晶体管的阈值电压Vth的变化的问题的特性图，图5B是用于解释归因于驱动晶体管的迁移率μ的变化的问题的特性图；
图6A和6B是关于写入扫描电路的解释图：图6A示出了写入扫描电路的配置的一个示例，图6B示出了在写入扫描电路中包括的移位寄存器电路的电路示例；
图7A和7B是关于由单沟道晶体管和电容性元件的组合形成的反相器电路的解释图：图7A示出了电路配置的一个示例，图7B示出了输入脉冲信号INVin和输出脉冲信号INVout的相应波形；
图8是示出信号输出电路的配置的一个示例的电路图；
图9A-9C是关于根据相关技术示例的在互连线交叉部分处的问题的解释图：图9A示出了具有互连线交叉部分的电路部分的互连线结构，图9B示出了互连线交叉部分的放大平面图案，以及图9C示出了沿着图9B中的线X-X’的截面；
图10A和10B是关于根据相关技术示例的在互连线交叉部分处互连线之间的层间绝缘膜的解释图：图10A示出了移除氧之前的电状态，图10B示出了移除氧之后的电状态；
图11A和11B是关于根据本公开第一实施例的形式示例1的在互连线交叉部分处互连线之间的层间绝缘膜的解释图：图11A示出了互连线交叉部分的放大平面图案，图11B示出了沿着图11A中的线A-A’的截面；
图12A和12B是关于根据第一实施例的形式示例2的在互连线交叉部分处互连线之间的层间绝缘膜的解释图：图12A示出了互连线交叉部分的放大平面图案，图12B示出了沿着图12A中的线B-B’的截面；
图13A和13B是关于根据本公开第二实施例的在互连线交叉部分处互连线之间的层间绝缘膜的解释图：图13A示出了互连线交叉部分的放大平面图案，图13B示出了沿着图13A中的线C-C’的截面；
图14是示出关于根据第一实施例的形式示例1的层间绝缘膜的制造工艺的步骤流程的步骤图；
图15是示出关于根据第二实施例的层间绝缘膜的制造工艺的流程步骤的步骤图；
图16是示出应用本公开实施例的电视机的外观的透视图；
图17A和17B是示出应用本公开实施例的数字照相机的外观的透视图；图17A是正面的透视图，图17B是背面的透视图；
图18是示出应用本公开实施例的笔记本型个人计算机的外观的透视图；
图19是示出应用本公开实施例的摄像机的外观的透视图；
图20A-20G是示出应用本公开实施例的蜂窝电话的外观图：图20A是打开状态的正视图，图20B是打开状态的侧视图，图20C是合上状态的正视图，图20D是左侧视图，图20E是右侧视图，图20F是俯视图，而图20G是仰视图。
具体实施方式
下面将参考附图描述用于实施本公开的模式(下文中称为“实施例”)。描述的顺序如下：
1.应用本公开实施例的有机EL显示装置
1-1.***配置
1-2.基本电路操作
1-3.驱动电路部分的配置示例
2.第一实施例(包括氧化物半导体层的层间绝缘膜)
2-1.形式示例1
2-2.形式示例2
3.第二实施例(不包括氧化物半导体层的层间绝缘膜)
4.制造工艺
4-1.制造工艺1
4-2.制造工艺2
5.修改示例
6.电子设备
<1.应用本公开实施例的有机EL显示装置>
[1-1.***配置]
图1是示出应用本公开实施例的有源矩阵显示装置的示意性配置的***配置图。
有源矩阵显示装置是通过在与光电元件的像素相同的像素中提供的有源元件(例如绝缘栅极场效应晶体管)来控制流过光电元件的电流的显示装置。通常使用薄膜晶体管(TFT)作为绝缘栅极场效应晶体管。
通过采用使用电流驱动光电元件(例如有机EL元件)作为像素(像素电路)的发光元件的有源矩阵有机EL显示装置作为示例来进行以下描述，所述电流驱动光电元件的发光亮度取决于流过该元件的电流值而改变。
如图1所示，根据本应用示例的有机EL显示装置10具有像素阵列部分30，其中包括有机EL元件的多个像素20被二维地布置为矩阵，并且驱动电路部分布置在该像素阵列部分30周围。驱动电路部分包括写入扫描电路40、电源扫描电路50、信号输出电路60等，并且驱动像素阵列部分30的相应像素20。
在有机EL显示装置10能够进行彩色显示的情况下，一个像素(单位像素)包括多个子像素，并且每个子像素等效于图1中的像素20。具体地，在能够进行彩色显示的显示装置中，一个像素包括例如三个子像素：发射红光的子像素(R)、发射绿光的子像素(G)和发射蓝光的子像素(B)。
然而，一个像素的配置不限于三基色RGB的子像素组合，并且还可以通过进一步将一种颜色或多种颜色的子像素添加到三基色的子像素来配置一个像素。具体地，例如，还可以通过添加用于亮度增强的发射白光的子像素(W)来配置一个像素，以及通过添加用于扩大色彩再现范围的发射补色光的至少一个子像素来配置一个像素。
像素阵列部分30包括扫描线311到31m、电源线321到32m、和信号线331到33n。为了在m行和n列上布置像素20，在每个像素行的基础上，沿着行方向(像素行上的像素布置方向)布线扫描线311到31m和电源线321到32m。在每个像素列的基础上，沿着列方向(像素列上的像素布置方向)布线信号线331到33n。
扫描线311到31m中的每一条与写入扫描电路40用于对应行的输出端子连接。电源线321到32m中的每一条与电源扫描电路50中用于对应行的输出端子连接。信号线331到33n中的每一条与信号输出电路60中用于对应列的输出端子连接。
像素阵列部分30通常被形成在透明绝缘基板(诸如玻璃基板)上。因此，有机EL显示装置10具有平面型(平坦型)面板结构。可以通过如后面所述地使用包括氧化物半导体作为其沟道材料的薄膜晶体管(氧化物半导体TFT)，来形成像素阵列部分30的相应像素20的驱动电路。此外，通过使用氧化物半导体TFT还形成写入扫描电路40、电源扫描电路50、和信号输出电路60，由此写入扫描电路40、电源扫描电路50、和信号输出电路60可以被安置在形成像素阵列部分30的显示面板(基板)70上，如图1所示。
利用移位寄存器电路来配置写入扫描电路40，所述移位寄存器电路与时钟脉冲ck同步地依序移位(传输)起始脉冲sp等等(后面将描述写入扫描电路40的具体配置的细节)。在将视频信号写入到像素阵列部分30的相应像素20时，该写入扫描电路40依序将写入扫描信号WS(WS1到WSm)提供给扫描线(311到31m)，由此继而在逐行基础上扫描(线顺序扫描)像素阵列部分30的相应像素20。
利用移位寄存器电路来配置电源扫描电路50，所述移位寄存器电路与时钟脉冲ck同步地依序移位起始脉冲sp等等。该电源扫描电路50与由写入扫描电路40进行的线顺序扫描同步地将能够在第一供电电势Vccp和低于第一供电电势Vccp的第二供电电势Vini之间切换的供电电势DS(DS1到DSm)提供给电源线32(321到32m)。如后面所述的，通过供电电势DS的Vccp/Vini的切换，来控制像素20的发光/不发光。
信号输出电路60选择性地输出参考电势Vofs、和从信号提供源(未示出)提供的与亮度信息相对应的视频信号的信号电压Vsig(下文中，经常将其简称为“信号电压”)。参考电势Vofs是充当视频信号的信号电压Vsig的基础的电势(例如，等效于视频信号的黑色电平的电势)，并且在后面描述的阈值校正处理中使用。
在通过写入扫描电路40进行扫描而选择的像素行的单元中，从信号输出电路60输出的信号电压Vsig/参考电势Vofs经由信号线33(331到33n)被写入到像素阵列部分30的相应像素20。也就是说，信号输出电路60采用行顺序写入的驱动形式，以便在每行(线)的基础上写入信号电压Vsig。
(像素电路)
图2是示出像素(像素电路)20的具体电路配置的一个示例的电路图。像素20的发光部分由有机EL元件21形成，所述有机EL元件21是电流驱动光电元件，其发光亮度取决于流过该元件的电流值而改变。
如图2所示，利用有机EL元件21和驱动电路来配置像素20，所述驱动电路通过将电流施加到有机EL元件21来驱动有机EL元件21。有机EL元件21的阴极电极与对于所有像素20共同地布线的公共电源线34(所谓的整体互连线(blanket interconnect)连接。
用于驱动有机EL元件21的驱动电路具有驱动晶体管22、写入晶体管23、保持电容24、和辅助电容25。可以使用N沟道TFT作为驱动晶体管22和写入晶体管23。然而，驱动晶体管22和写入晶体管23的导电类型的该组合仅仅是一个示例，并且该组合不限于此。
驱动晶体管22的一个电极(源极/漏极电极)与有机EL元件21的阳极电极连接，另一电极(漏极/源极电极)与电源线32(321到32m)连接。
写入晶体管23的一个电极(源极/漏极电极)与信号线33(331到33n)连接，另一电极(漏极/源极电极)与驱动晶体管22的栅极电极连接。写入晶体管23的栅极电极与扫描线31(311到31m)连接。
在驱动晶体管22和写入晶体管23中，一个电极指代与源极/漏极区电连接的金属互连线，另一电极指代与漏极/源极区电连接的金属互连线。取决于一个电极和另一电极之间的电势关系，有可能一个电极充当源极电极或漏极电极，而另一个电极充当漏极电极或源极电极。
保持电容24的一个电极与驱动晶体管22的栅极电极连接，另一电极与驱动晶体管22的一个电极和有机EL元件21的阳极电极连接。
辅助电容25的一个电极与有机EL元件21的阳极电极连接，另一电极与公共电源线34连接。根据需要，为了补偿有机EL元件21的电容的不足并增强将视频信号写入到保持电容24的增益而提供该辅助电容25。也就是说，辅助电容25不是必要的构成元件，并且在有机EL元件21的等效电容足够高的情况下可以被省略。
在该配置中，辅助电容25的另一电极与公共电源线34连接。然而，该另一电极的连接对象不限于公共电源线34，只要该连接对象是处于固定电势的节点即可。将辅助电容25的该另一电极与固定电势的节点连接允许实现补偿有机EL元件21的电容不足并增强将视频信号写入到保持电容24的增益的期望目的。
在具有上述配置的像素20中，响应于经由扫描线31从写入扫描电路40施加到栅极电极的高有效写入扫描信号WS，写入晶体管23变为导通状态。由此，写入晶体管23执行对经由信号线33从信号输出电路60供应的与亮度信息相对应的视频信号的信号电压Vsig或参考电势Vofs的采样，并将其写入像素20。该信号电压Vsig或参考电势Vofs被施加到驱动晶体管22的栅极电极，并且被保持在保持电容24中。
在电源线32(321到32m)的供电电势DS是第一供电电势Vccp时，驱动晶体管22的一个电极充当漏极电极，而另一个电极充当源极电极，并且驱动晶体管22操作在饱和区。由此，驱动晶体管22接收来自电源线32供应的电流，并且基于电流驱动来驱动有机EL元件21的发光。具体地，驱动晶体管22操作在饱和区，以便由此向有机EL元件21供应具有取决于在保持电容24中保持的信号电压Vsig的电压值的电流值的驱动电流，并且通过其电流驱动而使有机EL元件21发光。
在供电电势DS从第一供电电势Vccp切换到第二供电电势Vini时，驱动晶体管22的一个电极充当源极电极，另一电极充当漏极电极，并且驱动晶体管22操作为开关晶体管。此外，驱动晶体管22变为非导通状态，由此停止向有机EL元件21供应驱动电流并且将有机EL元件21转为不发光状态。也就是说，驱动晶体管22还具有作为用于控制有机EL元件21的发光/不发光的晶体管的功能。
驱动晶体管22的该开关操作可以设置有机EL元件21处于不发光状态的时段(不发光时段)，并且控制有机EL元件21的发光时段和不发光时段之间的比率(占空比)。通过该占空比控制，可以减少与一个显示帧时段上像素的发光相伴随的残留图像模糊，由此尤其可以使得运动图像的图像质量更好。
在经由电源线32从电源扫描电路50选择性地供应的第一供电电势Vccp和第二供电电势Vini中，第一供电电势Vccp是用于向驱动晶体管22供应用于有机EL元件21的发光驱动的驱动电流的供电电势。第二供电电势Vini是用于将反偏压施加到有机EL元件21的供电电势。该第二供电电势Vini被设置为低于参考电势Vofs的电势，例如，低于Vofs-Vth的电势，优选地为显著低于Vofs-Vth的电势，其中驱动晶体管22的阈值电压为Vth。
[1-2.基本电路操作]
下面将使用图4A-4H的操作解释图、基于图3的时序波形图来描述具有上述配置的有机EL显示装置10的基本电路操作。在图4A-4H的操作解释图中，写入晶体管23通过开关符号被示出，以便简化附图。
图3的时序波形图示出了扫描线31的电势(写入扫描信号)WS、电源线32的电势(供电电势)DS、信号线33的电势(Vsig/Vofs)、驱动晶体管22的栅极电势Vg和源极电势Vs中的每一个的改变。驱动晶体管22的栅极电势Vg的波形通过单点画线被示出，源极电势Vs的波形通过虚线被示出，从而这两个电势可以被彼此区分开。
(前一显示帧的发光时段)
在图3的时序波形图中，时刻t11之前的时段是前一显示帧中有机EL元件21的发光时段。在前一显示帧的该发光时段中，电源线32的电势DS是第一供电电势(下文中称为“较高电势”)Vccp，并且写入晶体管23处于非导通状态。
驱动晶体管22被设计为使得在此时操作在饱和区中。因此，如图4A所示，取决于驱动晶体管22的栅极-源极电压Vgs的驱动电流(漏极-源极电流)Ids经由驱动晶体管22从电源线32供应到有机EL元件21。由此，有机EL元件21发出具有取决于该驱动电流Ids的电流值的亮度的光。
(阈值校正准备时段)
在时刻t11，线顺序扫描的新显示帧(当前显示帧)开始。此时，如图4B所示，关于信号线33的参考电势Vofs，电源线32的电势DS从较高电势Vccp切换到显著低于Vofs-Vth的第二供电电势(下文中称为“较低电势”)Vini。
这里，有机EL元件21的阈值电压被定义为Vthel，公共电源线34的电势(阴极电势)被定义为Vcath。如果较低电势Vini被设置为使得满足以下关系Vini＜Vthel+Vcath，则有机EL元件21变为反偏压状态并且停止其发光，这是由于驱动晶体管22的源极电势Vs变得几乎等于较低电势Vini。
接下来，扫描线31的电势Ws在时刻t12从较低电势侧偏移至较高电势侧。由此，写入晶体管23如图4C所示变为导通状态。此时，参考电势Vofs从信号输出电路60供应到信号线33，并且因此驱动晶体管22的栅极电势Vg变为参考电势Vofs。驱动晶体管22的源极电势Vs为显著低于参考电势Vofs的电势Vini。
此时，驱动晶体管22的栅极-源极电压Vgs为Vofs-Vini。除非Vofs-Vini高于驱动晶体管22的阈值电压Vth，后面描述的阈值校正处理不会被运行。因此，应设置电势关系Vofs-Vini＞Vth。
通过以此方式将驱动晶体管22的栅极电势Vg固定至参考电势Vofs并将源极电势Vs固定(安置)在较低电势Vini而初始化电势的该处理是后面描述的阈值校正处理(阈值校正操作)之前的准备(阈值校正准备)处理。因此，参考电势Vofs较低电势Vini分别充当驱动晶体管22的栅极电势Vg和源极电势Vs的初始化电势。
(阈值校正时段)
接下来，在时刻t13，电源线32的电势DS如图4D所示地从较低电势Vini切换至较高电势Vccp。此后，在驱动晶体管22的栅极电势Vg保持在参考电势Vofs的状态下开始阈值校正处理。具体地，驱动晶体管22的源极电势Vs开始朝着通过从栅极电势Vg减去驱动晶体管22的阈值电压Vth而获得的电势上升。
这里，为了便利，采用驱动晶体管22的栅极电势Vg的初始化电势Vofs作为基础并且朝着通过从该初始化电势Vofs减去驱动晶体管22的阈值电压Vth而获得的电势改变源极电势Vs的处理被称为阈值校正处理。与该阈值校正处理的过程一起，驱动晶体管22的栅极-源极电压Vgs在适当时间(in duecourse)收敛于驱动晶体管22的阈值电压Vth。等效于该阈值电压Vth的电压被保持在保持电容24中。
为了在阈值校正处理的时段(阈值校正时段)中使电流排外性地流到保持电容24并防止电流流到有机EL元件21，公共电源线34的电势Vcath被设置为使得有机EL元件21在该时段中保持在截止状态。
接下来，扫描线31的电势WS在时刻t14偏移到较低电势侧。由此，写入晶体管23如图4E所示地变为非导通状态。此时，通过将驱动晶体管22的栅极电极与信号线33电隔离，驱动晶体管22的栅极电极变为浮置状态。然而，由于栅极-源极电压Vgs等于驱动晶体管22的阈值电压Vth，因此驱动晶体管22处于截止状态。因此，漏极-源极电流Ids不流过驱动晶体管22。
(信号写入与迁移率校正时段)
接下来，在时刻t15，信号线33的电势如图4F所示地从参考电势Vofs切换至视频信号的信号电压Vsig。随后，在时刻t16，扫描线31的电势WS偏移至较高电势侧。由此，如图4G所示，写入晶体管23变为导通状态以执行视频信号的信号电压Vsig的采样并将其写入像素20。
由于由写入晶体管23进行信号电压Vsig的该写入，因此，驱动晶体管22的栅极电势Vg变为信号电压Vsig。在驱动晶体管22基于视频信号的信号电压Vsig的驱动中，驱动晶体管22的阈值电压Vth被等效于保持在保持电容24中的阈值电压Vth的电压消除(cancel)。后面将描述该阈值消除原理的细节。
此时，有机EL元件21处于截止状态(高阻状态)。因此，取决于视频信号的信号电压Vsig的、从电源线32流到驱动晶体管22的电流(漏极-源极电流Ids)流到有机EL元件21的等效电容和辅助电容25中，从而开始对这些电容充电。
由于有机EL元件21的等效电容和辅助电容25的充电，驱动晶体管22的源极电势Vs随着时间上升。此时，已经消除了从一个像素到一个像素的驱动晶体管22的阈值电压Vth中的差异，并且驱动晶体管22的漏极-源极电流Ids取决于驱动晶体管22的迁移率μ。驱动晶体管22的迁移率μ是充当驱动晶体管22的沟道的半导体薄膜的迁移率。
这里，假设保持电容24的保持电压Vgs与视频信号的信号电压Vsig的比率(即写入增益)为1(理想值)。在此情况下，由于驱动晶体管22的源极电势Vs上升到电势Vofs-Vth+ΔV，因此驱动晶体管22的栅极-源极电压Vgs变为Vsig-Vofs+Vth-ΔV。
具体地，驱动晶体管22的源极电势Vs的上升分量ΔV以使得从在保持电容24中保持的电压(Vsig-Vofs+Vth)中减去该上升分量ΔV的方式动作，即，使得对保持电容24中积累的电荷进行放电，对保持电容24施加负反馈。因此，源极电势Vs的上升分量ΔV等于负反馈的反馈量。
通过以此方式利用取决于流过驱动晶体管22的漏极-源极电流Ids的反馈量ΔV来向栅极-源极电压Vgs施加负反馈，可以消除驱动晶体管22的漏极-源极电流Ids对迁移率μ的依赖性。该消除处理是迁移率校正处理，以便校正从一个像素到一个像素的驱动晶体管22的迁移率μ的差异。
具体地，在被写入驱动晶体管22的栅极电极的视频信号的信号幅度Vin(＝Vsig-Vofs)较大时，漏极-源极电流Ids较大，因此负反馈的反馈量ΔV的绝对值也较大。因此，执行了取决于发光亮度级别的迁移率校正处理。
如果视频信号的信号幅度Vin被设置为恒定，在驱动晶体管22的迁移率μ较高时，负反馈的反馈量ΔV的绝对值也较大。因此，可以消除从一个像素到一个像素的迁移率μ的差异。因此，也可以将负反馈的反馈量ΔV看作迁移率校正处理的校正量。后面将描述迁移率校正原理的细节。
(发光时段)
接下来，在时刻t17，扫描线31的电势WS偏移至较低电势侧。由此，写入晶体管23如图4H所示地变为非导通状态。因此，驱动晶体管22的栅极电极与信号线33电隔离，并因此变为浮置状态。
在驱动晶体管22的栅极电极处于浮置状态时，栅极电势Vg也与驱动晶体管22的源极电势Vs的改变相联系地改变，这是因为保持电容24连接在驱动晶体管22的栅极和源极之间。驱动晶体管22的栅极电势Vg的该改变与源极电势Vs的改变相联系的操作是由保持电容24进行的自举操作。
驱动晶体管22的栅极电极变为浮置状态，并且同时驱动晶体管22的漏极-源极电流Ids开始流到有机EL元件21。因此，有机EL元件21的阳极电势取决于该电流Ids而上升。
在有机EL元件21的阳极电势超过Vthel+Vcath时，驱动电流开始流到有机EL元件21并且因此有机EL元件21开始发光。有机EL元件21的阳极电势的上升不多不少等于驱动晶体管22的源极电势Vs的上升。在驱动晶体管22的源极电势Vs上升时，由于保持电容24的自举操作，驱动晶体管22的栅极电势Vg也与该源极电势相联系地上升。
此时，如果假设自举增益为1(理想值)，则栅极电势Vg的上升量等于源极电势Vs的上升量。因此，在发光时段期间，驱动晶体管22的栅极-源极电压Vgs保持恒定为Vsig-Vofs+Vth-ΔV。在时刻t18，信号线33的电势从视频信号的信号电压Vsig切换至参考电势Vofs。
在上述系列电路操作中，在一个水平扫描时段(1H)中实施阈值校正准备、阈值校正、信号电压Vsig的写入(信号写入)、以及迁移率校正的相应处理操作。此外，在从时刻t16到时刻t17的时段中并行地实施信号写入和迁移率校正的相应处理操作。
[分开的阈值校正]
通过将采用其中仅执行一次阈值校正处理的驱动方法的情况作为示例进行了上面描述。然而，该驱动方法仅仅是一个示例，并且配置不限于该驱动方法。例如，还可以采用其中执行所谓的分开的阈值校正的驱动方法，即，在该1H时段之前的多个水平扫描时段上以分开的方式执行阈值校正处理多次，其中除了该1H时段，阈值校正处理与迁移率校正和信号写入处理一起执行。
如果采用具有分开的阈值校正的该驱动方法，即使被分配为一个水平扫描时段的时间由于与分辨率增强相关联的像素数目增加而变短，也可以在多个水平扫描时段上确保足够时间作为阈值校正时段。因此，即使被分配为一个水平扫描时段的时间变短，也确保执行阈值校正处理。
[阈值消除原理]
下面将描述驱动晶体管22的阈值消除(即阈值校正)原理。驱动晶体管22被设计为操作在饱和区，并且由此操作为恒流源。由于该特征，由以下公式(1)给出的恒定的漏极-源极电流(驱动电流)Ids从驱动晶体管22供应到有机EL元件21。
Ids＝(1/2)·μ(W/L)Cox(Vgs-Vth)2…(1)
在该公式中，W是驱动晶体管22的沟道宽度，L是沟道长度。Cox是每单位面积的栅极电容。
图5A示出了驱动晶体管22的漏极-源极电流Ids相对栅极-源极电压Vgs的特性。如图5A的特性图所示，除非执行了对于从一个像素到一个像素的驱动晶体管22的阈值电压Vth的差异的消除处理(校正处理)，否则在阈值电压Vth为Vth1时，与栅极-源极电压Vgs相对应的漏极-源极电流Ids为Ids1。
另一方面，在阈值电压Vth为Vth2(Vth2＞Vth1)时，与相同的栅极-源极电压Vgs相对应的漏极-源极电流Ids为Ids2(Ids2＜Ids1)。也就是说，如果驱动晶体管22的阈值电压Vth变化，即使栅极-源极电压Vgs恒定，漏极-源极电流Ids也变化。
在具有上述配置的像素(像素电路)20中，发光时的驱动晶体管22的栅极-源极电压Vgs为如上所述的Vsig-Vofs+Vth-ΔV。因此，如果在公式(1)中代入该电压Vgs，则由以下公式(2)表示漏极-源极电流Ids。
Ids＝(1/2)·μ(W/L)Cox(Vsig-Vofs-ΔV)2…(2)
也就是说，消除了驱动晶体管22的阈值电压Vth项，从而从驱动晶体管22供应到有机EL元件21的漏极-源极电流Ids不依赖于驱动晶体管22的阈值电压Vth。结果，即使驱动晶体管22的阈值电压Vth由于驱动晶体管22的制造工艺的差异而从一个像素到一个像素变化、随着时间改变等等，漏极-源极电流Ids也不变化，并且因此有机EL元件21的发光亮度可以保持恒定。
[迁移率校正原理]
下面将描述驱动晶体管22的迁移率校正原理。图5B示出了具有在像素A(其中驱动晶体管22的迁移率μ相对较高)和像素B(其中驱动晶体管22的迁移率μ相对较低)之间的比较的特性曲线图。如果驱动晶体管22由多晶硅薄膜晶体管等来配置，则不可避免地迁移率μ在像素(如像素A和像素B)之间变化。
下面将关于以下情况来考虑，其中，在像素A和B之间迁移率μ变化并且例如处于相同电平的信号幅度Vin(＝Vsig-Vofs)被写入到像素A和B两者的驱动晶体管22的栅极电极。在此情况下，如果根本不执行迁移率μ的校正，则在具有较高迁移率μ的像素A中流动的漏极-源极电流Ids1’和在具有较低迁移率μ的像素B中流动的漏极-源极电流Ids2’之间出现大的差异。如果以此方式归因于像素之间的迁移率μ的变化而出现漏极-源极电流Ids的大差异，则屏幕的均一性(均匀性)被破坏。
如从上述公式(1)的晶体管特性表达中显而易见的，较高的迁移率μ产生较大的漏极-源极电流Ids。因此，迁移率μ越高，负反馈的反馈量ΔV越大。如图5B所示，具有较高迁移率μ的像素A中的反馈量ΔV1大于具有较低迁移率μ的像素B中的反馈量ΔV2。
因此，如果通过迁移率校正处理利用取决于驱动晶体管22的漏极-源极电流Ids的反馈量ΔV向栅极-源极电压Vgs施加负反馈，则在迁移率μ较高时该负反馈的程度较大。结果，可以抑制从一个像素到一个像素的迁移率μ的变化。
具体地，当在具有较高迁移率μ的像素A中执行利用反馈量ΔV1的校正时，漏极-源极电流Ids从Ids1’大大地下降至Ids1。相反。具有较低迁移率μ的像素B中的反馈量ΔV2小。因此，漏极-源极电流Ids不如此大大地下降，即从Ids2’下降到Ids2。结果，像素A的漏极-源极电流Ids1几乎等于像素B的漏极-源极电流Ids2，使得校正了从像素到像素的迁移率μ的变化。
总之，在存在具有不同迁移率μ的像素A和像素B时，具有较高迁移率μ的像素A中的反馈量ΔV1大于具有较低迁移率μ的像素B中的反馈量ΔV2。也就是说，在具有较高迁移率μ的像素中，反馈量ΔV较大并且漏极-源极电流Ids的降低量较大。
因此，通过利用取决于驱动晶体管22的漏极-源极电流Ids的反馈量ΔV向栅极-源极电压Vgs施加负反馈，具有不同迁移率μ的像素的漏极-源极电流Ids的电流值是一致的。结果，可以校正从像素到像素的迁移率μ的变化。也就是说，迁移率校正处理是利用取决于流过驱动晶体管22的电流(漏极-源极电流Ids)的反馈量(校正量)ΔV向驱动晶体管22的栅极-源极电压Vgs(即，保持电容器24)施加负反馈的处理。
[1-3.驱动电路部分的配置示例]
下面将描述在像素阵列部分30周围布置的电路部分(即，用于驱动像素阵列部分30的各个像素20的驱动电路部分)的配置示例。
(A.写入扫描电路)
首先，通过采用在将信号电压Vsig/参考电势Vofs写入到像素阵列部分30的各个像素20时，在逐行基础上依序选择并扫描各个像素20的写入扫描电路40作为驱动电路部分的示例来进行描述。
图6A和6B是关于写入扫描电路40的配置示例的解释图。图6A示出了写入扫描电路40的配置的一个示例，图6B示出了配置写入扫描电路40的移位寄存器的电路示例。
参考图6A，写入扫描电路40基本地包括作为其主要部分的移位寄存器电路41，所述移位寄存器电路41与时钟脉冲ck(未示出)同步地移位(传输)开始脉冲sp。此外，写入扫描电路40包括分别在与像素阵列部分30的相应行相对应的移位寄存器电路41的传输级(单元电路)…，41i，41i+1，…处的缓存器电路…，42i，42i+1，…。
尽管在该图中将其中用于第i行和第i+1行的两个级的传输级41i和41i+1级联的配置示为移位寄存器电路41，但实际上级联了用于像素阵列部分30的多个行的传输级411到41m。移位寄存器电路41的每个传输级(例如第i行的传输级41i)通过将移位寄存器(SR)411、反相器(INV)412、移位寄存器413和反相器414级联来配置单元电路。
后面将描述反相器412和414的具体电路示例。如图6B所示，移位寄存器413包括按照时钟脉冲ck操作的晶体管Q1、按照时钟脉冲xck操作的晶体管Q2、以及电容C1。寄生电容C2***在移位寄存器413的输出端子和反相器414的输入端子之间。
返回参考图6A，通过将反相器421、逻辑电路422、和反相器423级联来配置缓存器电路42i。以此方式，通过使用反相器电路来配置移位寄存器电路41的相应传输级41i和41i+1、以及缓存器电路42(42i，42i+1)。
(B.利用单沟道晶体管的反相器电路)
在制造诸如写入扫描电路40之类的驱动电路部分时，如果通过使用基于单沟道(仅N沟道或仅P沟道)的晶体管来配置驱动电路部分，则与使用基于两种沟道的晶体管的情况相比可以降低制造成本。因此，为了实现有机EL显示装置10的成本降低，优选的是在例如写入扫描电路40中通过使用单沟道晶体管来配置移位寄存器电路41和缓存器电路42中包括的反相器电路。
在通过使用单沟道晶体管来配置反相器电路的情况下，采用基于单沟道晶体管和电容性元件的组合的电路配置以便确保反相器电路的电路操作。下面将关于被用作例如在移位寄存器电路41中包括的反相器412和414并且由单沟道晶体管和电容性元件的组合形成的反相器电路作出描述。
《电路配置》
图7A和7B是关于由单沟道晶体管和电容性元件的组合形成的反相器电路的解释图。图7A示出了电路配置的一个示例，图7B示出了输入脉冲信号INVin和输出脉冲信号INVout的相应波形。
根据本电路示例的反相器电路80实质上将经由输入端子81输入的脉冲信号INVin反相并从输出端子82输出反相后的信号作为与脉冲信号INVin反相的脉冲信号INVout。在该反相器电路80中，作为供电电压，例如四种供电电压Vcc1，Vcc2，Vcc3和Vcc4被用作正侧电压，以及例如四种供电电压Vss1，Vss2，Vss3和Vss4被用作负侧电压。然而，这里示例的供电电压是一个示例，并且供电电压不限于此。可以采用更少数量的供电电压，并且还可以在正侧和反侧每侧仅采用一种供电电压。
反相器电路80具有例如包括七个晶体管Tr1到Tr7、五个电容元件C1到C5、以及延迟电路83的电路配置。七个晶体管Tr1到Tr7是具有相同导电类型的沟道(单沟道)(例如N沟道)的金属氧化物半导体(MOS)薄膜晶体管(TFT)。尽管在该示例中将仅具有N沟道的晶体管用作晶体管Tr1到Tr7，但还可以使用仅具有P沟道的晶体管。
晶体管Tr1的漏极电极与正侧供电电压Vcc2的电源线L12连接，并且其源极电极与节点N1连接。其栅极输入是取决于经由输入端子81输入的输入电压(脉冲信号INVin)的电压。晶体管Tr2的漏极电极与正侧供电电压Vcc3的电源线L13连接，并且其源极电极与节点N2连接。其栅极电极与节点N1连接。晶体管Tr3的漏极电极与正侧供电电压Vcc4的电源线L14连接，并且其源极电极与输出端子82连接。其栅极电极与节点N2连接。
延迟电路83包括例如彼此并联连接的两个晶体管Tr91和Tr92。当然，两个晶体管Tr91和Tr92与晶体管Tr1到Tr7一样是N沟道MOS晶体管。晶体管Tr91和Tr92每个的共同连接的一个电极(源极电极/漏极电极)充当延迟电路83的电路输入端子，而另一电极(漏极电极/源极电极)充当延迟电路83的电路输出端子。
在该延迟电路83中，电路输入端子与输入端子81连接。晶体管Tr91的栅极电极也与输入端子81连接。晶体管Tr92的栅极电极与正侧供电电压Vcc1的电源线L11连接。
晶体管Tr4的漏极电极与晶体管Tr1的栅极电极连接，并且其源极电极与负侧供电电压Vss1的电源线L21连接。其栅极电极与延迟电路83的电路输出端子连接。晶体管Tr5的漏极电极与节点N1连接，并且其源极电极与负侧供电电压Vss2的电源线L22连接。也就是说，晶体管Tr5与晶体管Tr1串联连接，其栅极电极与输入端子81连接。
晶体管Tr6的漏极电极与节点N2连接，并且其源极电极与负侧供电电压Vss3的电源线L23连接。也就是说，晶体管Tr6与晶体管Tr2串联连接，其栅极电极与输入端子81连接。晶体管Tr7的漏极电极与输出端子82连接，并且其源极电极与负侧供电电压Vss4的电源线L24连接。其栅极电极与输入端子81连接。
电容性元件C1的一个电极与晶体管Tr1的栅极电极连接，另一电极与节点N1连接。也就是说，电容性元件C1连接在晶体管Tr1的栅极和源极之间。电容性元件C2的一个电极与节点N1连接，另一电极与输入端子81连接。节点N1也充当晶体管Tr1和晶体管Tr5的公共连接节点。
电容性元件C3的一个电极与晶体管Tr2的栅极电极连接，另一电极与节点N2连接。电容性元件C4的一个电极与晶体管Tr3的栅极电极连接，另一电极与输出端子82连接。电容性元件C5的一个电极与晶体管Tr4的栅极电极连接，另一电极与负侧供电电压Vss1的电源线L21连接。
包括晶体管Tr91和Tr92的延迟电路83具有高阻元件的作用，以将输入端子81耦接到晶体管Tr4的栅极电极。因此，由于经由输入端子81输入的脉冲信号INVin通过延迟电路83的通路，因此脉冲信号INVin的电势的改变在时间延迟的情况下传输到晶体管Tr4的栅极电极。通过改变正侧供电电压Vcc1的电压值和电容性元件C5的电容值，可以控制延迟电路83的延迟量。
取决于电容性元件C1上的电压，晶体管Tr1将正侧供电电压Vcc2的电源线L12与节点N1电连接或断开。取决于节点N1的电势和节点N2的电势之间的电势差(即电容性元件C3上的电压)，晶体管Tr2将正侧供电电压Vcc3的电源线L13与节点N2电连接或断开。取决于节点N2的电势和输出端子82的电势之间的电势差(即电容性元件C4上的电压)，晶体管Tr3将正侧供电电压Vcc4的电源线L14与输出端子82电连接或断开。
取决于延迟电路83的输出端子的电势和负侧供电电压Vss1之间的电势差(即电容性元件C5上的电压)，晶体管Tr4将晶体管Tr1的栅极电极与负侧供电电压Vss1的电源线L21电连接或断开。取决于输入端子81的电势和负侧供电电压Vss2之间的电势差，晶体管Tr5将节点N1与负侧供电电压Vss2的电源线L22电连接或断开。取决于输入端子81的电势和负侧供电电压Vss3之间的电势差，晶体管Tr6将节点N2与负侧供电电压Vss3的电源线L23电连接或断开。取决于输入端子81的电势和负侧供电电压Vss4之间的电势差，晶体管Tr7将输出端子82与负侧供电电压Vss4的电源线L24电连接或断开。
《电路操作》
下面将关于具有上述配置的反相器电路80在经由输入端子81输入的脉冲信号INVin变为有效状态(高电势状态)和在其变为非有效状态(低电势状态)时的电路操作作出描述。
·在脉冲信号INVin变为有效状态时的操作
在脉冲信号INVin变为有效状态时，晶体管的栅极电势Tr7变为高电势状态并且晶体管Tr7变为导通状态。因此，从输出端子82得到负侧供电电压Vss4作为脉冲信号INVout的低电势。同时，晶体管Tr5和Tr6也变为导通状态，因此节点N1和N2的电势分别被固定到负侧供电电压Vss2和Vss3。
由此，晶体管Tr2和Tr3两者变为非导通状态。此外，晶体管Tr4响应于延迟电路83的延迟输出而变为导通状态，由此晶体管Tr1的栅极电势被固定至负侧供电电压Vss1。由此，晶体管Tr1也变为非导通状态。也就是说，在脉冲信号INVin变为有效状态时，正侧晶体管Tr1，Tr2和Tr3全部变为非导通状态。
·在脉冲信号INVin变为非有效状态时的操作
在脉冲信号INVin变为非有效状态时，负电势侧的晶体管Tr5，Tr6和Tr7全部同时变为非导通状态。另外，取决于脉冲信号INVin从高电势到低电势的转变的变化量，节点N1的电势(即晶体管Tr2的栅极电势)由于电容性元件C2的容性耦合而下降。
在由于容性耦合引起该电势下降的时刻，晶体管Tr4的栅极电势由于延迟电路83的延迟而保持高电势状态，因此晶体管Tr1的栅极电势为负侧供电电压Vss1。因此，晶体管Tr1的栅极-源极电压Vgs随节点N1的电势降低而变高并且超过阈值电压，使得晶体管Tr1变为导通状态。因此，节点N1的电势朝着正侧供电电压Vcc2上升。
此时，晶体管Tr2的栅极-源极电压Vgs也变高，因此晶体管Tr2也变为导通状态。由此，节点N2的电势朝着正侧供电电压Vcc3上升，晶体管Tr3的栅极-源极电压Vgs也变高。因此，晶体管Tr3也在晶体管Tr2之后变为导通状态。由于晶体管Tr3变为导通状态，因此从输出端子82得到正侧供电电压Vcc4作为脉冲信号INVout的正电势。
优选的是，电容性元件C2的电容值被设置为稍大以便由于电容性元件C2的电容性耦合通过晶体管Tr2的栅极电势的下降更快地将晶体管Tr1转换为导通状态。由于晶体管Tr1到导通状态的快速转换，可以更精确地安置(settle)脉冲信号INVout的过渡定时(上升/下降定时)。
脉冲信号INVout的过渡定时确定脉冲信号INVout的脉冲宽度。如果驱动电路部分是写入扫描电路40，则脉冲信号INVout被用作充当写入扫描信号WS的生成基础的信号。因此，脉冲信号INVout的脉冲宽度充当确定写入扫描信号WS的脉冲宽度的基础，并且充当确定上述迁移率校正处理的操作时间(即迁移率校正时间)的基础。
即使写入扫描信号WS的脉冲宽度在最佳迁移率校正时间长和在最佳迁移率校正时间短之间包含相同量(时间)的变化，在最佳迁移率校正时间短时的写入扫描信号WS的脉冲宽度的变化量也相对较大。写入扫描信号WS的脉冲宽度的变化导致亮度的变化，并且对图像质量的变差有作用。而且，从该角度出发，重要的是将电容性元件C2的电容值设置得大并且将晶体管Tr1更快地转换至导通状态，由此安置充当用于更精确地确定迁移率校正时间的基础的脉冲信号INVout的过渡定时。
如从电路操作的上面描述中显而易见的，在利用单沟道晶体管配置的反相器电路80中，具体地，电容性元件C2(其通过容性耦合而使得节点N1的电势降低)对于确保电路操作是重要的。除了电容性元件C2之外，用于保持晶体管Tr1，Tr2和Tr3的栅极-源极电压Vgs的电容性元件C1、电容性元件C3和电容性元件C4也是重要的。在利用基于两种沟道的晶体管配置的反相器电路中，这些电容性元件C1到C4不是必须的。
上述的由单沟道晶体管和电容性元件的组合形成的反相器电路80可以被用作例如在图6A所示的写入扫描电路40的缓存器电路42中包括的反相器421和423、以及在移位寄存器电路41中包括的反相器412和414。电源扫描电路50也具有基本上与写入扫描电路40的配置类似的配置，并且因此反相器电路80也可以被用作在电源扫描电路50中包括的反相器。
(C.信号输出电路)
将采用信号输出电路60作为示例来作出以下描述，所述信号输出电路60取决于亮度信息选择性地将信号电压Vsig/参考电势Vofs输出到由写入扫描电路40选择性地扫描的像素行上的相应像素20。
图8是示出信号输出电路60的配置的一个示例的电路图。根据本示例的信号输出电路60采用时分驱动***(选择器***)，其中，例如经由一条数据线以时间序列方式供应的RGB视频信号DATA，在与RGB相对应的三条信号线的单元中被以时分方式供应。
参考图8，两个选择开关61R和62R的相应输出端子共同与R的信号线33i-1的一端连接。两个选择开关61G和62G的相应输出端子共同与G的信号线33i的一端连接。两个选择开关61B和62B的相应输出端子共同与B的信号线33i+1的一端连接。
选择开关61R，61G和61B以及选择开关62R，62G和62B由例如N沟道MOS晶体管形成。然而，还可以采用其中选择开关61R，61G和61B以及选择开关62R，62G和62B由P沟道MOS晶体管形成的配置、或者其中N沟道MOS晶体管和P沟道MOS晶体管并联连接的配置。
视频信号DATA是时间序列信号，RGB的相应信号电压被利用该时间序列信号例如以RGB顺序供应、并且被经由数据线63从驱动器IC(信号生成器，未示出)共同给到选择开关61R，61G和61B的相应输入端子。经由信号线645从参考电势生成器(未示出)将参考电势Vofs共同给到选择开关62R，62G和62B的相应输入端子。
选择开关61R，61G和61B的相应栅极分别与控制线641，642和643连接。选择开关62R，62G和62B的相应栅极共同与控制线644连接。从定时生成器(未示出)分别向控制线641，642，643和644给出开关控制信号SELR，SELG，SELB和GATEofs。
开关控制信号SELR与时间序列信号的R的信号电压同步地变为有效状态(在本示例中，高电平)。开关控制信号SELG与时间序列信号的G的信号电压同步地变为有效状态。开关控制信号SELB与时间序列信号的B的信号电压同步地变为有效状态。开关控制信号GATEofs在上述参考电势Vofs的写入定时变为有效状态。
在上述配置中，选择开关61R响应于开关控制信号SELR变为导通状态，由此选择R的信号电压并将其输出至信号线33i-1。选择开关61G响应于开关控制信号SELG变为导通状态，由此选择G的信号电压并将其输出至信号线33i。选择开关61B响应于开关控制信号SELB变为导通状态，由此选择B的信号电压并将其输出至信号线33i+1。选择开关62R，62G和62B响应于开关控制信号GATEofs变为导通状态，由此选择参考电势Vofs并将其输出给信号线33i-1，33i和33i+1。
(D.包括氧化物半导体作为沟道材料的薄膜晶体管)
在上述驱动电路部分的配置示例(即写入扫描电路40和信号输出电路60)中，包括氧化物半导体作为其沟道材料的薄膜晶体管(下文中称为“氧化物半导体TFT”)可以被用作用于配置电路部分的晶体管。
氧化物半导体的代表性示例包括IGZO(In-Ga-Zn-O，铟-镓-锌氧化物)、ZnO(锌氧化物)、NiO(镍氧化物)、SnO2(锑氧化物)、TiO2(钛氧化物)、VO2(钒氧化物)、In2O3(铟氧化物)。
而且，如上所述，与包括非晶硅作为其沟道材料的薄膜晶体管(非晶硅TFT)相比，氧化物半导体TFT具有更高的载流子迁移率并且展示更好的半导体特性。因此，使用氧化物半导体TFT的电路部分可以被安装在与像素阵列部分30的基板相同的基板上，即在显示面板70上。
(E.在互连线彼此交叉的位置处的问题)
在有机EL显示装置10中，不可避免地在像素阵列部分30周围的电路部分中出现互连线彼此交叉的位置，并且因此自然地存在在上部互连线跨过下部互连线的位置。这里，将上述写入扫描电路40中包括的移位寄存器电路41(参见图6A和6B)的情况当作一个示例。如图9A所示，在移位寄存器413和反相器414之间的信号线431被视为下部互连线时，例如作为上部互连线的电源线432跨过该信号线431。
通常，在互连线彼此交叉的该位置处，即在互连线交叉部分P处，层间绝缘膜的膜厚度被设置得大，以便避免作为下部互连线的信号线431和作为上部互连线的电源线432之间的层间短路。这将在下面利用图9B和9C来具体描述。图9B示出了相关技术的结构中互连线交叉部分P的放大的平面图案。图9C示出了沿着图9B中线X-X’的截面。
在图9B和9C中，以与在电路部分中包括的氧化物半导体TFT的栅极电极的工艺相同的工艺，通过例如钼(Mo)的金属互连线，将作为下部互连线的信号线431形成在基板433上。以与氧化物半导体TFT的工艺相同的工艺在该信号线431上形成栅极绝缘膜434。在栅极绝缘膜434上形成氧化物半导体层435作为沟道层，在氧化物半导体层435上形成沟道保护膜436。通过例如铝(Al)的金属互连线在沟道保护膜436上形成电源线432作为上部互连线。
以此方式，栅极绝缘层434、氧化物半导体层435、和沟道保护膜436被堆叠在下部互连线(信号线)431和上部互连线(电源线)432之间。由此，层间绝缘膜的膜厚度被设置得大，以便避免在下部互连线431和上部互连线432之间的层间短路。层间短路指代其中下部互连线431经由层间绝缘膜部分与上部互连线432短路的状态。
然而，也如上所述，在氧随着时间从氧化物半导体中释放出来时，作为氧化物半导体TFT的沟道材料的氧化物半导体的电特性变差。具体地，氧化物半导体TFT的电特性沿着导电性变得更高的方向改变。也就是说，在氧从氧化物半导体中释放出来时，氧化物半导体变得更接近导体。此外，如果氧化物半导体变得接近导体，在互连线交叉部分P处氧化物半导体层435与上部互连线(电源线)432电短路。下面将具体地描述该现象。
由于在其间具有栅极绝缘膜434的情况下，作为氧化物半导体TFT的沟道层的氧化物半导体层435堆叠在下部互连线431上，如图9C所示，在氧化物半导体层435的周边部分处形成与下部互连线431的厚度相对应的上升部分435A。此外，在其间具有沟道保护膜436的情况下，在氧化物半导体层435上形成上部互连线432导致以下状态：其中氧化物半导体层435在其上升部分435A的***表面处与上部互连线接触。
在此状态下，当氧化物半导体层435的氧化物半导体由于氧随着时间移除而变得接近导体时，氧化物半导体层435在上升部分435A的***表面处与上部互连线432电短路。然后，氧化物半导体层435本身、以及氧化物半导体层435与上部互连线432之间的沟道保护膜436变得不能起到层间绝缘膜的作用，并且仅仅氧化物半导体层435和下部互连线431之间的栅极绝缘膜434起到层间绝缘膜的作用。
具体地，如图10A和10B所示，在氧化物半导体层435的氧移除之前的电状态(A)中，栅极绝缘膜434、氧化物半导体层435和沟道保护膜436充当层间绝缘膜。也就是说，栅极绝缘膜434、氧化物半导体层435和沟道保护膜436充当电介质体，并且在下部互连线431和上部互连线432之间形成电容。
相反，在氧化物半导体层435的氧移除之后的电状态(B)中，仅栅极绝缘膜434起到层间绝缘膜的作用。也就是说，仅栅极绝缘膜434充当电介质体，并且在下部互连线431和氧化物半导体层435之间形成电容。
由于氧化物半导体层435和沟道保护膜436变得不能起到层间绝缘膜的作用的现象，在互连线交叉部分P处下部互连线431和上部互连线432之间的击穿电压被降低。此外，在下部互连线431和上部互连线432之间的击穿电压的降低导致驱动电路部分(诸如，写入扫描电路40、电源扫描电路50和信号输出电路60)的错误操作。
提供本公开的实施例，以便对于利用包括氧化物半导体作为其沟道材料的薄膜晶体管，避免在互连线交叉部分P处与氧化物半导体的特性随时间改变相关联的击穿电压的降低。下面将描述用于实现本公开的特定实施例。
<2.第一实施例>
根据本公开第一实施例的有机EL显示装置采用与图1所示的有机EL显示装置10的***配置相同的***配置，并且具有包括使用氧化物半导体作为其沟道材料的薄膜晶体管(氧化物半导体TFT)的电路部分。该电路部分的特定示例包括用于驱动像素阵列部分30的相应像素20的驱动电路部分，即写入扫描电路40、电源扫描电路50和信号输出电路60。
作为配置这些电路部分的晶体管，可以使用包括氧化物半导体作为其沟道材料的薄膜晶体管(氧化物半导体TFT)。由于该特征，可以将使用氧化物半导体TFT的电路部分，即，写入扫描电路40、电源扫描电路50和信号输出电路60安装在与像素阵列部分30的基板相同的基板上，即在显示面板70上。
类似于图9A所示的结构，这些电路部分具有以与氧化物半导体TFT的栅极电极的工艺相同的工艺形成的下部互连线431和与下部互连线431交叉的上部互连线432。此外，在下部互连线431和上部互连线432之间***层间绝缘膜，由此实现下部互连线431和上部互连线432之间的电绝缘。
在根据第一实施例的有机EL显示装置中，互连线交叉部分P处的层间绝缘膜包括以与氧化物半导体TFT的沟道层和沟道保护层的工艺相同的工艺在其间具有栅极绝缘膜434的情况下在下部互连线431上堆叠的氧化物半导体层435和沟道保护膜436。在本实施例中，在互连线交叉部分P处的层间绝缘膜中，在上部互连线432和与下部互连线431的厚度相对应的氧化物半导体层435的上升部分435A的***表面(参见图9C)之间***沟道保护膜436。
由于在氧化物半导体层435的上升部分435A的***表面和上部互连线432之间***了沟道保护膜436，即使氧化物半导体的电特性变差，氧化物半导体层435也不与上部互连线432电短路。也就是说，在互连线交叉部分P处的层间绝缘膜免于归因于氧化物半导体层435的特性随着时间改变而引起的电特性变差的问题。因此，在互连线交叉部分P处，可以抑制下部互连线431和上部互连线432之间击穿电压的降低。
下面将在层间绝缘膜包括氧化物半导体层435时、关于根据第一实施例的互连线交叉部分P的结构的特定形式示例作出描述。
[2-1.形式示例1]
图11A和11B是关于根据第一实施例的形式示例1的在互连线交叉部分P处在互连线之间的层间绝缘膜的解释图。图11A示出了互连线交叉部分的放大的平面图案。图11B示出了沿着图11A中线A-A’的截面。在图11A和11B中，向与图9A-9C中的部分等效的部分给出相同的标记。
参考图11A和11B，以与在电路部分中包括的氧化物半导体TFT的栅极电极的工艺相同的工艺，通过例如钼(Mo)的金属互连线，将下部互连线(例如，信号线)431形成在基板433上。以与氧化物半导体TFT的工艺相同的工艺在下部互连线431上形成栅极绝缘膜434。在栅极绝缘膜434上形成氧化物半导体层435作为沟道层，在氧化物半导体层435上形成沟道保护膜436。
也就是说，以与氧化物半导体TFT的工艺相同的工艺，氧化物半导体层435和沟道保护膜436在其间具有栅极绝缘膜434的情况下被依序堆叠在下部互连线431上。绝缘膜434、氧化物半导体层435和沟道保护膜436形成层间绝缘膜。由于在其间具有栅极绝缘膜434的情况下堆叠氧化物半导体层435，因此在氧化物半导体层435的***部分处形成与下部互连线431的厚度相对应的上升部分435A。
通过例如铝(Al)的金属互连线在沟道保护膜436上形成上部互连线(电源线)432。在氧化物半导体层435的上升部分435A的***表面和上部互连线432的内周表面之间***沟道保护膜436。氧化物半导体层435的外端Q与上部互连线432电隔离。也就是说，沟道保护膜436也被***在氧化物半导体层435的外端Q和上部互连线432的内周表面之间。
如上所述，栅极绝缘膜434、氧化物半导体层435、和沟道保护膜436被堆叠在下部互连线431和上部互连线432之间。由此，层间绝缘膜的膜厚度被设置得大，以便防止在下部互连线431和上部互连线432之间的层间短路。另外，根据该形式示例1的互连线交叉部分采用以下结构：沟道保护膜436被***在氧化物半导体层435的上升部分435A的***表面和外端Q、以及上部互连线432的内周表面之间。
由于采用该结构，即使氧化物半导体层435的氧化物半导体由于归于氧随着时间移除引起的电特性变差而变得接近导体，氧化物半导体层435在其***表面处也不与上部互连线432电短路。也就是说，在互连线交叉部分P处的层间绝缘膜免于归因于氧化物半导体的特性随着时间改变而引起的电特性变差的问题。因此，在互连线交叉部分P处，下部互连线431和上部互连线432之间的击穿电压不降低。
[2-2.形式示例2]
图12A和12B是关于根据第一实施例的形式示例2的在互连线交叉部分处互连线之间的层间绝缘膜的解释图。图12A示出了互连线交叉部分的放大平面图案。图12B示出了沿着图12A中线B-B’的截面。在图12A和12B中，向与图9A-9C中的部分等效的部分给出相同的标记。
如从图11和图12之间的比较显而易见的，根据形式示例2的互连线交叉部分的结构基本上与根据形式示例1的互连线交叉部分的结构相似。具体地，栅极绝缘膜434、氧化物半导体层435、和沟道保护膜436被堆叠在下部互连线431和上部互连线432之间。由此，层间绝缘膜的膜厚度被设置得大，以便防止在下部互连线431和上部互连线432之间的层间短路。
此外，根据形式示例2的互连线交叉部分的结构与根据形式示例1的互连线交叉部分的结构相同还在于：沟道保护膜436被***在氧化物半导体层435的上升部分435A的***表面和上部互连线432的内周表面之间。然而，在根据形式示例2的互连线交叉部分中，氧化物半导体层435的外端Q与上部互连线432电短路。在此点上，其结构与根据形式示例1的互连线交叉部分(其中，外端Q被电绝缘)的结构不同。
氧化物半导体层435的外端Q的膜厚度(其也是氧化物半导体层435的膜厚度)大约为下部互连线431的厚度(互连线厚度)(即氧化物半导体层435的上升部分435A的高度)的1/10。具体地，下部互连线431的厚度为大约200到300nm。相反，氧化物半导体层435的外端Q的膜厚度为大约20到30nm。这意味着，氧化物半导体层435的外端Q与上部互连线432的内周表面的接触面积大约为上升部分435A的***表面的面积的1/10。
已经证实，由于如刚才描述的氧化物半导体层435的外端Q与上部互连线432的内周表面的接触面积非常小，因此尽管外端Q与上部互连线432的内周表面电短路，仍获得与根据形式示例1的互连线交叉部分的结构的操作和效果接近的操作和效果。也就是说，尽管氧化物半导体层435的外端Q与上部互连线432电短路，但是其接触面积非常小，因此归因于氧化物半导体的特性随着时间改变的电特性变差的影响较小。因此，在互连线交叉部分P处，可以抑制下部互连线431和上部互连线432之间击穿电压的降低。
尽管归因于氧化物半导体的特性随着时间改变的电特性变差的影响较小，形式示例2在电特性变差方面稍逊于形式示例1。然而，在形式示例1的情况下，氧化物半导体层435的外端Q需要与上部互连线432电绝缘，因此在堆叠氧化物半导体层435之后移除外端Q的步骤是必须的。
在堆叠氧化物半导体层435并且然后移除其外端Q的情况下，与不需要移除外端Q的情况相比，制造工艺更为复杂。因此，如果考虑制造工艺变得更为复杂的缺点，可以说，形式示例2(其制造工艺基本上与相关技术结构的制造工艺相同)比形式示例1更优选，尽管形式示例2在电特性变差方面稍逊于形式示例1。
<第二实施例>
根据本公开第二实施例的有机EL显示装置也采用与图1所示的有机EL显示装置10的***配置相同的***配置。此外，包括使用氧化物半导体作为其沟道材料的薄膜晶体管的电路部分的配置也基本上与根据第一实施例的有机EL显示装置中的电路部分的配置相同。
图13A和13B是关于根据第二实施例的在互连线交叉部分处在互连线之间的层间绝缘膜的解释图。图13A示出了互连线交叉部分的放大平面图案。图13B示出了沿着图13A中线C-C’的截面。在图13A和13B中，向与图9A-9C中的部分等效的部分给出相同的标记。
在根据第二实施例的有机EL显示装置中，在互连线交叉部分P处的层间绝缘膜具有不包括氧化物半导体层435的结构。具体地，根据第二实施例的在互连线交叉部分P处的层间绝缘膜具有通过以下处理而获得的结构：在堆叠了氧化物半导体层435之后，移除在以与氧化物半导体TFT的沟道层的工艺相同的工艺在其间具有栅极绝缘膜434的情况下被堆叠在下部互连线431上的氧化物半导体层435。堆叠要被移除的氧化物半导体层435的理由是因为以与氧化物半导体TFT的沟道层的工艺相同的工艺形成在互连线交叉部分P处的层间绝缘膜。
由于在互连线交叉部分P处的层间绝缘膜不包括氧化物半导体层435，因此栅极绝缘膜434和沟道保护膜436被***在下部互连线431和上部互连线432之间作为层间绝缘膜。因此，在互连线交叉部分P处的层间绝缘膜中，归因于氧化物半导体层435的特性随着时间改变的电特性变差的问题根本不出现。因此，在互连线交叉部分P处，下部互连线431和上部互连线432之间的击穿电压不降低。
当将第二实施例与第一实施例的形式示例1和2进行比较时，在第二实施例中，由于在层间绝缘膜中不包括氧化物半导体层435，因此层间绝缘膜的膜厚度减小了氧化物半导体层435的膜厚度。因此，尽管归因于氧化物半导体层435的特性随着时间改变的电特性变差的问题根本不出现，但是第二实施例在下部互连线431和上部互连线432之间的击穿电压方面稍逊于第一实施例的形式示例1和2。
另外，为了获得根据第二实施例的层间绝缘膜的布局配置，在形成氧化物半导体层435之后需要执行光刻腐蚀，即在形成氧化物半导体层435之后移除该氧化物半导体层435(细节在后面的制造工艺的描述中)。如果在以与氧化物半导体TFT的工艺相同的工艺形成氧化物半导体层之后执行光刻腐蚀，则在一些情况下在氧化物半导体层的表面上留下损伤。
在氧化物半导体层的表面上留下损伤的该问题也适用于以与互连线交叉部分P的工艺相同的工艺形成的氧化物半导体TFT。因此，没有获得关于氧化物半导体TFT的充分晶体管特性。也就是说，在第二实施例中，与第一实施例相比，尽管归因于氧化物半导体层435的特性随着时间改变的电特性变差的问题根本不出现，但是在制造工艺过程中可能对氧化物半导体TFT的晶体管特性带来负面影响。
<4.制造工艺>
下面将描述根据第一和第二实施例的在互连线交叉部分P处的层间绝缘膜的制造工艺。下面，将根据第一实施例的形式示例2的层间绝缘膜的制造工艺描述为制造工艺1，将根据第二实施例的层间绝缘膜的制造工艺描述为制造工艺2。
[4-1.制造工艺1]
图14是示出关于根据第一实施例的形式示例2的层间绝缘膜的制造工艺的步骤流程的步骤图。在图14中，向与图9A-9C中的部分等效的部分给出相同的标记。
首先，以与在电路部分中包括的氧化物半导体TFT的栅极电极和栅极绝缘膜的工艺相同的工艺在基板433上形成互连线交叉部分P的下部互连线431和栅极绝缘膜(层间绝缘膜)434(步骤1)。接下来，通过物理气相沉积(PVD)形成氧化物半导体层435(步骤2)，然后通过例如化学气相沉积(CVD)形成沟道保护膜436(步骤3)。
接下来，旋转-涂覆光阻材料511(步骤4)，然后光阻材料511经过曝光和显影以便被将其形成为与图12B中所示的氧化物半导体层435的外端Q相对应的形状的图案(步骤5)。此后，通过使用光阻材料511作为掩膜来腐蚀沟道保护膜436(步骤6)。随后，移除光阻材料511(步骤7)，然后旋转-涂覆光阻材料512(步骤8)。
接下来，光阻材料512经过曝光和显影以便被形成为与沟道保护膜436的外部形状相对应的形状的图案(步骤9)。随后，利用光阻材料512作为掩膜通过光刻腐蚀(例如湿法腐蚀)化学地移除氧化物半导体层435的不必要部分(步骤10)。接下来，移除光阻材料512(步骤11)，此后形成上部互连线432、氧化物半导体TFT的接触部分等等(步骤12)。
在上述制造工艺中，通过使用具有与沟道保护膜436的外部形状相对应的形状的光阻材料512作为掩膜，来移除氧化物半导体层435的不必要部分。因此，在与沟道保护膜436的外端的***位置相同的***位置处布置氧化物半导体层435的外端Q。由于该结构，氧化物半导体层435在其外端Q处与上部互连线432接触。然而，同样如上所述，氧化物半导体层435的膜厚度小至大约20到30nm，因此，与其中氧化物半导体层435在上升部分435A处与上部互连线432接触的相关技术结构相比较，该接触的影响非常小。
在相关技术结构的制造工艺中，其中在步骤5，氧化物半导体层435在上升部分435A处与上部互连线432接触，光阻材料511被形成为位于在沟道保护膜436的凸起部分的顶部表面的范围内的形状的图案。因此，可以说根据第一实施例的形式示例2的层间绝缘膜的制造工艺基本上与相关技术结构的制造工艺相同。相反，由于添加了移除氧化物半导体层435的外部端Q的步骤，根据第一实施例的形式示例1的层间绝缘膜的制造工艺比根据第一实施例的形式示例2的层间绝缘膜的制造工艺更复杂。
[4-2.制造工艺2]
图15是示出关于根据第二实施例的层间绝缘膜的制造工艺的流程步骤的步骤图。在图15中，向与图14中的部分等效的部分给出相同的标记。
首先，以与在电路部分中包括的氧化物半导体TFT的栅极电极和栅极绝缘膜的工艺相同的工艺在基板433上形成互连线交叉部分P的下部互连线431和栅极绝缘膜(层间绝缘膜)434(步骤1)。接下来，通过物理气相沉积(PVD)形成氧化物半导体层435(步骤2)。
接下来，旋转-涂覆光阻材料511(步骤3)，然后光阻材料511经过曝光和显影(步骤4)。该曝光和显影步骤是用于形成氧化物半导体TFT的步骤。随后，通过光刻腐蚀(例如湿法腐蚀)化学地移除氧化物半导体层435(步骤5)，然后移除氧化物半导体TFT的区域中的光阻材料511(步骤6)。
接下来，通过例如CVD在栅极绝缘膜434上形成沟道保护膜436(步骤7)，并且然后旋转-涂覆光阻材料512(步骤8)。接下来，光阻材料512经过曝光和显影以便形成图案(步骤9)，此后，通过使用光阻材料512作为掩膜来腐蚀沟道保护膜436(步骤10)。随后，移除光阻材料512(步骤11)，此后形成上部互连线432、氧化物半导体TFT的接触部分等等(步骤12)。
通过上述制造工艺，可以形成根据第二实施例的互连线交叉部分P，在该互连线交叉部分P处，在层间绝缘膜中不包括氧化物半导体层435。同样如上所述，根据第二实施例的互连线交叉部分P免于归因于氧化物半导体层435的特性随着时间改变而引起的电特性变差的问题。因此，在电特性变差方面，根据第二实施例的互连线交叉部分P比根据第一实施例的形式示例1和2的互连线交叉部分P更好。
然而，如从上述制造工艺中显而易见的，为了在形成氧化物半导体层435之后移除它，在步骤5中执行光刻腐蚀。如果以此方式在以与氧化物半导体TFT的工艺相同的工艺形成氧化物半导体层之后执行光刻腐蚀，则在一些情况下在氧化物半导体层435的表面上留下损伤。结果，没有获得关于氧化物半导体TFT的充分的晶体管特性。
<5.修改示例>
通过采用以下情况作为示例作出了上面的描述，所述情况为：将用于解决与氧化物半导体的特性随着时间改变相关联的上部互连线和下部互连线之间击穿电压降低的问题的技术思想应用于显示装置。然而，本公开实施例不限于显示装置应用，而且可以应用于使用氧化物半导体的所有设备。
此外，尽管将使用氧化物半导体TFT的有机EL显示装置用作应用本公开实施例的显示装置的示例，但是本公开实施例不限于该应用示例。具体地，除了有机EL显示装置之外，本公开实施例可以应用于使用非有机EL元件、LED元件、半导体激光元件等作为电光元件的所有显示装置，特别是使用氧化物半导体TFT的所有显示装置。
<6.电子设备>
根据本公开的上述实施例的显示装置可以应用于任何领域的电子设备的显示部分(显示装置)，其将输入到该电子设备的视频信号或在该电子设备中生成的视频信号显示为图像或视频。作为一个示例，本公开实施例可以应用于图16到图20G所示的各种电子设备(具体地，例如数字照相机、笔记本型个人计算机、诸如蜂窝电话之类的便携式终端设备、和摄像机)的显示部分。
通过以此方式使用根据本公开实施例的显示装置作为每种领域中电子设备的显示部分，可以增强各种类型的电子设备的可靠度。具体地，如从相应实施例的上面描述显而易见的。根据本公开实施例的显示装置可以抑制与氧化物半导体的特性随着时间改变相关联的互连线交叉部分处的上部互连线和下部互连线之间击穿电压的降低并且抑制电路部分的误操作。因此，在各种类型的电子设备中可以确保显示装置的驱动电路部分的操作，因此根据本公开实施例的显示装置可以有助于电子设备的可靠度的增强。
根据本公开实施例的显示装置还包括具有基于密封配置的模块形状的显示装置。这样的显示装置的示例包括通过将在诸如透明玻璃之类的相对部分应用到像素阵列部分而形成的显示模块。该透明相对部分可以配备有滤色器、保护膜等。该显示模块可以配备有电路部分、柔性印刷电路(FPC)等，以便用于从外部向像素阵列部分输入/输出信号等。
下面将描述应用本公开实施例的电子设备的特定示例。
图16是示出应用本公开实施例的电视机的外观的透视图。根据本应用示例的电视机包括由前面板102和滤光玻璃103等组成的视频显示屏幕部分101，并且通过将根据本公开实施例的显示装置用作视频显示屏幕部分101而制成。
图17A和图17B是示出应用本公开实施例的数字照相机的外观的透视图。图17A是正面的透视图，图17B是背面的透视图。根据本应用示例的数字照相机包括用于闪光的发光器411、显示部分112、菜单开关113、以及快门按钮114等，并且通过将根据本公开实施例的显示装置用作显示部分112而制成。
图18是示出应用本公开实施例的笔记本型个人计算机的外观的透视图。根据本应用示例的笔记本型个人计算机在其主体121中包括在输入字符等时操作的键盘122、显示图像的显示部分123等等，并且通过将根据本公开实施例的显示装置用作显示部分123而制成。
图19是示出应用本公开实施例的摄像机的外观的透视图。根据本应用示例的摄像机包括主体部分131、在正面提供的用于对象拍照的镜头132、拍照开始/停止开关133、显示部分134等，并且通过将根据本公开实施例的显示装置用作显示部分134而制成。
图20A-20C是示出作为应用本公开实施例的便携式终端设备的示例的蜂窝电话的外观图：图20A是打开状态的正视图，图20B是打开状态的侧视图，图20C是合盖状态的正视图，图20D是左侧视图，图20E是右侧视图，图20F是俯视图，而图20G是仰视图。根据本应用示例的蜂窝电话包括上机身141、下机身142、连接部分(在该示例中，合叶部分)143、显示器144、副显示器145、画面灯146、照相机147等。根据本应用示例的蜂窝电话通过将根据本公开实施例的显示装置用作显示器144和副显示器145而制成。
本申请包含与于2010年12月13日向日本专利局提交的日本优先专利申请JP 2010-276939中公开的主题相关的主题，通过引用将其全部内容并入于此。
本领域技术人员应理解，取决于设计需要和其它因素，可以出现各种修改、组合、子组合和变更，只要它们在所附权利要求或其等效物的范围内即可。

Claims (11)

1.一种使用氧化物半导体的器件，该器件包括：
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜包括
氧化物半导体层，以及
沟道保护层，
以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠该氧化物半导体层和沟道保护层，以及
所述沟道保护层被***在与下部互连线的厚度相对应的氧化物半导体层的上升部分的***表面和上部互连线之间，
其中，氧化物半导体层的外端与上部互连线电短路。
2.如权利要求1所述的使用氧化物半导体的器件，其中，
氧化物半导体层的外端存在于与沟道保护层的外端的***位置相同的***位置处。
3.如权利要求1所述的使用氧化物半导体的器件，其中，
氧化物半导体层的外端与上部互连线电绝缘。
4.一种使用氧化物半导体的器件，该器件包括：
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜是这样形成的：以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠氧化物半导体层和沟道保护层，并且在堆叠之后移除氧化物半导体层。
5.一种使用氧化物半导体的器件，该器件包括：
电路部分，其被配置为包括薄膜晶体管，其中，
该电路部分具有
通过使用与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜包括
氧化物半导体层，以及
保护层，
通过使用与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠该氧化物半导体层和保护层，以及
该保护层被***在氧化物半导体层的上升部分的***表面和上部互连线之间，
其中，氧化物半导体层的外端与上部互连线电短路。
6.一种显示装置，包括：
像素阵列部分，其被配置为通过布置每个包括电光元件的像素而形成；以及
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜包括
氧化物半导体层，以及
沟道保护层，
以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠该氧化物半导体层和沟道保护层，以及
沟道保护层被***在与下部互连线的厚度相对应的氧化物半导体层的上升部分的***表面和上部互连线之间，
其中，氧化物半导体层的外端与上部互连线电短路。
7.如权利要求6所述的显示装置，其中，
该电路部分被安装在与像素阵列部分的基板相同的基板上。
8.一种显示装置，包括：
像素阵列部分，其被配置为通过布置每个包括电光元件的像素而形成；以及
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜是这样形成的：以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠氧化物半导体层和沟道保护层，并且在堆叠之后移除氧化物半导体层。
9.如权利要求8所述的显示装置，其中，
该电路部分被安装在与像素阵列部分的基板相同的基板上。
10.一种具有显示装置的电子设备，包括：
像素阵列部分，其被配置为通过布置每个包括电光元件的像素而形成；以及
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，
该层间绝缘膜包括
氧化物半导体层，以及
沟道保护层，
以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠该氧化物半导体层和保护层，以及
沟道保护层被***在与下部互连线的厚度相对应的氧化物半导体层的上升部分的***表面和上部互连线之间，
其中，氧化物半导体层的外端与上部互连线电短路。
11.一种具有显示装置的电子设备，包括：
像素阵列部分，其被配置为通过布置每个包括电光元件的像素而形成；以及
电路部分，其被配置为包括使用氧化物半导体作为沟道材料的薄膜晶体管，其中，
该电路部分具有
以与薄膜晶体管的栅极电极的工艺相同的工艺形成的下部互连线，
与该下部互连线交叉的上部互连线，以及
在下部互连线和上部互连线之间提供的层间绝缘膜，以及
该层间绝缘膜是这样形成的：以与薄膜晶体管的沟道层和沟道保护层的工艺相同的工艺，在其间具有栅极绝缘膜的情况下在下部互连线上堆叠氧化物半导体层和沟道保护层，并且在堆叠之后移除氧化物半导体层。
CN201110415692.2A 2010-12-13 2011-12-13 使用氧化物半导体的器件、显示装置、和电子设备 Active CN102544064B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010276939A JP5707914B2 (ja) 2010-12-13 2010-12-13 酸化物半導体を用いる装置、表示装置、及び、電子機器
JPJP2010-276939 2010-12-13
JP2010-276939 2010-12-13

Publications (2)

Publication Number Publication Date
CN102544064A CN102544064A (zh) 2012-07-04
CN102544064B true CN102544064B (zh) 2016-08-17

Family

ID=46198432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110415692.2A Active CN102544064B (zh) 2010-12-13 2011-12-13 使用氧化物半导体的器件、显示装置、和电子设备

Country Status (3)

Country Link
US (1) US8476628B2 (zh)
JP (1) JP5707914B2 (zh)
CN (1) CN102544064B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9356049B2 (en) * 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
EP4170718A3 (en) 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740564A (zh) * 2008-11-05 2010-06-16 索尼株式会社 薄膜晶体管衬底和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748563B2 (ja) * 1988-08-01 1995-05-24 シャープ株式会社 薄膜トランジスタ装置
NL194873C (nl) * 1992-08-13 2003-05-06 Oki Electric Ind Co Ltd Dunnefilmtransistorenreeks en daarvan gebruikmakende vloeibare kristalweergeefinrichting.
JP3231410B2 (ja) * 1992-08-13 2001-11-19 カシオ計算機株式会社 薄膜トランジスタアレイ及びその製造方法
JP2002110996A (ja) * 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
US6653159B2 (en) * 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008103381A (ja) * 2006-10-17 2008-05-01 Epson Imaging Devices Corp 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101920196B1 (ko) * 2008-09-19 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010169754A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 画像表示装置
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011052748A (ja) * 2009-09-01 2011-03-17 Chiyoda Seiki:Kk バルブ開閉表示装置及びこれを備えた調整バルブ
KR101248459B1 (ko) * 2009-11-10 2013-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5775712B2 (ja) * 2010-10-28 2015-09-09 株式会社ジャパンディスプレイ 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740564A (zh) * 2008-11-05 2010-06-16 索尼株式会社 薄膜晶体管衬底和显示装置

Also Published As

Publication number Publication date
JP5707914B2 (ja) 2015-04-30
US8476628B2 (en) 2013-07-02
JP2012129240A (ja) 2012-07-05
US20120146036A1 (en) 2012-06-14
CN102544064A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
US11239436B2 (en) Display apparatus and electronic apparatus
US11876099B2 (en) Displays with silicon and semiconducting oxide thin-film transistors
US10529280B2 (en) Display device
US9129927B2 (en) Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
CN102779497A (zh) 像素电路、显示装置、电子设备和驱动像素电路的方法
CN115691407A (zh) 像素驱动电路、像素驱动方法和显示装置
US20120013590A1 (en) Organic electroluminescent display device, method of manufacturing organic electroluminescent display device, and electronic apparatus
CN115768177A (zh) 显示面板及包括其的电子装置
CN102544064B (zh) 使用氧化物半导体的器件、显示装置、和电子设备
CN102592540B (zh) 有机el显示装置和电子设备
GB2536148A (en) Displays with silicon and semiconducting oxide thin-film transistors
CN115547257A (zh) 一种显示面板及显示装置
CN118248091A (zh) 显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150714

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150714

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231123

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.