CN101728386B - 具有位于同一衬底上的igbt和fwd的半导体器件 - Google Patents

具有位于同一衬底上的igbt和fwd的半导体器件 Download PDF

Info

Publication number
CN101728386B
CN101728386B CN2009102040746A CN200910204074A CN101728386B CN 101728386 B CN101728386 B CN 101728386B CN 2009102040746 A CN2009102040746 A CN 2009102040746A CN 200910204074 A CN200910204074 A CN 200910204074A CN 101728386 B CN101728386 B CN 101728386B
Authority
CN
China
Prior art keywords
area
gate electrode
region
cathode side
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009102040746A
Other languages
English (en)
Other versions
CN101728386A (zh
Inventor
河野宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101728386A publication Critical patent/CN101728386A/zh
Application granted granted Critical
Publication of CN101728386B publication Critical patent/CN101728386B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件包括：半导体衬底(10)；包括集电极区(18)的IGBT元件(12，15，18)；包括与所述集电极区相邻的阴极区(19)的FWD元件(13，14b，19)；所述衬底上的基极层(11)；包括栅电极(12)的多个沟槽栅极结构(12)。所述基极层由所述沟槽栅极结构分成多个第一和第二区域。每个第一区域(13)包括接触所述栅电极的发射极区(15)。每个第一区域连同所述发射极区与发射极电极(17)电耦合。所述第一区域包括集电极侧和阴极侧第一区域，并且所述第二区域包括集电极侧和阴极侧第二区域(14a，14b)。所述阴极侧第二区域的至少一部分与所述发射极电极电耦合，并且所述集电极侧第二区域的至少一部分具有浮动电位。

Description

具有位于同一衬底上的IGBT和FWD的半导体器件
技术领域
本发明涉及一种具有设置在同一半导体衬底上的IGBT和FWD的半导体器件。
背景技术
常规上，例如如对应于US 2005/0258493的JP-2005-317751所披露的，反向导通型半导体器件(即RC-IGBT或反向导通IGBT)包括设置在同一半导体衬底中的IGBT(绝缘栅极双极晶体管)和FWD(续流二极管)，从而使FWD内置在IGBT中。
在RC-IGBT中，FWD的阳极电极和IGBT的发射极电极是共用的，FWD的阴极电极和IGBT的集电极电极是共用的。将RC-IGBT安装在逆变器电路中，从而RC-IGBT执行负载的PWM控制。
然而，在将RC-IGBT组装在逆变器电路中时，要输入到IGBT的栅电极中的驱动信号通常是上下臂方向上的相位翻转信号。于是，即使在FWD执行续流功能时，也将驱动信号输入到IGBI的栅电极中。因此，FWD和IGBT同时工作。
当FWD和IGBT同时工作时，即，当IGBT的栅极在FWD工作时导通时，阳极电位与FWD的阴极电位相等，因为以上电极是共用的。于是，FWD几乎不执行正向功能。于是，在将驱动信号输入到IGBT的栅电极时，FWD的正向电压Vf增大，由此半导体器件的DC损耗变大。
为了避免以上难题，将IGBT的区域和FWD的区域彼此分开。例如，在Proceedings of 2004 International Symposium on Power SemiconductorDevices & Ics第261-264页中披露了这种器件结构。IGBT的栅电极没有设置在FWD的区域中，从而没有在IGBT中内置作为体二极管的FWD。然而，提供二极管功能而不提供IGBT功能的FWD的区域变宽。因此，当器件的芯片尺寸相同时，IGBT的区域变窄。即，IGBT的区域在芯片中的占据率降低，因为FWD专用区域设置在芯片中。在这种情况下，IGBT的导通状态电压Von增大，半导体器件的DC损耗增大。此外，当IGBT的导通状态电压Von固定为小值时，芯片尺度变大。
发明内容
考虑到上述问题，本发明的目的是提供一种具有设置在同一半导体衬底上的IGBT和FWD的半导体器件。在该器件中，器件的芯片尺寸得到改善，FWD的正向电压和IGBT的导通状态电压得到改善。
根据本发明的一方面，一种半导体器件包括：具有第一导电类型且包括第一侧和第二侧的半导体衬底；用于使电流在所述衬底的厚度方向上流动的IGBT元件，其中所述IGBT元件设置在所述衬底中，所述IGBT包括具有第二导电类型的集电极区，所述集电极区设置在所述衬底的所述第二侧的表面部分中；包括具有所述第一导电类型的阴极区的FWD元件，其中所述阴极区设置在所述衬底的所述第二侧的另一表面部分中，使得所述阴极区沿着所述衬底的平行方向与所述集电极区相邻；具有所述第二导电类型且设置在所述衬底的所述第一侧上的基极层；多个沟槽栅极结构，每个所述沟槽栅极结构包括所述衬底的所述第一侧上的沟槽和经由绝缘膜位于所述沟槽中的导电膜。所述基极层由所述沟槽栅极结构分成多个第一和第二区域。所述沟槽栅极结构包括所述IGBT元件中的栅电极。每个第一区域包括所述IGBT元件中的发射极区。每个发射极区设置在所述第一区域的表面部分中，接触所述栅电极，具有所述第一导电类型且具有高于所述衬底的杂质浓度。其中每个第二区域不包括所述发射极区。每个第一区域连同所述发射极区与所述IGBT中的发射极电极电耦合。所述第一区域包括集电极侧第一区域和阴极侧第一区域。所述集电极侧第一区域设置在所述集电极区上方，并且所述阴极侧第一区域设置在所述阴极区上方。所述第二区域包括集电极侧第二区域和阴极侧第二区域。所述集电极侧第二区域设置在所述集电极区上方，并且所述阴极侧第二区域设置在所述阴极区上方。所述阴极侧第二区域的至少一部分与所述发射极电极电耦合。所述集电极侧第二区域的至少一部分具有浮动电位。
在以上器件中，所述集电极区和所述阴极区上方的多个第一区域用作所述IGBT元件的沟道和所述FWD元件的阳极。于是，所述FWD元件的一部分内置在所述IGBT元件中。于是，在将所述IGBT的导通状态电压设置为预定电压时，减小了器件的尺度。
此外，所述阴极侧第二区域的一部分与所述发射极电极电耦合。于是，所述阴极侧第二区域的该部分连同所述第一区域用作所述FWD元件的阳极。于是，用于用作阳极的面积变大。此外，缩短了FWD的电流路径。此外，由于所述IGBT的发射极区不在第二区域中，因此即使在将驱动信号输入到所述栅电极中时，所述第二区域和所述衬底也不具有相同的电位。于是，所述第二区域不受所述栅电极的影响。因此，降低了所述FWD的正向电压。
此外，由于所述集电极侧第二区域的一部分具有浮动电位，因此即使当将驱动信号输入到所述栅电极中从而在所述第一区域中的发射极区下方形成沟道时，也不会经由所述第二区域将空穴回收到所述发射极电极。因此，空穴累积在衬底中。由于所述第一区域不仅设置在所述阴极区上方而且设置在所述集电极区上方，所以所述IGBT元件的面积变大。因此，降低了所述IGBT元件的导通状态电压。
附图说明
通过以下参考附图进行的详细说明，本发明的上述和其他目的、特征和优点将变得更加显而易见。在附图中：
图1是示出根据第一实施例的半导体器件正面的平面图的示图；
图2是示出半导体器件背面的平面图的示图；
图3是示出沿图2中的线III-III截取的器件截面图的示图；
图4是示出集电极区域和阴极区域之间的宽度比、IGBT的导通状态电压Von和FWD的正向电压Vf之间的关系的曲线图；
图5是示出根据第二实施例的半导体器件截面图的示图；
图6是示出根据第三实施例的半导体器件截面图的示图；
图7是示出根据第四实施例的半导体器件截面图的示图；
图8是示出根据第五实施例的半导体器件截面图的示图；
图9是示出根据第六实施例的半导体器件截面图的示图；
图10是示出根据第七实施例的半导体器件截面图的示图；
图11是示出根据第七实施例变型的半导体器件截面图的示图；
图12是示出根据第八实施例的半导体器件截面图的示图；
图13是示出根据第八实施例变型的半导体器件截面图的示图；
图14是示出根据第九实施例的半导体器件正面的平面图的示图；
图15是示出图14中的半导体器件背面的平面图的示图；
图16是示出具有图14和15中的半导体器件的反馈电路的电路图；
图17是示出感测电阻器两端的电位差Vs和反馈部分的输出电压之间的关系的示图；
图18是示出流经FWD的电流和电位差Vs之间的关系的曲线图；
图19是示出根据第九实施例变型的半导体器件背面的平面图的示图；
图20是示出根据第九实施例变型的半导体器件正面的平面图的示图；
图21A是示出根据第十实施例的电位差Vs和流经FWD的电流之间的关系的曲线图，图21B是示出根据比较例的电位差Vs和流经FWD的电流之间的关系的曲线图；
图22是示出电位差Vs和反馈部分输出之间的关系的曲线图；
图23是示出具有根据第十实施例的半导体器件的反馈电路的电路图；
图24是示出根据其他实施例的半导体器件截面图的示图；
图25是示出根据其他实施例的半导体器件截面图的示图；
图26是示出根据其他实施例的半导体器件截面图的示图；
图27是示出根据其他实施例的半导体器件截面图的示图；
图28是示出根据其他实施例的半导体器件截面图的示图；
图29是示出根据其他实施例的半导体器件截面图的示图；
图30是示出根据其他实施例的半导体器件截面图的示图；以及
图31是示出根据其他实施例的半导体器件截面图的示图。
具体实施方式
(第一实施例)
图1-3示出了根据第一实施例的半导体器件。在图2中，未示出器件的集电极电极。
该半导体器件适用于EHV(电动和混合动力车)的逆变器模块中的功率切换器件。在此，半导体衬底的厚度方向垂直于衬底，并且将垂直于厚度方向的一个方向定义为衬底的平行方向。平行方向平行于集电极区域和阴极区域的布置方向。例如，N导电类型为第一导电类型，P导电类型为第二导电类型。或者，第一导电类型可以是P导电类型，第二导电类型可以是N导电类型。
图1-3中的器件100包括具有第一导电类型的半导体衬底10。衬底10包括在其中形成IGBT和FWD的区域30。在衬底10的周边区域31中设置用作电场集中的抑制部分的保护环31a。保护环31a围绕区域30。在图1中，保护环31a具有三重结构。或者，保护环31a可以具有单重结构、双重结构、四重或更多重结构。栅极焊盘32将驱动信号输入到栅电极12。
将如下解释区域30。衬底10由具有N-导电类型的杂质浓度为1×1014cm-3的单晶体硅制成。在衬底10的表面部分中形成具有P导电类型的作为P阱的基极层11。
在基极层11中选择性地形成沟槽作为槽，使得沟槽穿透基极层11，且沟槽的底部到达衬底10。在沟槽的内壁上形成绝缘膜(未示出)。经由绝缘膜在沟槽中填充多晶硅膜。多晶硅膜具有1×1020cm-3的杂质浓度。多晶硅膜提供栅电极12。器件100包括多个栅电极12，它们经由作为栅极布线的信号线16而彼此共同耦合在一起。经由信号线16将驱动信号从栅极焊盘32输入到每个栅电极12，从而将预定电压施加到每个栅电极12。于是，栅电极12具有相同的电位。每个栅电极12沿着垂直于厚度方向和平行方向的方向延伸，使得栅电极12在整个基极层12上延伸。于是，沿着平行方向彼此平行地设置栅电极12，使得栅电极12的布置具有条形图案。基极层11被栅电极12分成多个彼此电隔离的第一和第二区域13、14。沿着平行方向彼此平行地布置第一和第二区域13、14。栅电极12包括多对栅电极12。第一区域13夹在一对栅电极12之间，第二区域14夹在一对和相邻一对之间。
在第一区域13的表面部分中选择性地形成发射极区15。发射极区15经由沟槽中的绝缘膜接触栅电极12的侧壁。发射极区15具有高杂质浓度的N+导电类型。发射极区15具有0.5微米的厚度，杂质浓度为1×1019cm-3。发射极电极17形成在所有的第一区域13上。发射极电极17由铝系列材料制成。第一区域13中的具有P导电类型的基极层11和具有N导电类型的发射极区15与发射极电极17电耦合。于是，第一区域13用作IGBT的沟道区。此外，第一区域13用作FWD的阳极区。于是，发射极电极17用作IGBT的发射极电极和FWD的阳极电极。
在第二区域14的表面部分中不设置具有N导电类型的高杂质区域，例如发射极区15。第二区域14包括多个集电极侧第二区域14a和阴极侧第二区域14b。集电极侧第二区域14a在厚度方向上设置在集电极区18的正上方。所有的集电极侧第二区域14a都不连接到栅电极12和发射极电极17，从而集电极侧第二区域14a具有浮动电位。阴极侧第二区域14b设置在阴极区19的正上方。所有的阴极侧第二区域14b都电连接到发射极电极17。于是，所有的包括发射极区15的第一区域13和所有的阴极侧第二区域14b都与发射极电极17耦合，从而第一区域13和阴极侧第二区域14b具有相同的电位。于是，所有的阴极侧第二区域14b用作FWD的阳极区。发射极电极17相对于阴极侧第二区域14b用作FWD的阳极电极。在图3中，该图的虚线的左侧提供包括集电极区18的区域，而该图的虚线的右侧提供包括阴极区19的区域。
如图3所示，彼此平行地交替设置第一区域13和第二区域14。第二区域14在平行方向上的宽度比第一区域13的宽度宽。沿着平行方向以预定间隔周期性地重复成对的栅电极12。在包括与发射极电极17电耦合的第一区域13和阴极侧第二区域14b的基极层11中的表面区域中选择性地形成接触区(未示出)。接触区具有0.8微米的厚度，杂质浓度为1×1019cm-3。接触区具有P+导电类型。
在衬底10背面上的衬底10的表面部分中形成具有P+导电类型的集电极区18。集电极区18具有0.5微米的厚度，杂质浓度为1×1018m-3。沿着平行方向与集电极区18相邻设置阴极区14。阴极区19具有N+导电类型。阴极区19具有0.5微米的厚度，杂质浓度为1×1018cm-3。
如图2所示，沿着平行方向交替设置宽度为Wp的集电极区18和宽度为Wn的阴极区19。于是，沿着平行方向以间隔Wp设置多个阴极区19，并且衬底10的剩余部分提供集电极区18。将宽度Wp和宽度Wn之间的比例定义为Wp/Wn，在图2中为三分之一。集电极区18和阴极区19与由铝系列材料制成的集电极电极20电耦合。于是，FWD的阴极电极和IGBT的集电极电极20是共用的。在图2中，阴极区19中的一个短于其他阴极区19。这是因为在衬底10的表面侧上形成作为P阱的基极层11，以便避开栅极焊盘32。
如图3所示，沿厚度方向在衬底10和集电极区18或阴极区19之间形成具有N导电类型的场停止层21。场停止层21的杂质浓度高于衬底，低于发射极区15。在包括具有沟槽型栅电极12的IGBT的器件100中，由于器件100包括用于阻挡耗尽层的场停止层21，因此与其他沟槽结构，例如穿通型沟槽结构和非穿通型沟槽结构相比，可以减小衬底10的厚度。于是，减少了过剩载流子，并且当耗尽层扩展到极限时中性区的剩余宽度是小的。因此，减小了IGBT的SW损耗(即AC损耗)。在这里，将从基极层11的表面到集电极区18的表面的厚度设置为130微米。
可以利用常规半导体工艺制造半导体器件100。
将如下解释IGBT的操作。在发射极电极17和集电极电极20之间施加预定集电极电压，并且在发射极电极17和栅电极12之间施加栅极电压，从而使器件的栅极导通。然后，在其上具有发射极区15的第一区域13中形成具有N导电类型的沟道。经由沟道将电子从发射极电极17注入到衬底10中。注入的电子在集电极区18和衬底10中提供正向偏压状态。于是，从集电极区18注入空穴，从而大大降低了衬底10的电阻。IGBT的电流容量增大。此时，仅基极层11中的第一区域13用作IGBT，所述第一区域13在该第一区域13的表面部分中具有发射极区15。第二区域14不用作IGBT。此外，在将发射极电极17和栅电极12之间的栅极电压设置为零或反向偏压时，即在器件100的栅极截止时，被反转为N导电类型的沟道返回为P导电类型。于是，停止从发射极电极17注入电子。与该注入停止一起停止从集电极区18注入空穴。然后，分别从发射极电极17和集电极电极20释放包括积累在衬底10中的电子和空穴的载流子，或者将电子和空穴复合，从而使它们消失。
接下来，将如下解释FWD的操作。发射极电极17和阳极电极是共用的，由此，阴极区19正上方的阴极侧第二区域14b用作FWD的阳极区。阴极侧第二区域14b是与发射极电极17电耦合的基极层11的一部分。在发射极电极17和衬底10之间施加作为正向偏置电压的阳极电压。当阳极电压超过阈值电压时，阳极区和衬底10被正向偏置，从而FWD中有电流流动，即FWD导电。具体而言，在将由积累在负载L中的能量引起的集电极电压施加到IGBT时，包括衬底10的阳极区和阴极区域19之间的FWD传导电流，使得电流流经FWD。当在发射极电极17和衬底10之间施加反向偏压时，耗尽层从阳极区扩展到衬底10，因此维持了反向击穿电压。
在器件100中，包括集电极区18和阴极区19上方的第一区域13的基极层11中的所有第一区域13用作IGBT的沟道区。此外，所有第一区域13用作FWD的阳极区。于是，FWD的一部分内置在IGBT中。因此，在将IGBT的导通状态电压Von设置为预定电压时，改善了器件100的尺度。具体而言，器件100的尺度可以大于从基极层11分出的所有区域提供第一区域13的情形，但小于IGBT和FWD彼此分开从而在FWD的区域中不设置栅电极12的情形。
在这里，当所有第一区域13用作IGBT的沟道区时，在第一区域13中的表面部分中设置发射极区15。通常，当集电极区18和第一区域13之间的距离短时，第一区域13容易地用作沟道区。阴极区19上方的第一区域13距集电极区18越近，第一区域13越容易用作IGBT的沟道区，即，器件100执行IGBT功能。当阴极区19在平行方向上的长度长时，第一区域13中的远离集电极区18的部分可以不执行IGBT功能，尽管第一区域13中的该部分具有能够用作沟道区的结构。类似地，当所有第一区域13用作FWD的阳极区时，阳极电极与发射极电极15电耦合。通常，阴极区19和第一区域13之间的距离越短，第一区域13越容易用作FWD的阳极区。集电极区18上方的第一区域13距阴极区19越近，第一区域13越容易用作阳极区，即，器件100执行FWD功能。因此，当集电极区18的长度长时，第一区域13中的远离阴极区19的部分可以不执行FWD功能，尽管第一区域13中的该部分具有能够用作阳极区的结构。
所有的阴极侧第二区域14b都与发射极电极17电耦合。于是，所有的阴极侧第二区域14b用作FWD的阳极区。在这种情况下，与仅第一区域13用作阳极区的情形相比，用作阳极区的区域面积较大。具体而言，用于用作FWD的区域面积变大。于是，降低了FWD的正向电压Vf。由于第二区域14的宽度比第一区域13的宽度宽，因此用于FWD功能的裕度增大。于是，降低了FWD的正向电压Vf。
仅有阴极区19上方的阴极侧第二区域14b用作阳极区。阴极侧第二区域14b和阴极区19之间的距离是短的。与集电极区18上方的集电极侧第二区域14a用作阳极区的情形相比，FWD的电流路径变得更短。于是，降低了FWD的正向电压Vf。
此外，在第二区域14，即阴极侧第二区域14b中不存在用于提供IGBT的发射极区15。于是，即使在将驱动信号输入到栅电极12中时，即，即使在IGBT工作时，第二区域14中的基极层11和与基极层11相邻的衬底10也不具有相同的电位。因此，避免了在具有P导电类型的基极层11和具有N导电类型的衬底10之间的PN结处的空穴注入的困难。空穴注入的困难是由使基极层11和衬底10的电位相等而引起的。于是，无论是否将驱动信号输入到栅电极12中，阴极侧第二区域14b都执行FWD功能。阴极侧第二区域14b基本上不受栅电极12的电位的影响。因此，当在FWD工作期间IGBT的栅极导通时，即，当在FWD工作的同时将驱动信号输入到IGBT的栅电极12中时，抑制了FWD的正向电压Vf的增大。于是，在器件100中，降低了FWD的正向电压Vf，而且还降低了DC损耗。
所有的集电极侧第二区域14a都不电连接到发射极电极17，从而集电极侧第二区域14a具有浮动电位。因此，即使在将驱动信号输入到栅电极12中以便在发射极区15下方的第一区域13中形成沟道时，即，即使在IGBT的栅极导通时，也未将空穴经由集电极侧第二区域14a抽取到发射极电极17。于是，在衬底10中积累了空穴。于是，降低了IGBT的导通状态电压Von。
由于第一区域13设置在集电极区18和阴极区19的上方，因此与第一区域13仅设置在集电极区18上方的情形相比，IGBT在衬底10中的占据面积变大。于是，降低了IGBT的导通状态电压Von。在器件100中，降低了IGBT的导通状态电压Von，还降低了DC损耗。
在器件100中，IGBT和FWD形成在同一衬底10上。器件100的芯片尺寸得到改善，并且降低了FWD的正向电压Vf和IGBT的导通状态电压Von。此外，还降低了器件100的DC损耗。
本发明人研究了集电极区18和阴极区19之间的宽度比、导通状态电压Von和正向电压Vf之间的关系。结果在图4中示出。实线表示FWD的正向电压Vf。虚线表示IGBI的导通状态电压Von。点划线表示正向电压Vf和导通状态电压Von的上限。当宽度比Wp/Wn增大时，即当集电极区18的宽度Wp增大时，IGBT工作容易，从而降低了IGBT的导通状态电压Von。当宽度比减小时，即当阴极区19的宽度Wn增大时，FWD容易工作，从而降低了FWD的正向电压Vf。点划线和实线之间的交点具有3.1/0.7的宽度比，点划线和虚线之间的另一交点具有2.7/1.3的宽度比。在将宽度比设置在3.1/0.7和2.7/1.3之间的范围中时，IGBT的导通状态电压Von小，FWD的正向电压Vf也小。在本实施例中，将宽度比，即PN宽度比(Wp/Wn)设置为三分之一，这是以上3.1/0.7和2.7/1.3之间范围的中点。于是，即使在制造过程中该比例变化，IGBT的导通状态电压Von也是小的，FWD的正向电压Vf也还是小的。
在第一实施例中，经由作为沟槽栅极结构的栅电极12交替设置第一区域13和第二区域14，使得第一区域13和第二区域14具有条形图案，在所述第一区域13中形成作为具有N导电类型的高杂质浓度区的发射极区15。因此，在衬底10中，FWD和IGBT统一地工作。
(第二实施例)
图5示出了根据第二实施例的半导体器件100。
在图3中，在第一区域13的表面部分中具有发射极区15的第一区域13设置在集电极区18和阴极区19的正上方。未指定第一区域13的形成面积。例如，沿着平行方向以预定间隔重复设置多个第一区域13。
在图5中，栅电极12和第一区域13形成在阴极区19正上方的基极层11的一部分中。具体而言，从阴极区19和集电极区18之间的边界到阴极区19的预定范围形成所述栅电极12和第一区域13。阴极侧第二区域14b形成在阴极区19上方的基极层11的其他部分中。如下形成图5中的器件。具体而言，在图3中，去除了阴极区19上方的三个第一区域13中的一个。第一区域13中的所述一个设置得距集电极区18最远。此外，也去除了距集电极区18最远的一对栅电极12。第一区域13的右侧上的阴极侧第二区域14b的宽度变得比其他阴极侧第二区域14b的宽度宽。在图5中，沿着平行方向交替设置第一区域13和第二区域14。
多个栅电极12并非形成在设置于阴极区19正上方的整个基极层11中，而是形成在基极层11中的接近集电极区18的部分中。阴极侧第二区域14b形成在未形成栅电极12的整个区域中。具体而言，在远离集电极区18设置的整个区域中形成第二区域14b，使得该区域不会容易地用作IGBT。在这种情况下，衬底10中的阳极区的面积大大增加，由此，用于用作FWD的面积大大增加。于是，大大降低了FWD的正向电压Vf。
与图3中的器件100相比，用于用作FWD的阳极区的阴极侧第二区域14b的面积增大。阴极区19上方的第一区域13和第二区域14都用作FWD的阳极区。阴极侧第二区域14b不受栅电极12的电位的影响，从而即使在IGBT工作时，基极层11和衬底10也不具有相同的电位。于是，在FWD工作期间，当IGBT的栅极导通时，抑制了FWD的正向电压Vf的增大。在图5的器件100中，大大降低了FWD的正向电压Vf。
栅电极12和第一区域13形成在基极层19中的在阴极区19上方的接近集电极区18的部分中。具体而言，栅电极12和第一区域13形成在基极层19的容易用作IGBT的部分中。集电极区18上方的第二区域14a具有浮动电位。因此，与第一区域13仅形成在集电极区18上方的情形相比，降低了IGBT的导通状态电压Von。图5中的器件的导通状态电压Von稍微大于图3中的的器件的导通状态电压Von。
在图5中，集电极区18仅设置在阴极区19的左侧上。或者，集电极区18可以设置在阴极区19的两侧上。在这种情况下，栅电极12和第一区域13可以形成在阴极区19上方的基极层11的一部分中，该部分设置在从集电极区18和阴极区19之间的界面开始的预定范围内。基极层11的该部分设置在阴极区19的两侧上。阴极侧第二区域14b形成在基极层11的其他部分中。具体而言，栅电极12和第一区域13形成在基极层11的预定范围内，其设置在阴极区19的两侧上。它们形成在基极层11的在阴极区19上方的预定周边区域中，其被定义为左右侧相邻区域。第二区域14b形成在夹在左右相邻区域之间的整个中央区域中。
(第三实施例)
图6示出了根据第三实施例的半导体器件。
栅电极12和第一区域13仅形成在设置在阴极区19正上方的基极层11的一部分中。基极层11的该部分设置在从阴极区19和集电极区18之间的界面开始的预定范围内。在图6中该界面被定义为虚线。基极层11的该部分被定义为集电极区18的相邻区域。在阴极区19上方的基极层11的其他部分中形成多个虚设栅电极22。虚设栅电极22具有与栅电极12相同的电位，由与栅电极12相同的材料制成。此外，虚设栅电极22具有与栅电极12相同的结构。阴极侧第二区域14b形成在夹在一对虚设栅电极22之间的区域中。夹在一对虚设栅电极22之间的第二区域14b与发射极电极17电耦合。
如下制备图6中的器件100。用阴极侧第二区域14b代替图3中的阴极区19上方的三个第一区域13中的一个，该阴极侧第二区域14b在第二区域14b的表面部分中没有发射极区15。第一区域13中的所述一个设置得距集电极区18最远。第二区域14b仅用作FWD的阳极区。具体而言，阴极侧第二区域14b形成在阴极区19上方的基极层11的其他部分中。在阴极区19上方的阴极侧第二区域14b中形成虚设栅电极22。以预定间隔沿着平行方向在阴极区19上方的基极层11中重复形成两对栅电极12和一对或多对虚设栅电极22。
类似于第二实施例，多个栅电极12并非均匀地形成在阴极区19上方的整个基极层11中，而是形成在基极层11中的在从集电极区18和阴极区19之间的界面开始的预定范围内的部分中。具体而言，第一区域13形成在基极层11中的在阴极区19上方的接近集电极区18的部分中。在阴极区19上方的基极层11的其他部分中形成没有发射极区15的阴极侧第二区域14b，所述其他部分远离集电极区18。在基极层11的其他部分中没有形成栅电极12。在这种情况下，与图3中的器件相比，用于用作衬底10中的阳极区的区域和用于用作FWD的区域是大的。于是，大大降低了FWD的正向电压Vf。
由于将没有发射极区15的阴极侧第二区域14b设置在虚设栅电极22之间，因此与图3中的器件相比，阴极侧第二区域14b与用于用作阳极区的区域之间的面积比增大。阴极侧第二区域14b不受栅电极12的电位的影响，从而即使在IGBT工作时，基极层11和衬底10也不具有相同的电位。用于用作阳极区的区域包括第一区域13和阴极侧第二区域14b。因此，在FWD工作且IGBT的栅极导通时，抑制了FWD的正向电压Vf的增大。在图6的器件100中，大大降低了FWD的正向电压Vf。
栅电极12和第一区域13形成在基极层11中的在阴极区19上方的接近集电极区18的部分中。集电极区18上方的集电极侧第二区域14a具有浮动电位。因此，与第一区域13仅形成在集电极区域8上方的情形相比，降低了IGBT的导通状态电压Von。图6中的器件100的导通状态电压Von稍微大于图3中的器件的导通状态电压Von。
在基极层11中的在阴极区19上方的未形成栅电极12的部分中形成多个虚设栅电极22。虚设栅电极22具有与栅电极12相同的结构和相同的电位。于是，图6中的阳极区的面积稍小于图5中的阳极区的面积。然而，衬底10的表面结构是均匀的，等位线基本上是均匀的。于是，降低了电场的不均匀性。具体而言，尽管在阴极区19上方的基极层11的其他部分中没有形成栅电极12，但仍抑制了IGBT的击穿电压的降低。
类似于第二实施例，在本实施例中，集电极区18可以设置在阴极区19的两侧上。在这种情况下，栅电极12和第一区域13形成在基极层11的在阴极区19上方的两个周边部分中。在基极层11的其他部分中形成虚设栅电极22，所述其他部分设置在基极层11的中心部分中。
(第四实施例)
图7示出了根据第四实施例的半导体器件100。
类似于第二和第三实施例，栅电极12和第一区域13形成在阴极区19上方的基极层11的一部分中，该部分设置在沿平行方向从集电极区18的端部开始的预定区域中。在图7中集电极区18的端部被示为虚线。阴极区19与集电极区18相邻。在阴极区19上方的基极层11的其他部分中形成虚设栅电极22。虚设栅电极22具有与栅电极12相同的结构和相同的电位。虚设栅电极22具有与栅电极12相同的沟槽栅极结构。在夹在虚设栅电极22之间的表面部分中选择性地形成具有N+导电类型的虚设发射极区23。虚设发射极区23具有与发射极区15相同的结构。虚设发射极区23与虚设栅电极22的侧壁相邻。此外，具有虚设发射极区23的第三区域24夹在虚设栅电极22之间，所述虚设发射极区23形成在第三区域24的表面部分中。第三区域24具有浮置电势。
如下制备图7中的器件。用具有浮动电位的第三区域24代替图3中的阴极区19上方的三个第一区域13中的一个。第一区域13中的所述一个设置得距集电极区18最远。在阴极区19上方的基极层11中沿着平行方向交替设置具有发射极区15的第一区域13、具有虚设发射极区23的第三区域24和第二区域14。此外，以预定间距沿着平行方向交替设置多对栅电极12和多对虚设栅电极22。然而，由于第三区域24具有浮动电位，因此用于将第三区域24与第二区域14分开的一对虚设栅电极22具有与一对栅电极12相同的结构和相同的电位。尽管虚设发射极区23具有与发射极区15相同的结构，但虚设发射极区23和虚设栅电极22不用作IGBT。
在本实施例中，类似于第二和第三实施例，多个栅电极12并非均匀地形成在阴极区19上方的整个基极层11中，而是仅形成在接近集电极区18的预定区域中。于是，第一区域13仅形成在基极层11中的在阴极区19上方的接近集电极区18的部分中。通过虚设栅电极22将第三区域24与阴极侧第二区域14b分开，并且第三区域形成在基极层11中的未形成栅电极12的部分中。基极层11的该部分设置得远离集电极区18。第三区域24连同形成在第三区域24的表面部分中的虚设发射极区23具有浮动电位。第三区域24不用作IGBT的沟道区。此外，第三区域24也不用作FWD的阳极区。在这种情况下，用于用作FWD的阳极区的区域包括第一区域13和阴极侧第二区域14b。阴极侧第二区域14b的比例大于图3中的阴极侧第二区域14b的比例。阴极侧第二区域14b不受栅电极12的电位的影响，从而即使在IGBT工作时，基极层11和衬底10也不具有相同的电位。于是，当在FWD工作期间IGBT的栅极导通时，抑制了FWD的正向电压Vf的增大。于是，大大降低了FWD的正向电压Vf。
在本实施例中，栅电极12和第一区域13形成在基极层11中的在阴极区19上方的接近集电极区18的部分中。集电极区18上方的集电极侧第二区域14a具有浮动电位。因此，图7中的IGBT的导通状态电压Von稍大于图3中的IGBT的导通状态电压Von。然而，与第一区域13仅形成在集电极区18上方的情形相比，降低了图7中的IGBT的导通状态电压Von。
在基极层11中的在阴极区19上方的其中未形成栅电极12的其他部分中形成多个虚设栅电极22而不是栅电极12。虚设栅电极22具有与栅电极12相同的结构和相同的电位。于是，图7中的FWD中的阳极区的面积比稍小于图5中的FWD中的阳极区的面积比。然而，衬底10在正面上的结构是均匀的，并且等位线基本上是均匀的。于是，降低了电场的不均匀性。具体而言，尽管在阴极区19上方的基极层11的其他部分中没有形成栅电极12，但仍抑制了IGBT的击穿电压的降低。
具有虚设发射极区23并夹在虚设栅电极22之间的第三区域24具有浮动电位。阴极区19上方的基极层11一部分提供连接到发射极电极17的第一区域15，该部分夹在栅电极12之间并在其表面部分中具有发射极区15。阴极区19上方的基极层11的其他部分提供与发射极电极17断开的第三区域24，所述其他部分夹在虚设栅电极22之间并在其表面部分中具有虚设发射极区23，从而第三区域24不用作IGBT和FWD。因此，通过利用用于形成与发射极电极17的连接的一个掩模，调节基极层11中的在阴极区18上方的第一区域13和第三区域24之间的面积比。由于发射极区15设置在第一区域13的表面部分中，所以当IGBT工作时第一区域13中的基极层11和衬底10具有相同的电位。于是，防止了PN结处的空穴注入。于是，当第一区域13用作FWD的阳极区时，FWD的正向工作受到栅极电位的影响。然而，由于第三区域24具有浮动电位，所以第三区域24不用作FWD的阳极区。于是，通过利用一个掩模，可以控制栅电极12中的电位对FWD的正向电压Vf的影响。于是，在制造器件100时，通过一个掩模容易而简单地调节栅电极12的电位的影响。
类似于第二实施例，当集电极区18沿着平行方向设置在阴极区19的两侧上时，栅电极12和第一区域13形成在从每一个阴极区19和集电极区18之间的界面开始的预定范围内。虚设栅电极22、虚设发射极区23和第三区域24形成在基极层11的剩余部分(即中心部分)中。
(第五实施例)
图8示出了根据第五实施例的半导体器件。
在图7中，利用一对虚设栅电极22与阴极侧第二区域14b分开且在第三区域24的表面部分中具有虚设发射极区23的第三区域24具有浮动电位，从而第三区域24不用作IGBT和FWD。在图3中，虚设栅电极22不具有与栅电极12相同的电位，但虚设栅电极22连同虚设发射极区23和第三区域24与发射极电极17电耦合。具体而言，不将驱动信号输入到虚设栅电极22中，从而第三区域24不用作IGBT。
类似于第二到第四实施例，多个栅电极12并非均匀地形成在阴极区19上方的整个基极层11中，而是仅形成在从集电极区18和阴极区19之间的界面开始的预定范围内。具体而言，第一区域13仅形成在基极层11中的在阴极区19上方的接近集电极区18的部分中。虚设栅电极22形成在基极层11中的其中未形成栅电极12的其他部分中。基极层11的其他部分设置得远离集电极区18。第三区域24夹在虚设栅电极22之间。在第三区域24的表面部分中选择性地形成虚设发射极区23。虚设栅电极22、虚设发射极区23和第三区域24与发射极电极17电耦合。于是，第三区域24不用作IGBT的沟道区。第三区域24仅用作FWD的阳极区。在这种情况下，用于用作衬底10中的阳极区的区域变大，并且用于用作FWD的区域变大。于是，大大降低了FWD的正向电压Vf。
不受栅电极12的电位影响的区域与用于用作FWD的阳极区的区域之间的比例大于图3中的所述比例。不受电位影响的区域包括第二区域14b和第三区域24，并使得即使在IGBT工作时，基极区11和衬底10也不具有相同的电位。用于用作阳极区的区域包括第一区域13、第二区域14b和第三区域24。于是，当在FWD工作期间IGBT的栅极导通时，抑制了FWD的正向电压Vf的增大。于是，在半导体器件100中，大大降低了FWD的正向电压Vf。
在阴极区19上方的基极层11中形成接近集电极区18的栅电极12和第一区域13。集电极区18上方的集电极侧第二区域14a具有浮动电位。因此，尽管IGBT的导通状态电压Von比图3中的IGBT的导通状态电压Von稍大，但与第一区域13仅形成在集电极区18上方的情形相比，降低了导通状态电压Von。
此外，类似于第二实施例，当集电极区18设置在阴极区19的两侧上时，栅电极12和第一区域13仅形成在从阴极区19的两端开始的预定范围内。虚设栅电极22、虚设发射极区23和第三区域24形成在阴极区域19的其他部分中。
(第六实施例)
图9中示出了根据第六实施例的半导体器件。
在连接到发射极电极17的区域中形成沟槽接触部分25。具体而言，在第一区域13和阴极侧第二区域14b中形成沟槽接触部分25。沟槽接触部分14b接触发射极电极17，并且形成在该区域的表面部分中。沟槽接触部分25是沟槽中的接触区，该沟槽形成在基极层11中并具有比基极层11浅的深度。沟槽接触部分25由诸如钨的导电材料制成。制备沟槽接触部分25，使得图5中的P+导电类型的接触区被替换为沟槽接触部分25。通过常规半导体工艺形成沟槽接触部分25。
在形成用于沟槽接触部分25的沟槽时，去除第一区域13和阴极侧第二区域14b中的每一个的一部分，其用作阳极区并提供基极层11的高杂质浓度部分。因此，在FWD工作时，与器件不包括沟槽接触部分25的情形相比，减少了从第一区域13和阴极侧第二区域14b向衬底侧的空穴注入。因此，当FWD从工作状态切换到非工作状态时，即，当FWD从导通状态切换到截止状态时，减小了反向瞬时流动的恢复电流Irr。具体而言，恢复电流Irr沿着与FWD处于工作状态的情形相反的方向流动。因此，减小了SW损耗，即AC损耗。除了直流损耗减少之外，AC损耗的减少实现了器件100中的电损耗的减少。
在图9中，制备沟槽接触部分25以形成在图5中的第一区域13和阴极侧第二区域14b中。沟槽接触部分25可以形成在用于用作FWD的阳极区的区域中，该区域连接到发射极区17。因此，沟槽接触部分25可以形成在图6-8中的连接到发射极区17的区域中。例如，在图8中，沟槽接触部分25可以形成在设置在阴极区19上方的第一区域13、阴极侧第二区域14b和第三区域24中。
可以通过照射电子束和/或氦原子束，在基极层11和衬底10之间的边界处形成低寿命层。低寿命层降低了基极层11下方的载流子密度。因此，用于用作阳极区的区域附近的载流子密度变小，由此，减小了恢复电流Irr，使得SW损耗变小。
(第七实施例)
图10示出了根据第七实施例的半导体器件。
在连接到发射极电极17的区域中形成作为N阱的N导电类型的半导体层26。具体而言，半导体层26形成在阴极侧第二区域14b和衬底10之间以及第一区域13和衬底10之间。半导体层26具有高于衬底10而低于发射极区15的杂质浓度。例如，半导体层26具有1×1016cm-3的杂质浓度。通过常规半导体工艺形成半导体层26。
由于器件100包括半导体层26，半导体层26提供针对在IGBT工作时从集电极区18注入的空穴的阻挡层。于是，不从衬底侧向连接到发射极电极17的区域注入空穴，该区域包括第一区域13和第二区域14b。于是，空穴积累在半导体层26附近，由此，减小了IGBT的导通状态电压Von。
此外，与器件100不具有作为阻挡层的半导体层26的情形相比，减少了在FWD工作时从第一区域13和第二区域14b注入到衬底侧的空穴量。于是，当FWD切换到非工作状态时，即，当FWD从导通状态切换到截止状态时，减小了恢复电流Irr。此外，减小了SW损耗。除了直流损耗减小之外，SW损耗的减小还实现了器件100中的电损耗的减小。
制备半导体层26，使得在图5中的器件100中的阴极侧第二区域14b和衬底10之间以及第一区域13和衬底10之间形成层26。或者，半导体层26可以形成在图6-9中的连接到发射极电极17的区域中，该区域用作FWD的阳极。
在图10中，半导体层26仅形成在阴极侧第二区域14b和衬底10之间以及第一区域13和衬底10之间。或者，如图11所示，半导体层26可以形成在集电极侧第二区域14a和衬底10之间。在相对于具有浮动电位的集电极侧第二区域14a形成半导体层26时，从发射极区15注入到第一区域13的电子可以在IGBT工作时在集电极侧第二区域14a下方扩散。因此，由于电流路径扩展，大大降低了IGBT的导通状态电压Von。
在图10和11中，半导体层26与栅电极12分开。在这种情况下，抑制了栅电极12附近的电场浓度。于是，提高了IGBT和FWD的击穿电压。或者，半导体层26可以接触栅电极12。在这种情况下，半导体层26可以穿透栅电极12。
(第八实施例)
图12示出了根据第八实施例的半导体器件。
在图10中，半导体层26形成在连接到发射极电极17的第一区域13或第二区域14b和衬底10之间。在图12中，类似于图9中的器件，在第一区域13中形成沟槽接触部分25。在半导体层26和沟槽接触部分25之间形成作为P阱的P导电类型的高杂质浓度层27。高杂质浓度层27具有P导电类型，并具有高于基极层11的杂质浓度。例如，高杂质浓度层27的杂质浓度为1×1017cm-3。通过常规半导体工艺形成高杂质浓度层27。
于是，图12中的器件100具有第六实施例中所述的沟槽接触部分25的效果和第七实施例中所述的半导体层26的效果。
此外，由于高杂质浓度层27形成在沟槽接触部分25和半导体层26之间，尽管用于发射极电极17的接触区和半导体层26之间的距离短，但仍抑制了IGBT击穿电压的降低。
在图12中，沟槽接触部分25仅形成在第一区域13中，并且高杂质浓度层27形成在沟槽接触部分25和半导体层26之间。或者，可以如图9所示在所有连接到发射极电极17的区域中形成沟槽接触部分25，并且可以在沟槽接触部分25和半导体层26之间形成高杂质浓度层27。例如，如图13所示，沟槽接触部分25不仅形成在第一区域13中，而且还形成在阴极侧第二区域14b中。高杂质浓度层27形成在沟槽接触部分25和半导体层26之间。在这种情况下，大大减少了SW损耗。此外，由于高杂质浓度层27形成在第二区域14b中，连同半导体层26的效果还抑制了FWD的击穿电压的降低。
(第九实施例)
图14到17示出了根据第九实施例的半导体器件100。图14是示出了器件100正面的平面图，图15是示出了器件100背面的平面图。图16是示出了包括图14和15中的器件100的反馈电路的电路图。图17示出了感测电阻器两端之间的电位差和反馈部分的输出之间的关系。在图15中，设置在衬底10正面上的感测元件33被示为虚线。
衬底10包括主区域30和感测区域，所述主区域30对应于以上实施例中的区域30。在主区域30中形成IGBT元件和FWD元件。感测区域的尺度小于主区域30的尺度。主区域30可以对应于图1-13中的区域。感测区域包括感测元件33，其中所流动的电流与FWD中的电流成比例。基于感测元件33的检测结果，进行反馈控制，使得在FWD工作时阻止将驱动信号输入到IGBT的栅电极12中。当FWD不工作时，将驱动信号输入到栅电极12中。
在本实施例中，感测区域具有与主区域30相同的结构。感测区域的面积大约是主区域30面积的千分之一。于是，感测元件33既提供IGBT感测元件33a又提供FWD感测元件33b。IGBT感测元件33a中流动的电流与流经IGBT的电流成比例。FWD感测元件33b中流动的电流与流经FWD的电流成比例。附图标记34表示用于感测元件33的焊盘。附图标记35表示感测元件33的阴极区。阴极区35并不设置在衬底10的表面部分的正下方，在图15中将其示为虚线。沿着垂直于衬底10的厚度方向的方向将阴极区35设置在与衬底10的表面部分分隔预定距离的位置处。于是，在感测元件33正下方的衬底10的背面上设置提供IGBT元件30a和感测元件33的集电极区18。感测元件33设置在衬底10的正面上。于是，抑制了IGBT感测元件33a的输出的减小。
接下来，将解释具有半导体器件100的用于栅极驱动信号的反馈电路。反馈电路是逆变器电路的一部分，即，反馈电路是逆变器电路的上下臂之一。在日本申请No.2007-229959和日本申请No.2007-268328中公开了一般的反馈电路。
如图16所示，反馈电路包括图14和15中的半导体器件100、与电路101、感测电阻器102和反馈元件103。
与电路101为用于当输入到与电路101中的所有信号都为高电平时输出高电平信号的逻辑电路。将PWM栅极信号从外部电路输入到与电路101中，以便驱动半导体器件100，即，操作IGBT元件30a和IGBT感测元件33a。在这里，PWM栅极信号对应于驱动信号。此外，将反馈元件103的输出输入到与电路101中。由作为外部电路的PWM信号发生器电路产生PWM栅极信号。将栅极信号输入到与电路101的输入端中。与电路101和反馈元件103提供反馈装置。
与电路101经由栅极电阻器104与器件100中的栅极焊盘32电耦合。通过从与电路101经由栅极电阻器104输入的PWM栅极信号进行对IGBT元件30a和IGBT感测元件33a的栅极电压的控制。例如，当通过与电路101的PWM栅极信号为高电平信号时，IGBT元件30a导通，使得器件100开始工作。当PWM栅极信号为低电平信号时，IGBT元件30a截止，使得器件100停止工作。当与电路101停止通过其传递PWM栅极信号时，即，当禁止将PWM栅极信号输入到栅电极12中时，不驱动IGBT元件30a和IGBT感测元件33a。
IGBT元件30a的集电极与负载和电源耦合，在图16中未示出所述负载和电源。主电流在IGBT元件30a的集电极和发射极之间流动。IGBT感测元件33a的集电极电极和IGBT元件30a的集电极电极20是共用的。IGBT感测元件33a的发射极区经由感测焊盘34与感测电阻器102的一端耦合。感测电阻器102的另一端与IGBT元件30a的发射极区15耦合，即与IGBT元件30a的发射极电极17耦合，其对应于例如图3中的发射极电极17。于是，用于检测电流的感测电流从IGBT感测元件33a的发射极区流出。感测电流与流经IGBT元件30a的主电流成比例。感测电流流经感测电阻器102。感测电阻器102两端之间的电位差Vs反馈到反馈元件103。
反馈元件103是由运算放大器等的组合形成的。反馈元件103判断是否有电流流经FWD元件30b以及是否有过电流流经IGBT元件30a。基于反馈元件103的判断结果，反馈元件103允许或禁止通过要输入到与电路101中的PWM栅极信号。于是，反馈元件103具有二极管电流检测阈值Vth1和过电流检测阈值Vth2。二极管电流检测阈值Vth1用于判断是否有电流流经FWD元件30b。过电流检测阈值Vth2用于判断是否有过电流流经IGBT元件30a。二极管电流检测阈值Vth1和过电流检测阈值Vth2是预定电压。
当IGBT元件30a正常工作时，即，当电流不流经FWD元件30b时，电流从IGBT感测元件33a流到感测电阻器102。于是，当IGBT元件30a中的发射极区15的电位提供参考电位时，感测电阻器102两端之间的电位差Vs是正的。另一方面，当电流流经FWD元件30b时，电流从感测电阻器102流到FWD感测元件33b。于是，当IGBT元件30a中的发射极区15的电位提供参考电位时，感测电阻器102两端之间的电位差Vs是负的。因此，将二极管电流检测阈值Vth1设置为负的。当过电流流经IGBT元件28时，从IGBT感测元件33a流到感测电阻器102的感测电流变大。于是，感测电阻器102两端之间的电位差Vs是正的并且是大的。因此，将过电流检测阈值Vth2设置为正的。
在驱动IGBT元件30a时，反馈元件103允许通过要输入到与电路101中的PWM栅极信号，使得反馈元件103输出允许信号。此外，如图17所示，当电位差Vs小于二极管电流检测阈值Vth1时，或当电位差Vs大于电流检测阈值Vth2时，反馈元件103禁止通过要输入到与电路101中的PWM栅极信号，使得反馈元件103输出禁止信号。
例如，在正常状态下，在作为外部电路的PWM信号发生器电路处产生作为用于操作IGBT元件30a和IGBT感测元件33a的驱动信号的PWM栅极信号。然后，将PWM栅极信号输入到与电路101中。当FWD元件30b截止时，使得电流不流经FWD感测元件33b。因此，感测电阻器102连接到IGBT感测元件33a的发射极区的一端的电位高于感测电阻器102连接到IGBT元件30a的发射极区15的另一端的电位。于是，感测电阻器102两端之间的电位差变为正的。在这里，感测电阻器102的一端连接到IGBT感测元件33a的感测焊盘34，而感测电阻器102的另一端连接到IGBT元件30a的发射极电极17。
如图17所示，由于电位差Vs大于二极管电流检测阈值Vth1，所以反馈元件103判定电流不流经FWD元件30b。在这种情况下，如图17所示，反馈元件103的输出处于高电平。将高电平信号输入到与电路101中。在将高电平PWME栅极信号和反馈元件103的输出输入到与电路101中时，PWM栅极信号通过与电路101。然后，将PWM栅极信号经由栅极电阻器104输入到IGBT元件30a和IGBT感测元件33a的栅电极中。于是，IGBT元件30a和IGBT感测元件33a导通，从而操作IGBT元件30a和IGBT感测元件33a。电流流经连接到IGBT元件30a的集电极电极20或IGBT元件30a的发射极电极17的负载(未示出)。
当电流流经FWD元件30b时，感测电阻器102连接到FWD元件30b的阳极区，即发射电极17的一端的电位变得高于感测电阻器102连接到FWD感测元件33b的阳极区，即感测焊盘34的另一端的电位。于是，感测电阻器102两端之间的电位差是负的。
于是，如图17所示，在电势差Vs小于二极管电流检测阈值Vth1时，反馈元件103判定电流流经FWD元件30b。于是，反馈元件103输出禁止信号，从而禁止PWM栅极信号通过与电路101。将禁止信号输入到与电路101中。
因此，由于没有将驱动信号从与电路101输入到IGBT元件30a中，所以IGBT元件30a停止工作。栅极信号变为零。于是，当FWD元件30b在正向工作时，IGBT元件30a不工作。
当过电流流经IGBT元件30a时，从IGBT感测元件33a流到感测电阻器102的感测电流与过电流成比例地增大。于是，与IGBT元件30a正常工作的情况相比，电位差Vs变得更高。
因此，当电位差Vs大于电流检测阈值Vth2时，反馈元件103判定过电流流经IGBT元件30a。反馈元件103输出针对要输入到与电路101中的PWM栅极信号的禁止信号，从而禁止PWM栅极信号通过与电路101。将禁止信号输入到与电路101中。
于是，由于没有从与电路101输入用于驱动IGBT元件30a的驱动信号，所以IGBT元件30a停止工作。于是，过电流不会击穿IGBT元件30a。
在本实施例中，器件100包括感测元件33，即FWD感测元件33b，从其中流过的电流与FWD元件30b中的电流成正比。器件100如下进行反馈控制。基于感测元件33的检测结果，在FWD元件30b工作期间停止将驱动信号输入到IGBT元件30a的栅电极12中。在FWD元件30b不工作时将驱动信号输入到栅电极中。衬底10中的主区域30是图1-13中所示的区域之一。具体而言，在主区域30中，阴极区19上方的阴极侧第二区域14b与发射极电极17耦合。第一区域13和阴极侧第二区域14b用作FWD元件30b的阳极区。此外，在第二区域14b中没有高杂质浓度区域，例如发射极区15。于是，在FWD元件正向工作时，FWD元件30b不受栅电极12的影响。
将如下解释以上效果。图18示出了流经FWD元件的电流和电位差Vs之间的关系。图18中的水平轴表示流经FWD元件的电流。具体而言，图18中的水平轴中的电流对应于沿衬底10的厚度方向流动的电流。在图18中，从衬底10的背面到正面的方向提供了正值。于是，电流I不仅包括流经FWD元件30b的电流，而且还包括IGBT元件30a的集电极电流。图18中的虚线示出了在FWD元件受栅极电位影响很大的情况下作为比较的关系。例如，比较案例如下：图3中的阴极区19上方的阴极侧第二区域14b和集电极区18上方的集电极侧第二区域14a具有浮动电位。或者，发射极区15形成在整个基极层11中的能够用作FWD元件的阳极区的表面部分中。
如图18所示，在IGBT功能区中，流经衬底10的电流I和电位差Vs是正的，电流I与电势差Vs成比例。在FWD功能区中，流经衬底10的电流I和电位差Vs是负的，作为比较结果的虚线具有弱的线性度。具体而言，虚线的电流波形与直线偏离很大。具体而言，在FWD功能区的一部分中，电位差Vs相对于电流I变化很大，并且电位差Vs的增大和减小交替发生。这是因为FWD元件受栅极电位的影响很大。另一方面，在本实施例中，由于栅极电位对FWD元件30b的影响小，所以电流波形与直线的偏离比比较结果小。于是，改善了实线的线性度。此外，电位差Vs在FWD功能区中的比较结果的虚线线性度被破坏的部分中增加很大。
由于感测元件33，即FWD感测元件33b中流动的电流与流经FWD元件30b的电流成比例，因此栅极电位对FWD元件30b的影响反映在感测元件33，即FWD感测元件33b上。因此，在本实施例中，减小了FWD感测元件33b的检测结果的变化。于是，以高精确度进行了反馈控制，即对将驱动信号输入到栅电极12的控制。有效地降低了FWD元件30b的正向电压Vf。
于是，优选将器件100中的主区域30用于利用FWD感测元件33b，即感测元件33进行的反馈控制。
在本实施例中，用于提供感测元件33，即FWD感测元件33b的阴极区35面向在平面图上具有矩形形状的感测元件33的一侧。或者，可以形成阴极区35，使得阴极区35以预定距离面向感测元件33的多个侧面。具体而言，阴极区35沿着垂直于衬底10的厚度方向的方向与感测元件33的矩形形状的多个侧面分隔开。在这种情况下，改善了FWD感测元件33b的输出。例如，如图19所示，阴极区35具有C形，使得阴极区35面向感测元件33的三个侧面。
在衬底10的感测区域中，一个感测元件33既提供IGBT感测元件33a又提供FWD感测元件33b。或者，如图20所示，可以在衬底10中分别形成IGBT感测元件33a和FWD感测元件33b。在这种情况下，IGBT感测元件33a和FWD感测元件33b可以分别连接到不同的感测电阻器。附图标记34a表示IGBT感测焊盘，附图标记34b表示FWD感测焊盘，附图标记36表示发射极感测焊盘。
在本实施例中，感测元件33既提供IGBT感测元件33a又提供FWD感测元件33b。或者，器件100可以包括至少一个FWD感测元件33b作为感测元件33。
感测电阻器102与IGBT感测元件33a的发射极侧和FWD感测元件33b的阳极侧耦合。或者，感测电阻器可以与IGBT感测元件33a的集电极侧和FWD感测元件33b的阴极侧耦合。
(第十实施例)
图21A示出了根据第十实施例的电位差Vs和流经FWD元件的电流之间的关系。图21B示出了根据比较的关系。图22示出了电位差Vs和反馈元件的输出之间的关系。
如图21A所示，当电流I和电位差Vs为正时，流经衬底10的电流I与电为差Vs成比例。当电流I为负时，即，当FWD元件30b工作时，相对于电流I在IGBT元件30a导通(即Vg＝ON)情况下的的电位差Vs与在IGBT元件截止(即Vg＝OFF)情况下的电位差Vs不同。于是，电流波形根据栅极电位Vg而变化。
具体而言，当电流流经FWD元件30b且IGBT元件30a导通(即在图21A中Vg＝ON)时，电流从IGBT感测元件33a流到感测电阻器102中。于是，感测电阻器102两端之间的电位差Vs变小(即电位差Vs的绝对值变大)。另一方面，当电流流经FWD元件30b且IGBT元件30a截止(即在图21A中Vg＝OFF)时，根据流经FWD元件30b的电流的电流流经感测电阻器102。于是，与IGBT导通的情况相比电位差Vs变得更大(即电势差Vs的绝对值变小)。
在图1-13所示的器件中，如图18所示，当IGBT元件30a导通时，电位差Vs变大，而当IGBT元件30a截止时，电位差Vs变小。然而，难以使电势差Vs一致，因为电势差Vs受栅极干扰的影响。
在本实施例中，为了以高精确度对用于栅电极12的驱动信号进行输入状态控制(即反馈控制)，器件具有两个二极管电流检测阈值H1、H2。例如，反馈元件103存储两个二极管电流检测H1、H2。
反馈元件103具有基于图21A所示的FWD工作区中的特性的第一二极管电流检测阈值H1(即第一阈值)。第一阈值对应于在流经FWD元件30b的电流为第一电流If1时的电位差Vs。此外，反馈元件103具有第二二极管电流检测阈值H2(即第二阈值)，其大于第一阈值H1。第二阈值H2对应于在流经FWD元件30b的电流为第二电流If2时的电位差Vs，所述第二电流If2大于第一电流If1。在这里，第二电流If2的绝对值小于第一电流If1的绝对值。
如下设置第一和第二阈值H1、H2。首先，测量并获得图21A所示的电流I和电位差Vs之间的关系。然后，基于图21A中的关系确定第一电流If1。然后，将第二电流If2确定为大于第一电流If1。第一和第二电流If1、If2大约为额定电流的10％，从而第一和第二电流If1、If2在正常工作区域中的下限附近。当IGBT元件导通时，即当Vg＝ON时，将相对于第一电流If1的电势差Vs设置为第一阈值H1。当IGBT元件截止时(即Vg＝OFF)，将相对于第二电流If2的电势差Vs设置为第二阈值H2。于是，在反馈元件103中设置了第一和第二阈值H1、H2。
具体而言，反馈元件103将感测电阻器102两端之间的电位差Vs与第一和第二阈值H1、H2进行比较。如图22所示，当电位差Vs变到负侧时，或当电位差Vs向着负侧减小或变化时，反馈元件103将电位差Vs与第一阈值H1进行比较，使得反馈元件103判断是否允许IGBT元件30a工作。当电位差Vs大于第一阈值H1时，反馈元件103允许PWM栅极信号通过与电路101，该信号是从外部电路输入到与电路101中的。于是，反馈元件103允许IGBT元件30a工作。当电位差Vs小于第一阈值H1时，反馈元件103不允许PWM栅极信号通过与电路101，该信号是从外部电路输入到与电路101中的。于是，反馈元件103禁止通过该信号，使得反馈元件103停止驱动IGBT元件30a。
当电位差Vs变到正侧时，即当电位差Vs向着正侧增大或变化时，反馈元件102将电位差Vs与第二阈值H2进行比较，使得反馈元件103判断是否允许IGBT元件30a工作。当电位差Vs大于第二阈值H2时，反馈元件103允许PWM栅极信号通过与电路101，该信号是从外部电路输入到与电路101中的。于是，反馈元件103允许IGBT元件30a工作。当电位差Vs小于第二阈值H2时，反馈元件103不允许PWM栅极信号通过与电路101，该信号是从外部电路输入到与电路101中的。于是，反馈元件103禁止通过该信号，使得反馈元件103停止驱动IGBT元件30a。
如图22所示，反馈元件103利用磁滞特性，根据IGBT元件30a中的栅极电位Vg的变化方向控制PWM栅极信号在与电路101中的通过。当电位差Vs大于过电流检测阈值Vth2时，反馈元件103禁止通过要输入到与电路101中的PWM栅极信号，使得反馈元件103保护IGBT元件30a，以免被类似于第九实施例的过电流损坏。
如图22所示，当电位差Vs向着负侧变化且电位差Vs降到第一阈值H1以下时，反馈元件103的输出变为低信号。于是，IGBT元件30a截止。如图21A所示，电位差Vs具有被示为“Vg＝OFF”的特性，并且电位差Vs变大，即电位差的绝对值变小。电位差Vs变为这样的值，即该值为对应于第一阈值H1的第一电流If1与“Vg＝OFF”的电流波形之间的交点。具体而言，电位差Vs变成图21A中的黑色圆。该值处于第二阈值H2和第一阈值H1之间的范围内，不超过第二阈值H2。因此，IGBT元件30a不会再次导通，IGBT元件30a保持处于截止状态。于是，防止了IGBT元件30a的振荡，其中IGBT元件30a重复导通和截止。
以上情况与IGBT元件30a从截止状态切换到导通状态的情况相同。如图22所示，当电位差Vs向着正侧变化且电位差Vs超过第二阈值H2时，反馈元件103的输出变为高电平，使得IGBT元件30a导通。于是，如图21A所示，电位差Vs具有“Vg＝ON”的特性。电位差Vs变小，即电位差Vs的绝对值变大。然而，电位差Vs没有降到第一阈值H1以下。于是，如图21A所示，反馈元件103的输出没有变为低电平，因为相对于第二电流If2的电位差Vs没有降到第一阈值H1以下。于是，IGBT元件30a保持处于导通状态。
通过利用两个阈值H1、H2，防止了振荡，即IGBT元件30a的栅极的误动作。当IGBT元件30a的栅极振荡时，IGBT元件30a重复导通和截止。
在本实施例中，类似于第九实施例，主区域30与图1-13中的器件相同。栅极电位对FWD元件30b的影响是小的。于是，如图21A所示，在FWD元件30b的工作区中，改善了在IGBT元件30a的导通状态下的电流波形(即被示为“Vg＝ON”曲线)的线性度。因此，可以将第一和第二电流If1、If2设置在FWD元件30b的正常工作区的范围内。具体而言，可以将第一和第二电流If1、If2设置在下限附近。在这里，FWD元件30b的正常工作区的范围是额定电流的10％和50％之间的范围。
在作为比较的图21B中，类似于图18中的比较结果，在主区域30中，FWD 30b受栅极电位的影响很大。例如，获得比较器件，使得图3中阴极区19上方的阴极侧第二区域14b连同集电极区18上方的集电极侧第二区域14a具有浮动电位。具体而言，制备比较器件，使得在整个基极层11中的可以用作FWD元件的阳极区的表面部分中形成发射极区15。如图21B所示，在FWD元件30b的工作区中，IGBT元件30a的导通状态下的电流波形(即被示为“Vg＝ON”电流曲线)偏离直线很大。在FWD元件30b的正常工作区中产生电流波形的这种扰动。因此，当如本实施例那样将第一和第二电流If1、If2设置为相同值时，如图21B所示，“Vg＝ON”曲线的一部分降到第一阈值H1以下，此外，“Vg＝OFF”曲线的一部分超过第二阈值H2。于是，尽管设置了两个阈值H1、H2，但是IGBT元件30a的栅极重复导通和截止。
为了防止IGBT元件30a发生误动作，考虑将电流If1、If2设置成小于正常工作范围，使得电流If1、If2的绝对值大于正常工作范围，或者将电流If1、If2设置成大于正常工作范围，使电流If1、If2的绝对值小于正常工作范围。然而，在将电流If1、If2设置成小于正常工作范围时，额定电流区中的电流If1、If2的绝对值大于正常工作范围，因此，在正常工作区中不执行IGBT元件30a的反馈控制。于是，正向损耗增大。在将电流If1、If2设置成大于正常工作范围时，电流If1、If2被设置在0A附近，因此，电流If1、If2的绝对值小。于是，IGBT元件30a容易受到高频噪声的影响，使得难以设计器件的电路图。
于是，在本实施例中，防止了IGBT元件30a栅极的振荡，即，防止IGBT元件30a的栅极的误动作，其中所述栅极反复导通和截止。此外，抑制了FWD元件的正向电压Vf的增大，并且IGBT元件30a不容易受到高频噪声的影响。
在本实施例中，反馈元件103具有第一和第二阈值H1、H2。或者，如图23所示，器件可以包括阈值设置元件105。阈值设置元件105将栅极电位Vg与第三阈值H3进行比较，当栅极电位超过第三阈值H3时将第一阈值H1输出到反馈元件103，当栅极电位不超过第三阈值H3时将第二阈值H2输出到反馈元件103。在这种情况下，反馈元件103将第一或第二阈值H1、H2与电位差Vs进行比较。图23示出了包括半导体器件100的反馈电路的变型。
在本实施例中，基于第一和第二电流If1、If2设置第一和第二阈值H1、H2。或者，在测量和获得电流I和电位差Vs之间的关系之后，可以设置第一和第二阈值H1、H2，使得在“Vg＝ON”的情况下的电位差Vs不小于第一阈值H1，在“Vg＝OFF”的情况下的电位差Vs不大于第二阈值H2。具体而言，即使在当Vg＝ON时电位差Vs减小，在Vg＝OFF时增大的情况下，电位差Vs也处于第一和第二阈值H1、H2之间的范围内。
在上述实施例中，半导体器件100包括场停止层21。或者，IGBT元件30a和IGBT感测元件可以是穿通型IGBT或非穿通型IGBT。
IGBT元件30a是N沟道IGBT，从而第一导电类型为N导电类型，第二导电类型为P导电类型。或者，IGBT元件30a可以是P沟道IGBT，从而第一导电类型为P导电类型，第二导电类型为N导电类型。
在所述实施例中，在集电极区18上方的整个第二区域14中形成具有浮动电位的集电极侧第二区域14a。在阴极区19上方的整个第二区域14中形成连接到发射极的阴极侧第二区域14b。或者，多个第二区域14包括具有浮动电位的集电极侧第二区域14a和连接到发射极电极17的阴极侧第二区域14b，阴极区19上方的第二区域14的至少一部分可以连接到发射极电极17，并且集电极区18上方的第二区域14的至少一部分可以具有浮动电位。例如，如图24所示，仅设置在集电极区18上方的第二区域14的一部分提供连接到发射极电极17的集电极侧第二区域14a1，并且集电极区18上方的第二区域14的其他部分提供具有浮动电位的集电极侧第二区域14a。具体而言，在图24中，仅与集电极区18和阴极区19之间的界面相邻的一个集电极侧第二区域14a1连接到发射极电极17。在图25中，仅设置在阴极区19上方的第二区域14的一部分提供具有浮动电位的阴极侧第二区域14b1，并且阴极区19上方的第二区域14的其他部分提供连接到发射极电极17的阴极侧第二区域14b。具体而言，在图25中，仅与集电极区18和阴极区19之间的界面相邻的一个阴极侧第二区域14b1具有浮动电位。图24和25提供了第一实施例的变型。
如图24所示，当集电极区18上方的第二区域14的其他部分提供具有浮动电位的集电极侧第二区域14a时，即使在将驱动信号输入到栅电极12中且在第一区域13中的发射极区15下方形成沟道时，空穴也不会经由集电极侧第二区域14a释放到发射极电极17。于是，空穴累积在衬底10中。于是，降低了IGBT元件的导通状态电压。此外，仅第二区域中在集电极区18上方且设置在距阴极区19和集电极区18之间的界面一定距离内的部分连接到发射极电极17。于是，缩短了FWD元件的电流路径，并降低了FWD元件的正向电压Vf。
如图25所示，当设置在阴极区19上方的第二区域14的其他部分提供连接到发射极电极17的阴极侧第二区域14b时，第二区域14的所述其他部分连同第一区域13用作FWD元件的阳极区。于是，与仅第一区域13用作阳极区的情况相比，能够用作FWD的阳极区的区域面积更大。此外，由于阴极区19上方的第二区域14的其他部分连接到发射极电极17并提供阳极区，并且所述其他部分和阴极区19之间的距离短于集电极侧第二区域14a和所述其他部分，所以与集电极区18上方的第二区域14提供阳极区的情况相比，FWD元件的电流路径缩短了。因此，降低了FWD元件的正向电压Vf。此外，仅第二区域14中在阴极区19上方且设置在距阴极区19和集电极区18之间的界面一定距离内的的部分具有浮动电位。于是，缩短了IGBT元件的电流路径，并降低了IGBT元件的导通状态电压Von。
在图24中，集电极区18上方的第二区域14的其他部分具有浮动电位，集电极区18上方的第二区域14的所述部分连接到发射极电极17，阴极区19上方的整个第二区域14连接到发射极电极17。在图25中，阴极区19上方的第二区域14的其他部分连接到发射极电极17，阴极区19上方的第二区域14的所述部分具有浮动电势位，集电极区18上方的整个第二区域14具有浮动电位。或者，集电极区18上方的第二区域14可以包括具有浮动电位的集电极侧第二区域14a和连接到发射极电极17的集电极侧第二区域14a1，并且阴极区19上方的第二区域14可以包括连接到发射极电极17的阴极侧第二区域14b和具有浮动电位的阴极侧第二区域14b1。
图26示出了根据其他实施例的半导体器件。图26中的器件类似于图11中的器件。差别在于在图26中集电极区18上方的集电极侧第二区域14a与发射极电极17电耦合，由此，降低了镜像电容(mirror capacitance)。于是，提高了RC-IGBT(反向导通二极管-IGBT)的开关速度。
此外，作为N导电类型半导体层26的N阱设置在发射极区15和作为P阱的基极层11的下方。于是，在IGBT导通时防止释放空穴。因此，降低了导通状态电压Von和正向电压Vf，避免了栅电极12中的电位的影响。此外，由于N导电类型半导体层26不接触沟槽的侧壁，因此抑制了沟槽附近电场的增大，从而提高了击穿电压。
图27示出了根据其他实施例的半导体器件。图27中的器件类似于图26中的器件。差别在于N导电类型半导体层26接触沟槽的侧壁。具体而言，N导电类型半导体层26设置在整个有源区中，所述有源区设置在基极层11中。在这种情况下，防止空穴经由沟槽和N导电类型半导体层26之间的界面释放到基极层11。于是，镜像电容小，并且有效地积累了载流子。
图28示出了根据其他实施例的半导体器件。图28中的器件类似于图5中的器件。差别在于N导电类型半导体层26设置在整个第一区域13中。于是，N导电类型半导体层26提供载流子积累效应，从而降低了导通状态电压。
图29示出了根据其他实施例的半导体器件。图29中的器件类似于图28中的器件。差别在于在图29中集电极区18上方的集电极侧第二区域14a与发射极电极17电耦合，由此，降低了镜像电容。于是，提高了RC-IGBT(反向导通二极管-IGBT)的开关速度。
图30示出了根据其他实施例的半导体器件。图30中的器件类似于图27中的器件。差别在于N导电类型半导体层26仅形成在包括集电极侧第二区域14a和阴极侧第二区域14b的第二区域14中。于是，降低了镜像电容，而且，防止释放空穴，从而保持了空穴积累效应。因此，降低了导通状态电压，并且也降低了开关损耗。此外，由于没有在第一区域13中形成N导电类型半导体层26，因此防止了元件的击穿电压的降低，并且也防止了浪涌击穿电压的降低。
图31示出了根据其他实施例的半导体器件。图31中的器件类似于图27中的器件。差别在于N导电类型半导体层26仅形成在集电极侧第二区域14a中。于是，降低了镜像电容，而且，防止释放空穴，从而保持了空穴积累效应。因此，降低了导通状态电压，并且也降低了开关损耗。此外，由于没有在阴极侧第二区域14b中形成N导电类型半导体层26，因此提高了FWD的开关速度。
以上公开内容具有以下方面。
根据本发明的一方面，一种半导体器件包括：具有第一导电类型且包括第一侧和第二侧的半导体衬底；用于使电流在所述衬底的厚度方向上流动的IGBT元件，其中所述IGBT元件设置在所述衬底中，所述IGBT包括具有第二导电类型的集电极区，所述集电极区设置在所述衬底的所述第二侧的表面部分中；包括具有所述第一导电类型的阴极区的FWD元件，其中所述阴极区设置在所述衬底的所述第二侧的另一表面部分中，使得所述阴极区沿着所述衬底的平行方向与所述集电极区相邻；具有所述第二导电类型且设置在所述衬底的所述第一侧上的基极层；多个沟槽栅极结构，每个所述沟槽栅极结构包括所述衬底的所述第一侧上的沟槽和经由绝缘膜位于所述沟槽中的导电膜。所述基极层由所述沟槽栅极结构分成多个第一和第二区域。所述沟槽栅极结构包括所述IGBT元件中的栅电极。每个第一区域包括所述IGBT元件中的发射极区。每个发射极区设置在所述第一区域的表面部分中，接触所述栅电极，具有所述第一导电类型且具有高于所述衬底的杂质浓度。其中每个第二区域不包括所述发射极区。每个第一区域连同所述发射极区与所述IGBT中的发射极电极电耦合。所述第一区域包括集电极侧第一区域和阴极侧第一区域。所述集电极侧第一区域设置在所述集电极区上方，并且所述阴极侧第一区域设置在所述阴极区上方。所述第二区域包括集电极侧第二区域和阴极侧第二区域。所述集电极侧第二区域设置在所述集电极区上方，并且所述阴极侧第二区域设置在所述阴极区上方。所述阴极侧第二区域的至少一部分与所述发射极电极电耦合。所述集电极侧第二区域的至少一部分具有浮动电位。
在以上器件中，所述集电极区和所述阴极区上方的多个第一区域用作所述IGBT元件的沟道和所述FWD元件的阳极。于是，所述FWD元件的一部分内置在所述IGBT元件中。于是，在将所述IGBT的导通状态电压设置为预定电压时，减小了器件的尺度。
此外，所述阴极侧第二区域的一部分与所述发射极电极电耦合。于是，所述阴极侧第二区域的该部分连同所述第一区域用作所述FWD元件的阳极。于是，用于用作阳极的面积变大。此外，缩短了FWD的电流路径。此外，由于所述IGBT的发射极区不在第二区域中，因此即使在将驱动信号输入到所述栅电极中时，所述第二区域和所述衬底也不具有相同的电位。于是，所述第二区域不受所述栅电极的影响。因此，降低了所述FWD的正向电压。
此外，由于所述集电极侧第二区域的一部分具有浮动电位，因此即使当将驱动信号输入到所述栅电极中从而在所述第一区域中的发射极区下方形成沟道时，也不会经由所述第二区域将空穴回收到所述发射极电极。因此，空穴累积在衬底中。由于所述第一区域不仅设置在所述阴极区上方而且设置在所述集电极区上方，所以所述IGBT元件的面积变大。因此，降低了所述IGBT元件的导通状态电压。
或者，所述半导体器件还可以包括：用于使电流从其流过的感测元件；以及反馈电路。所述衬底还包括主区域和感测区域。所述IGBT元件和所述FWD元件设置在所述主区域中。所述感测区域具有小于所述主区域的面积。流经所述感测元件的电流与流经FWD二极管的电流成比例。所述感测元件设置在所述感测区域中。所述反馈电路基于所述感测元件的检测结果判断所述FWD元件是处于工作状态还是非工作状态。所述反馈电路在所述FWD元件处于工作状态时阻挡向所述栅电极输入的驱动信号。所述反馈电路在所述FWD元件处于非工作状态时使向所述栅电极输入的所述驱动信号通过。在这种情况下，当所述FWD工作时，所述IGBT不工作，因此降低了所述FWD元件的正向电压。
在所述主区域中，所述阴极区上方的所述第二区域的一部分与所述发射极电极电耦合，由此，所述第二区域的该部分连同所述第一区域用作所述FWD元件的阳极。此外，所述第二区域中没有诸如所述发射极区的高杂质区域，从而在所述FWD正向工作时，该FWD元件不受栅极电势位的影响。栅极电位对所述FWD元件的影响反映在所述感测元件上。在这种情况下，由于栅极电位对所述FWD元件的影响小，所以减小了所述感测元件的检测结果的变化。因此，精确地控制了对输入到所述栅电极的驱动信号的反馈控制。于是，有效降低了所述FWD元件的正向电压。
或者，所述半导体器件还可以包括：与所述感测元件耦合的感测电阻器。所述反馈电路具有用于判断是否有电流流经所述FWD元件的第一阈值和第二阈值。所述第一阈值对应于当所述IGBT元件处于导通状态时所述感测电阻器两端之间的电位差，并且流经所述衬底的电流为预定第一电流。所述第二阈值对应于当所述IGBT元件处于截止状态时所述感测电阻器两端之间的电位差，并且流经所述衬底的电流为预定第二电流。所述第二电流大于所述第一电流，所述第二阈值大于所述第一阈值。所述反馈电路将所述感测电阻器两端之间的电位差与所述第一或第二阈值进行比较。所述反馈电路使向所述栅电极输入的所述驱动信号通过，直到所述感测电阻器两端之间的电位差降到所述第一阈值以下，并且所述反馈电路(103)阻挡向所述栅电极(12)输入的所述驱动信号，直到所述感测电阻器(102)两端之间的电位差超过所述第二阈值。在这里，第一和第二阈值可以是负的。在这种情况下，当电位差从正侧向负侧减小并降到所述第一阈值以下时，禁止将所述驱动信号输入到所述栅电极中。这种输入阻挡导致所述IGBT元件截止。尽管电位差是大的，但电位差不超过第二阈值，由此，所述IGBT元件不会再次导通。当电位差从负侧向正侧增大时，允许将所述驱动信号输入到所述栅电极中。这种对输入的允许导致所述IGBT元件导通。尽管电位差变小，但电位差不会降到所述第一阈值以下。于是，所述IGBT元件不会再次截止。于是，抑制了所述IGBT元件的重复导通和截止。由于所述主区域具有以上结构，并且栅极电位对所述FWD元件的影响小，所以在所述FWD元件工作时改善了IGBT元件在导通状态下的电流波形的线性度。于是，减小了所述感测元件的检测结果的变化。因此，可以将所述第一和第二电流设置在正常工作区中。一种了所述FWD元件的正向电压的增大。此外，与将所述第一和第二电流设置在正常工作范围之外的情形相比，减小了高频噪声的影响。
或者，所述阴极侧第二区域的整个部分可以与所述发射电电极电耦合，并且所述集电极侧第二区域的整个部分可以具有浮动电势位。在这种情况下，用于用作所述FWD元件的阳极的面积变大。此外，不会经由所述集电极区上方的第二区域将空穴回收到所述发射极电极。于是，大大降低了所述IGBT元件的导通状态电压。
或者，所有的所述沟槽栅极结构可以提供所述IGBT元件中的所述栅电极。所述栅电极包括多个设置在所述阴极区上方的基极层的一部分中的阴极侧栅电极。所述基极层的该部分设置在从所述阴极区和所述集电极区之间的界面开始的预定范围内，并且所述阴极区上方的基极层的其余部分提供与所述发射极电极电耦合的所述阴极侧第二区域。在这种情况下，用于用作所述阳极的面积变大，从而大大降低了所述FWD元件的正向电压。此外，所述第二区域不受栅极电位影响的面积增大。于是，当在所述FWD元件工作期间所述IGBT元件导通时，抑制了所述FWD元件的正向电压的增大。于是，大大降低了所述FWD元件的正向电压。此外，由于所述第一区域设置在所述集电极区附近，因此降低了所述IGBT元件的导通状态电压。
或者，所述栅电极可以包括多个设置在所述阴极区域上方的基极层的一部分中的阴极侧栅电极。所述基极层的该部分设置在从所述阴极区域和所述集电极区域之间的界面开始的预定范围内。所述栅电极还包括多个设置在所述阴极区域上方的基极层的其余部分中的阴极侧虚设栅电极。所述阴极侧虚设栅电极和所述阴极侧栅电极具有相同的电位和相同的结构，并且由所述阴极侧虚设栅电极围绕的区域提供与所述发射极电极电耦合的所述阴极侧第二区域。
或者，所述栅电极可以包括多个设置在所述阴极区上方的基极层的一部分中的阴极侧栅电极。所述基极层的该部分设置在从所述阴极区和所述集电极区之间的界面开始的预定范围内。所述栅电极还包括多个设置在所述阴极区上方的基极层的其余部分中的阴极侧虚设栅电极。所述阴极侧虚设栅电极和所述阴极侧栅电极具有相同的电位和相同的结构。所述基极层进一步由所述阴极侧虚设栅电极分成多个沿着所述衬底的平行方向交替设置的阴极侧第二和第三区域。每个第三区域包括虚设发射极区。每个虚设发射极区设置在所述第三区域的表面部分中，接触所述虚设栅电极具有所述第一导电类型且具有高于所述衬底的杂质浓度，并且所述第三区域具有浮动电位。
或者，所述栅电极可以包括多个设置在所述阴极区上方的基极层的一部分中的阴极侧栅电极。所述基极层的该部分设置在从所述阴极区和所述集电极区之间的界面开始的预定范围内。所述栅电极还包括多个设置在所述阴极区上方的基极层的其余部分中的阴极侧虚设栅电极。所述阴极侧虚设栅电极和所述阴极侧栅电极具有相同的结构。所述基极层进一步由所述阴极侧虚设栅电极分成多个沿着所述衬底的平行方向交替设置的阴极侧第二和第三区域。每个第三区域包括虚设发射极区。每个虚设发射极区设置在所述第三区域的表面部分中，接触所述虚设栅电极，具有所述第一导电类型且具有高于所述衬底的杂质浓度，并且所述阴极侧虚设栅电极、所述虚设发射极区和所述第三区域共同与所述发射极电极电耦合。
或者，所述第一区域和所述阴极侧第二区域中的每一个可以包括用于接触所述发射极电极的沟槽接触部分，并且每个沟槽接触部分包括设置在所述衬底的所述第一侧上的沟槽和该沟槽中的导电膜。
或者，所述第一区域和所述阴极侧第二区域中的每一个可以包括具有所述第一导电类型的第一半导体层。所述第一半导体层设置在所述衬底与所述第一区域和所述阴极侧第二区域之一之间，并且所述第一半导体层具有高于所述衬底且低于所述发射极区的杂质浓度。
或者，具有浮动电位的所述集电极侧第二区域包括所述第一半导体层，并且所述第一半导体层设置在所述衬底与所述集电极侧第二区域之间。
或者，每个第一区域可以包括用于接触所述发射极电极的沟槽接触部分。每个沟槽接触部分包括设置在所述衬底的所述第一侧上的沟槽和该沟槽中的导电膜。每个第一区域包括具有所述第二导电类型的第二半导体层。所述第二半导体层设置在所述第一半导体层和所述沟槽接触部分之间，并且所述第二半导体层具有高于所述基极层的杂质浓度。
或者，与所述发射极电极耦合的所述阴极侧第二区域可以包括用于接触所述发射极电极的沟槽接触部分。
或者，可以沿所述衬底的平行方向交替设置所述多个第一和第二区域。
尽管已经参考其优选实施例描述了本发明，但要理解的是本发明不限于优选实施例和构造。本发明旨在涵盖各种变型和等价布置。此外，尽管优选使用多种组合和配置，但包括更多、更少或仅一个部件的其他组合和配置也在本发明的精神和范围之内。

Claims (14)

1.一种半导体器件，包括：
具有第一导电类型且包括第一侧和第二侧的半导体衬底(10)；
用于使电流在所述衬底(10)的厚度方向上流动的IGBT元件(12，15，18)，其中所述IGBT元件(12，15，18)设置在所述衬底(10)中，所述IGBT包括具有第二导电类型的集电极区(18)，所述集电极区(18)设置在所述衬底(10)的所述第二侧的表面部分中；
包括具有所述第一导电类型的阴极区(19)的FWD元件(13，14b，19)，其中所述阴极区(19)设置在所述衬底(10)的所述第二侧的另一表面部分中，使得所述阴极区(19)沿着所述衬底(10)的平行方向与所述集电极区(18)相邻；
具有所述第二导电类型且设置在所述衬底(10)的所述第一侧上的基极层(11)；
多个沟槽栅极结构(12)，每个所述沟槽栅极结构包括所述衬底(10)的所述第一侧上的沟槽和经由绝缘膜位于所述沟槽中的导电膜；
其中所述基极层(11)由所述沟槽栅极结构(12)分成多个第一和第二区域(13，14)，
其中所述沟槽栅极结构(12)包括所述IGBT元件(12，15，18)中的栅电极(12)；
其中每个第一区域(13)包括所述IGBT元件(12，15，18)中的发射极区(15)，
其中每个发射极区(15)设置在所述第一区域(13)的表面部分中，接触所述栅电极(12)，具有所述第一导电类型且具有高于所述衬底(10)的杂质浓度，
其中每个第二区域(14)不包括所述发射极区(15)，
其中每个第一区域(13)连同所述发射极区(15)与所述IGBT元件(12，15，18)中的发射极电极(17)电耦合，
其中所述第一区域(13)包括集电极侧第一区域(13)和阴极侧第一区域(13)，
其中所述集电极侧第一区域(13)设置在所述集电极区(18)上方，并且所述阴极侧第一区域(13)设置在所述阴极区(19)上方，
其中所述第二区域(14)包括集电极侧第二区域(14a)和阴极侧第二区域(14b)，
其中所述集电极侧第二区域(14a)设置在所述集电极区(18)上方，并且所述阴极侧第二区域(14b)设置在所述阴极区(19)上方，
其中所述阴极侧第二区域(14b)的至少一部分与所述发射极电极(17)电耦合，其中所述集电极侧第二区域(14a)的至少一部分具有浮动电位，
其中所述阴极侧第二区域(14b)的所述部分大于所述阴极侧第二区域的具有浮动电位的其他部分(14b1)，并且
其中所述集电极侧第二区域(14a)的所述部分大于所述集电极侧第二区域的与所述发射极电极(17)耦合的其他部分(14a1)。
2.根据权利要求1所述的半导体器件，还包括：
用于使电流从其流过的感测元件(33)；以及
反馈电路(103)，
其中所述衬底(10)还包括主区域(30)和感测区域(33，34，36)，
其中所述IGBT元件(12，15，18)和所述FWD元件(13，14b，19)设置在所述主区域(30)中，
其中所述感测区域(33，34，36)具有小于所述主区域(30)的面积，
其中流经所述感测元件(33)的电流与流经所述FWD元件(13，14b，19)的电流成比例，
其中所述感测元件(33)设置在所述感测区域(33，34，36)中，
其中所述反馈电路(103)基于所述感测元件(33)的检测结果判断所述FWD元件(13，14b，19)是处于工作状态还是非工作状态，
其中所述反馈电路(103)在所述FWD元件(13，14b，19)处于工作状态时阻挡向所述栅电极(12)输入的驱动信号，并且
其中所述反馈电路(103)在所述FWD元件(13，14b，19)处于非工作状态时使向所述栅电极(12)输入的所述驱动信号通过。
3.根据权利要求2所述的半导体器件，还包括：
与所述感测元件(33)耦合的感测电阻器(102)，
其中所述反馈电路(103)具有用于判断是否有电流流经所述FWD元件(13，14b，19)的第一阈值和第二阈值，
其中所述第一阈值对应于当所述IGBT元件(12，15，18)处于导通状态时所述感测电阻器(102)两端之间的电位差，并且流经所述衬底(10)的电流为预定第一电流，
其中所述第二阈值对应于当所述IGBT元件(12，15，18)处于截止状态时所述感测电阻器(102)两端之间的电位差，并且流经所述衬底(10)的电流为预定第二电流，
其中所述第二电流大于所述第一电流，所述第二阈值大于所述第一阈值，
其中所述反馈电路(103)将所述感测电阻器(102)两端之间的电位差与所述第一或第二阈值进行比较，
其中所述反馈电路(103)使向所述栅电极(12)输入的所述驱动信号通过，直到所述感测电阻器(102)两端之间的电位差降到所述第一阈值以下，并且
其中所述反馈电路(103)阻挡向所述栅电极(12)输入的所述驱动信号，直到所述感测电阻器(102)两端之间的电位差超过所述第二阈值。
4.根据权利要求1所述的半导体器件，
其中所述阴极侧第二区域(14b)的整个部分与所述发射极电极(17)电耦合，并且
其中所述集电极侧第二区域(14a)的整个部分具有浮动电位。
5.根据权利要求1-4中任一项所述的半导体器件，
其中所有的所述沟槽栅极结构(12)提供所述IGBT元件(12，15，18)中的所述栅电极(12)；
其中所述栅电极(12)包括多个设置在所述阴极区(19)上方的基极层(11)的一部分中的阴极侧栅电极(12)，
其中所述基极层(11)的该部分设置在从所述阴极区(19)和所述集电极区(18)之间的界面开始的预定范围内，并且
其中所述阴极区(19)上方的基极层(11)的其余部分提供与所述发射极电极(17)电耦合的所述阴极侧第二区域(14b)。
6.根据权利要求1-4中任一项所述的半导体器件，
其中所述栅电极(12)包括多个设置在所述阴极区(19)上方的基极层(11)的一部分中的阴极侧栅电极(12)，
其中所述基极层(11)的该部分设置在从所述阴极区(19)和所述集电极区(18)之间的界面开始的预定范围内，
其中所述栅电极(12)还包括多个设置在所述阴极区(19)上方的基极层(11)的其余部分中的阴极侧虚设栅电极(22)，
其中所述阴极侧虚设栅电极(22)和所述阴极侧栅电极(12)具有相同的电位和相同的结构，并且
其中由所述阴极侧虚设栅电极(22)围绕的区域提供与所述发射极电极(17)电耦合的所述阴极侧第二区域(14b)。
7.根据权利要求1-4中任一项所述的半导体器件，
其中所述栅电极(12)包括多个设置在所述阴极区(19)上方的基极层(11)的一部分中的阴极侧栅电极(12)，
其中所述基极层(11)的该部分设置在从所述阴极区(19)和所述集电极区(18)之间的界面开始的预定范围内，
其中所述栅电极(12)还包括多个设置在所述阴极区(19)上方的基极层(11)的其余部分中的阴极侧虚设栅电极(22)，
其中所述阴极侧虚设栅电极(22)和所述阴极侧栅电极(12)具有相同的电位和相同的结构，
其中所述基极层(11)进一步由所述阴极侧虚设栅电极(22)分成多个沿着所述衬底(10)的平行方向交替设置的阴极侧第二和第三区域(14，24)，
其中每个第三区域(24)包括虚设发射极区(23)，
其中每个虚设发射极区(23)设置在所述第三区域(24)的表面部分中，接触所述虚设栅电极(22)，具有所述第一导电类型且具有高于所述衬底(10)的杂质浓度，并且
其中所述第三区域(24)具有浮动电位。
8.根据权利要求1-4中任一项所述的半导体器件，
其中所述栅电极(12)包括多个设置在所述阴极区(19)上方的基极层(11)的一部分中的阴极侧栅电极(12)，
其中所述基极层(11)的该部分设置在从所述阴极区(19)和所述集电极区(18)之间的界面开始的预定范围内，
其中所述栅电极(12)还包括多个设置在于所述阴极区(19)上方的基极层(11)的其余部分中的阴极侧虚设栅电极(22)，
其中所述阴极侧虚设栅电极(22)和所述阴极侧栅电极(12)具有相同的结构，
其中所述基极层(11)进一步由所述阴极侧虚设栅电极(22)分成多个沿着所述衬底(10)的平行方向交替设置的阴极侧第二和第三区域(14，24)，
其中每个第三区域(24)包括虚设发射极区(23)，
其中每个虚设发射极区(23)设置在所述第三区域(24)的表面部分中，接触所述虚设栅电极(22)，具有所述第一导电类型且具有高于所述衬底(10)的杂质浓度，并且
其中所述阴极侧虚设栅电极(22)、所述虚设发射极区(23)和所述第三区域(24)共同与所述发射极电极(17)电耦合。
9.根据权利要求1-4中任一项所述的半导体器件，
其中所述第一区域(13)和所述阴极侧第二区域(14b)中的每一个包括用于接触所述发射极电极(17)的沟槽接触部分(25)，并且
其中每个沟槽接触部分(25)包括设置在所述衬底(10)的所述第一侧上的沟槽和该沟槽中的导电膜。
10.根据权利要求1-4中任一项所述的半导体器件，
其中所述第一区域(13)和所述阴极侧第二区域(14b)中的每一个包括具有所述第一导电类型的第一半导体层(26)，
其中所述第一半导体层(26)设置在所述衬底(10)与所述第一区域(13)和所述阴极侧第二区域(14b)之一之间，并且
其中所述第一半导体层(26)具有高于所述衬底(10)且低于所述发射极区(15)的杂质浓度。
11.根据权利要求10所述的半导体器件，
其中具有浮动电位的所述集电极侧第二区域(14a)包括所述第一半导体层(26)，并且
其中所述第一半导体层(26)设置在所述衬底(10)与所述集电极侧第二区域(14a)之间。
12.根据权利要求10所述的半导体器件，
其中每个第一区域(13)包括用于接触所述发射极电极(17)的沟槽接触部分(25)，
其中每个沟槽接触部分(25)包括设置在所述衬底(10)的所述第一侧上的沟槽和该沟槽中的导电膜，
其中每个第一区域(13)包括具有所述第二导电类型的第二半导体层(27)，
其中所述第二半导体层(27)设置在所述第一半导体层(26)和所述沟槽接触部分(25)之间，并且
其中所述第二半导体层(27)具有高于所述基极层(11)的杂质浓度。
13.根据权利要求12所述的半导体器件，
其中与所述发射极电极(17)耦合的所述阴极侧第二区域(14b)包括用于接触所述发射极电极(17)的沟槽接触部分(25)。
14.根据权利要求1-4中任一项所述的半导体器件，
其中沿所述衬底(10)的平行方向交替设置所述多个第一和第二区域(13，14)。
CN2009102040746A 2008-10-14 2009-10-12 具有位于同一衬底上的igbt和fwd的半导体器件 Expired - Fee Related CN101728386B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008265593 2008-10-14
JP265593/2008 2008-10-14
JP162041/2009 2009-07-08
JP2009162041A JP4840482B2 (ja) 2008-10-14 2009-07-08 半導体装置

Publications (2)

Publication Number Publication Date
CN101728386A CN101728386A (zh) 2010-06-09
CN101728386B true CN101728386B (zh) 2012-10-03

Family

ID=42055358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102040746A Expired - Fee Related CN101728386B (zh) 2008-10-14 2009-10-12 具有位于同一衬底上的igbt和fwd的半导体器件

Country Status (4)

Country Link
US (1) US8299539B2 (zh)
JP (1) JP4840482B2 (zh)
CN (1) CN101728386B (zh)
DE (1) DE102009049051B4 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
JP5560991B2 (ja) * 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
MX2014002269A (es) * 2011-08-30 2014-04-25 Toyota Motor Co Ltd Dispositivo de semiconductor.
JP5706275B2 (ja) * 2011-08-31 2015-04-22 株式会社豊田中央研究所 ダイオード、半導体装置およびｍｏｓｆｅｔ
CN104126273B (zh) * 2011-11-22 2016-09-07 Abb技术有限公司 Igbt的智能栅极驱动器
JP2013201237A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6048003B2 (ja) * 2012-08-30 2016-12-21 トヨタ自動車株式会社 Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP5812027B2 (ja) * 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置
JP6102354B2 (ja) * 2013-03-06 2017-03-29 トヨタ自動車株式会社 逆導通ｉｇｂｔ
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP5949646B2 (ja) 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
US9590616B2 (en) 2013-07-10 2017-03-07 Denso Corporation Drive control device
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP6440989B2 (ja) 2013-08-28 2018-12-19 ローム株式会社 半導体装置
JP6533613B2 (ja) * 2013-08-28 2019-06-19 ローム株式会社 半導体装置
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
GB2520617B (en) * 2013-10-22 2020-12-30 Abb Schweiz Ag RC-IGBT with freewheeling SiC diode
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6302767B2 (ja) * 2014-06-27 2018-03-28 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP6459791B2 (ja) * 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
JP2016058428A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体装置
CN104241349B (zh) * 2014-09-22 2017-06-20 北京大学深圳研究生院 一种逆导型绝缘栅双极型晶体管
JP2016067092A (ja) * 2014-09-24 2016-04-28 株式会社デンソー 駆動制御装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP6350298B2 (ja) * 2015-01-21 2018-07-04 株式会社デンソー 半導体装置
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6665457B2 (ja) * 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
JP6900535B2 (ja) * 2016-03-28 2021-07-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP6854598B2 (ja) 2016-07-06 2021-04-07 ローム株式会社 半導体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
CN108780809B (zh) * 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
WO2018074425A1 (ja) * 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6729452B2 (ja) 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
DE202017006860U1 (de) 2017-03-20 2018-08-09 Infineon Technologies Austria Ag Überspannungsschutzleistungshalbleitervorrichtung
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
WO2018220879A1 (ja) * 2017-05-31 2018-12-06 富士電機株式会社 半導体装置
CN109256417B (zh) * 2017-07-14 2023-10-24 富士电机株式会社 半导体装置
JP7095303B2 (ja) * 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
CN112204750B (zh) * 2018-05-30 2024-01-30 罗姆股份有限公司 半导体装置
JP7357000B2 (ja) 2018-10-18 2023-10-05 ローム株式会社 半導体装置
JP7227999B2 (ja) * 2021-03-16 2023-02-22 ローム株式会社 Ｒｃ－ｉｇｂｔ半導体装置
JP7246423B2 (ja) * 2021-03-16 2023-03-27 ローム株式会社 半導体装置
DE102021114434B4 (de) 2021-06-04 2023-10-26 Infineon Technologies Ag RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs
CN117650161A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591902A (zh) * 2003-08-27 2005-03-09 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN101000911A (zh) * 2006-01-10 2007-07-18 株式会社电装 具有igbt和二极管的半导体器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448656A (ja) 1990-06-14 1992-02-18 Toshiba Corp Ｉｇｂｔの負荷短絡検出回路及びそれを用いた保護回路
DE4438896A1 (de) 1994-10-31 1996-05-02 Abb Management Ag Halbleiterdiode mit Elektronenspender
JP3356644B2 (ja) 1997-03-17 2002-12-16 株式会社東芝 半導体整流装置の駆動方法
JP4351745B2 (ja) * 1997-09-19 2009-10-28 株式会社東芝 半導体装置
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP4004843B2 (ja) * 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP3997126B2 (ja) * 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
CN1332442C (zh) 2003-11-21 2007-08-15 株式会社电装 具有一对散热片的半导体装置
JP3876323B2 (ja) 2004-03-18 2007-01-31 独立行政法人情報通信研究機構 窒化インジウムアルミニウム半導体の結晶成長方法
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP2007229959A (ja) 2006-02-27 2007-09-13 Fujifilm Corp 液体吐出方法及び装置並びに画像形成装置
JP2007258363A (ja) * 2006-03-22 2007-10-04 Denso Corp 半導体装置
JP4582039B2 (ja) * 2006-03-30 2010-11-17 住友化学株式会社 温度測定装置又はその保護管の設置方法
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP5092548B2 (ja) 2007-05-30 2012-12-05 株式会社デンソー 半導体装置
JP5070941B2 (ja) 2007-05-30 2012-11-14 株式会社デンソー 半導体装置
DE102008045410B4 (de) 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591902A (zh) * 2003-08-27 2005-03-09 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN101000911A (zh) * 2006-01-10 2007-07-18 株式会社电装 具有igbt和二极管的半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-72848A 2008.03.27

Also Published As

Publication number Publication date
US20100090248A1 (en) 2010-04-15
DE102009049051A1 (de) 2010-04-29
JP4840482B2 (ja) 2011-12-21
US8299539B2 (en) 2012-10-30
JP2010118642A (ja) 2010-05-27
DE102009049051B4 (de) 2021-02-11
CN101728386A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101728386B (zh) 具有位于同一衬底上的igbt和fwd的半导体器件
JP3243902B2 (ja) 半導体装置
US10192978B2 (en) Semiconductor apparatus
JP6320808B2 (ja) トレンチｍｏｓ型半導体装置
CN101764139B (zh) 包括绝缘栅极双极晶体管和二极管的半导体器件
EP1227522B1 (en) High breakdown voltage semiconductor device
US5089864A (en) Insulated gate type semiconductor device
US9070571B2 (en) Power switching module with reduced oscillation
CN102272932A (zh) 半导体装置
KR0160953B1 (ko) 횡형 절연 게이트 바이폴라 트랜지스터
CN112928156B (zh) 一种浮空p柱的逆导型槽栅超结IGBT
JP6610696B2 (ja) トレンチｍｏｓ型半導体装置
JPH0846193A (ja) 半導体装置
CN108074978B (zh) 半导体器件和用于操作半导体器件的方法
KR100203617B1 (ko) 반도체 장치
JPH07169868A (ja) 少なくとも１個のバイポーラ・パワーデバイスを有する回路パターン及びその作動方法
JPH09116152A (ja) パワー半導体素子
JP6391863B2 (ja) トレンチｍｏｓ型半導体装置
CN112928155B (zh) 一种浮空p柱的槽栅超结IGBT
EP0691687A2 (en) Vertical MOS semiconductor device
JPH09293856A (ja) 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ
EP1276156A1 (en) High power bipolar transistor
JP2020031224A (ja) トレンチｍｏｓ型半導体装置
CN112652658B (zh) 一种含有隔离p-top区的槽栅超结IGBT
CN112825328B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20201012