JP5949646B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5949646B2
JP5949646B2 JP2013082394A JP2013082394A JP5949646B2 JP 5949646 B2 JP5949646 B2 JP 5949646B2 JP 2013082394 A JP2013082394 A JP 2013082394A JP 2013082394 A JP2013082394 A JP 2013082394A JP 5949646 B2 JP5949646 B2 JP 5949646B2
Authority
JP
Japan
Prior art keywords
current
diode
sense
igbt
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013082394A
Other languages
English (en)
Other versions
JP2014207501A (ja
Inventor
河野　憲司
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013082394A priority Critical patent/JP5949646B2/ja
Priority to US14/781,323 priority patent/US9698769B2/en
Priority to PCT/JP2014/001979 priority patent/WO2014167824A1/ja
Publication of JP2014207501A publication Critical patent/JP2014207501A/ja
Application granted granted Critical
Publication of JP5949646B2 publication Critical patent/JP5949646B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、半導体装置に関するものである。
従来より、ダイオード素子とＩＧＢＴ素子とが同一の半導体基板に設けられたダイオード内蔵ＩＧＢＴ素子が提案されている（例えば特許文献１参照）。このダイオード内蔵ＩＧＢＴ素子は、ダイオード素子のアノード電極とＩＧＢＴ素子のエミッタ電極とが共通電極とされ、ダイオード素子のカソード電極とＩＧＢＴ素子のコレクタ電極とが共通電極とされる構造になっている。この種のダイオード内蔵ＩＧＢＴ素子は例えばインバータ回路に組み入れられ、負荷をＰＷＭ制御するものとして用いられる。
特開２００９−２６８０５４号公報
ところで、特許文献１で開示される半導体装置では、ダイオード内蔵ＩＧＢＴ素子のダイオード素子と同一構造のダイオードセンス素子が設けられている。そして、このダイオードセンス素子にはセンス抵抗が接続され、センス抵抗の両端の電位差に基づいてダイオードセンス素子に電流が流れたか否か（即ち、ダイオード素子に電流が流れたか否か）を判断している。そして、ダイオード素子に電流が流れている場合にはＩＧＢＴ素子の駆動を停止する制御を行い、ダイオード素子とＩＧＢＴ素子の動作の干渉を回避している。
しかしながら、特許文献１の半導体装置は、ダイオードセンス素子に直列に接続されたセンス抵抗の両端の電位差を検出し、この電位差を閾値と比較することでダイオード素子に電流が流れたか否かを判断しているため、小電流域の検出が難しいという問題がある。例えば、ダイオード素子に流れる電流が少ない場合、センス抵抗の両端の電位差（出力電圧）が低下するため、ノイズ（ＩＧＢＴ素子への駆動信号を切り替える際のスイッチングノイズ等）の影響が相対的に大きくなり、ダイオード動作の検出漏れや誤検出を招く虞がある。
本発明は、上述した課題を解決するためになされたものであり、ＩＧＢＴ素子と、ダイオード素子とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子を備えた半導体装置において、ダイオード素子に流れる電流が少ない場合でも、ダイオード素子の動作をより正確に検出することが可能な構成を提供することを目的とする。
上記目的を達成するため、本発明は、
ダイオード素子（２２ａ）と、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板（２）に設けられてなるダイオード内蔵ＩＧＢＴ素子（１６）と、
前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備えたセンス素子（１８）と、
前記ダイオードセンス素子（２２ｂ）のアノードに接続される第１の電流経路（５１）と、前記第１の電流経路（５１）とは異なる第２の電流経路（５２）とに接続され、前記ダイオードセンス素子（２２ｂ）に電流が流れない場合にオフ動作して前記第２の電流経路（５２）と他の電流経路（５１）とを非導通状態とし、前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作して前記第２の電流経路（５２）と、前記他の電流経路（５１）との接続位置と、を導通状態として前記第２の電流経路（５２）に電流を流すスイッチ素子（４０）と、
前記第２の電流経路（５２）に接続され、前記第２の電流経路（５２）の電流状態を検出する電流検出部（１２）と、
を有することを特徴とする。
請求項１の発明では、ダイオードセンス素子（２２ｂ）のアノードに接続される第１の電流経路（５１）とは別に第２の電流経路（５２）が設けられ、第２の電流経路（５２）と他の電流経路との間の導通、非導通を切り替え可能なスイッチ素子（４０）が設けられている。このスイッチ素子（４０）は、ダイオードセンス素子（２２ｂ）に電流が流れない場合にオフ動作し、ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作するため、第２の電流経路（５２）の電流状態は、ダイオードセンス素子（２２ｂ）に電流が流れる場合と流れない場合とで大きく変化することになる。従って、第２の電流経路の電流状態を電流検出部（１２）によって検出することにより、ダイオードセンス素子（２２ｂ）に電流が流れたか否かをより高精度に検出しやすくなる。
図１は、第１実施形態に係る半導体装置における半導体基板の平面構成を模式的に示す模式図である。 図２は、図１の半導体装置のＡ−Ａ位置の断面及び回路構成を模式的に示す模式図である。 図３は、第１実施形態の半導体装置の回路構成を概略的に示す回路図である。 図４は、図３の半導体装置においてＩＧＢＴ素子に流れる電流Ｉｃ（ＩＧＢＴ電流）及びダイオード素子に流れる電流Ｉｆ（ＦＷＤ電流）と、センス抵抗（第１抵抗及び第２抵抗）での出力電圧との関係を例示するグラフであり、第１抵抗、第２抵抗の値を変化させた場合の例である。 図５は、図４のグラフの一部を拡大したグラフである。 図６は、図３の半導体装置においてＩＧＢＴ素子に流れる電流Ｉｃ（ＩＧＢＴ電流）及びダイオード素子に流れる電流Ｉｆ（ＦＷＤ電流）と、センス抵抗（第１抵抗及び第２抵抗）での出力電圧との関係を例示するグラフであり、センス電源Ｖ２の電圧を変化させた場合の例である。 図７は、比較例の半導体装置の回路構成を概略的に示す回路図である。 図８は、図７の半導体装置においてＩＧＢＴ素子Ｉｇ１に流れる電流（ＩＧＢＴ電流）及びダイオード素子Ｆｗ１に流れる電流（ＦＷＤ電流）と、センス抵抗Ｒ１での出力電圧との関係を例示するグラフであり、センス抵抗Ｒ１の値を変化させた場合の例である。 図９は、第２実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図１０は、図９の半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図１１は、第３実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図１２は、図１１の半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図１３は、第４実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図１４は、第５実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図１５は、第６実施形態に係る半導体装置における半導体基板の平面構成を模式的に示す模式図である。 図１６は、図１５の半導体装置のＢ−Ｂ位置の断面及び回路構成を模式的に示す模式図である。 図１７は、第７実施形態の半導体装置の回路構成を概略的に示す回路図である。 図１８は、第７実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図１９は、第７実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図２０は、第８実施形態に係る半導体装置の断面構成を概略的に示す概略図である。 図２１は、第８実施形態に係る半導体装置のスイッチ素子付近の平面構成を概略的に示す概略図である。 図２２は、図２１の変形例を示す図である。
以下、本発明を具現化した実施形態について、図面を参照して説明する。なお、各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型、Ｎ−型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。そして、ＩＧＢＴ素子としてＮチャネル型とする例を示す。
[第１実施形態]
以下、本発明の第１実施形態について、主に図１〜図６を参照して説明する。本実施形態で示される半導体装置１は、例えば、ＥＨＶ用インバータモジュールに使われるパワースイッチング素子（以下、ダイオード内蔵ＩＧＢＴ素子という）として用いられる。なお、半導体装置１の適用対象はこの例に限られるものではなく、様々な車両用スイッチング素子として用いることができる。
本構成の半導体装置１は、図１〜図３のように、主として、ダイオード内蔵ＩＧＢＴ素子１６、センス素子１８、スイッチ素子４０、電流検出部１２、ゲート駆動部１０、過電流検出部１４、第１抵抗３１、第２抵抗３２などを備えている。以下、各部分について詳述する。
図１は平面概略図であるが、明確化するために、メイン領域ＡＲ１（ダイオード内蔵ＩＧＢＴ素子１６の領域）のうち、ＩＧＢＴ素子２１ａの領域をハッチングにて示し、ダイオード素子２２ａの領域をクロスハッチングにて示している。また、後述するＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂの領域ＡＲ２を、領域ＡＲ１とは異なるハッチングにて示している。また、スイッチ素子４０のコレクタ領域ＡＲ３を、領域ＡＲ１、ＡＲ２とは異なるハッチングにて示している。
図１及び図２に示すように、半導体装置１は第１導電型の半導体基板２を有している。そして、この半導体基板２には、図１のように、メイン領域ＡＲ１と、メイン領域ＡＲ１よりも主面の大きさが小さい（即ち、図１のように平面視したときの領域が小さい）センス領域ＡＲ２とが構成されている。そして、メイン領域ＡＲ１には、ＩＧＢＴ素子２１ａと転流ダイオード素子としてのダイオード素子（以下、ＦＷＤ素子ともいう）２２ａとを内蔵したダイオード内蔵ＩＧＢＴ素子１６（所謂ＲＣ−ＩＧＢＴ素子）が形成されている。また、センス領域ＡＲ２には、ＩＧＢＴ素子２１ａの専用センス素子であるＩＧＢＴセンス素子２１ｂとダイオード素子（ＦＷＤ素子）２１ｂの専用センス素子であるダイオードセンス素子２２ｂとがそれぞれ形成されている。また、本構成の半導体装置１は、ダイオード内蔵ＩＧＢＴ素子１６が形成された半導体基板２にセンス素子１８が形成されており、ダイオード内蔵ＩＧＢＴ素子１６とセンス素子１８とが同一基板に形成された構造となっている。
図１に示すように、半導体基板２の第１主面２ａ（図２）側には、ダイオード内蔵ＩＧＢＴ素子１６（ＲＣ−ＩＧＢＴ素子）の構成要素が形成されたメイン領域ＡＲ１と、メイン領域ＡＲ１を取り囲む環状の外周領域とが構成されている。そして、外周領域の一部には、センス素子１８の構成要素が形成され、メイン領域ＡＲ１よりも半導体基板２の第１主面２ａに沿う大きさ（面積）が小さいセンス領域ＡＲ２が構成されている。また、外周領域には、メイン領域ＡＲ１及びセンス領域ＡＲ２を取り囲むように、耐圧を確保するための環状の耐圧領域６９（例えば所謂ガードリング）が構成されている。なお、図１において、符号６１は、温度センス用のパットである。符号６２は、ゲート電極（ＩＧＢＴ素子２１ａのゲート電極及びＩＧＢＴセンス素子２１ｂのゲート電極２８ａ（図２））に駆動信号を入力するためのゲートパッドである。符号６３は、ＩＧＢＴセンス素子２１ｂのエミッタ領域２３と接続されたＩＧＢＴセンス用パッドである。符号６４は、コレクタ領域２６と接続されたダイオードセンス用パッドである。符号６５は、ＩＧＢＴ素子２１ａのエミッタに接続されたエミッタパッドである。
本構成では、半導体基板２として、例えば不純物濃度が１×１０１４ｃｍ−３程度とされたＮ導電型（Ｎ−）の単結晶バルクシリコン基板（ＦＺウエハ）を採用している。なお、この半導体基板２におけるメイン領域ＡＲ１の部分が、ＩＧＢＴ素子２１ａのドリフト層及びダイオード素子（ＰＮ接合ダイオード）２２ａのカソードとして機能する。そして、メイン領域ＡＲ１における半導体基板２の第１主面２ａ側表層に、Ｐ導電型（Ｐ）のベース領域（図示略）が選択的に形成されている。なお、メイン領域ＡＲ１におけるＲＣ−ＩＧＢＴ素子の構成（即ち、ダイオード内蔵ＩＧＢＴ素子１６の構成）は周知であるため、詳細な説明は割愛する。
センス領域ＡＲ２には、メイン領域ＡＲ１のＩＧＢＴ素子２１ａと同一構造で同様に形成され、このＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂが設けられている。ＩＧＢＴセンス素子２１ｂに流れる電流はＩＧＢＴ素子２１ａに流れる電流より小さく、ＩＧＢＴ素子２１ａに流れる電流が大きいほどＩＧＢＴセンス素子２１ｂに流れる電流が大きくなる関係となっている。また、センス領域ＡＲ２には、ダイオード素子（ＦＷＤ素子）２２ａと同一構造で同様に形成され、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂが設けられている。ダイオードセンス素子２２ｂに流れる電流はダイオード素子２２ａに流れる電流より小さく、ダイオード素子２２ａに流れる電流が大きいほどダイオードセンス素子２２ｂに流れる電流が大きくなる関係となっている。そして、これらＩＧＢＴセンス素子２１ｂ及びダイオード素子２２ａが、センス素子１８として機能している。具体的には、例えばＩＧＢＴセンス素子２１ｂの面積が、ＩＧＢＴ素子２１ａの面積の１／１０００程度となっており、ダイオードセンス素子２２ｂの面積が、ダイオード素子２２ａの面積の１／１０００程度となっている。
図２のように、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のベース領域２７が選択的に形成されている。このベース領域２７は、ＩＧＢＴセンス素子２１ｂのチャネル形成領域として機能する。ベース領域２７は、例えば不純物濃度が２×１０１７ｃｍ−３程度とされている。
このベース領域２７には、半導体基板２の第１主面２ａよりベース領域２７を貫通し、底面が半導体基板２のＮ−領域３に達する構成のトレンチ部２８が選択的に複数形成されている。そして、トレンチ部２８内の内壁面上（トレンチの底面及び側面上）には、ゲート絶縁膜２８ｂが配置されている。更に、このゲート絶縁膜２８ｂ内側のトレンチ内には、例えば不純物濃度が１×１０２０ｃｍ−３程度のポリシリコンが充填されて、ゲート電極２８ａが構成されている。各ゲート電極２８ａは、所定方向に長手状に延び、且つ、その長手方向及び厚さ方向（半導体基板２の厚さ方向）と直交する方向（並設方向）に沿って所定ピッチで繰り返し形成されている。このようにストライプ状に設けられたゲート電極２８ａにより、ベース領域２７は、一方向（並設方向）に沿って並設され、複数のベース領域（セル）２７に区画されている。なお、メイン領域ＡＲ１とセンス領域ＡＲ２とで、ベース領域の並設方向は互いに一致している。
また、ベース領域２７には、トレンチ部２８の側面部位（ゲート絶縁膜２８ｂの側面部位）に隣接して、第１主面２ａ側表層にＮ導電型（Ｎ＋）のエミッタ領域２３が、選択的に形成されている。本構成において、エミッタ領域２３は、ゲート電極２８ａを備えたトレンチ部２８に隣接しつつ長手方向（ゲート電極２８ａの長手方向）に沿って延びており、例えば不純物濃度が１×１０１９ｃｍ−３程度となっている。そして、エミッタ領域２３は、例えばアルミニウム系材料を用いて構成されたエミッタ電極（図示略）と電気的に接続されている。
また、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のアノード領域２４が選択的に形成されている。このアノード領域２４は、ダイオードセンス素子２２ｂのアノードとして機能する。なお、アノード領域２４には、第１主面２ａ側表層に、濃度が１×１０１９ｃｍ−３程度でＰ導電型（Ｐ＋）のコンタクト領域（図示略）が選択的に形成されている。
センス領域ＡＲ２における半導体基板２の第２主面２ｂ側表層には、ベース領域２７の直下領域を含んでＰ導電型（Ｐ＋）のコレクタ層５が選択的に形成されている。本実施形態において、コレクタ層５は、例えば厚さ０．５μｍ程度、濃度が１×１０１８ｃｍ−３程度となっている。また、半導体基板２の第２主面２ｂ側表層には、コレクタ層５の形成範囲を除く領域に、Ｎ導電型（Ｎ＋）のカソード層７が選択的に形成されている。このカソード層７は、例えば厚さ０．５μｍ程度、濃度が１×１０20ｃｍ−３程度となっている。そして、これらコレクタ層５及びカソード層７は、メイン領域ＡＲ１におけるコレクタ層及びカソード層（図示略）と共通のコレクタ電極（図示略）と、電気的に接続されている。
このように本構成では、半導体基板２におけるセンス領域ＡＲ２に、ＩＧＢＴセンス素子２１ｂとダイオードセンス素子２２ｂがそれぞれ形成されている。
更に、半導体基板２の第１主面２ａ側表層におけるセンス素子１８の構成領域ＡＲ２には、Ｐ導電型（Ｐ）のエミッタ領域２５が選択的に形成されている。このエミッタ領域２５は、後述するスイッチ素子４０のエミッタとして機能するものであり、例えば、上述のアノード領域２４及び後述のコレクタ領域２６と同程度の濃度で構成されている。
更に、半導体基板２の第１主面２ａ側表層には、エミッタ領域２５から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域２６が選択的に形成されている。このコレクタ領域２６は、後述するスイッチ素子４０のコレクタとして機能する。そして、これらエミッタ領域２５とコレクタ領域２６の間にはＮ導電型の領域が介在し、これらの部分がＰＮＰトランジスタ４１として構成され、スイッチ素子４０として機能している。この構成では、ダイオードセンス素子２２ｂに電流が流れる際に、ダイオードセンス素子２２ｂのＰウェル層から流れ出るダイオード電流の一部をＰＮＰトランジスタ４１のコレクタとなるＰウェル層に流し込む構成となっている。
また、半導体基板２の第１主面２ａ側表層であって、センス領域ＡＲ２及びコレクタ領域ＡＲ３の周囲には、Ｎ導電型の領域を挟んでＰ導電型（Ｐ）のウェル領域２９が形成されている。このウェル領域２９は、グランドに接続された構成となっている。
また、本構成では、図２に示すように、半導体基板２の第２主面２ｂ側表層に設けられた、カソード層７及びコレクタ層５に対して、第１主面２ａ側に隣接するように、第２主面２ｂ全面に、Ｎ導電型（Ｎ）のフィールドストップ層４が形成されている。このフィールドストップ層４は、半導体基板２とカソード層７の間の不純物濃度となっている。
このように構成される半導体装置１は、周知の半導体プロセスを用いて形成することができる。したがって、その説明は割愛する。
（回路構成）
次に、本構成に係る半導体装置１の回路構成について説明する。
上述したように、ダイオード内蔵ＩＧＢＴ素子２０は、ダイオード素子２２ａと、ＩＧＢＴ素子２１ａとが同一の半導体基板２に設けられた構造となっており、ＩＧＢＴ素子２１ａは、ゲートに入力される駆動信号によって駆動される構成となっている。
図３の例では、ＩＧＢＴ素子２１ａのコレクタとＩＧＢＴセンス素子２１ｂのコレクタとが共通接続され、これらコレクタに主電源Ｖ１が接続されている。なお、図示はしていないが、ＩＧＢＴ素子２１ａのコレクタ側（Ｐ３と主電源Ｖ１の間）にモータ等の負荷が接続されてもよい。また、ＩＧＢＴ素子２１ａのエミッタは、グランドに接続されている。また、ＩＧＢＴ素子２１ａのゲートは、ＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。ダイオード素子２２ａは、アノード側がＩＧＢＴ素子２１ａのエミッタに接続されると共にカソード側がＩＧＢＴ素子２１ａのコレクタに接続される構成でＩＧＢＴ素子２１ａに並列に接続され、還流ダイオードとして機能している。
センス素子１８は、上述したように、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂと、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂとを備えている。ＩＧＢＴセンス素子２１ｂは、ゲートがＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。また、ＩＧＢＴセンス素子２１ｂのコレクタは、ＩＧＢＴ素子２１ａのコレクタと共通接続されている。また、ＩＧＢＴセンス素子２１ｂのエミッタには、後述の第２抵抗３２が接続されている。
一方、ダイオードセンス素子２２ｂは、アノード側がＩＧＢＴセンス素子２１ｂのエミッタに接続されると共にカソード側がＩＧＢＴセンス素子２１ｂのコレクタに接続される構成でＩＧＢＴセンス素子２１ｂに並列に接続され、還流ダイオードとして機能している。本構成では、ダイオードセンス素子２２ｂに電流が流れる場合の経路のうち、ダイオードセンス素子２２ｂを通る電流経路が第１の電流経路５１となっている。即ち、ダイオードセンス素子２２ｂのアノードと、スイッチ素子４０のエミッタとの接続位置（分岐位置）をＰ４としたとき、このＰ４からダイオードセンス素子２２ｂに流れ込む電流経路が第１の電流経路５１となっている。なお、第１の電流経路５１は、「他の電流経路」の一例に相当する。一方、スイッチ素子４０がオン動作したときに位置Ｐ４からスイッチ素子４０を通って流れ込む電流経路であって、スイッチ素子４０のコレクタに接続された電流経路が第２の電流経路５２となっている。
スイッチ素子４０は、上述したように半導体基板２内に形成されたＰＮＰ型のバイポーラトランジスタ４１によって構成され、ダイオードセンス素子２２ｂに電流が流れる場合にオン動作する構成となっている。図３の例では、スイッチ素子４０のベースがダイオードセンス素子２２ｂのカソードに接続され、スイッチ素子４０のエミッタがダイオードセンス素子２２ｂのアノード及びＩＧＢＴセンス素子２１ｂのエミッタに接続されている。
一方、スイッチ素子４０のコレクタは、第２の電流経路５２に接続されている。この第２の電流経路５２には、第１抵抗３１と、センス電源Ｖ２とが設けられている。第１抵抗３１は、「抵抗部」の一例に相当するものであり、この第１抵抗３１の一端側にはセンス電源Ｖ２の低電位側が接続され、センス電源Ｖ２によって負電圧が印加される構成となっている。なお、センス電源Ｖ２の高電位側はグランドに接続されている。また、第１抵抗３１の他端側はスイッチ素子４０のコレクタと導通しており、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されている。
このように構成されるスイッチ素子４０は、ダイオードセンス素子２２ｂに電流が流れない場合にオフ動作して第１の電流経路５１と第２の電流経路５２とを非導通状態とする。即ち、ＩＧＢＴセンス素子２１ｂにおいてコレクタ側からエミッタ側に電流が流れる通常時にはスイッチ素子４０のエミッタ電位よりもベース電位が高くなるため、スイッチ素子４０はオフ動作する。これにより、ＩＧＢＴセンス素子２１ｂのエミッタ及びダイオードセンス素子２２ｂのアノードと、第２の電流経路５２とは非導通となり、スイッチ素子４０のエミッタ−コレクタ間には電流が流れない。
一方、逆起電力などによりＩＧＢＴセンス素子２１ｂのコレクタ側が低電位になってダイオードセンス素子２２ｂに電流が流れる場合、スイッチ素子４０のエミッタ電位よりもベース電位が低くなるため、スイッチ素子４０はオン動作する。この場合、第１の電流経路５１と第２の電流経路５２とが導通状態となり、スイッチ素子４０のエミッタ−コレクタ間には電流が流れる。このとき、グランド側から第２抵抗３２を通って流れようとする逆方向の電流は、ダイオードセンス素子２２ｂ側と、スイッチ素子４０側とに分流し、両経路に電流が流れることとなる。
また、図３の例では、第２の電流経路５２の所定位置にセンス電源Ｖ２が配置され、センス電源Ｖ２の高電位側がグランドに接続され、低電位側が第１抵抗３１の一端に接続されている。そして、スイッチ素子４０のオン動作時には、ダイオードセンス素子２２ｂのアノード側の電位と第１抵抗３１の一端の電位（即ち、ダイオードセンス素子２２ｂのアノード側の電位とセンス電源Ｖ２の負電位との電位差）に応じた電流が第１抵抗３１に流れるようになっている。
（半導体装置の制御構造及び動作）
次に、上記半導体装置１の制御構造及び動作について図３等を参照して説明する。
本構成では、ＰＷＭ信号発生回路等の外部回路にて半導体装置のＩＧＢＴ素子２１ａを駆動するための駆動信号としてＰＷＭゲート信号が生成され、このＰＷＭゲート信号Ｓａがゲート駆動部（ゲート駆動回路）１０に入力されるようになっている。そして、メイン用のＩＧＢＴ素子２１ａ及び電流検出用のＩＧＢＴセンス素子２１ｂにおけるゲート電圧の制御は、ＡＮＤ回路として構成されたゲート駆動部１０を通過したＰＷＭゲート信号によって行われるようになっている。
例えば、ゲート駆動部（ＡＮＤ回路）１０の通過を許可されたＰＷＭゲート信号がＨレベル信号であればＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂをオンして駆動することができ、ＰＷＭゲート信号がＬレベルの信号であればＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂをオフして駆動を停止させることができる。他方、ゲート駆動部（ＡＮＤ回路）１０によりＰＷＭゲート信号の通過が禁止（停止）された場合、ＩＧＢＴ素子２１ａ及びＩＧＢＴセンス素子２１ｂは駆動されないことになる。
ゲート駆動部１０は、ＩＧＢＴ素子２１ａのゲートに対してオン信号（Ｈレベル信号）及びオフ信号（Ｌレベル信号）を入力可能に構成されている。このゲート駆動部１０は、ＡＮＤ回路として構成されており、ＰＷＭゲート信号Ｓａを通過させるか否かを、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号Ｓｃに基づいて制御している。具体的には、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号ＳｃがいずれもＨレベルの場合にＰＷＭゲート信号Ｓａの通過が許可される。即ち、電流検出部１２からの信号Ｓｂ及び過電流検出部１４からの信号ＳｃがいずれもＨレベルの場合、ＰＷＭゲート信号ＳａがＨレベルの場合にはゲート駆動部１０からＨレベルの信号が出力され、ＰＷＭゲート信号ＳａがＬレベルの場合にはゲート駆動部１０からＬレベルの信号が出力されるため、ゲート駆動部１０は、ＰＷＭゲート信号Ｓａの通過を許可したように動作する。
一方、電流検出部１２からの信号Ｓｂ又は過電流検出部１４からの信号ＳｃのいずれかがＬレベルの場合、ゲート駆動部１０からはＬレベル信号が出力され続けることになる。従って、ゲート駆動部１０は、ＰＷＭゲート信号Ｓａの通過を禁止（停止）するように動作する。
電流検出部１２は、第２の電流経路５２の電流状態を検出する機能を有しており、具体的には、第１抵抗３１の両端の電位差Ｖｓｆｗ（Ｖｓ_ｆｗとも称する）を入力信号とし、この入力信号（電位差Ｖｓｆｗ）を所定の閾値と比較することで、第１抵抗３１に流れる電流を検出している。なお、電位差Ｖｓｆｗは、位置Ｐ１を基準とする両端の電位差であり、位置Ｐ１側が高ければ負、位置Ｐ１側が低ければ正の値となる。この電流検出部１２は、ダイオード素子２２ａに電流が流れていることを判定するための閾値（具体的には、第１抵抗３１の両端の電位差Ｖｓｆｗと比較するための閾値）であるダイオード電流検知閾値Ｖｔｈ１を有している。
そして、電流検出部１２は、第１抵抗３１の両端の電位差Ｖｓｆｗが閾値Ｖｔｈ１以上の場合（即ち、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値以下の場合）にはＨレベル信号を出力し、電位差Ｖｓｆｗが閾値Ｖｔｈ１未満の場合（即ち、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超える場合）にはＬレベル信号を出力するようになっている。なお、本構成では、センス電源Ｖ２によって第１抵抗３１の一端に負の電位で電圧が印加されており、第１抵抗３１の他端がスイッチ素子４０に接続されている。従って、スイッチ素子４０がオフ状態のときには、第１抵抗３１の両端の電位差は０となる。一方、グランドから第２抵抗３２及びスイッチ素子４０を通って第２の電流経路５２に電流が流れる場合、位置Ｐ１の電位は負の値となる。従って、ダイオード電流検知閾値Ｖｔｈ１は０よりもやや小さい負の値とすればよい。この構成では、第１抵抗３１に電流が流れる場合に電流検出部１２からＬレベル信号が出力され、第１抵抗３１に電流が流れない場合に電流検出部１２からＨレベル信号が出力されることになる。
過電流検出部１４は、第２抵抗３２を流れる電流状態を検出している。本構成では、ＩＧＢＴセンス素子２１ｂのエミッタとグランドとの間において、ＩＧＢＴセンス素子２１ｂに直列に接続される第２抵抗３２（第２抵抗３２は、第２抵抗部の一例に相当）が設けられている。そして、過電流検出部１４は、この第２抵抗３２の両端の電位差Ｖｓｉｇ（以下、Ｖｓ_ｉｇとも称する）を入力信号とし、この入力信号（電位差Ｖｓｉｇ）を所定の閾値と比較することで、第２抵抗３２に過剰な電流が流れたか否かを判定している。
具体的には、ＩＧＢＴ素子２１ａに過剰電流が流れていることを判定するための閾値（具体的には、第２抵抗３２の両端の電位差と比較するための閾値）である過電流検知閾値Ｖｔｈ２を有している。そして、第２抵抗３２の両端の電位差Ｖｓｉｇが閾値Ｖｔｈ２以上の場合にはＬレベル信号を出力し、第２抵抗３２の両端の電位差Ｖｓｉｇが閾値Ｖｔｈ２未満の場合にはＨレベル信号を出力するようになっている。なお、図３の例では、グランドを基準とする位置Ｐ２の電位が電位差Ｖｓｉｇとして表れるようになっている。ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂから第２抵抗３２に流れるセンス電流の値はより大きくなる、すなわち、第２抵抗３２の両端の電位差Ｖｓｉｇが正の値でより大きくなるので、過電流検知閾値Ｖｔｈ２は正の値とする。
次に、半導体装置１の動作について説明する。
まず、ＩＧＢＴ素子２１ａに通常の電流（過電流ではない電流）が流れる場合について説明する。ＩＧＢＴ素子２１ａが正常に駆動される場合（ダイオード素子２２ａに電流が流れない場合）、ＩＧＢＴ素子２１ａを流れる電流に比例した電流が、ＩＧＢＴセンス素子２１ｂを通って第２抵抗３２に流れる。このとき、ダイオード素子２２ａはオフになっており、ダイオードセンス素子２２ｂにも電流は流れない。このため、スイッチ素子４０はオフ状態となり、第１抵抗３１の電位差Ｖｓｆｗは０となる。従って、電位差Ｖｓｆｗは負のダイオード電流検知閾値Ｖｔｈ１よりも大きいため、電流検出部１２からはＨレベル信号が出力される。
また、ＩＧＢＴ素子２１ａの電流が過電流でなければ、第２抵抗３２の両端の電位差Ｖｓｉｇは閾値Ｖｔｈ２未満となり、過電流検出部１４からはＨレベル信号が出力される。この場合、ゲート駆動部１０では、ＰＷＭゲート信号Ｓａの通過が許可される。例えば、ゲート駆動部１０にＨレベルのＰＷＭゲート信号が入力されると、ゲート駆動部１０からはＨレベル信号が出力され、ＩＧＢＴ素子２１ａがオンする。これにより、ＩＧＢＴ素子２１ａが駆動され、ＩＧＢＴ素子２１ａのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。また、ゲート駆動部１０にＬレベルのＰＷＭゲート信号が入力されると、ゲート駆動部１０からはＬレベル信号が出力され、ＩＧＢＴ素子２１ａがオフする。
一方、ダイオード素子２２ａに電流が流れる場合、ダイオードセンス素子２２ｂにも電流が流れ、スイッチ素子４０がオン動作する。このとき、スイッチ素子４０のオン動作に伴い、第２抵抗３２に接続されたグランド側からの電流の一部が、スイッチ素子４０及び第２の電流経路５２に流れ、第１抵抗３１の両端の電位差Ｖｓｆｗはオン動作前の値（即ちゼロレベル）から、負の値に大きく変化する。このとき、電位差Ｖｓｆｗは、閾値Ｖｔｈ１未満となるため、電流検出部１２からはＬレベル信号が出力される。
このように、ダイオード素子２２ａに電流が流れる場合には電流検出部１２からはＬレベル信号が出力され続けるため、ゲート駆動部１０からはＬレベル信号が出力され続け、ＰＷＭゲート信号Ｓａの通過は禁止（停止）される。つまり、ゲート駆動部１０は、電流検出部１２によって第２の電流経路５２の電流が検出されている期間、ＩＧＢＴ素子２１ａのゲートへのオン信号の出力を停止する構成となっている。従って、この期間は、ＩＧＢＴ素子２１ａのゲートにオン信号が入力されなくなり、ＩＧＢＴ素子２１ａの駆動が停止される。つまり、ダイオード素子２２ａの順方向動作時にはＩＧＢＴ素子２１ａは動作しないことになる。
本構成では、ＩＧＢＴ素子２１ａとダイオード素子２２ａとが同一の半導体基板に形成されているため、ダイオード素子２２ａが順方向動作する際にＩＧＢＴ素子２１ａのチャネルがオンしてしまうとダイオード素子２２ａのアノードとカソードとが同電位になろうとする。そして、このような現象が生じると、ＩＧＢＴ素子２１ａのゲート電位によってダイオード素子２２ａが順方向動作しにくくなることが懸念されるが、上記構成によれば、この問題を確実に解消することができる。すなわち、ダイオード素子２２ａの動作とＩＧＢＴ素子２１ａの動作、より詳しくはダイオード素子２２ａとＩＧＢＴ素子２１ａのゲート信号との干渉を回避することができる。これにより、ダイオード素子２２ａの順方向電圧の増加を回避することができるので、ダイオード素子２２ａの順方向電圧の損失増加を防止することができる。
他方、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂから第２抵抗３２に流れる電流（センス電流）も過剰電流に比例して大きくなるため、第２抵抗３２の両端の電位差Ｖｓｉｇも大きくなる。そして、この電位差Ｖｓｉｇが過電流検知閾値Ｖｔｈ２よりも大きくなった場合には、過電流検出部１４からＬレベル信号が出力される。
このように、ＩＧＢＴ素子２１ａに過剰電流が流れる場合（即ち、第２抵抗３２に流れる電流が所定閾値よりも大きいとき）には過電流検出部１４からはＬレベル信号が出力され続けるため、ゲート駆動部１０からはＬレベル信号が出力され続け、ＰＷＭゲート信号Ｓａの通過は禁止（停止）される。つまり、ゲート駆動部１０は、過電流検出部１４によって過電流が検出されている期間、ＩＧＢＴ素子２１ａのゲートへのオン信号の出力を停止する構成となっている。従って、この期間は、ＩＧＢＴ素子２１ａのゲートにオン信号が入力されなくなり、ＩＧＢＴ素子２１ａの駆動が停止される。このように、ゲート駆動部１０は、第２抵抗３２に流れる電流が所定閾値よりも大きいとき、所定の過電流保護動作（オン信号の禁止動作）を行うようになっているため、過剰電流に起因するＩＧＢＴ素子２１ａの破壊を防止することができる。
本構成によれば、ダイオードセンス素子２２ｂを通る第１の電流経路５１とは別に第２の電流経路５２が設けられ、これら第１の電流経路５１（他の電流経路）と第２の電流経路５２との間の導通、非導通を切り替え可能なスイッチ素子４０が設けられている。このスイッチ素子４０は、ダイオードセンス素子２２ｂに電流が流れない場合にオフ動作し、ダイオードセンス素子２２ｂに電流が流れる場合にオン動作するため、第２の電流経路５２の電流状態は、ダイオードセンス素子２２ｂに電流が流れる場合と流れない場合とで大きく変化することになる。従って、第２の電流経路の電流状態を電流検出部１２によって検出することにより、ダイオードセンス素子２２ｂに電流が流れたか否かをより高精度に検出しやすくなる。
更に、本構成では、第２の電流経路５２の所定位置にセンス電源Ｖ２が設けられ、第２の電流経路５２においてスイッチ素子４０とセンス電源Ｖ２との間に、スイッチ素子４０のオン動作時に電流が流れる第１抵抗３１（抵抗部）が設けられている。そして、電流検出部１２は、この第１抵抗３１に流れる電流を検出する構成となっている。このように構成されているため、ダイオード素子２２ａに電流が流れる場合（即ち、ダイオードセンス素子２２ｂに電流が流れてスイッチ素子４０がオン動作する場合）に第１抵抗３１の電位差Ｖｓｆｗをより大きく変化させることができ、ダイオード素子２２ａに電流が流れたことをより確実に検出することができる。
更に本構成は、第１抵抗３１の一端側にはセンス電源Ｖ２により負電圧が印加され、第１抵抗３１の他端側は、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されており、スイッチ素子４０のオン動作時には、ダイオードセンス素子２２ｂのアノード側と第１抵抗３１の一端側との電位差に応じた電流が第１抵抗３１に流れる構成となっている。この構成によれば、ダイオード素子２２ａに流れる電流が小電流の場合でも確実に検出し得る構成を好適に実現することができる。
また、スイッチ素子４０は、半導体基板２内に構成されると共にダイオードセンス素子２２ｂに電流が流れる場合にオン動作するバイポーラトランジスタによって構成されている。この構成によれば、ダイオード素子に電流が流れる場合にオン動作し得るスイッチ素子を、工程数の増加を抑えて好適に形成することができる。
ここで、本構成の効果について更に詳しく説明する。
図４の例は、図１〜図３の構成を用いた場合のシミュレーション結果を示すものである。図４、図５の例では、横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域をＩＧＢＴ素子２１ａの電流値とし、横軸において負の領域をダイオード素子２２ａの電流値としている。そして、縦軸において正の領域を第２抵抗３２での電位差Ｖｓｉｇ（Ｖｓ_ｉｇ）とし、縦軸において負の領域を第１抵抗３１での電位差Ｖｓｆｗ（Ｖｓ_ｆｗ）としている。また、横軸及び縦軸の正の領域では、第２抵抗３２（Ｒｓ１）の値を１０ｋΩ、１ｋΩ、１００Ω、１０Ωとした場合の変化を示しており、１０ｋΩの場合を破線、１ｋΩの場合を一点鎖線、１００Ωの場合を実線、１０Ωの場合を二点鎖線として示している。また、横軸及び縦軸の負の領域では、第１抵抗３１（Ｒｓ２）の値を１０ｋΩ、１ｋΩ、１００Ω、１０Ωとした場合の変化を示しており、１０ｋΩの場合を破線、１ｋΩの場合を一点鎖線、１００Ωの場合を実線、１０Ωの場合を二点鎖線として示している。なお、図５は、図４の一部を拡大して示すものであり、図４と同一のシミュレーション結果を示すものである。なお、この例では、センス電源Ｖ２の電圧（第１抵抗３１の一端に印加される電圧）は−５Ｖである。
本実施形態に係る構成では、図４、図５に示すように、ダイオード素子２２ａに流れる電流が小電流の場合でも、第１抵抗３１での電位差Ｖｓｆｗの絶対値が極めて大きくなっている。例えば、図５のように、第１抵抗３１の抵抗値が１ｋΩ、１０ｋΩの場合には、ダイオード素子２２ａに流れる電流が数Ａの場合にも、電位差Ｖｓｆｗを−５Ｖ近く変化させることができる。また、図５のように、第１抵抗３１の抵抗値が１０Ω、１００Ωの場合も明らかな効果が得られ、例えば１００Ωの場合、ダイオード素子２２ａに流れる電流が−６０Ａ程度の場合でも、電位差Ｖｓｆｗを−４Ｖ近く変化させることができる。
一方、図７、図８には、比較例を示している。図８のグラフは、図７のような従来構成のものにおいて、センス抵抗Ｒ１によって電流検出を行う場合のグラフを示すものである。なお、図８の例でも、横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域を図７に示すＩＧＢＴ素子Ｉｇ１の電流値とし、横軸において負の領域を図７に示すダイオード素子Ｆｗ１の電流値としている。そして、縦軸において正の領域をセンス抵抗Ｒ１でのグランドを基準とした電位差（ＩＧＢＴ電流検出時の電位差）とし、縦軸において負の領域もセンス抵抗Ｒ１でのグランドを基準とした電位差（ダイオード電流検出時の電位差）としている。また、横軸及び縦軸の正の領域では、センス抵抗Ｒ１（Ｒｓ）の値を１ｋΩ、１００Ω、１０Ω、１Ωとした場合の変化を示しており、１ｋΩの場合を破線、１００Ωの場合を一点鎖線、１０Ωの場合を実線、１Ωの場合を二点鎖線として示している。
また、横軸及び縦軸の負の領域でも、センス抵抗Ｒ１（Ｒｓ）の値を１ｋΩ、１００Ω、１０Ω、１Ωとした場合の変化を示しており、１ｋΩの場合を破線、１００Ωの場合を一点鎖線、１０Ωの場合を実線、１Ωの場合を二点鎖線として示している。なお、この例では、ＩＧＢＴ素子Ｉｇ１、ダイオード素子Ｆｗ１、ＩＧＢＴセンス素子Ｉｇ２、ダイオードセンス素子Ｆｗ２の構成は第１実施形態のＩＧＢＴ素子２１ａ、ダイオード素子２２ａ、ＩＧＢＴセンス素子２１ｂ、ダイオードセンス素子２２ｂと同様の構成とし、図３の構成から、スイッチ素子４０、第２の電流経路５２、センス電源Ｖ２を省略した構成となっている。そして、第１実施形態と同様、ＩＧＢＴ素子とＩＧＢＴセンス素子の面積比を１０００：１とし、ダイオード素子とダイオードセンス素子の面積比を１０００：１としている。
この比較例では、図８のように、ダイオード素子Ｆｗ１に流れる電流量に対するセンス抵抗Ｒ１での電位差（ダイオード電流検出時の電位差）の変化がそれほど大きくないことが確認できる。特に、ダイオード素子Ｆｗ１に流れる電流量が数十Ａ程度、或いはそれ以下の場合、センス抵抗Ｒ１での電位差は、−１Ｖ〜０Ｖの間であり、その絶対値は非常に小さくなってしまっている。これに対し、本発明によれば、図４、図５のような顕著な効果が得られ、小電流域での検出精度を高め得ることは明らかである。
また、図６も、図１〜図３の構成を用いた場合のシミュレーション結果を示すものである。図６の例では横軸を電流値とし、縦軸を出力電圧としている。より詳しくは、横軸において正の領域をＩＧＢＴ素子２１ａの電流値とし、横軸において負の領域をダイオード素子２２ａの電流値としている。そして、縦軸において正の領域を第２抵抗３２での電位差Ｖｓｉｇとし、縦軸において負の領域を第１抵抗３１での電位差Ｖｓｆｗとしている。また、横軸及び縦軸の正の領域では、センス電源Ｖ２を−２Ｖとした場合の変化（−５Ｖ、−１０Ｖでも同様）を示している。
また、横軸及び縦軸の負の領域では、センス電源Ｖ２を、−２Ｖ、―５Ｖ、−１０Ｖとした場合の変化を示しており、−２Ｖの場合を二点鎖線、−５Ｖの場合を実線、−１０Ｖの場合を破線として示している。なお、この例では、第１抵抗３１及び第２抵抗３２はいずれも１ｋΩである。図６の例からも明らかなように、第１抵抗３１の抵抗値が１ｋΩ程度であれば、ダイオード素子２２ａの電流値が非常に小さくても、第１抵抗３１の電位差Ｖｓｆｗをセンス電源Ｖ２の電圧に近い電位差とすることができる。
［第２実施形態］
次に、第２実施形態について図９、図１０を参照しつつ説明する。なお、図９は、図２の位置の構成を変更した変形例を示すものであり、図１０は、第１主面側表層部におけるスイッチ素子付近を示すものである。第２実施形態では、スイッチ素子４０付近の構成のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。特に、第２実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第２実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域２２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、第１主面側の表層部においてＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。そして、図９、図１０のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のエミッタ領域２５３が設けられている。このエミッタ領域２５３は、ＰＮＰトランジスタ２４１のエミッタとして機能する。なお、エミッタ領域２５３は、アノード領域２２５と共通の電極に接続されていてもよく、Ｐウェル領域２５１と共通の電極に接続され、接地されていてもよい。そして、エミッタ領域２５３から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域２５５が選択的に形成されている。このコレクタ領域２５５は、ＰＮＰトランジスタ２４１のコレクタとして機能する。そして、これらエミッタ領域２５３とコレクタ領域２５５の間にはＮ導電型の領域が介在し、この部分がＰＮＰトランジスタ２４１として構成され、スイッチ素子４０として機能している。なお、アノード領域２２５とＰウェル領域２５１との間にもＮ導電型の領域が介在し、Ｐウェル領域２５１とエミッタ領域２５３の間にもＮ導電型の領域が介在している。本構成でも、基本的動作は第１実施形態と同様であり、ＰＮＰトランジスタ２４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
本構成では、ＩＧＢＴセンス素子２１ｂが設けられた領域と、ＰＮＰトランジスタ２４１が設けられた領域とが、Ｐウェル領域２５１に介在させて分断されているため、ＩＧＢＴセンス素子２１ｂのオン動作の影響がＰＮＰトランジスタ２４１に及びにくくなる。即ち、ＩＧＢＴセンス素子２１ｂのコレクタ−エミッタ間にＩＧＢＴセンス電流が流れる場合に、注入されたホールがＰＮＰトランジスタ２４１側に届きにくくなり、ＩＧＢＴセンス電流に起因するＰＮＰトランジスタ２４１の誤動作がより生じ難くなる。更に、Ｐウェル領域２５１とエミッタ領域２５３とがＮ導電型の領域を介在させて分断されているため、ＩＧＢＴセンス素子２１ｂの動作時に注入されたホールがＰウェル領域２５１に吸収された場合にエミッタ領域２５３に影響し難くなり、このようなホールの影響をより一層抑えることができる。
［第３実施形態］
次に、第３実施形態について図１１、図１２を参照しつつ説明する。なお、図１１は、図２の位置の構成を変更した変形例を示すものであり、図１２は、第１主面側表層部におけるスイッチ素子付近を示すものである。第３実施形態では、スイッチ素子４０付近の構成のみが第１実施形態と異なり、それ以外は第１実施形態と同様である。よって、第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。特に、第３実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第３実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域３２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域３５１が設けられており、このＰウェル領域３５１がＰ導電型のエミッタ領域となっている。即ち、このＰウェル領域３５１は、ＰＮＰトランジスタ３４１のエミッタとして機能する。このＰウェル領域３５１は接地されており、この例では、図３の回路においてエミッタをダイオードセンス素子のアノードに接続せずにグランドに接続した構成となっている。
そして、Ｐウェル領域３５１から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域３５３が選択的に形成されている。このコレクタ領域３５３は、ＰＮＰトランジスタ３４１のコレクタとして機能する。そして、これらエミッタ領域（Ｐウェル領域３５１）とコレクタ領域３５３の間にはＮ導電型の領域が介在し、この部分がＰＮＰトランジスタ３４１として構成され、スイッチ素子４０として機能している。なお、Ｐウェル領域３５１とアノード領域２２５の間にもＮ導電型の領域が介在している。本構成でも、基本的動作は第１実施形態と同様であり、このＰＮＰトランジスタ３４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
本構成でも、ＰＮＰトランジスタ３４１をＩＧＢＴセンス素子２１ｂから離して配置することができるため、ＩＧＢＴセンス素子２１ｂのオン動作の影響がＰＮＰトランジスタ３４１に及びにくくなる。また、Ｐウェル領域３５１をＰＮＰトランジスタ３４１のエミッタとして兼用することができるため、レイアウト効率が高くなる。
［第４実施形態］
次に、第４実施形態について図１３を参照しつつ説明する。なお、図１３は、第４実施形態に係る半導体装置の第１主面表層側におけるスイッチ素子４０付近の構成を示すものである。第４実施形態では、スイッチ素子４０付近の構成のみが第１実施形態、第２実施形態と異なり、それ以外は第１、第２実施形態と同様である。特に、Ｐウェル領域２５１に囲まれた内側領域のみが第２実施形態と異なり、それ以外は第２実施形態と同一である。よって、Ｐウェル領域２５１及びその外側の領域については第２実施形態と同一であるとして詳細な説明は省略する。
この構成でも、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。なお、センス領域ＡＲ１は、図１、図２と同様の構成であり、Ｐウェル領域２５１は、図９と同様の構成となっている。そして、図１３のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のコレクタ領域４５３が環状に設けられている。このコレクタ領域４５３は、ＰＮＰトランジスタ４４１のコレクタとして機能する。なお、コレクタ領域４５３は、第１実施形態と同様の第２の電流経路５２に接続されている。また、Ｐウェル領域２５１とコレクタ領域４５３の間にはＮ導電型の領域４５４が環状に設けられている。
また、コレクタ領域４５３から離れた位置に、Ｐ導電型（Ｐ）のエミッタ領域４５１が選択的に形成されている。このエミッタ領域４５１は、ＰＮＰトランジスタ４４１のエミッタとして機能する。そして、エミッタ領域４５１及びこれを取り囲む環状のコレクタ領域４５３の間には環状のＮ導電型の領域４５２が介在し、これらの部分がＰＮＰトランジスタ４４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ４４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
［第５実施形態］
次に、第５実施形態について図１４を参照しつつ説明する。なお、図１４は、第５実施形態に係る半導体装置の第１主面表層側におけるスイッチ素子４０付近の構成を示すものである。第５実施形態では、スイッチ素子４０付近の構成のみが第１実施形態、第２実施形態と異なり、それ以外は第１、第２実施形態と同様である。特に、Ｐウェル領域２５１に囲まれた内側領域のみが第２実施形態と異なり、それ以外は第２実施形態と同一である。よって、Ｐウェル領域２５１及びその外側の領域については第２実施形態と同一であるとして詳細な説明は省略する。
この構成でも、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。なお、センス領域ＡＲ１は、図１、図２と同様の構成であり、Ｐウェル領域２５１は、図９と同様の構成となっている。そして、図１４のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のエミッタ領域５５３が環状に設けられている。このエミッタ領域５５３は、ＰＮＰトランジスタ５４１のエミッタとして機能する。
また、エミッタ領域５５３から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域５５１が選択的に形成されている。このコレクタ領域５５１は、ＰＮＰトランジスタ５４１のコレクタとして機能する。なお、コレクタ領域５５１は、第１実施形態と同様の第２の電流経路５２に接続されている。そして、コレクタ領域５５１とこれを取り囲む環状のエミッタ領域５５３の間には、環状のＮ導電型の領域５５２が介在し、これらの部分がＰＮＰトランジスタ５４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ５４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
［第６実施形態］
次に、第６実施形態について図１６、図１７を参照しつつ説明する。
第６実施形態では、スイッチ素子４０付近の構成及び半導体基板２でのレイアウトが第１実施形態と異なり、それ以外は第１実施形態と同様である。また、半導体基板内の構造は第３実施形態と同様となっている。よって、第１実施形態及び第３実施形態と同様の部分についてはこれら実施形態と同一の符号を付し、詳細な説明は省略する。特に、第６実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第６実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域６２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
一方、スイッチ素子４０は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域６５１が設けられており、このＰウェル領域６５１がＰ導電型のエミッタ領域となっている。即ち、このＰウェル領域６５１は、ＰＮＰトランジスタ６４１のエミッタとして機能する。また、Ｐウェル領域６５１は接地されており、この例では、図３の回路においてエミッタをダイオードセンス素子のアノードに接続せずにグランドに接続した構成となっている。
そして、Ｐウェル領域６５１から離れた位置に、Ｐ導電型（Ｐ）のコレクタ領域６５３が選択的に形成されている。このコレクタ領域６５３は、ＰＮＰトランジスタ６４１のコレクタとして機能する。そして、これらエミッタ領域（Ｐウェル領域６５１）とコレクタ領域６５３の間にはＮ導電型の領域６５７が介在し、この部分がＰＮＰトランジスタ６４１として構成され、スイッチ素子４０として機能している。このＰＮＰトランジスタ６４１もダイオード素子２２ａに電流が流れる際（即ち、ダイオードセンス素子２２ｂに電流が流れる際）にオン動作し、オン動作時に第２の電流経路５２に電流を流すように機能する。
また、この例では、センス領域ＡＲ２とコレクタ領域６５３との間に配置されたＰウェル領域６５１の上方側を覆うようにＳｉＯ２等の絶縁層が配置され、その絶縁層の上方には、図１５のように、コレクタ領域６５３と接続されたダイオードセンス用パッド６４と、ＩＧＢＴ素子２１ａのエミッタに接続されたエミッタパッド６５とが配置されている。即ち、図１５のように平面視したときに、センス領域ＡＲ２とコレクタ領域６５３の間にダイオードセンス用パッド６４とエミッタパッド６５とが配置された構成となっている。
また、この例では、図１５のように、メイン領域ＡＲ１とセンス領域ＡＲ２との間の距離Ｌ１よりも、メイン領域ＡＲ１とコレクタ領域６５３との距離Ｌ２の方が大きくなっている。即ち、コレクタ領域６５３におけるメイン領域ＡＲ１側の端部は、センス領域ＡＲ２におけるメイン領域ＡＲ１側の端部よりもメイン領域ＡＲ１から離れて配置されている。このように配置されているため、メイン領域ＡＲ１でのＩＧＢＴ動作時に生じるホール電流によってＰＮＰトランジスタ６４１が誤動作し難くなり、ダイオード動作の誤検知を防ぎやすくなる。例えば、１２００Ｖ程度の耐圧を確保するために半導体基板２の厚さ（原石厚さ）が約１３０μｍ程度となっている場合、距離Ｌ２は、半導体基板２の厚さ（原石厚さ）の２倍以上とすると良い。
また、この例では、図１６のように、ダイオードセンス素子２２ｂのカソードとして機能するカソード層７がコレクタ領域６５３の下方近傍に局所的に配置されている。これにより、ダイオード動作時に、濃度の濃いＰウェルからホールが過剰に注入されにくくなり、スイッチ損を効果的に抑えることができる。
［第７実施形態］
次に、第７実施形態について図１７を参照しつつ説明する。
第７実施形態では、スイッチ素子４０に関する構成が第１実施形態と異なり、それ以外は第１実施形態と同様である。よって第１実施形態と同様の部分については第１実施形態と同一の符号を付し、詳細な説明は省略する。。特に、第７実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成（スイッチ素子４０及び第２の電流経路以外）は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。なお、第１実施形態では、Ｐ導電型のエミッタ領域２５が設けられていたが、第７実施形態では、このエミッタ領域２５と同様のＰ導電型の領域がアノード領域２２５として構成され、この領域もダイオードセンス素子２２ｂのアノードとして機能するようになっている。
第７実施形態に係る半導体装置１では、メイン領域ＡＲ１及びセンス領域ＡＲ２は第１実施形態と同一の構成となっている。上述したように、ダイオード内蔵ＩＧＢＴ素子２０は、ダイオード素子２２ａと、ＩＧＢＴ素子２１ａとが同一の半導体基板２に設けられた構造となっており、ＩＧＢＴ素子２１ａは、ゲートに入力される駆動信号によって駆動される構成となっている。この例でも、ＩＧＢＴ素子２１ａのコレクタとＩＧＢＴセンス素子２１ｂのコレクタとが共通接続され、これらコレクタに主電源Ｖ１が接続されている。また、ＩＧＢＴ素子２１ａのエミッタは、グランドに接続されている。また、ＩＧＢＴ素子２１ａのゲートは、ＩＧＢＴセンス素子２１ｂのゲートと共通接続され、第１実施形態と同様のゲート駆動部１０からの駆動信号が入力されるようになっている。ダイオード素子２２ａは、アノード側がＩＧＢＴ素子２１ａのエミッタに接続されると共にカソード側がＩＧＢＴ素子２１ａのコレクタに接続される構成でＩＧＢＴ素子２１ａに並列に接続され、還流ダイオードとして機能している。
センス素子１８は、ダイオード素子２２ａに流れる電流に比例した電流が流れるダイオードセンス素子２２ｂと、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるＩＧＢＴセンス素子２１ｂとを備えている。ＩＧＢＴセンス素子２１ｂは、ゲートがＩＧＢＴセンス素子２１ｂのゲートと共通接続され、後述するゲート駆動部１０からの駆動信号が入力されるようになっている。また、ＩＧＢＴセンス素子２１ｂのコレクタは、ＩＧＢＴ素子２１ａのコレクタと共通接続されている。また、ＩＧＢＴセンス素子２１ｂのエミッタには、第１実施形態と同様の第２抵抗３２が接続されている。一方、ダイオードセンス素子２２ｂは、アノード側がＩＧＢＴセンス素子２１ｂのエミッタに接続されると共にカソード側がＩＧＢＴセンス素子２１ｂのコレクタに接続される構成でＩＧＢＴセンス素子２１ｂに並列に接続され、還流ダイオードとして機能している。
本構成でも、ダイオードセンス素子２２ｂに電流が流れる場合の経路のうち、ダイオードセンス素子２２ｂを通る電流経路が第１の電流経路５１となっている。即ち、ダイオードセンス素子２２ｂのアノードと、スイッチ素子４０のソースとの接続位置（分岐位置）をＰ４としたとき、このＰ４からダイオードセンス素子２２ｂに流れ込む電流経路が第１の電流経路５１となっている。一方、スイッチ素子４０がオン動作しているときに位置Ｐ４からスイッチ素子４０を通って流れ込む電流経路が第２の電流経路５２となっている。
スイッチ素子４０は、半導体基板内に形成されたＰチャネル型のＭＯＳトランジスタ７４１によって構成されている。図１７の例では、スイッチ素子４０のゲートがセンス電源Ｖ２に接続され、固定電圧が印加されるようになっており、これにより、スイッチ素子４０がオン動作する構成となっている。また、スイッチ素子４０のソースはダイオードセンス素子２２ｂのアノード及びＩＧＢＴセンス素子２１ｂのエミッタに接続されている。一方、スイッチ素子４０のドレインは、第２の電流経路５２に接続されている。この第２の電流経路５２には、第１抵抗３１と、センス電源Ｖ２とが設けられている。そして、この第１抵抗３１の一端側にはセンス電源Ｖ２の低電位側が接続され、センス電源Ｖ２によって負電圧が印加される構成となっている。また、第１抵抗３１の他端側はスイッチ素子４０のドレインと導通しており、スイッチ素子４０を介してダイオードセンス素子２２ｂのアノード側に接続されている。
このように構成されるスイッチ素子４０は、センス電源Ｖ２によってゲートに負電圧が印加されることによりオン動作し続けることになる。そして、逆起電力などによりダイオードセンス素子２２ｂに電流が流れる場合には、スイッチ素子４０側にも分岐した電流が流れることになり、スイッチ素子４０のソース−ドレイン間にはこの分岐電流が流れる。そして、このようにダイオードセンス素子２２ｂに電流が流れ、スイッチ素子４０のソース−ドレイン間に分岐電流が流れ込む場合には、ダイオードセンス素子２２ｂのアノード側の電位と第１抵抗３１の一端の電位（即ち、ダイオードセンス素子２２ｂのアノード側の電位とセンス電源Ｖ２の負電位との電位差）に応じた電流が第１抵抗３１に流れることになる。これにより、第１抵抗３１の電位差の絶対値が大きくなり、この電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超える場合（即ち、電位差Ｖｓｆｗが閾値Ｖｔｈ１未満となる場合）には、第１実施形態と同様、電流検出部１２からＬレベル信号が出力されることになる。なお、電位差Ｖｓｆｗの絶対値が閾値Ｖｔｈ１の絶対値を超えない場合には第１実施形態と同様、電流検出部１２からＨレベル信号が出力される。
図１７に示す半導体装置は、例えば図１８、図１９のように構成してもよい。
この図１８の例では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第２実施形態と同様の構成となっている。また、第２実施形態と同様、Ｐ導電型のアノード領域２２５と、Ｐウェル領域２５１とが設けられている。
この構成では、スイッチ素子４０に相当するＭＯＳトランジスタ７４１は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されており、具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２とスイッチ素子４０との間にＰ導電型のＰウェル領域２５１が介在する構成となっている。そして、図１８、図１９のように、Ｐウェル領域２５１から距離を隔ててＰ導電型のソース領域７５３が設けられている。このソース領域７５３は、ＭＯＳトランジスタ７４１のソースとして機能する。なお、ソース領域７５３は、アノード領域２２５と共通の電極に接続されていてもよく、Ｐウェル領域２５１と共通の電極に接続され、接地されていてもよい。
そして、ソース領域７５３から離れた位置に、Ｐ導電型（Ｐ）のドレイン領域７５５が選択的に形成されている。このドレイン領域７５５は、ＭＯＳトランジスタ７４１のドレインとして機能する。そして、これらドレイン領域７５５とソース領域７５３の間にはＮ導電型の領域（チャネル領域）７５７が介在し、ドレイン領域７５５、ソース領域７５３、チャネル領域７５７の上方にはゲート電極７５９が設けられている。このようにＭＯＳトランジスタ７４１が構成され、スイッチ素子４０として機能している。このＭＯＳトランジスタ７４１もセンス電源Ｖ２によるゲートへの印加によりオン動作し、ダイオードセンス素子２２ｂに電流が流れる場合にはこの電流に応じた電流を第２の電流経路５２に流すように機能する。また、本構成でも、第２実施形態と同様の効果が得られる。
［第８実施形態］
次に、第８実施形態について図２０、図２１を参照しつつ説明する。なお、図２０は、図２の位置の構成を変更した変形例を示すものであり、図２１は、第１主面側表層部におけるスイッチ素子付近を示すものである。第８実施形態では、スイッチ素子４０付近の構成のみが第７実施形態と異なり、それ以外は第７実施形態と同様である。よって、第７実施形態と同様の部分については第７実施形態と同一の符号を付し、詳細な説明は省略する。特に、第７実施形態に係る半導体装置１では、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが第１実施形態と同様の構成となっている。また、基本的回路構成は、図３と同様であり、ゲート駆動部１０、電流検出部１２、過電流検出部１４も第１実施形態と同様に動作する。また、第３実施形態と同様、Ｐ導電型のアノード領域３２５と、Ｐウェル領域３５１とが設けられている。
この構成では、スイッチ素子４０に相当するＭＯＳトランジスタ８４１は、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置に配置されている。具体的には、ＩＧＢＴセンス素子２１ｂ及びダイオードセンス素子２２ｂが設けられたセンス領域ＡＲ２から離れた位置にＰ導電型のＰウェル領域３５１が設けられており、このＰウェル領域３５１がＰ導電型のソース領域となっている。このＰウェル領域３５１（ソース領域）は、ＭＯＳトランジスタ８４１のソースとして機能する。なお、Ｐウェル領域３５１は接地されている。
そして、Ｐウェル領域３５１（ソース領域）から離れた位置に、Ｐ導電型（Ｐ）のドレイン領域８５３が選択的に形成されている。このドレイン領域８５３は、ＭＯＳトランジスタ８４１のドレインとして機能する。そして、これらドレイン領域８５３とＰウェル領域３５１（ソース領域）の間にはＮ導電型の領域（チャネル領域）８５７が介在し、ドレイン領域８５３、Ｐウェル領域３５１（ソース領域）、チャネル領域８５７の上方にはゲート電極８５９が設けられている。このようにＭＯＳトランジスタ８４１が構成され、スイッチ素子４０として機能している。なお、本構成でも、第３実施形態と同様の効果が得られる。
また、図２１の例では、ドレイン領域８５３を囲むようにＮ導電型の領域８５７が設けられ、この周囲にＰウェル領域３５１（ソース領域）が配置されており、ドレイン領域８５３の一辺側のみにゲート電極８５９が配置されていたがこのような構成に限られない。例えば、図２２のように、ドレイン領域８５３の対向する２辺（両端部）にゲート電極８５９ａ，８５９ｂを配置するようにしてもよい。
１…半導体装置
２…半導体基板
１２…電流検出部
１６…ダイオード内蔵ＩＧＢＴ素子
１８…センス素子
２１ａ…ＩＧＢＴ素子
２１ｂ…ＩＧＢＴセンス素子
２２ａ…ダイオード素子
２２ｂ…ダイオードセンス素子
４０…スイッチ素子
５１…第１の電流経路（他の電流経路）
５２…第２の電流経路

Claims (7)

  1. ダイオード素子（２２ａ）と、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板（２）に設けられてなるダイオード内蔵ＩＧＢＴ素子（１６）と、
    前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備えたセンス素子（１８）と、
    前記ダイオードセンス素子（２２ｂ）のアノードに接続される第１の電流経路（５１）と、前記第１の電流経路（５１）とは異なる第２の電流経路（５２）とに接続され、前記ダイオードセンス素子（２２ｂ）に電流が流れない場合にオフ動作して前記第２の電流経路（５２）と他の電流経路（５１）とを非導通状態とし、前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作して前記第２の電流経路（５２）と、前記他の電流経路（５１）との接続位置と、を導通状態として前記第２の電流経路（５２）に電流を流すスイッチ素子（４０）と、
    前記第２の電流経路（５２）に接続され、前記第２の電流経路（５２）の電流状態を検出する電流検出部（１２）と、
    を有することを特徴とする半導体装置（１）。
  2. 前記第２の電流経路（５２）の所定位置に配置されるセンス電源（Ｖ２）と、
    前記第２の電流経路（５２）において前記スイッチ素子（４０）と前記センス電源（Ｖ２）との間に設けられた抵抗部（３１）と、
    を備え、
    前記抵抗部（３１）の一端側には前記センス電源（Ｖ２）により電圧が印加され、前記抵抗部（３１）の他端側は、前記スイッチ素子（４０）を介して前記ダイオードセンス素子（２２ｂ）のアノード側又はグランド側に接続されており、
    前記スイッチ素子（４０）のオフ動作時には、前記抵抗部（３１）に電流が流れず、前記スイッチ素子（４０）のオン動作時には、前記ダイオードセンス素子（２２ｂ）のアノード又はグランドと、前記センス電源（Ｖ２）との電位差に応じた電流が前記抵抗部（３１）に流れる構成であり、
    前記電流検出部（１２）は、前記抵抗部（３１）に流れる電流を検出することを特徴とする請求項１に記載の半導体装置。
  3. ダイオード素子（２２ａ）と、ゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板（２）に設けられてなるダイオード内蔵ＩＧＢＴ素子（１６）と、
    前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）とを備えたセンス素子（１８）と、
    前記ダイオードセンス素子（２２ｂ）を通る第１の電流経路（５１）と、前記第１の電流経路（５１）とは異なる第２の電流経路（５２）とに接続されたスイッチ素子（４０）と、
    前記第２の電流経路（５２）の所定位置に配置されるセンス電源（Ｖ２）と、
    前記第２の電流経路（５２）において前記スイッチ素子（４０）と前記センス電源（Ｖ２）との間に設けられた抵抗部（３１）と、
    前記スイッチ素子（４０）のオン動作時に前記抵抗部（３１）を流れる電流を検出する電流検出部（１２）と、
    を有することを特徴とする半導体装置（１）。
  4. 前記スイッチ素子（４０）は、前記半導体基板（２）内に構成されると共に前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作するバイポーラトランジスタによって構成されていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置（１）。
  5. 前記スイッチ素子（４０）は、前記半導体基板（２）内に構成されると共に前記ダイオードセンス素子（２２ｂ）に電流が流れる場合にオン動作するＭＯＳトランジスタによって構成されていることを特徴とする請求項３に記載の半導体装置（１）。
  6. 前記ＩＧＢＴ素子（２１ａ）のゲートにオン信号及びオフ信号を入力可能なゲート駆動部（１０）を備え、
    前記ゲート駆動部（１０）は、前記電流検出部（１２）によって前記第２の電流経路（５２）の電流が検出されている期間、前記ＩＧＢＴ素子（２１ａ）のゲートへの前記オン信号の出力を停止することを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置（１）。
  7. 前記ＩＧＢＴ素子（２１ａ）のゲートにオン信号及びオフ信号を入力可能なゲート駆動部（１０）と、
    前記ＩＧＢＴセンス素子（２１ｂ）に直列に接続される第２抵抗部（３２）と、
    を備え、
    前記ゲート駆動部（１０）は、前記第２抵抗部（３２）に流れる電流が所定閾値よりも大きいとき、所定の過電流保護動作を行うことを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置（１）。
JP2013082394A 2013-04-10 2013-04-10 半導体装置 Expired - Fee Related JP5949646B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013082394A JP5949646B2 (ja) 2013-04-10 2013-04-10 半導体装置
US14/781,323 US9698769B2 (en) 2013-04-10 2014-04-07 Semiconductor device
PCT/JP2014/001979 WO2014167824A1 (ja) 2013-04-10 2014-04-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013082394A JP5949646B2 (ja) 2013-04-10 2013-04-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2014207501A JP2014207501A (ja) 2014-10-30
JP5949646B2 true JP5949646B2 (ja) 2016-07-13

Family

ID=51689246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013082394A Expired - Fee Related JP5949646B2 (ja) 2013-04-10 2013-04-10 半導体装置

Country Status (3)

Country Link
US (1) US9698769B2 (ja)
JP (1) JP5949646B2 (ja)
WO (1) WO2014167824A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696713B2 (ja) * 2012-11-06 2015-04-08 株式会社デンソー 半導体装置及びその検査方法
JP6551156B2 (ja) * 2015-10-29 2019-07-31 富士電機株式会社 スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
DE112017000077T5 (de) * 2016-05-19 2018-04-19 Fuji Electric Co., Ltd. Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
JP7205091B2 (ja) * 2018-07-18 2023-01-17 富士電機株式会社 半導体装置
EP3748851B1 (en) * 2019-06-07 2023-03-15 Infineon Technologies AG Semiconductor device and semiconductor arrangement comprising semiconductor devices
CN117242580A (zh) * 2021-04-26 2023-12-15 三菱电机株式会社 半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733986B2 (ja) 1997-02-27 2006-01-11 株式会社安川電機 出力電流方向判別方法およびその方法を用いたインバータ
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3450650B2 (ja) 1997-06-24 2003-09-29 株式会社東芝 半導体装置
JP2006271098A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP2007014059A (ja) * 2005-06-28 2007-01-18 Toyota Motor Corp スイッチング回路
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP4286883B2 (ja) * 2007-06-27 2009-07-01 三菱電機株式会社 三相ブラシレスモータの制御装置
DE102008045410B4 (de) 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP4924578B2 (ja) * 2007-09-05 2012-04-25 株式会社デンソー 半導体装置
ATE487263T1 (de) * 2007-12-12 2010-11-15 Mitsubishi Electric Europ B V Signalumsetzer zur erzeugung von ansteuersignalen für einen mehrstufigen stromrichter, pwm- ansteuerschaltung
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
DE102011076610A1 (de) 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
JP5682148B2 (ja) * 2010-06-04 2015-03-11 株式会社デンソー 電流検出回路およびそれを有するインバータ回路が備えられる半導体装置
JP5170208B2 (ja) 2010-10-22 2013-03-27 富士電機株式会社 パワー半導体デバイスの電流検出回路
JP6065744B2 (ja) 2013-05-20 2017-01-25 株式会社デンソー 半導体モジュール

Also Published As

Publication number Publication date
US20160056810A1 (en) 2016-02-25
US9698769B2 (en) 2017-07-04
WO2014167824A1 (ja) 2014-10-16
JP2014207501A (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
JP5949646B2 (ja) 半導体装置
JP4506808B2 (ja) 半導体装置
JP4840482B2 (ja) 半導体装置
US8242536B2 (en) Semiconductor device
CN108475675B (zh) 半导体装置
JP5589042B2 (ja) 半導体装置
JP4577425B2 (ja) 半導体装置
JP4924578B2 (ja) 半導体装置
US20150123718A1 (en) Semiconductor device having diode-built-in igbt and semiconductor device having diode-built-in dmos
JP5737102B2 (ja) 半導体装置
JP6458878B2 (ja) 半導体装置
US20120211833A1 (en) Super-junction semiconductor device
JP4765252B2 (ja) 温度検出機能付き半導体装置
US10396775B2 (en) Semiconductor device for high-voltage circuit
US20150263144A1 (en) Semiconductor device and insulated gate bipolar transistor
JP5942737B2 (ja) 半導体装置
US9865586B2 (en) Semiconductor device and method for testing the semiconductor device
JPH10107282A (ja) 半導体装置
JP5991363B2 (ja) 半導体装置
US10366985B2 (en) Semiconductor device having a sense IGBT for current detection of a main IGBT
US7560773B2 (en) Semiconductor device
JP2023074722A (ja) 半導体装置および電力変換装置
KR20060124561A (ko) 반도체 집적회로 장치
JP4525629B2 (ja) レベルシフタ
JP7033049B2 (ja) 半導体装置およびそれを用いた電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R151 Written notification of patent or utility model registration

Ref document number: 5949646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees