JP2013232533A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013232533A
JP2013232533A JP2012103862A JP2012103862A JP2013232533A JP 2013232533 A JP2013232533 A JP 2013232533A JP 2012103862 A JP2012103862 A JP 2012103862A JP 2012103862 A JP2012103862 A JP 2012103862A JP 2013232533 A JP2013232533 A JP 2013232533A
Authority
JP
Japan
Prior art keywords
gate
layer
semiconductor device
trench
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012103862A
Other languages
English (en)
Inventor
Yuuki Nakano
佑紀 中野
Ryota Nakamura
亮太 中村
Hiroyuki Sakairi
寛之 坂入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012103862A priority Critical patent/JP2013232533A/ja
Priority to US14/397,073 priority patent/US9536998B2/en
Priority to EP13781066.9A priority patent/EP2843707B1/en
Priority to CN202310046900.9A priority patent/CN116013974A/zh
Priority to PCT/JP2013/061765 priority patent/WO2013161753A1/ja
Priority to EP19188674.6A priority patent/EP3584843B1/en
Priority to CN201810083012.3A priority patent/CN108155087B/zh
Priority to CN201380022113.5A priority patent/CN104247028B/zh
Publication of JP2013232533A publication Critical patent/JP2013232533A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチの上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる半導体装置およびその製造方法を提供すること。
【解決手段】ゲートトレンチ９が形成されたｎ型ＳｉＣ基板２と、側面絶縁膜１８および底面絶縁膜１９を一体的に含むゲート絶縁膜１６と、ゲートトレンチ９に埋め込まれたゲート電極１５であって、上部エッジ２６においてＳｉＣ基板２の表面２１に重なるオーバーラップ部１７を選択的に有するゲート電極１５とを含む半導体装置１において、側面絶縁膜１８に、上部エッジ２６においてゲートトレンチ９の内方へ突出するように、当該側面絶縁膜１８の他の部分に比べて選択的に厚くなったオーバーハング部２７を形成する。
【選択図】図３

Description

本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関する。
たとえば、特許文献１は、アクティブセルアレイおよびゲートバスエリアが形成されたエピタキシャル層と、アクティブセルアレイに形成されたゲートトレンチと、ゲートトレンチに形成されたゲート酸化膜と、ゲートトレンチに埋め込まれたポリシリコンからなるゲート電極と、ゲートバスエリアに形成され、ゲートトレンチと繋がるトレンチと、ゲートバスエリアにおいてエピタキシャル層の表面を覆うようにトレンチに埋め込まれたポリシリコンからなるゲートバスとを含む、トレンチゲート縦型ＭＯＳＦＥＴを開示している。
特表２００６−５２００９１号公報
本発明の半導体装置は、ゲートトレンチが形成された第１導電型の半導体層と、前記ゲートトレンチの側面および底面に形成されたゲート絶縁膜であって、前記側面上の側面絶縁膜および前記底面上の底面絶縁膜を一体的に含むゲート絶縁膜と、前記ゲートトレンチに埋め込まれたゲート電極であって、前記ゲートトレンチの開口端に形成された上部エッジにおいて前記半導体層の表面に重なるオーバーラップ部を選択的に有するゲート電極とを含み、前記側面絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む（請求項１）。
この構成によれば、ゲートトレンチの上部エッジにオーバーハング部が形成されているので、上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジに電界が集中しても、上部エッジでのゲート絶縁膜の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる傾斜面を含むことが好ましい（請求項２）。
これにより、ゲートのオン時に上部エッジにかかる電界を傾斜面内に分散させて、電界集中を緩和することができる。
前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる円形面を含むことが好ましい（請求項３）。
これにより、ゲートのオン時に上部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
前記底面絶縁膜は、前記側面絶縁膜の他の部分に比べて厚いことが好ましい（請求項４）。
これにより、底面絶縁膜を介して互いに向かい合うゲート電極と半導体層とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。また、底面絶縁膜の耐圧を向上させることができるので、ゲートのオフ時における底面絶縁膜の絶縁破壊を防止することもできる。
前記ゲート絶縁膜は、前記半導体層の前記表面に形成された平面絶縁膜をさらに含み、前記平面絶縁膜は、前記側面絶縁膜の他の部分に比べて厚いことが好ましい（請求項５）。
これにより、平面絶縁膜を介して互いに向かい合うゲート電極（オーバーラップ部）と半導体層とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。
前記ゲートトレンチの底部における下部エッジは、前記ゲートトレンチの前記側面と前記底面とを連ならせる円形面を含むことが好ましい。
これにより、ゲートのオフ時に下部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
前記半導体層は、トレンチゲート型ＭＩＳトランジスタが形成されるアクティブ領域と、前記アクティブ領域外の領域であって、前記オーバーハング部が形成された非アクティブ領域とを含み、前記アクティブ領域において前記半導体層は、前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記側面の一部を形成する第１導電型のソース層と、前記ソース層に対して前記半導体層の裏面側に前記ソース層に接するように形成され、前記ゲートトレンチの前記側面の一部を形成する第２導電型のチャネル層と、前記チャネル層に対して前記半導体層の前記裏面側に前記チャネル層に接するように形成され、前記ゲートトレンチの前記底面を形成する第１導電型のドリフト層とを含み、前記非アクティブ領域において前記半導体層は、前記チャネル層と同じ深さ位置に形成された第２導電型層を含むことが好ましい（請求項７）。
これにより、非アクティブ領域の第２導電型層を、アクティブ領域のチャネル層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することができる。また、半導体層がｎ型であり、第２導電型層がｐ型層の場合には、ゲート絶縁膜とｎ型半導体との接触面積を減らすことができるので、リーク電流を低減することができ、ゲート容量を低減することもできる。
前記非アクティブ領域において前記半導体層は、前記ソース層と同じ深さ位置に形成された第１導電型層をさらに含むことが好ましい（請求項８）。
これにより、非アクティブ領域の第１導電型層を、アクティブ領域のソース層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することができる。
前記アクティブ領域において前記半導体層は、前記チャネル層に連なるように前記ドリフト層内に形成され、前記チャネル層から前記半導体層の前記裏面に向かって延びた第２導電型のピラー層をさらに含み、前記非アクティブ領域において前記半導体層は、前記第２導電型層に連なるように前記ピラー層と同じ深さ位置に形成され、前記ゲートトレンチの前記底面を形成する底部第２導電型層をさらに含むことが好ましい（請求項９）。
これにより、底部第２導電型層と半導体層との接合（ｐｎ接合）によって生じる空乏層を、ゲートトレンチ付近に発生させることができる。そして、この空乏層の存在によって、等電位面をゲート絶縁膜から遠ざけることができる。その結果、ゲートトレンチの底部においてゲート絶縁膜にかかる電界を緩和することができる。さらに、非アクティブ領域の底部第２導電型層を、アクティブ領域のピラー層と同一の工程で形成することができるので、半導体装置の製造工程を簡略化することもできる。
前記非アクティブ領域は、前記アクティブ領域を取り囲む外周領域を含み、前記半導体装置は、前記外周領域に沿って前記アクティブ領域を取り囲むように配置され、前記ゲート電極の前記オーバーラップ部に電気的に接続されたゲートフィンガーを含んでいてもよい（請求項１０）。
これにより、ゲートフィンガー直下のオーバーラップ部に接するゲート絶縁膜の絶縁破壊を防止することができる。
前記ゲートトレンチは、前記アクティブ領域において格子状に形成され、前記外周領域において前記格子状のトレンチの端部から引き出されたストライプ状に形成されており、前記ゲートフィンガーは、前記ストライプ状のトレンチを横切る方向に沿って敷設されていることが好ましい（請求項１１）。
前記半導体装置は、前記ゲート電極を覆うように半導体層の前記表面に形成された層間膜をさらに含み、前記ゲートフィンガーは、その幅方向中央において前記層間膜を貫通して前記ゲート電極に接するコンタクト部を含むことが好ましい（請求項１２）。
前記コンタクト部は、前記外周領域に沿って前記アクティブ領域を取り囲む直線状に形成されていることが好ましい（請求項１３）。
前記ゲート電極がポリシリコンからなり、前記ゲートフィンガーがアルミニウムからなることが好ましい（請求項１４）。
本発明の半導体装置の製造方法は、第１導電型の半導体層にゲートトレンチを形成する工程と、前記ゲートトレンチの開口端に形成された上部エッジにおいて他の部分に比べて選択的に厚くなるオーバーハング部が形成されるように、所定の条件下でのＣＶＤ法を用いて前記ゲートトレンチ内に絶縁材料を堆積させることによって、前記ゲートトレンチの側面および底面にゲート絶縁膜を形成する工程と、前記上部エッジにおいて前記半導体層の表面に重なるオーバーラップ部が選択的に形成されるように、前記ゲートトレンチにゲート電極を埋め込む工程とを含む（請求項１５）。
この方法によれば、ゲートトレンチの上部エッジにオーバーハング部が形成されるので、得られた半導体装置において、上部エッジにおけるゲート絶縁膜の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジに電界が集中しても、上部エッジでのゲート絶縁膜の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
前記半導体装置の製造方法は、前記ゲート絶縁膜の形成前に熱酸化法を用いて前記ゲートトレンチの前記側面および前記底面に犠牲酸化膜を形成することによって、前記上部エッジに、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる傾斜面を形成する工程をさらに含むことが好ましい（請求項１６）。
この方法によって得られた半導体装置では、ゲートのオン時に上部エッジにかかる電界を傾斜面内に分散させて、電界集中を緩和することができる。
前記半導体装置の製造方法は、前記ゲート絶縁膜の形成前に前記半導体層を水素アニール処理することによって、前記上部エッジに、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる円形面を形成する工程をさらに含むことが好ましい（請求項１７）。
この方法によって得られた半導体装置では、ゲートのオン時に上部エッジにかかる電界を円形面内に分散させて、電界集中を緩和することができる。
図１（ａ）（ｂ）は、本発明の一実施形態に係る半導体装置の模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。 図２（ａ）（ｂ）（ｃ）は、前記半導体装置の断面図であって、図２（ａ）は図１（ｂ）の切断線IIａ−IIａでの切断面、図２（ｂ）は図１（ｂ）の切断線IIｂ−IIｂでの切断面、図２（ｃ）は図１（ｂ）の切断線IIｃ−IIｃでの切断面をそれぞれ示す。 図３は、前記半導体装置のゲートフィンガー部の第１の実施形態を示す断面図である。 図４は、前記半導体装置のゲートフィンガー部の第２の実施形態を示す断面図である。 図５は、前記半導体装置のゲートフィンガー部の第３の実施形態を示す断面図である。 図６は、前記半導体装置のゲートフィンガー部の第４の実施形態を示す断面図である。 図７は、前記半導体装置のゲートフィンガー部の第５の実施形態を示す断面図である。 図８は、前記半導体装置のゲートフィンガー部の第６の実施形態を示す断面図である。 図９は、前記半導体装置のゲートフィンガー部の第７の実施形態を示す断面図である。 図１０は、前記半導体装置の製造方法を説明するためのフロー図である。 図１１は、上部エッジに傾斜面を形成する工程を説明するための図である。 図１２は、上部エッジに円形面を形成する工程を説明するための図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１（ａ）（ｂ）は、本発明の一実施形態に係る半導体装置の模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。
半導体装置１は、ＳｉＣ（炭化シリコン）を用いたパワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)素子（個別素子）を含み、たとえば、図１の紙面における上下方向の長さは１ｍｍ程度である。
図１（ａ）に示すように、半導体装置１は、半導体層の一例としてのＳｉＣ基板２上の中央部に配置され、電界効果トランジスタとして機能するアクティブ領域３と、アクティブ領域３を取り囲む非アクティブ領域としての外周領域４とを備えている。たとえばアルミニウムからなるソースパッド５は、アクティブ領域３のほぼ全域を覆うように形成されている。ソースパッド５は、この実施形態では、平面視正方形状である。ソースパッド５の周縁部には、外周領域４に沿ってソースパッド５の中央領域を取り囲む除去領域６が形成されている。除去領域６は、一部が選択的にソースパッド５の中央領域へ向かって窪んでいる。この窪みに、ゲートパッド７が設置されている。たとえばアルミニウムからなるゲートフィンガー８は、ゲートパッド７から外周領域４に沿って除去領域６全体に渡って延びている。この実施形態では、一対のゲートフィンガー８がゲートパッド７に対して対称な形状で形成されている。
図１（ｂ）に示すように、ソースパッド５等の直下においてＳｉＣ基板２には、ゲートトレンチ９が形成されている。ゲートトレンチ９は、アクティブ領域３および外周領域４に跨って形成されている。ゲートトレンチ９は、アクティブ領域３において格子状に形成され、ＭＯＳＦＥＴのゲートとして利用されるアクティブトレンチ９１と、アクティブトレンチ９１の各端部から外周領域４に引き出されたストライプ状に形成され、アクティブトレンチ９１内のゲート電極１５（後述）へのコンタクトとなるコンタクトトレンチ９２とを含む。コンタクトトレンチ９２は、アクティブトレンチ９１の延長部で構成されている。なお、アクティブトレンチ９１およびコンタクトトレンチ９２のパターンは、これらの形状に限らない。たとえば、アクティブトレンチ９１はストライプ状やハニカム状等であってもよい。また、コンタクトトレンチ９２は格子状やハニカム状等であってもよい。
アクティブ領域３は、アクティブトレンチ９１によって、さらに多数の単位セル１０に区画されている。アクティブ領域３には、多数の単位セル１０がマトリクス状（行列状）に規則的に配列されることとなる。各単位セル１０の上面には、その中央領域にｐ＋型チャネルコンタクト層１１が形成され、ｐ＋型チャネルコンタクト層１１を取り囲むようにｎ＋型ソース層１２が形成されている。ｎ＋型ソース層１２は、各単位セル１０の側面（アクティブトレンチ９１の側面）を形成している。
外周領域４においてゲートフィンガー８は、ストライプ状のコンタクトトレンチ９２を横切る方向に沿って敷設されている。この実施形態では、ゲートフィンガー８は、コンタクトトレンチ９２の長手方向終端部（アクティブトレンチ９１に対して反対側の端部）よりも内側領域に敷設されていて、コンタクトトレンチ９２の終端部はゲートフィンガー８よりも外側にはみ出している。この終端部よりもさらに外側の領域においてＳｉＣ基板２には、外周領域４全周に渡って掘り下げられた低段部１３が形成されている。
次に、半導体装置１のアクティブ領域３および外周領域４の基本的な断面構造を説明する。
図２（ａ）（ｂ）（ｃ）は、前記半導体装置の断面図であって、図２（ａ）は図１（ｂ）の切断線IIａ−IIａでの切断面、図２（ｂ）は図１（ｂ）の切断線IIｂ−IIｂでの切断面、図２（ｃ）は図１（ｂ）の切断線IIｃ−IIｃでの切断面をそれぞれ示す。
前述のように、半導体装置１は、ＳｉＣ基板２を備えている。ＳｉＣ基板２は、この実施形態では、第１導電型としてのｎ型であり、電界効果トランジスタのドレイン領域（ドリフト層）として機能する。
ＳｉＣ基板２の表面２１側には、ｐ型チャネル層１４が形成されている。ｐ型チャネル層１４内には、ｎ＋型ソース層１２と、このｎ＋型ソース層１２に取り囲まれた、第２導電型不純物領域の一例としてのｐ＋型チャネルコンタクト層１１とが形成されている。ｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１は共にＳｉＣ基板２の表面２１に露出している。
また、ＳｉＣ基板２の表面２１側には、ｎ＋型ソース層１２およびｐ型チャネル層１４を貫通してドレイン領域としてのＳｉＣ基板２に達するゲートトレンチ９が形成されている。ゲートトレンチ９によって、ｐ型チャネル層１４は、たとえば格子配列する多数の単位セル１０に区画されている。
そして、ゲートトレンチ９に、たとえばポリシリコンからなるゲート電極１５が埋め込まれており、このゲート電極１５とＳｉＣ基板２との間にゲート絶縁膜１６が介在されている。
ゲート電極１５は、たとえば図１（ｂ）に斜線ハッチングで示されるように、アクティブ領域３においては、ＳｉＣ基板２の表面２１までゲートトレンチ９（アクティブトレンチ９１）に埋め込まれている。これにより、ゲート電極１５も格子状に形成されており、各単位セル１０の上面はゲート電極１５で覆われずに露出している。一方、外周領域４においては、ゲートトレンチ９（コンタクトトレンチ９２）の開口端からＳｉＣ基板２の表面２１を覆うように形成されたオーバーラップ部１７を有している。オーバーラップ部１７は、この実施形態では、ゲートフィンガー８に沿ってストライプ状のコンタクトトレンチ９２を横切るように形成されている。ゲート絶縁膜１６は、ゲートトレンチ９の側面上の側面絶縁膜１８、底面上の底面絶縁膜１９およびＳｉＣ基板２の表面２１上の平面絶縁膜２０を一体的に含む。この実施形態では、平面絶縁膜２０は、少なくともオーバーラップ部１７とＳｉＣ基板２の表面２１との間に介在されている。
アクティブ領域３において、ゲート電極１５は、ｎ＋型ソース層１２とドレイン領域としてのＳｉＣ基板２との間に跨っていて、ｐ型チャネル層１４の表面（アクティブトレンチ９１の側面）における反転層（チャネル）の形成を制御する。すなわち、この半導体装置１は、いわゆるトレンチゲート型構造のＭＯＳＦＥＴを有している。
また、アクティブ領域３では、ドレイン領域としてのＳｉＣ基板２内にｐ型ピラー層２２が形成されている。ｐ型ピラー層２２は、各単位セル１０のｐ型チャネル層１４の内方の領域に形成されている。より具体的には、この実施形態では、ｐ型ピラー層２２は、ｐ型チャネル層１４のほぼ中央の領域において、たとえばｐ型チャネル層１４と相似形（図１（ｂ）のレイアウトでは平面視四角形）に形成されている。ｐ型ピラー層２２は、ｐ型チャネル層１４に連なるように形成されており、ドレイン領域としてのＳｉＣ基板２において、ｐ型チャネル層１４よりも深い位置までＳｉＣ基板２の裏面に向かって延びている。すなわち、ｐ型ピラー層２２は、ほぼ柱状（図１（ｂ）のレイアウトではほぼ四角柱状）に形成されている。これにより、ＳｉＣ基板２には、適当なピッチで配列されたｐ型ピラー層２２と、互いに隣り合うｐ型ピラー層２２の間に挟まれたｎ型ドレイン領域としてのＳｉＣ基板２とが表面２１に沿う方向に交互に配列されている。
ＳｉＣ基板２の表面２１には、たとえば酸化シリコンからなる層間膜２３が形成されている。層間膜２３には、アクティブ領域３において、ｐ型チャネル層１４の中央領域にコンタクトホール２４が選択的に形成されている。このコンタクトホール２４は、ｐ＋型チャネルコンタクト層１１およびその周囲のｎ＋型ソース層１２の一部を選択的に露出させることができる領域に形成されている。また、図１（ｂ）に示すように、層間膜２３には、外周領域４において、ゲートフィンガー８の直下にコンタクトホール２５が選択的に形成されている。この実施形態では、コンタクトホール２５は、ゲートフィンガー８の幅方向中央において、外周領域４に沿ってアクティブ領域３を取り囲む直線状に形成されている。
層間膜２３上には、ソースパッド５およびゲートフィンガー８（ゲートパッド７）が形成されている。ソースパッド５は、全てのコンタクトホール２４に一括して入り込んでいて、各単位セル１０においてｎ＋型ソース層１２およびｐ＋型チャネルコンタクト層１１に接続されている。したがって、ｎ＋型ソース層１２は、ソースパッド５と同電位となる。また、ｐ型チャネル層１４は、ｐ＋型チャネルコンタクト層１１を介してソースパッド５に接続されるので、このソースパッド５と同電位となる。ゲートフィンガー８は、コンタクトホール２５に入り込んでいて、ゲート電極１５のオーバーラップ部１７に接続されている。したがって、アクティブトレンチ９１に埋め込まれたゲート電極１５は、オーバーラップ部１７を介してゲートフィンガー８に接続されるので、ゲートフィンガー８（ゲートパッド７）と同電位となる。
そして、このような構成の半導体装置１では、ゲートフィンガー８にオン電圧を印加すると、これによってゲート電極１５のオーバーラップ部１７にもオン電圧がかかる。そのため、オーバーラップ部１７から発生する電界がコンタクトトレンチ９２の上部エッジに集中しやすい。その結果、コンタクトトレンチ９２の上部エッジにおいてゲート絶縁膜１６が絶縁破壊するおそれがある。そこで、本願発明者らは、このようなゲート絶縁膜１６の絶縁破壊を防止可能な構造として、図３〜図９に示す構造を見出した。
図３〜図９は、前記半導体装置のゲートフィンガー部の第１〜７の実施形態を示す断面図である。図４〜図９において、各図よりも前述した図に示された各部と対応する部分には同一の参照符号を付して示す。
図３に示すように、第１の実施形態では、側面絶縁膜１８は、コンタクトトレンチ９２の上部エッジ２６においてコンタクトトレンチ９２の内方へ突出するように、当該側面絶縁膜１８の他の部分に比べて選択的に厚くなったオーバーハング部２７を含んでいる。ここで、上部エッジ２６は、コンタクトトレンチ９２の側面とＳｉＣ基板２の表面２１とが交わってできる交線を含む角部のことである。
このオーバーハング部２７によって、上部エッジ２６におけるゲート絶縁膜１６の耐圧を向上させることができる。そのため、ゲートのオン時に上部エッジ２６に電界が集中しても、上部エッジ２６でのゲート絶縁膜１６の絶縁破壊を防止することができる。その結果、ゲートオン電圧に対する信頼性を向上させることができる。
また、ゲート絶縁膜１６の各部の厚さの関係について、底面絶縁膜１９の厚さｔ２が平面絶縁膜２０の厚さｔ１以上であり（ｔ２≧ｔ１）、厚さｔ１，ｔ２が共に側面絶縁膜１８（オーバーハング部２７を除く）の厚さｔ３に比べて大きいことが好ましい。つまり、ｔ２≧ｔ１＞ｔ３の関係を満たしている。
この構成によって、底面絶縁膜１９を介して互いに向かい合うゲート電極１５とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。また、底面絶縁膜１９の耐圧を向上させることができるので、ゲートのオフ時における底面絶縁膜１９の絶縁破壊を防止することもできる。また、平面絶縁膜２０も厚いので、平面絶縁膜２０を介して互いに向かい合うゲート電極１５（オーバーラップ部１７）とｎ型ドレイン領域としてのＳｉＣ基板２とによって構成されるキャパシタの容量を低減することができる。その結果、ゲート全体としての容量（ゲート容量）を低減することができる。
また、コンタクトトレンチ９２の底部における下部エッジが、コンタクトトレンチ９２の側面と底面とを連ならせる円形面２８である。つまり、コンタクトトレンチ９２の下部エッジが鋭くなっておらず、円形面２８によって丸みを帯びている。
この構成によって、ゲートのオフ時に下部エッジにかかる電界を円形面２８内に分散させることができるので、下部エッジでの電界集中を緩和することができる。
図４に示す第２の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる傾斜面２９となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が面取りされた形状となっている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を傾斜面２９内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
図５に示す第３の実施形態では、図３の構成に加えてさらに、コンタクトトレンチ９２の上部エッジ２６が、ＳｉＣ基板２の表面２１とコンタクトトレンチ９２の側面とを連ならせる円形面３０となっている。つまり、コンタクトトレンチ９２の上部エッジ２６が鋭くなっておらず、円形面３０によって丸みを帯びている。
この構成によって、ゲートのオン時に上部エッジ２６にかかる電界を円形面３０内に分散させることができるので、上部エッジ２６での電界集中を緩和することができる。
図６に示す第４の実施形態では、図４の構成に加えてさらに、ＳｉＣ基板２の表面２１側に、アクティブ領域３のｐ型チャネル層１４（図２（ａ）参照）と同じ深さ位置に形成された第２導電型層としてのｐ型層３１が形成されている。
この構成によって、外周領域４のｐ型層３１を、アクティブ領域３のｐ型チャネル層１４と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。また、ゲート絶縁膜１６とｎ型ドレイン領域としてのＳｉＣ基板２との接触面積を減らすことができるので、リーク電流を低減することができ、ゲート容量を低減することもできる。
図７に示す第５の実施形態では、図６の構成に加えてさらに、ｐ型層３１内に、アクティブ領域３のｎ＋型ソース層１２（図２（ａ）参照）と同じ深さ位置に形成された第１導電型層としてのｎ＋型層３２が形成されている。
この構成によって、外周領域４のｎ＋型層３２を、アクティブ領域３のｎ＋型ソース層１２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することができる。
図８に示す第６の実施形態では、図６の構成に加えてさらに、ｐ型層３１に連なるように、アクティブ領域３のｐ型ピラー層２２と同じ深さ位置に形成された底部第２導電型層としての底部ｐ型層３３が形成されている。底部ｐ型層３３は、ｐ型層３１の下方でコンタクトトレンチ９２に露出するドレイン領域としてのＳｉＣ基板２が隠れるように、コンタクトトレンチ９２の底面および側面に形成されている。底部ｐ型層３３は、コンタクトトレンチ９２の側面においてｐ型層３１に連続している。
この構成によって、底部ｐ型層３３とｎ型ドレイン領域としてのＳｉＣ基板２との接合（ｐｎ接合）によって生じる空乏層を、コンタクトトレンチ９２付近に発生させることができる。そして、この空乏層の存在によって、等電位面をゲート絶縁膜１６から遠ざけることができる。その結果、コンタクトトレンチ９２の底部においてゲート絶縁膜１６にかかる電界を緩和することができる。さらに、外周領域４の底部ｐ型層３３を、アクティブ領域３のｐ型ピラー層２２と同一の工程で形成することができるので、半導体装置１の製造工程を簡略化することもできる。この底部ｐ型層３３は、図９に示す第７実施形態のように、図７の構成と組み合わされてもよい。
なお、ここでは図示しなかったが、図３〜図９に示したオーバーハング部２７、円形面２８、傾斜面２９、円形面３０は、アクティブトレンチ９１にも同様に形成されていてもよい。
図１０は、前記半導体装置の製造方法を説明するためのフロー図である。
半導体装置１を製造するには、たとえば、ＳｉＣ基板２の表面２１に選択的に不純物を注入し、アニール処理する（ステップＳ１）。これにより、ｐ型チャネル層１４、ｎ＋型ソース層１２、ｐ＋型チャネルコンタクト層１１等の不純物領域が形成される。次に、所定パターンでＳｉＣ基板２を表面２１からエッチングすることによって、ＳｉＣ基板２にゲートトレンチ９（アクティブトレンチ９１およびコンタクトトレンチ９２）が形成される（ステップＳ２）。
次の工程は、ゲート絶縁膜１６の形成である（ステップＳ３）。ゲート絶縁膜１６の形成は、コンタクトトレンチ９２の上部エッジ２６において他の部分に比べて選択的に厚くなるオーバーハング部２７が形成されるように、所定の条件（ガス流量、ガス種、ガス比率、ガス供給時間等）下でのＣＶＤ法を用いてゲートトレンチ９内に絶縁材料を堆積させる。これによって、オーバーハング部２７を有するゲート絶縁膜１６が形成される。
ここで、図４および図６〜図９に示したように上部エッジ２６に傾斜面２９を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２を熱酸化する。具体的には、図１１に示すように、ＳｉＣ基板２を熱酸化することによって、犠牲酸化膜３４が形成される。犠牲酸化膜３４の形成に際して、コンタクトトレンチ９２近傍では、ＳｉＣ基板２の表面２１およびコンタクトトレンチ９２の側面の両方から一様に酸化が始まる。そのため、上部エッジ２６ではＳｉＣ基板２の表面２１から進行した酸化膜と、コンタクトトレンチ９２の側面から進行した酸化膜が、他の領域に比べて先に一体化する。これによって一体化した酸化膜の下方に傾斜面２９が形成されることとなる。その後、犠牲酸化膜３４を除去し、ゲート絶縁膜１６をＣＶＤ法で形成すればよい。
この図１１の手法を採用する場合、図６〜図９のようにＳｉＣ基板２の表面２１側にｐ型層３１やｎ＋型層３２が形成されていれば、当該部分においてはドレイン領域としてのＳｉＣ基板２よりも熱酸化レートが速くなるので、より簡単に傾斜面２９を形成することができる。
一方、図５に示したように上部エッジ２６に円形面３０を形成する場合には、ゲートトレンチ９の形成後ゲート絶縁膜１６の形成前に、ＳｉＣ基板２をＨ２アニール処理する。具体的には、図１２に示すように、ＳｉＣ基板２に対して１４００℃以上でＨ２アニール（Ｈ２エッチング）を施すことによって、上部エッジ２６に円形面３０が形成される。
再び図１０に戻って、ゲート絶縁膜１６の形成後、ゲートトレンチ９を埋め戻し、ゲートトレンチ９全体が隠れるまでポリシリコンを堆積する（ステップＳ４）。そして、堆積したポリシリコンをパターニングすることによって、アクティブ領域３においてはアクティブトレンチ９１外のポリシリコンを除去し、同時に、外周領域４においてはポリシリコンをオーバーラップ部１７として残存させる。
次に、ＣＶＤ法によって、ＳｉＣ基板２上に、層間膜２３を形成する（ステップＳ５）。次に、層間膜２３をパターニングすることによって、コンタクトホール２４およびコンタクトホール２５を同時に形成する（ステップＳ６）。
次に、スパッタ法、蒸着法によって、層間膜２３上にアルミニウム等の金属材料を堆積させる（ステップＳ７）。これにより、ソースパッド５、ゲートパッド７およびゲートフィンガー８が形成される。以上の工程等を経て、図１に示す半導体装置１が得られる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、前述の半導体装置１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、半導体装置１に採用される半導体は、ＳｉＣに限らず、たとえば、Ｓｉ、ＧａＮ、ダイヤモンド等であってもよい。
また、オーバーラップ部１７は、外周領域４に限らず、アクティブ領域３に形成されていてもよい。たとえば、各単位セル１０の上面が隠れない程度にアクティブトレンチ９１の開口端の周囲のみを覆うことによって、アクティブ領域３にもオーバーラップ部１７を形成してもよい。この場合、アクティブトレンチ９１にもオーバーハング部２７を形成しておけば、前述と同様の耐圧向上効果を得ることができる。すなわち、ゲートフィンガー８の直下の構造は、本発明のオーバーハング部２７による耐圧向上の効果を示す一例に過ぎず、同様の効果を得ることができる構造であれば、ゲートフィンガー部だけに限らない。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
２ ＳｉＣ基板
２１ 表面
３ アクティブ領域
４ 外周領域
８ ゲートフィンガー
９ ゲートトレンチ
９１ アクティブトレンチ
９２ コンタクトトレンチ
１２ ｎ＋型ソース層
１４ ｐ型チャネル層
１５ ゲート電極
１６ ゲート絶縁膜
１７ オーバーラップ部
１８ 側面絶縁膜
１９ 底面絶縁膜
２０ 平面絶縁膜
２２ ｐ型ピラー層
２３ 層間膜
２６ 上部エッジ
２７ オーバーハング部
２８ 円形面
２９ 傾斜面
３０ 円形面
３１ ｐ型層
３２ ｎ＋型層
３３ 底部ｐ型層
３４ 犠牲酸化膜

Claims (17)

  1. ゲートトレンチが形成された第１導電型の半導体層と、
    前記ゲートトレンチの側面および底面に形成されたゲート絶縁膜であって、前記側面上の側面絶縁膜および前記底面上の底面絶縁膜を一体的に含むゲート絶縁膜と、
    前記ゲートトレンチに埋め込まれたゲート電極であって、前記ゲートトレンチの開口端に形成された上部エッジにおいて前記半導体層の表面に重なるオーバーラップ部を選択的に有するゲート電極とを含み、
    前記側面絶縁膜は、前記上部エッジにおいて前記ゲートトレンチの内方へ突出するように、当該側面絶縁膜の他の部分に比べて選択的に厚くなったオーバーハング部を含む、半導体装置。
  2. 前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる傾斜面を含む、請求項１に記載の半導体装置。
  3. 前記ゲートトレンチの前記上部エッジは、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる円形面を含む、請求項１または２に記載の半導体装置。
  4. 前記底面絶縁膜は、前記側面絶縁膜の他の部分に比べて厚い、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記ゲート絶縁膜は、前記半導体層の前記表面に形成された平面絶縁膜をさらに含み、
    前記平面絶縁膜は、前記側面絶縁膜の他の部分に比べて厚い、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ゲートトレンチの底部における下部エッジは、前記ゲートトレンチの前記側面と前記底面とを連ならせる円形面を含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記半導体層は、トレンチゲート型ＭＩＳトランジスタが形成されるアクティブ領域と、前記アクティブ領域外の領域であって、前記オーバーハング部が形成された非アクティブ領域とを含み、
    前記アクティブ領域において前記半導体層は、
    前記半導体層の前記表面側に露出するように形成され、前記ゲートトレンチの前記側面の一部を形成する第１導電型のソース層と、
    前記ソース層に対して前記半導体層の裏面側に前記ソース層に接するように形成され、前記ゲートトレンチの前記側面の一部を形成する第２導電型のチャネル層と、
    前記チャネル層に対して前記半導体層の前記裏面側に前記チャネル層に接するように形成され、前記ゲートトレンチの前記底面を形成する第１導電型のドリフト層とを含み、
    前記非アクティブ領域において前記半導体層は、
    前記チャネル層と同じ深さ位置に形成された第２導電型層を含む、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記非アクティブ領域において前記半導体層は、
    前記ソース層と同じ深さ位置に形成された第１導電型層をさらに含む、請求項７に記載の半導体装置。
  9. 前記アクティブ領域において前記半導体層は、
    前記チャネル層に連なるように前記ドリフト層内に形成され、前記チャネル層から前記半導体層の前記裏面に向かって延びた第２導電型のピラー層をさらに含み、
    前記非アクティブ領域において前記半導体層は、
    前記第２導電型層に連なるように前記ピラー層と同じ深さ位置に形成され、前記ゲートトレンチの前記底面を形成する底部第２導電型層をさらに含む、請求項７または８に記載の半導体装置。
  10. 前記非アクティブ領域は、前記アクティブ領域を取り囲む外周領域を含み、
    前記半導体装置は、前記外周領域に沿って前記アクティブ領域を取り囲むように配置され、前記ゲート電極の前記オーバーラップ部に電気的に接続されたゲートフィンガーを含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記ゲートトレンチは、前記アクティブ領域において格子状に形成され、前記外周領域において前記格子状のトレンチの端部から引き出されたストライプ状に形成されており、
    前記ゲートフィンガーは、前記ストライプ状のトレンチを横切る方向に沿って敷設されている、請求項１０に記載の半導体装置。
  12. 前記半導体装置は、前記ゲート電極を覆うように半導体層の前記表面に形成された層間膜をさらに含み、
    前記ゲートフィンガーは、その幅方向中央において前記層間膜を貫通して前記ゲート電極に接するコンタクト部を含む、請求項１０または１１に記載の半導体装置。
  13. 前記コンタクト部は、前記外周領域に沿って前記アクティブ領域を取り囲む直線状に形成されている、請求項１２に記載の半導体装置。
  14. 前記ゲート電極がポリシリコンからなり、前記ゲートフィンガーがアルミニウムからなる、請求項１０〜１３のいずれか一項に記載の半導体装置。
  15. 第１導電型の半導体層にゲートトレンチを形成する工程と、
    前記ゲートトレンチの開口端に形成された上部エッジにおいて他の部分に比べて選択的に厚くなるオーバーハング部が形成されるように、所定の条件下でのＣＶＤ法を用いて前記ゲートトレンチ内に絶縁材料を堆積させることによって、前記ゲートトレンチの側面および底面にゲート絶縁膜を形成する工程と、
    前記上部エッジにおいて前記半導体層の表面に重なるオーバーラップ部が選択的に形成されるように、前記ゲートトレンチにゲート電極を埋め込む工程とを含む、半導体装置の製造方法。
  16. 前記半導体装置の製造方法は、前記ゲート絶縁膜の形成前に熱酸化法を用いて前記ゲートトレンチの前記側面および前記底面に犠牲酸化膜を形成することによって、前記上部エッジに、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる傾斜面を形成する工程をさらに含む、請求項１５に記載の半導体装置の製造方法。
  17. 前記半導体装置の製造方法は、前記ゲート絶縁膜の形成前に前記半導体層を水素アニール処理することによって、前記上部エッジに、前記半導体層の前記表面と前記ゲートトレンチの前記側面とを連ならせる円形面を形成する工程をさらに含む、請求項１５または１６に記載の半導体装置の製造方法。
JP2012103862A 2012-04-27 2012-04-27 半導体装置および半導体装置の製造方法 Pending JP2013232533A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012103862A JP2013232533A (ja) 2012-04-27 2012-04-27 半導体装置および半導体装置の製造方法
US14/397,073 US9536998B2 (en) 2012-04-27 2013-04-22 Semiconductor device and semiconductor device manufacturing method
EP13781066.9A EP2843707B1 (en) 2012-04-27 2013-04-22 Semiconductor device and semiconductor device manufacturing method
CN202310046900.9A CN116013974A (zh) 2012-04-27 2013-04-22 半导体装置
PCT/JP2013/061765 WO2013161753A1 (ja) 2012-04-27 2013-04-22 半導体装置および半導体装置の製造方法
EP19188674.6A EP3584843B1 (en) 2012-04-27 2013-04-22 Semiconductor device
CN201810083012.3A CN108155087B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法
CN201380022113.5A CN104247028B (zh) 2012-04-27 2013-04-22 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103862A JP2013232533A (ja) 2012-04-27 2012-04-27 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016159257A Division JP6273329B2 (ja) 2016-08-15 2016-08-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2013232533A true JP2013232533A (ja) 2013-11-14

Family

ID=49483066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012103862A Pending JP2013232533A (ja) 2012-04-27 2012-04-27 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9536998B2 (ja)
EP (2) EP2843707B1 (ja)
JP (1) JP2013232533A (ja)
CN (3) CN108155087B (ja)
WO (1) WO2013161753A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178120A1 (ja) * 2014-05-20 2015-11-26 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016012677A (ja) * 2014-06-30 2016-01-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2016158015A1 (ja) * 2015-03-27 2016-10-06 ローム株式会社 半導体装置
WO2016181862A1 (ja) * 2015-05-13 2016-11-17 住友電気工業株式会社 炭化珪素半導体装置
JP2017069551A (ja) * 2015-10-01 2017-04-06 パナソニックＩｐマネジメント株式会社 半導体素子
JP2017084839A (ja) * 2015-10-22 2017-05-18 三菱電機株式会社 半導体装置及びその製造方法
US9761681B2 (en) 2014-05-26 2017-09-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2018083526A1 (en) 2016-11-04 2018-05-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10109733B2 (en) 2016-06-23 2018-10-23 Renesas Electronics Corporation Semiconductor device for power transistor
WO2019142722A1 (ja) * 2018-01-17 2019-07-25 ローム株式会社 半導体装置およびその製造方法
JP2019220727A (ja) * 2019-10-07 2019-12-26 ローム株式会社 半導体装置
CN112531028A (zh) * 2019-09-17 2021-03-19 株式会社东芝 半导体装置
US11296217B2 (en) 2020-01-17 2022-04-05 Fuji Electric Co., Ltd. Semiconductor device
WO2022209089A1 (ja) * 2021-03-29 2022-10-06 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置
JP6098474B2 (ja) * 2013-10-24 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6229443B2 (ja) * 2013-11-11 2017-11-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6252900B2 (ja) 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
JP6179409B2 (ja) * 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
CN104810268A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 沟槽型功率器件栅氧化层的制备方法
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
US9461131B1 (en) * 2015-06-15 2016-10-04 Texas Instruments Incorporated High quality deep trench oxide
JP6967907B2 (ja) * 2017-08-07 2021-11-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102017118121B4 (de) 2017-08-09 2019-08-14 Infineon Technologies Austria Ag Halbleiterbauelement und Herstellungsverfahren dafür
JP6984732B2 (ja) * 2018-03-15 2021-12-22 富士電機株式会社 半導体装置
US11222955B2 (en) 2020-04-22 2022-01-11 Wolfspeed, Inc. Semiconductor power devices having gate dielectric layers with improved breakdown characteristics and methods of forming such devices
JP7256254B2 (ja) * 2020-10-02 2023-04-11 ローム株式会社 半導体装置
CN116632035A (zh) * 2023-04-25 2023-08-22 海信家电集团股份有限公司 半导体装置及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249769A (ja) * 1994-01-20 1995-09-26 Mitsubishi Electric Corp トレンチ構造を有する半導体装置およびその製造方法
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH10200104A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd 電圧駆動型半導体装置及びその製造方法
JP2001127284A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の製造方法
JP2004311716A (ja) * 2003-04-07 2004-11-04 Toshiba Corp 絶縁ゲート型半導体装置
JP2007048769A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
JP2009071009A (ja) * 2007-09-13 2009-04-02 Hitachi Ltd 半導体装置及びその製造方法
JP2010182857A (ja) * 2009-02-05 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
WO2010119789A1 (ja) * 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010245256A (ja) * 2009-04-06 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
DE69534888T2 (de) * 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3667906B2 (ja) 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
EP1009035B1 (en) * 1997-08-29 2004-07-21 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the same
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US6825087B1 (en) * 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
TWI240989B (en) * 2005-01-17 2005-10-01 Powerchip Semiconductor Corp Method for forming trench gate dielectric layer
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JPWO2010110246A1 (ja) * 2009-03-25 2012-09-27 ローム株式会社 半導体装置
US9105715B2 (en) * 2009-04-30 2015-08-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
JP2011210916A (ja) * 2010-03-30 2011-10-20 Mitsumi Electric Co Ltd 半導体装置の製造方法
JP5500002B2 (ja) * 2010-08-31 2014-05-21 株式会社デンソー 炭化珪素半導体装置の製造方法
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249769A (ja) * 1994-01-20 1995-09-26 Mitsubishi Electric Corp トレンチ構造を有する半導体装置およびその製造方法
JPH09307101A (ja) * 1996-05-15 1997-11-28 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
JPH10200104A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd 電圧駆動型半導体装置及びその製造方法
JP2001127284A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置の製造方法
JP2004311716A (ja) * 2003-04-07 2004-11-04 Toshiba Corp 絶縁ゲート型半導体装置
JP2007048769A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
JP2009071009A (ja) * 2007-09-13 2009-04-02 Hitachi Ltd 半導体装置及びその製造方法
JP2010182857A (ja) * 2009-02-05 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010245256A (ja) * 2009-04-06 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
WO2010119789A1 (ja) * 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011253837A (ja) * 2010-05-31 2011-12-15 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220407A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10192967B2 (en) 2014-05-20 2019-01-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor with trench gate
WO2015178120A1 (ja) * 2014-05-20 2015-11-26 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9761681B2 (en) 2014-05-26 2017-09-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE112015002496B4 (de) 2014-05-26 2018-08-16 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2016012677A (ja) * 2014-06-30 2016-01-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10431677B2 (en) 2015-03-27 2019-10-01 Rohm Co., Ltd. Semiconductor device
US11888058B2 (en) 2015-03-27 2024-01-30 Rohm Co., Ltd. Semiconductor device
JP2016187002A (ja) * 2015-03-27 2016-10-27 ローム株式会社 半導体装置
WO2016158015A1 (ja) * 2015-03-27 2016-10-06 ローム株式会社 半導体装置
US11004968B2 (en) 2015-03-27 2021-05-11 Rohm Co., Ltd. Semiconductor device
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
WO2016181862A1 (ja) * 2015-05-13 2016-11-17 住友電気工業株式会社 炭化珪素半導体装置
US10177233B2 (en) 2015-05-13 2019-01-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP2017069551A (ja) * 2015-10-01 2017-04-06 パナソニックＩｐマネジメント株式会社 半導体素子
JP2017084839A (ja) * 2015-10-22 2017-05-18 三菱電機株式会社 半導体装置及びその製造方法
US10256339B2 (en) 2016-06-23 2019-04-09 Renesas Electronics Corporation Semiconductor device for power transistor
US10109733B2 (en) 2016-06-23 2018-10-23 Renesas Electronics Corporation Semiconductor device for power transistor
WO2018083526A1 (en) 2016-11-04 2018-05-11 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US10770580B2 (en) 2016-11-04 2020-09-08 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2019142722A1 (ja) * 2018-01-17 2019-07-25 ローム株式会社 半導体装置およびその製造方法
JPWO2019142722A1 (ja) * 2018-01-17 2021-01-07 ローム株式会社 半導体装置およびその製造方法
US11502172B2 (en) 2018-01-17 2022-11-15 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region
JP7241704B2 (ja) 2018-01-17 2023-03-17 ローム株式会社 半導体装置およびその製造方法
US11996449B2 (en) 2018-01-17 2024-05-28 Rohm Co., Ltd. Semiconductor device with carbon-density-decreasing region
CN112531028A (zh) * 2019-09-17 2021-03-19 株式会社东芝 半导体装置
CN112531028B (zh) * 2019-09-17 2024-05-17 株式会社东芝 半导体装置
JP2021108400A (ja) * 2019-10-07 2021-07-29 ローム株式会社 半導体装置
JP7165778B2 (ja) 2019-10-07 2022-11-04 ローム株式会社 半導体装置
JP7423853B2 (ja) 2019-10-07 2024-01-29 ローム株式会社 半導体装置
JP2019220727A (ja) * 2019-10-07 2019-12-26 ローム株式会社 半導体装置
US11296217B2 (en) 2020-01-17 2022-04-05 Fuji Electric Co., Ltd. Semiconductor device
WO2022209089A1 (ja) * 2021-03-29 2022-10-06 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN116013974A (zh) 2023-04-25
EP3584843B1 (en) 2023-03-29
EP2843707A4 (en) 2015-12-02
EP3584843A1 (en) 2019-12-25
CN104247028B (zh) 2018-03-06
WO2013161753A1 (ja) 2013-10-31
CN104247028A (zh) 2014-12-24
CN108155087A (zh) 2018-06-12
EP2843707A1 (en) 2015-03-04
US9536998B2 (en) 2017-01-03
CN108155087B (zh) 2023-01-10
EP2843707B1 (en) 2019-08-28
US20150295079A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
WO2013161753A1 (ja) 半導体装置および半導体装置の製造方法
US11888058B2 (en) Semiconductor device
JP6788953B2 (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
JP6876767B2 (ja) 半導体装置
JP6164604B2 (ja) 半導体装置
KR20160016518A (ko) 반도체 장치
JP2023165988A (ja) 半導体装置
JP6273329B2 (ja) 半導体装置
CN111834448A (zh) 碳化硅半导体装置
JP2018085531A (ja) 半導体装置
JPWO2016046901A1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160519