CN101714573A - 绝缘栅双极晶体管 - Google Patents
绝缘栅双极晶体管 Download PDFInfo
- Publication number
- CN101714573A CN101714573A CN200910179034A CN200910179034A CN101714573A CN 101714573 A CN101714573 A CN 101714573A CN 200910179034 A CN200910179034 A CN 200910179034A CN 200910179034 A CN200910179034 A CN 200910179034A CN 101714573 A CN101714573 A CN 101714573A
- Authority
- CN
- China
- Prior art keywords
- type
- area
- igbt
- semiconductor device
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000009792 diffusion process Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种绝缘栅双极晶体管(IGBT)，所述绝缘栅双极晶体管占据小面积并且抑制热击穿。IGBT包括：n型半导体层(3)；以及集电极部，该集电极部形成在n型半导体层(3)的表面部分中。集电极部包括：n型缓冲区域(14)；以及p+型集电极区域(15)和n+型接触区域(18)，该p+型集电极区域(15)和n+型接触区域(18)被形成在n型缓冲区域(14)中。
Description
技术领域
本发明涉及一种绝缘栅双极晶体管(IGBT)。
背景技术
绝缘栅双极晶体管(IGBT)是广泛用作功率器件的半导体元件之一。特别地，横向IGBT在耐压方面是优秀的，并且此外，可以与另一半导体元件单片集成。因此，横向IGBT近年来倍受关注。
如JP 10-200102A中所公开的，在使用IGBT的情况下，为了确保反向导通状态期间的电流路径，通常与IGBT并联地连接二极管。通常对IGBT施加偏置使得IGBT的集电极处的电压高于IGBT的发射极处的电压，结果是电流从集电极流向发射极。然而，根据IGBT的操作状态，发射极处的电压可以高于集电极处的电压。在这种情况下，二极管提供允许电流从发射极流向集电极的路径。
图1是示出其中横向IGBT和二极管被单片集成的半导体器件100的典型结构的横截面图。在下面的描述中，“n+型”表示以高得足以使半导体简并的浓度掺杂n型杂质，并且“p+型”表示以高得足以使半导体简并的浓度掺杂p型杂质。另一方面，“n型”或“p型”表示以低浓度(足够低不使半导体简并的浓度)掺杂n型杂质或p型杂质。
如图1所示，绝缘层2形成在半导体衬底1上，并且用作衬底区域的n型半导体层3被形成在绝缘层2上。横向IGBT 4和二极管5形成在n型半导体层3的表面部分中。
横向IGBT 4的结构如下所示。p型阱区域11形成在n型半导体层3的表面部分中。n+型源极区域12和p+型接触区域13形成在p型阱区域11中。p型阱区域11、n+型源极区域12以及p+型接触区域13用作IGBT 4的发射极部。此外，n型缓冲区域14被形成为与p型阱区域11分离。p+型集电极区域15形成在n型缓冲区域14中。n型缓冲区域14和p+型集电极区域15用作IGBT 4的集电极部。栅极绝缘膜16形成在n+型源极区域12和n型缓冲区域14之间的n型半导体层3的一部分上。栅极电极17形成在栅极绝缘膜16上。栅极绝缘膜16和栅极电极17被形成为覆盖p型阱区域11的一部分。
另一方面，横向二极管5的结构如下所示。n型扩散区域21形成在n型半导体层3的表面部分中。n+型阴极区域22形成在n型扩散区域21的表面部分中。n型扩散区域21和n+型阴极区域22用作横向二极管5的阴极。另外，p型扩散区域23被形成为与n型扩散区域21分离。p+型阳极区域24被形成在p型扩散区域23的表面部分中。p型扩散区域23和p+型阳极区域24用作横向二极管5的阳极。
图2是图1的半导体器件100的等效电路图。在图1的结构中，横向二极管5的阳极连接到IGBT 4的发射极，并且横向二极管5的阴极连接到IGBT 4的集电极。当IGBT 4的发射极处的电压变得高于IGBT 4的集电极处的电压时，电流开始从横向二极管5的阳极流向横向二极管5的阴极。
上述JP 10-200102A还公开了一种与金属氧化物半导体场效应晶体管(MOSFET)集成的横向IGBT来代替二极管。寄生二极管形成在MOSFET中，并且因而形成的寄生二极管可以用作反向导通状态期间的电流路径。
图3是示出这种半导体器件100A的典型结构的横截面图。在图3的半导体器件100A中，形成横向MOSFET 6来代替图1的半导体器件100的横向二极管5。横向MOSFET 6的结构如下所示。p型阱区域31形成在n型半导体层3的表面部分中。n+型源极区域32和p+型接触区域33形成在p型阱区域31中。n型缓冲区域34被形成为与p型阱区域31分离。n+型漏极区域35形成在n型缓冲区域34中。栅极绝缘膜36形成在n+型源极区域32和n型缓冲区域34之间的n型半导体层3的一部分上。栅极电极37形成在栅极绝缘膜36上。栅极绝缘膜36和栅极电极37被形成为覆盖p型阱区域31的一部分。在上述结构中，p+型接触区域33、p型阱区域31、n型半导体层3、n型缓冲区域34以及n+型漏极区域35形成寄生二极管7。
图4是图3的半导体器件100A的等效电路图。MOSFET 6与IGBT4并联连接。在这样的情况下，MOSFET 6的寄生二极管7具有与IGBT4的发射极相连接的阳极和与IGBT 4的集电极相连接的阴极。因此，在图3的结构中，寄生二极管7可以用作反向导通状态期间的电流路径。此外，在图3的结构中，在正向导通状态期间允许电流在横向MOSFET 6和横向IGBT 4中流动，并且因此增强半导体器件的驱动性能。
然而，图1和图3的半导体器件都具有下面的两个问题。问题之一是热击穿。在正向电流的情况下横向IGBT的电流密度易于为高，这容易导致热击穿的问题。另一个问题是两个半导体器件占据大的面积。在图1和图3的半导体器件中，独立于横向IGBT地集成二极管或MOSFET。根据本发明的发明人的研究，这种方法无用地增加IGBT的面积。
发明内容
根据本发明的绝缘栅双极晶体管(IGBT)包括：衬底区域；以及集电极部，其形成在衬底区域的表面部分中。集电极部包括：缓冲区域；p+型区域，其形成在缓冲区域中；以及n+型区域，其形成在缓冲区域中。
根据本发明，可以提供占据小面积并且抑制热击穿的IGBT。
附图说明
在附图中：
图1是示出其中横向IGBT和二极管被单片集成的半导体器件的典型结构的横截面图；
图2是图1的半导体器件的等效电路图；
图3是示出其中横向IGBT和MOSFET被单片集成的半导体器件的典型结构的横截面图；
图4是图3的半导体器件的等效电路图；
图5是示出根据本发明实施例的半导体器件的结构的横截面图；以及
图6是图5的半导体器件的等效电路图。
具体实施方式
图5是示出根据本发明实施例的半导体器件10的结构的横截面图。图6是图5的半导体器件10的等效电路图。如图5所示，本实施例的半导体器件10具有绝缘体上硅(SOI)结构。具体地，绝缘层2(通常，由二氧化硅膜制造而成的层)形成在半导体衬底1上，并且用作衬底区域的n型半导体层3形成在绝缘层2上。半导体衬底1可以是p型或n型中的任何一种。
横向绝缘栅双极晶体管(IGBT)4形成在n型半导体层3的表面部分中。横向IGBT 4的结构如下所示。p型阱区域11形成在n型半导体层3的表面部分中。n+型源极区域12和p+型接触区域13形成在p型阱区域11中。p型阱区域11、n+型源极区域12以及p+型接触区域13用作IGBT 4的发射极部。n+型源极区域12和p+型接触区域13连接到发射极端子41。
此外，n型缓冲区域14被形成为与p型阱区域11分离。p+型集电极区域15和n+型接触区域18形成在n型缓冲区域14中。n型缓冲区域14的杂质浓度被设定为比n型半导体层3的杂质浓度更高。n型缓冲区域14、p+型集电极区域15以及n+型接触区域18用作IGBT 4的集电极部。p+型集电极区域15和n+型接触区域18连接到集电极端子42。
另外，栅极绝缘膜16形成在n+型源极区域12和n型缓冲区域14之间的n型半导体层3的一部分上。栅极电极17形成在栅极绝缘膜16上。栅极绝缘膜16和栅极电极17被形成为覆盖p型阱区域11的一部分。栅极电极17连接到栅极端子43。
本实施例的半导体器件10的重要特征是在n型缓冲区域14中，除了p+型集电极区域15之外，形成n+型接触区域18。这种结构消除了对与横向IGBT 4并联连接的二极管或者金属氧化物半导体场效应晶体管(MOSFET)的需要，从而有效地减少半导体器件10的面积，同时有效地抑制热击穿。具体地，p+型接触区域13、p型阱区域11、n型半导体层3、n型缓冲区域14以及n+型接触区域18形成寄生二极管8。如图6中所示，寄生二极管8具有与横向IGBT 4的集电极相连接的阴极和与横向IGBT 4的发射极相连接的阳极，并且因而用作反向导通状态期间的电流路径。因此，在本实施例的半导体器件10中，不需要形成独立于横向IGBT 4的、用于确保在反向导通状态期间的电流路径的二极管或者MOSFET，这有效地减少了半导体器件10的面积。另外，n+型接触区域18还用作正向导通状态期间的电流路径，并且因此由于提供了n+型接触区域18，所以减少了集电极部的电流密度。电流密度的减少对于抑制热击穿是有效的。
上面详细描述了本发明的实施例，但是本发明不应被限制地解释为所述实施例。可以对本发明的IGBT进行各种各样地修改。例如，在图5中，虽然彼此相邻地布置一个p+型集电极区域15和一个n+型接触区域18，但是可以对p+型集电极区域15和n+型接触区域18的布置进行各种各样地修改。例如，可以交替地布置多个p+型集电极区域15和多个n+型接触区域18。横向IGBT 4的电流驱动性能基于p+型集电极区域15和n+型接触区域18的布置来变化。因此，可以根据所要求的电流驱动性能来优化p+型集电极区域15和n+型接触区域18的布置。
此外，本领域的技术人员可以容易地理解即使在颠倒图5的半导体器件10的半导体区域中的每一个中的导电类型的情况下，也可以类似地获得IGBT的功能。应注意的是，即使在这样的情况下，p+型区域和n+型区域这两者被形成在集电极部的缓冲区域中。
Claims (3)
1.一种绝缘栅双极晶体管，包括：
衬底区域；以及
集电极部，其形成在所述衬底区域的表面部分中，
其中所述集电极部包括：
缓冲区域；
p+型区域，其形成在所述缓冲区域中；以及
n+型区域，其形成在所述缓冲区域中。
2.根据权利要求1所述的绝缘栅双极晶体管，进一步包括：
发射极部；
绝缘栅极；以及
栅极绝缘膜，其形成在所述绝缘栅极和所述衬底区域之间，
其中所述缓冲区域包括n型半导体，
其中所述衬底区域包括n型半导体，以及
其中所述发射极部包括：
p型阱区域；
n+型发射极区域，其形成在所述p型阱区域中；以及
p+型接触区域，其形成在所述p型阱区域中。
3.根据权利要求1所述的绝缘栅双极晶体管，进一步包括：
发射极部；
绝缘栅极；以及
栅极绝缘膜，其形成在所述绝缘栅极和所述衬底区域之间，
其中所述缓冲区域包括p型半导体，
其中所述衬底区域包括p型半导体，以及
其中所述发射极部包括：
n型阱区域；
p+型发射极区域，其形成在所述n型阱区域中；以及
n+型接触区域，其形成在所述n型阱区域中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-259838 | 2008-10-06 | ||
| JP2008259838A JP2010092978A (ja) | 2008-10-06 | 2008-10-06 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101714573A true CN101714573A (zh) | 2010-05-26 |
Family
ID=41343380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910179034A Pending CN101714573A (zh) | 2008-10-06 | 2009-10-09 | 绝缘栅双极晶体管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20100084684A1 (zh) |
| EP (1) | EP2172975A3 (zh) |
| JP (1) | JP2010092978A (zh) |
| CN (1) | CN101714573A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064191A (zh) * | 2010-11-02 | 2011-05-18 | 浙江大学 | 绝缘栅双极晶体管 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5774422B2 (ja) * | 2011-09-14 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8835978B2 (en) * | 2012-05-14 | 2014-09-16 | Infineon Technologies Ag | Lateral transistor on polymer |
| KR102470681B1 (ko) * | 2022-06-14 | 2022-11-25 | (주) 트리노테크놀로지 | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5237186A (en) * | 1987-02-26 | 1993-08-17 | Kabushiki Kaisha Toshiba | Conductivity-modulation metal oxide field effect transistor with single gate structure |
| JPH08227999A (ja) * | 1994-12-21 | 1996-09-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法 |
| JP3237555B2 (ja) * | 1997-01-09 | 2001-12-10 | 富士電機株式会社 | 半導体装置 |
| US6864537B1 (en) * | 2003-01-03 | 2005-03-08 | Micrel, Incorporated | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors |
-
2008
- 2008-10-06 JP JP2008259838A patent/JP2010092978A/ja not_active Withdrawn
-
2009
- 2009-09-21 US US12/585,632 patent/US20100084684A1/en not_active Abandoned
- 2009-10-05 EP EP09012585A patent/EP2172975A3/en not_active Withdrawn
- 2009-10-09 CN CN200910179034A patent/CN101714573A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064191A (zh) * | 2010-11-02 | 2011-05-18 | 浙江大学 | 绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2172975A3 (en) | 2011-03-30 |
| EP2172975A2 (en) | 2010-04-07 |
| JP2010092978A (ja) | 2010-04-22 |
| US20100084684A1 (en) | 2010-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9299695B2 (en) | Semiconductor device | |
| US20120068220A1 (en) | Reverse conducting-insulated gate bipolar transistor | |
| KR20170036063A (ko) | 반도체 소자 | |
| JPH10200102A (ja) | 半導体装置 | |
| US20150187877A1 (en) | Power semiconductor device | |
| JP2009188178A (ja) | 半導体装置 | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| US10290726B2 (en) | Lateral insulated gate bipolar transistor | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| JP2001077357A (ja) | 半導体装置 | |
| KR20140072729A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| US20070075376A1 (en) | Semiconductor device | |
| JP4822292B2 (ja) | 半導体装置 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN101714573A (zh) | 绝缘栅双极晶体管 | |
| JP2024015431A (ja) | 半導体装置 | |
| JP2012059734A (ja) | 半導体装置及びその製造方法 | |
| KR102392277B1 (ko) | 전력 반도체 소자 | |
| CN111129131B (zh) | 平面栅igbt器件 | |
| JPH11195784A (ja) | 絶縁ゲート形半導体素子 | |
| JP2009071082A (ja) | 半導体装置 | |
| KR20150076717A (ko) | 전력 반도체 소자 | |
| WO2023228587A1 (ja) | 半導体装置および電力変換装置 | |
| US9356116B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN114420744A (zh) | 一种利用自偏置mos钳位的具有晶闸管结构的igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100526 |