WO2023228587A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2023228587A1
WO2023228587A1 PCT/JP2023/013889 JP2023013889W WO2023228587A1 WO 2023228587 A1 WO2023228587 A1 WO 2023228587A1 JP 2023013889 W JP2023013889 W JP 2023013889W WO 2023228587 A1 WO2023228587 A1 WO 2023228587A1
Authority
WO
WIPO (PCT)
Prior art keywords
igbt
region
semiconductor device
layer
diode
Prior art date
Application number
PCT/JP2023/013889
Other languages
English (en)
French (fr)
Inventor
正樹 白石
Original Assignee
株式会社日立パワーデバイス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立パワーデバイス filed Critical 株式会社日立パワーデバイス
Publication of WO2023228587A1 publication Critical patent/WO2023228587A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to a semiconductor device and a power conversion device.
  • RC-IGBT Reverse-Conducting
  • IGBT Insulated Gate Bipolar Transistor
  • diode built into the same chip
  • the IGBT and diode operate at different timings, the heat caused by loss generated in one of the IGBT and diode regions is dispersed to the other, allowing heat to be dissipated throughout the chip, which has the advantage of reducing thermal resistance. .
  • the body layer on the front side of the IGBT especially near the boundary with the diode, Hole injection also occurs from the p-layer into the diode region, and the concentration of holes in the drift layer increases near the boundary between the diode region and the IGBT region, and then the potential of the front surface electrode becomes lower than the potential of the back surface electrode.
  • the diode performs a recovery operation, the holes in the drift layer flow toward the surface electrode, causing a recovery current, but the concentration of holes is high near the boundary between the diode region and the IGBT region.
  • a recovery current flows at a high density near the boundary, and a high load is applied to the semiconductor substrate, which poses the problem of hole injection from the IGBT region to the diode region when the diode is conductive.
  • the semiconductor substrate has an IGBT region that overlaps with the collector region, a diode region that overlaps with the cathode region, a drift region that is distributed from the IGBT region to the diode region, and within the IGBT region.
  • a semiconductor device is described (Summary, FIG. 2).
  • Patent Document 1 describes a structure that solves the problem of hole injection from the IGBT region to the diode region when the diode is conductive. Further, although Patent Document 1 does not mention the problem of a snapback phenomenon occurring when the IGBT is turned on, it is thought that the structure of Patent Document 1 can solve the problem.
  • Patent Document 1 the p-type impurity concentration of the IGBT body region near the boundary (the IGBT second body region adjacent to the anode region) is changed from the p-type impurity concentration of the IGBT body region near the center (the IGBT first body region).
  • a new photo process or implant process is required, which poses the problem of increased manufacturing costs.
  • the problem to be solved by the invention is to develop a semiconductor that can suppress the snapback phenomenon when the IGBT is turned on and the hole injection from the IGBT region to the diode region when the diode is turned on with a simple structure in the RC-IGBT.
  • An object of the present invention is to provide a device and a power conversion device.
  • the semiconductor device of the present invention has, for example, a semiconductor device having an IGBT region and a diode region in the same chip. is larger than the gate resistance of the IGBT near the center of the IGBT region.
  • the power conversion device of the present invention is characterized in that it includes the semiconductor device as a switching element, for example.
  • the gate resistance of the IGBT near the boundary is made larger than that near the center, when the IGBT is turned on, it is separated from the vicinity of the boundary before the IGBT near the boundary. Since the IGBT near the center is turned on, the electrons from the IGBT near the center flow near the surface of the pn junction on the back side and the path to the cathode layer of the diode becomes longer. A voltage drop occurs during the flow of electrons, resulting in a forward bias, and when the built-in voltage is exceeded, hole injection from the collector layer on the back side begins, so it is possible to suppress the snapback phenomenon when the IGBT is turned on.
  • the gate resistance of the IGBT near the boundary is made larger than that near the center
  • the IGBT near the center which is far from the vicinity of the boundary, is turned off before the IGBT near the boundary.
  • the IGBTs near the center are turned off first, and the IGBTs near the center are far apart, so the amount of hole injection from them is small, and the IGBTs near the boundary, which turn off later, have a small amount of hole injection. Since this becomes shorter, the amount of holes injected therefrom can be reduced, so that hole injection from the IGBT region to the diode region when the diode is turned on can be suppressed compared to when the diode is turned off at the same time.
  • FIG. 1 is a cross-sectional view illustrating a schematic configuration of a semiconductor device of Example 1.
  • FIG. 3 is a plan view illustrating the shape of a gate wiring of the semiconductor device of Example 1.
  • FIG. 7 is a plan view illustrating the shape of a gate wiring of a semiconductor device according to a second embodiment. Current-voltage characteristics explaining the snapback phenomenon in RC-IGBT.
  • FIG. 1 is a cross-sectional view illustrating a schematic configuration of a semiconductor device of Example 1.
  • the semiconductor device 100 of Example 1 is an RC-IGBT, and has an IGBT region 21 and a diode region 22 within the same chip (on the same semiconductor substrate).
  • An IGBT is formed in the IGBT region 21, and the IGBT includes, for example, a first conductivity type (n type in FIG. 1) drift layer 1, a trench 3, and a gate electrode 5 provided in the trench 3. , a body layer 2 of the second conductivity type (p type in FIG. 1) provided adjacent to the trench 3 on the surface side of the drift layer 1, and a body layer 2 of the first conductivity type provided on the surface side of the body layer 2. It has an emitter layer 7 and a collector layer 11 of a second conductivity type provided on the back side of the drift layer 1.
  • FIG. 1 illustrates an example in which the first conductivity type is n type and the second conductivity type is p type
  • the present invention is not limited to this, and the first conductivity type may be p type and the second conductivity type may be It may be n-type. In that case, the electrons and holes are reversed.
  • a diode is formed in the diode region 22, and the diode includes, for example, a drift layer 1, a body layer 2 that functions as a second conductivity type anode layer provided on the surface side of the drift layer 1, and a drift layer 1.
  • a cathode layer 12 of a first conductivity type is provided on the back surface side of layer 1.
  • the semiconductor device 100 also has a buffer layer 10 of the first conductivity type formed between the collector layer 11 or the cathode layer 12 and the drift layer 1, and a surface electrode in common to the IGBT region 21 and the diode region 22. 13, an interlayer insulating film 9 provided between the emitter layer 7 or body layer 2 and the front electrode 13, and a back electrode 14.
  • the surface electrode 13 is connected to the body layer 2 in the IGBT region 21 and the diode region 22 via the contact hole and the body contact layer 8 of the second conductivity type. Therefore, the surface electrode 13 is at an emitter potential E and an anode potential A.
  • Gate electrode 5 is adjacent to body layer 2 and emitter layer 7 with insulating film 4 formed in trench 3 interposed therebetween.
  • a gate potential G is supplied to the gate electrode 5 from a gate drive circuit (not shown) or the like.
  • the diode region 22 also has a trench 3, and an insulating film 4 and a dummy electrode 6 are provided in the trench 3 of the diode region 22.
  • the emitter potential E is supplied to the dummy electrode 6, but the present invention is not limited to this, and other potentials such as the gate potential may be used.
  • the impurity concentration of each layer is, for example, the impurity concentration of the drift layer 1 is a low concentration of n-, the impurity concentration of the emitter layer 7 is a high concentration of n+, and the impurity concentration of the cathode layer 12 is a high concentration of n+. .
  • the semiconductor device 100 of Example 1 is characterized in that the gate resistance R of the IGBT near the boundary between the IGBT region 21 and the diode region 22 is larger than the gate resistance of the IGBT near the center of the IGBT region 21. It is.
  • the timing at which IGBTs near the boundary part turn on is later than the timing at which IGBTs near the center part turn on, so it is possible to suppress the snapback phenomenon when IGBTs turn on, as described later.
  • the timing at which the IGBT near the boundary part is turned off is later than the timing at which the IGBT near the center part is turned off, hole injection from the IGBT region to the diode region when the diode is conductive can be suppressed, as will be described later.
  • FIG. 4 shows current-voltage characteristics explaining the snapback phenomenon in an RC-IGBT.
  • the horizontal axis is voltage V
  • the vertical axis is current I.
  • the characteristic 31 without snapback is shown by a dotted line
  • the characteristic 32 with snapback is shown by a solid line.
  • IGBT In an IGBT, hole injection starts when the pn junction on the back side (the p-type collector layer 11 and the n-type buffer layer 10 in FIG. 1) exceeds the built-in voltage, as shown in characteristic 31 without snapback. IGBT operation begins, and current I rises in a curved manner with respect to voltage V.
  • the pn junction on the back side is initially lower than the built-in voltage, so in the vicinity of the boundary between the IGBT region 21 and the diode region 22, the body layer on the front side of the IGBT
  • the electrons 15 injected from 2 do not escape from the p layer, which is the collector layer 11 on the back side of the IGBT, but escape to the n+ layer, which is the cathode layer 12 of the diode, and as shown in characteristic 32 with snapback, Initially, a MOS operation is performed in which the current I increases linearly with respect to the voltage V.
  • the reason for this is that the structure in which the p layer on the back surface of the IGBT is replaced with an n+ layer is the same as the structure of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the semiconductor device 100 of the first embodiment due to the simple structure in which the gate resistance R of the IGBT near the boundary is made larger than that near the center, when the IGBT is turned on, the IGBT near the boundary Since the IGBT near the center, which is far away from the vicinity of the boundary, turns on first, the electrons 15 from the IGBT near the center flow near the surface of the pn junction on the back side and are connected to the diode, as shown in FIG.
  • the gate resistance R of the IGBT near the boundary is made larger than that near the center, when the IGBT is turned off, it is turned off earlier than the IGBT near the boundary.
  • the IGBT near the center which is far away from the vicinity of the boundary, turns off, and the IGBT near the center that turns off first is far away, so the amount of holes injected from there is small, and the IGBT near the center turns off later.
  • the time for hole injection to occur in nearby IGBTs is shortened, the amount of holes injected from them can be reduced, so the hole injection from the IGBT region 21 to the diode region 22 when the diode is conducting is faster than when the diode is turned off at the same time. can be suppressed.
  • FIG. 2 is a plan view illustrating the shape of the gate wiring of the semiconductor device of Example 1.
  • the gate wiring of the semiconductor device 100 of Example 1 includes a gate common wiring 16, also called a gate finger, and a gate lead wiring 17 connecting the gate common wiring 16 and each gate electrode 5.
  • a gate potential G is supplied to the gate electrode 5 via the gate wiring.
  • each dummy electrode 6 of the diode region 22 is connected by a dummy wiring 18 and is supplied with an emitter potential E.
  • the IGBT gate lead wiring 17 near the boundary is thinner than the IGBT gate lead wiring 17 near the center. Thereby, the gate resistance R of the IGBT near the boundary can be made larger than that near the center.
  • the gate lead-out wiring 17 becomes gradually thicker from the vicinity of the boundary part toward the vicinity of the center part.
  • FIG. 2 shows an example in which the width of the gate lead-out wiring 17 becomes thicker as Wc ⁇ Wb ⁇ Wa as it goes from near the boundary to near the center. Thereby, the effect of Example 1 can be obtained more effectively.
  • FIG. 3 is a plan view illustrating the shape of the gate wiring of the semiconductor device of Example 2.
  • Embodiment 2 is a modification of Embodiment 1, and differs from Embodiment 1 in that gate lead-out wiring 17 for adjacent gate electrodes 5 are connected to each other in the vicinity of the center and are integrated.
  • the width of the gate lead-out wiring 17 corresponding to each gate electrode 5 is shown in FIG. You can think of it as being like Wa.
  • the gate resistance of the IGBT near the center can be made smaller than in the first embodiment.
  • the second embodiment is the same as the first embodiment, so redundant explanation will be omitted.
  • Example 3 is an example of a power conversion device using the semiconductor device of Example 1 or 2 as a switching element. Since the configuration of the power conversion device is the same as a general configuration, detailed explanation will be omitted.
  • Diode Region 31...Characteristics without snapback, 32...Characteristics with snapback, 100...Semiconductor device, G...Gate potential, E...Emitter potential, A...Anode potential, R...Resistance, I...Current, V...Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ＲＣ－ＩＧＢＴにおいて、ＩＧＢＴがオンする際のスナップバック現象と、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入とを、簡易な構造で抑制できる半導体装置を提供する。同一チップ内にＩＧＢＴ領域２１とダイオード領域２２とを有する半導体装置において、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍のＩＧＢＴのゲート抵抗Ｒが、ＩＧＢＴ領域２１の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする。

Description

半導体装置および電力変換装置
　本発明は、半導体装置および電力変換装置に関する。
　同一チップ内にＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ－ＩＧＢＴ（ＲＣ：Reverse-Conducting、逆導通ＩＧＢＴ）は、ＩＧＢＴとダイオードのターミネーション領域を共通化できるため、チップサイズ低減ができるメリットがある。また、ＩＧＢＴとダイオードが動作するタイミングがそれぞれ異なるため、ＩＧＢＴ領域とダイオード領域とのうち一方で発生した損失による熱が他方に分散され、チップ全体で放熱できるため、熱抵抗が低減できるメリットもある。
　一方、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオンする際に、特にダイオードとの境界部近傍のＩＧＢＴの表面側から注入された電子が、ＩＧＢＴの裏面側のコレクタ層であるｐ層から抜けず、ダイオードのカソード層であるｎ＋層に抜けてしまい、裏面側のｐｎ接合のビルトイン電圧以上の電圧を印加しないと、裏面側のｐ層からのホール注入が起こらないという、ＩＧＢＴがオンする際のスナップバック現象が起きるという課題がある。
　また、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオフし、表面電極の電位が裏面電極の電位よりも高くなってダイオードが導通する際に、特にダイオードとの境界部近傍のＩＧＢＴの表面側のボディ層であるｐ層からもダイオード領域へのホール注入が起こり、ダイオード領域とＩＧＢＴ領域との境界部近傍においてドリフト層内のホールの濃度が高くなり、その後、表面電極の電位が裏面電極の電位よりも低くなってダイオードがリカバリ動作する際に、ドリフト層内のホールが表面電極に向かって流れることでリカバリ電流が流れるが、ダイオード領域とＩＧＢＴ領域との境界部近傍ではホールの濃度が高くなっているので、境界部近傍では高い密度でリカバリ電流が流れ、半導体基板に高い負荷が加わるという、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入という課題がある。
　ここで、特許文献１では、半導体基板が、コレクタ領域と重複するＩＧＢＴ領域と、カソード領域と重複するダイオード領域と、ＩＧＢＴ領域からダイオード領域に跨って分布しているドリフト領域と、ＩＧＢＴ領域内に配置されているボディ領域、ボディコンタクト領域、及び、エミッタ領域と、ダイオード領域内に配置されているアノード領域及びアノードコンタクト領域を有し、ボディ領域が、第１ボディ領域と、第１ボディ領域及びアノード領域よりもｐ型不純物濃度が低い第２ボディ領域を有し、第２ボディ領域が、アノード領域に
隣接し、第１ボディ領域が、アノード領域と反対側で第２ボディ領域に隣接している半導体装置が記載されている（要約、図２）。
　特許文献１の半導体装置によれば、アノード領域に隣接する第２ボディ領域のｐ型不純物濃度が低いので、ダイオードがオンするときに、第２ボディ領域からカソード領域に向かって流れるホールが少なく、ダイオード領域とＩＧＢＴ領域の境界近傍のドリフト領域では、ホールの濃度がそれほど高くならず、リカバリ動作時に、ダイオード領域とＩＧＢＴ領域の境界近傍に高いリカバリ電流が流れることが抑制され、半導体基板に加わる負荷を軽減することができることが記載されている（段落０００７）。
　このように、特許文献１ではダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入の課題を解決する構造が記載されている。また、ＩＧＢＴがオンする際のスナップバック現象が起きるという課題についても、特許文献１では言及がないものの、特許文献１の構造によれば解決できるものと考えられる。
特開２０１９－１０６４３０号公報
　しかしながら、特許文献１では、境界部近傍のＩＧＢＴのボディ領域（アノード領域に隣接するＩＧＢＴの第２ボディ領域）のｐ型不純物濃度を中央部近傍のＩＧＢＴのボディ領域（ＩＧＢＴの第１ボディ領域）よりも低くするために、新たにホト工程やインプラ工程が必要であり、製造コストが高くなるという課題がある。
　そこで、発明が解決しようとする課題は、ＲＣ－ＩＧＢＴにおいて、ＩＧＢＴがオンする際のスナップバック現象と、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入とを、簡易な構造で抑制できる半導体装置および電力変換装置を提供することである。
　この課題を解決するために、本発明の半導体装置は、例えば、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、前記ＩＧＢＴ領域と前記ダイオード領域との境界部近傍のＩＧＢＴのゲート抵抗が、前記ＩＧＢＴ領域の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする。
　また、本発明の電力変換装置は、例えば、前記半導体装置をスイッチング素子として有することを特徴とする。
　本発明によれば、境界部近傍のＩＧＢＴのゲート抵抗を中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオンする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオンするため、中央部近傍のＩＧＢＴからの電子が裏面側のｐｎ接合部の表面付近を流れてダイオードのカソード層に至るまでの経路が長くなるので、その長さ分を電子が流れる間に電圧ドロップが発生して順バイアスになり、ビルトイン電圧を超えると裏面側のコレクタ層からのホール注入が始まるので、ＩＧＢＴがオンする際のスナップバック現象を抑制できる。
　また、境界部近傍のＩＧＢＴのゲート抵抗を中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオフする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオフすることとなり、先にオフする中央部近傍のＩＧＢＴは距離が離れているのでそこからのホール注入の量は少なく、遅れてオフする境界部近傍のＩＧＢＴはホール注入の発生する時間が短くなるのでそこからのホール注入の量を減らすことができるため、同時にオフする場合に比べてダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入を抑制できる。
実施例１の半導体装置の概略構成を説明する断面図。 実施例１の半導体装置のゲート配線の形状を説明する平面図。 実施例２の半導体装置のゲート配線の形状を説明する平面図。 ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性。
　以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。
　図１は、実施例１の半導体装置の概略構成を説明する断面図である。
　実施例１の半導体装置１００は、ＲＣ－ＩＧＢＴであり、同一チップ内（同一の半導体基板上）にＩＧＢＴ領域２１とダイオード領域２２とを有する。
　ＩＧＢＴ領域２１には、ＩＧＢＴが形成されており、ＩＧＢＴは、例えば、第１導電型（図１ではｎ型）のドリフト層１と、トレンチ３と、トレンチ３内に設けられたゲート電極５と、ドリフト層１よりも表面側にトレンチ３に隣接して設けられた第２導電型（図１ではｐ型）のボディ層２と、ボディ層２の表面側に設けられた第１導電型のエミッタ層７と、ドリフト層１よりも裏面側に設けられた第２導電型のコレクタ層１１とを有する。
　なお、図１では第１導電型をｎ型、第２導電型をｐ型とした例を用いて説明しているが、これに限られず、第１導電型をｐ型、第２導電型をｎ型としてもよい。その場合は、電子とホールが逆になる。
　ダイオード領域２２には、ダイオードが形成されており、ダイオードは、例えば、ドリフト層１と、ドリフト層１よりも表面側に設けられた第２導電型のアノード層として機能するボディ層２と、ドリフト層１よりも裏面側に設けられた第１導電型のカソード層１２とを有する。
　また、半導体装置１００は、ＩＧＢＴ領域２１とダイオード領域２２とに共通して、コレクタ層１１またはカソード層１２とドリフト層１との間に形成された第１導電型のバッファ層１０と、表面電極１３と、エミッタ層７またはボディ層２と表面電極１３との間に設けられた層間絶縁膜９と、裏面電極１４とを有している。
　表面電極１３は、ＩＧＢＴ領域２１とダイオード領域２２とにおいて、コンタクトホールおよび第２導電型のボディコンタクト層８を介してボディ層２と接続されている。したがって、表面電極１３は、エミッタ電位Ｅおよびアノード電位Ａである。
　ゲート電極５は、トレンチ３内に形成された絶縁膜４を介してボディ層２およびエミッタ層７と隣接している。ゲート電極５には、図示しないゲート駆動回路などからゲート電位Ｇが供給される。
　ダイオード領域２２にもトレンチ３を有しており、ダイオード領域２２のトレンチ３内には絶縁膜４とダミー電極６とが設けられている。ダミー電極６には、例えばエミッタ電位Ｅが供給されているが、これに限られず、例えばゲート電位などの他の電位としてもよい。
　各層の不純物濃度は、例えば、ドリフト層１の不純物濃度は低濃度のｎ－であり、エミッタ層７の不純物濃度は高濃度のｎ＋であり、カソード層１２の不純物濃度は高濃度のｎ＋である。
　ここで、実施例１の半導体装置１００は、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍のＩＧＢＴのゲート抵抗Ｒが、ＩＧＢＴ領域２１の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことが特徴である。
　このような簡易な構造により、境界部近傍のＩＧＢＴがオンするタイミングは、中央部近傍のＩＧＢＴがオンするタイミングよりも遅くなるので、後述するようにＩＧＢＴがオンする際のスナップバック現象を抑制できるとともに、境界部近傍のＩＧＢＴがオフするタイミングは、中央部近傍のＩＧＢＴがオフするタイミングよりも遅くなるので、後述するようにダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入を抑制できる。
　図４は、ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性である。
図４において、横軸は電圧Ｖ、縦軸は電流Ｉである。図４では、スナップバックなしの特性３１を点線で、スナップバックありの特性３２を実線で図示している。
　ＩＧＢＴは、通常はスナップバックなしの特性３１のように、裏面側のｐｎ接合部（図１ではｐ型のコレクタ層１１とｎ型のバッファ層１０）がビルトイン電圧以上になるとホール注入が始まってＩＧＢＴ動作が始まり、電圧Ｖに対して電流Ｉが曲線状に立ち上がる。
　しかしながら、ＲＣ－ＩＧＢＴでは、ＩＧＢＴがオンする際に、最初は裏面側のｐｎ接合部がビルトイン電圧より低いので、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍において、ＩＧＢＴの表面側のボディ層２から注入された電子１５が、ＩＧＢＴの裏面側のコレクタ層１１であるｐ層から抜けず、ダイオードのカソード層１２であるｎ＋層に抜けてしまい、スナップバックありの特性３２に示すように、最初は電圧Ｖに対して電流Ｉが直線状に増加するというＭＯＳ動作をする。その理由は、ＩＧＢＴの裏面のｐ層をｎ＋層にした構造はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構造と同じになるからである。その後、裏面側のｐｎ接合部にかかる電圧が上昇してビルトイン電圧を超えるとＩＧＢＴ動作が始まる。そのとき、スナップバックなしの特性３１と同じ特性に戻るので、スナップバックありの特性３２に示すように、電圧Ｖが一旦小さくなる。このような現象をスナップバック現象と呼んでいる。スナップバック現象が発生すると、通常のＩＧＢＴ動作での波形に比べて、ＭＯＳ動作中は電圧が高くなり、その分だけ損失が大きくなるという問題がある。
　これに対して、実施例１の半導体装置１００では、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオンする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオンするため、図１に示すように、中央部近傍のＩＧＢＴからの電子１５が裏面側のｐｎ接合部の表面付近を流れてダイオードのカソード層１２に至るまでの経路が長くなるので、その長さ分を電子１５が流れる間に電圧ドロップが発生して順バイアスになり、ビルトイン電圧を超えると裏面側のコレクタ層１１からのホール注入が始まるので、ＩＧＢＴがオンする際のスナップバック現象を抑制できる。
　また、実施例１の半導体装置１００では、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオフする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオフすることとなり、先にオフする中央部近傍のＩＧＢＴは距離が離れているのでそこからのホール注入の量は少なく、遅れてオフする境界部近傍のＩＧＢＴはホール注入の発生する時間が短くなるのでそこからのホール注入の量を減らすことができるため、同時にオフする場合に比べてダイオード導通時のＩＧＢＴ領域２１からダイオード領域２２へのホール注入を抑制できる。
　次に、実施例１における、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするための実現方法について説明する。
　図２は、実施例１の半導体装置のゲート配線の形状を説明する平面図である。
　図２に示すように、実施例１の半導体装置１００のゲート配線は、ゲートフィンガーとも呼ばれるゲート共通配線１６と、ゲート共通配線１６とそれぞれのゲート電極５とを接続するゲート引出し配線１７とを有し、ゲート配線を介してゲート電極５にゲート電位Ｇを供給している。また、ダイオード領域２２のそれぞれのダミー電極６は、ダミー配線１８によって接続され、エミッタ電位Ｅが供給されている。
　そして、境界部近傍のＩＧＢＴのゲート引出し配線１７は、中央部近傍のＩＧＢＴのゲート引出し配線１７よりも細くなっている。これにより、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくできる。
　ここで、ゲート引出し配線１７は、境界部近傍から中央部近傍に向かうにつれて、だんだんと太くなっていることが望ましい。図２では、ゲート引出し配線１７の幅が、境界部近傍から中央部近傍に向かうにつれて、Ｗｃ＜Ｗｂ＜Ｗａと太くなっていく例を示した。
これにより、より効果的に実施例１の効果を得ることができる。
　また、ゲート配線の形状の変更だけで実現できるので、製造する際もゲート配線をパターニングするためのマスク形状の変更だけでよく、新たにホト工程やインプラ工程が必要にならないため、製造コストの増加もない。
　図３は、実施例２の半導体装置のゲート配線の形状を説明する平面図である。
　実施例２は実施例１の変形例であり、実施例１と異なる点は、ゲート引出し配線１７が、中央部近傍では隣り合うゲート電極５のためのゲート引出し配線１７同士でつながって一体になっている点である。この場合のそれぞれのゲート電極５に対応するゲート引出し配線１７の幅は、隣接するゲート電極５との間の中間地点までが仮想的なゲート引出し配線１７の区切りと考えられるので、図３に示したＷａのようになると考えればよい。これによって、中央部近傍のＩＧＢＴのゲート抵抗を実施例１に比べて小さくできる。これ以外は実施例１と同じであるため、重複する説明は省略する。
　実施例３は、実施例１または実施例２の半導体装置をスイッチング素子として用いた電力変換装置の実施例である。電力変換装置の構成は一般的な構成と同じであるため、詳細な説明は省略する。
　以上、本発明の実施例を説明したが、本発明は実施例に記載された構成に限定されず、本発明の技術的思想の範囲内で種々の変更が可能である。また、各実施例で説明した構成の一部または全部を組み合わせて適用してもよい。
　１…ドリフト層、２…ボディ層、３…トレンチ、４…絶縁膜、５…ゲート電極、６…ダミー電極、７…エミッタ層、８…ボディコンタクト層、９…層間絶縁膜、１０…バッファ層、１１…コレクタ層、１２…カソード層、１３…表面電極、１４…裏面電極、１５…電子、１６…ゲート共通配線、１７…ゲート引出し配線、１８…ダミー配線、２１…ＩＧＢＴ領域、２２…ダイオード領域、３１…スナップバックなしの特性、３２…スナップバックありの特性、１００…半導体装置、Ｇ…ゲート電位、Ｅ…エミッタ電位、Ａ…アノード電位、Ｒ…抵抗、Ｉ…電流、Ｖ…電圧

Claims (7)

  1. 　同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、
    　前記ＩＧＢＴ領域と前記ダイオード領域との境界部近傍のＩＧＢＴのゲート抵抗が、前記ＩＧＢＴ領域の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする半導体装置。
  2. 　請求項１において、
    　前記境界部近傍のＩＧＢＴがオンするタイミングは、前記中央部近傍のＩＧＢＴがオンするタイミングよりも遅いことを特徴とする半導体装置。
  3. 　請求項１において、
    　前記境界部近傍のＩＧＢＴがオフするタイミングは、前記中央部近傍のＩＧＢＴがオフするタイミングよりも遅いことを特徴とする半導体装置。
  4. 　請求項１において、
    　前記境界部近傍のＩＧＢＴのゲート引出し配線は、前記中央部近傍のＩＧＢＴのゲート引出し配線よりも細いことを特徴とする半導体装置。
  5. 　請求項４において、
    　前記ゲート引出し配線は、前記境界部近傍から前記中央部近傍に向かうにつれて、だんだんと太くなっていることを特徴とする半導体装置。
  6. 　請求項１において、
    　前記ＩＧＢＴは、第１導電型のドリフト層と、トレンチと、前記トレンチ内に設けられたゲート電極と、前記ドリフト層よりも表面側に前記トレンチに隣接して設けられた第２導電型のボディ層と、前記ボディ層の表面側に設けられた第１導電型のエミッタ層と、前記ドリフト層よりも裏面側に設けられた第２導電型のコレクタ層とを有し、
    　前記ダイオード領域のダイオードは、前記ドリフト層と、前記ドリフト層よりも表面側に設けられた第２導電型のアノード層として機能する前記ボディ層と、前記ドリフト層よりも裏面側に設けられた第１導電型のカソード層とを有することを特徴とする半導体装置。
  7. 　請求項１から６の何れかに記載の半導体装置をスイッチング素子として有することを特徴とする電力変換装置。
PCT/JP2023/013889 2022-05-23 2023-04-04 半導体装置および電力変換装置 WO2023228587A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022083954A JP2023172272A (ja) 2022-05-23 2022-05-23 半導体装置および電力変換装置
JP2022-083954 2022-05-23

Publications (1)

Publication Number Publication Date
WO2023228587A1 true WO2023228587A1 (ja) 2023-11-30

Family

ID=88919069

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/013889 WO2023228587A1 (ja) 2022-05-23 2023-04-04 半導体装置および電力変換装置

Country Status (3)

Country Link
JP (1) JP2023172272A (ja)
TW (1) TW202347796A (ja)
WO (1) WO2023228587A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134984A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd 半導体装置
JP2016031964A (ja) * 2014-07-28 2016-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2018157043A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021064673A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134984A (ja) * 2009-12-25 2011-07-07 Fuji Electric Co Ltd 半導体装置
JP2016031964A (ja) * 2014-07-28 2016-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2018157043A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021064673A (ja) * 2019-10-11 2021-04-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2023172272A (ja) 2023-12-06
TW202347796A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
JP6896673B2 (ja) 半導体装置
JP6274318B2 (ja) 半導体素子
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
JP7210342B2 (ja) 半導体装置
JP7250473B2 (ja) 半導体装置
US20150187678A1 (en) Power semiconductor device
JP2013115223A (ja) 半導体装置
JP2019054070A (ja) 半導体装置
JP7000971B2 (ja) 半導体装置
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
US5936267A (en) Insulated gate thyristor
JP2014112625A (ja) 電力半導体素子およびその製造方法
WO2023228587A1 (ja) 半導体装置および電力変換装置
US20100084684A1 (en) Insulated gate bipolar transistor
US20150187922A1 (en) Power semiconductor device
US11335787B2 (en) Semiconductor device
US9209287B2 (en) Power semiconductor device
JPH0241182B2 (ja)
JP2022049610A (ja) 半導体装置及び半導体回路
JP2021150544A (ja) 半導体装置及び半導体回路
JP5292157B2 (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2000004017A (ja) 絶縁ゲ−ト形バイポ−ラトランジスタ
JPH0430476A (ja) 絶縁ゲートバイポーラトランジスタ
WO2024111243A1 (ja) 半導体装置
JP7302469B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23811465

Country of ref document: EP

Kind code of ref document: A1