JP3237555B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3237555B2 JP3237555B2 JP00178197A JP178197A JP3237555B2 JP 3237555 B2 JP3237555 B2 JP 3237555B2 JP 00178197 A JP00178197 A JP 00178197A JP 178197 A JP178197 A JP 178197A JP 3237555 B2 JP3237555 B2 JP 3237555B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- lateral
- diode
- bipolar transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 239000000758 substrate Substances 0.000 claims description 70
- 238000002955 isolation Methods 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- 239000002344 surface layer Substances 0.000 claims description 17
- 230000003071 parasitic effect Effects 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
とトレンチ分離領域(溝)とを組み合わせた誘電体分離
基板に高耐圧横型絶縁ゲート型バイポーラトランジスタ
と、その他の横型半導体デバイスおよびそれらを駆動、
制御、保護する回路とを集積した高耐圧パワーICなど
の半導体装置に関する。
技術の進歩により、ダイオードや絶縁ゲートバイポーラ
トランジスタ(以下、IGBTと略す)、MOSFET
などの高耐圧で横型のデバイスとそのデバイスの駆動、
制御、保護回路を一つのシリコン基板上に集積した高耐
圧パワーICの開発が盛んに行われている。特に、貼り
合わせ基板(以下、SOI基板と略す)とトレンチ分離
領域とを組み合わせたSOI方式の誘電体分離技術の進
歩は、複数の高耐圧デバイスを集積したパワーICの製
作を可能とし、パワーICの高耐圧化に拍車をかけてい
る。例えば、IGBTなどの高耐圧デバイスを適用した
1チップ化されたトーテムポール回路、IGBTなどの
高耐圧デバイスを適用したマルチ出力を持つディスプレ
イ駆動用ICなどである。尚、SOIはSemicon
dactor On Insulatorの略である。
ダイオードとを誘電体分離基板に形成した場合の要部断
面図である。この横型IGBTはnチャネル型のIGB
Tである。n形またはp形の第1半導体基板1上にn形
の第2半導体基板3を第1酸化膜2を介して貼り合わせ
てSOI基板を形成し、第2半導体基板3を第1酸化膜
14に達する溝(トレンチ分離領域)で複数個の素子形
成領域に分割する。この溝の表面に第2酸化膜14を被
覆し、さらに、多結晶シリコン15で溝を充填トレンチ
分離領域155を形成する。このようにして誘電体分離
基板123を形成する。この誘電体分離基板123に形
成された分離された個々の素子形成領域内に横型IGB
Tと横型ダイオードとを個別に形成する。
る。n形の第2半導体基板3の素子形成領域の表面層に
pウェル領域4を形成し、pウェル領域4と離してnバ
ッファ領域7を形成する。pウェル領域4の表面層にn
+ エミッタ領域6を形成し、さらにコンタクトを良好に
するためにp+ コンタクト領域5を形成し、n形の第2
半導体基板3とn+ エミッタ領域6とに挟まれたpウェ
ル領域4上にゲート絶縁膜13を介して多結晶シリコン
のゲート電極52を形成する。p+ コンタクト領域5上
を含むn+ エミッタ領域6上にエミッタ電極51を形成
する。一方、nバッファ領域7の表面層にp+ コレクタ
領域8し、p+ コレクタ領域8上にコレクタ電極53を
形成する。さらに、エミッタ電極51とエミッタ端子E
とを接続し、コレクタ電極53とコレクタ端子Cとを接
続する。別の素子形成領域のn形の第2半導体基板3の
表面層にp拡散領域11とこのp拡散領域11と離して
n拡散領域9を形成し、p拡散領域11の表面層にp+
アノード領域12、n拡散領域9の表面層にn+ カソー
ド領域10をそれぞれ形成する。p+ アノード領域12
上およびn+ カソード領域10上にアノード電極54お
よびカソード電極55をそれぞれ形成し、さらに、アノ
ード電極54とアノード端子Aとを接続し、カソード電
極55とカソード端子Kとを接続する。こうして形成さ
れた横型IGBTのエミッタ端子Eと横型ダイオードの
アノード端子Aとを接続し、コレクタ端子Cとカソード
端子Kとを接続する。
オードとが隣接する近傍の要部平面図と一部断面図であ
る。この平面図は横型IGBTのエミッタ、横型ダイオ
ードのカソードおよびトレンチ分離領域などのパターン
を示し、電極は省略されている。図12の断面図を用い
て横型IGBTの動作をつぎに説明する。エミッタ電極
51に対してゲート電極52にプラス電位を印加する
と、ゲート電極52直下のpウェル領域4にnチャネル
が形成される。コレクタ電極53にはエミッタ電極51
に対してプラス電位が印加されており、このnチャネル
を通してn+ エミッタ領域6から第2半導体基板3に多
数キャリアである電子が注入され、電子流ie が流れ
る。この注入された電子によって、p+ コレクタ領域8
/nバッファ領域7のpn接合が強く順バイアスされ、
p+ コレクタ領域8から少数キャリアである正孔がnバ
ッファ領域7を通して第2半導体基板3に注入され、正
孔流Ihが流れる。注入された電子および正孔が過剰キ
ャリアとなって第2半導体基板3に蓄積されて、第2半
導体基板3が伝導度変調を起こし、IGBTはターンオ
ンして低いオン電圧状態となる。
して、nチャネルを消滅させ、n+エミッタ領域6から
の電子の注入を停止させることで、IGBTはターンオ
フする。前記したように、IGBTは伝導度変調により
低いオン電圧が実現できる。またSOI基板上に形成さ
れる横型IGBTは、第2半導体基板3と第1酸化膜2
との界面における再結合速度が速いことやオン時の蓄積
キャリアが少ないことなどから、ターンオフ速度が接合
分離基板上に形成されるIGBTに比べて格段に速いと
いう特徴がある。この利点から誘電体分離基板上の高耐
圧IGBTはパワーICの出力段素子として採用され
る。また、誘電体分離基板は接合分離基板と比べてデバ
イス間を分離する分離領域が狭くできるために、チップ
面積の小さい高耐圧・大電流用のパワーICの開発が可
能となる。
対してコレクタ電極53をプラス電位にした状態で使用
する。しかし、使い方によってはエミッタ電位がコレク
タ電位よりも瞬間的に高くなる、所謂逆導通状態となる
動作モードがある。例えば、図10に示すようなインバ
ータ回路にモータ(図示されていないがインバータ回路
の出力U、V、Wに接続する)のようなL負荷を接続し
た場合、モータのインダクタンスによる回生モードが生
じ、逆導通状態となる。またプラズマディスプレイの駆
動回路のような容量負荷の場合もこの逆導通状態となる
動作モードが起こる。
をn+ ショート領域で短絡した寄生ダイオードを有する
MOSFET構造にして、この逆導通状態で流れる電流
をn + ショート領域を通して流す方法もあるが、逆導通
状態の通電能力を増大させるために、ショート率を増大
させると、横型IGBTの順方向特性であるオン電圧が
増大する。そのため、ショート率をあまり増大させるこ
とはできない。従って、n+ ショート領域で形成される
寄生ダイオードで逆導通時の電流を確保する方法には限
界がある。図11(a)はMOSFETの寄生ダイオー
ドに逆導通時の電流を流す方法で、図11(b)は個別
のダイオードを並列に接続して逆導通時の電流を通電す
る方法を示す。図11(a)でMOSFET19の寄生
ダイオード20は点線で示した。また図11(b)では
IGBT22に逆導通時の電流を流すダイオード23が
並列に接続されている。一般的には、前記の理由で図1
1(b)の方法が採用されている。
体分離基板上に形成した場合、図12のようになる。高
耐圧横型IGBTと高耐圧横型ダイオードがトレンチ分
離領域155で分離され、個々の素子形成領域内にデバ
イスが形成される。誘電体分離基板上に高耐圧デバイス
を形成する場合、トレンチ分離領域155から十分な距
離を確保する必要がある。これはトレンチ分離領域15
5である溝周辺に、溝形成時に発生した欠陥が存在して
おり、この欠陥による素子特性への影響を取り除くため
に緩衝領域が必要となる。
図である。各高耐圧デバイスがトレンチ分離領域155
から30μm以上離して素子形成する必要があり、この
トレンチ分離領域155と形成される高耐圧デバイスと
の間の領域が緩衝領域81で30μm以上必要となる。
横型IGBTが逆バイアスされた時に、その逆電流を流
す横型ダイオードが必要となり、この横型ダイオードを
形成するための面積に加えてトレンチ分離領域155周
辺の緩衝領域81の面積も必要となる。
分離基板上の横型IGBTに逆導通用のダイオードを形
成する場合、各高耐圧デバイスを作り込む面積以外にト
レンチ分離領域と前記の緩衝領域を確保するための面積
も必要となり、チップ面積が増大するという問題が生じ
る。
て、チップ面積の増大を極力抑えた横型IGBTと横型
ダイオードまたは横型MOSFETを具備する半導体装
置を提供することにある。
めに、第1導電形もしくは第2導電形のいずれかの第1
半導体基板と第1導電形の第2半導体基板とが第1酸化
膜を介して貼り合わされた貼り合わせ基板で、第1酸化
膜に達する溝が第2半導体基板に形成され、該溝の表面
が第2酸化膜で被覆され、該溝が多結晶半導体で充填さ
れ、該溝によって第2半導体基板が複数個の素子形成領
域に分割される誘電体分離基板において、一つの素子形
成領域内に、少なくとも横型絶縁ゲート型バイポーラト
ランジスタと、横型ダイオードとが形成される構成とす
る。この横型絶縁ゲート型バイポーラトランジスタのエ
ミッタ端子と横型ダイオードのアノード端子とが接続さ
れ、且つ、横型絶縁ゲート型バイポーラトランジスタの
コレクタ端子と横型ダイオードのカソード端子とが接続
される構成とするとよい。前記の横型絶縁ゲート型バイ
ポーラトランジスタのコンタクト領域が横型ダイオード
のアノード領域を兼ねるか、または横型絶縁ゲート型バ
イポーラトランジスタのバッファ領域の表面層に横型ダ
イオードのカソード領域が形成されるとよい。
縁ゲート型バイポーラトランジスタと、前記の横型ダイ
オードに代えて横型MOSFETとを形成した構成とし
てもよい。この横型絶縁ゲート型バイポーラトランジス
タのエミッタ端子と横型MOSFETのソース端子とが
接続され、且つ、横型絶縁ゲート型バイポーラトランジ
スタのコレクタ端子と横型MOSFETのドレイン端子
とが接続される構成とするとよい。前記の横型絶縁ゲー
ト型バイポーラトランジスタのエミッタ領域が横型MO
SFETのソース領域を兼ねるか、または、横型絶縁ゲ
ート型バイポーラトランジスタのバッファ領域の表面層
に横型MOSFETのドレイン領域が形成されるとよ
い。
(以下、横型IGBTと略す)の逆導通用に組み込む横
型ダイオードはアノード端子およびカソード端子がこの
横型IGBTのエミッタ端子およびコレクタ端子にそれ
ぞれ接続されるため、横型ダイオードのアノード・カソ
ード間に印加される電圧は横型IGBTのエミッタ・コ
レクタ間にそのまま同電圧が印加される。すなわち、横
型ダイオードと横型IGBTはそれぞれをトレンチ分離
領域で分離する必要がなく、同一の素子形成領域に形成
してよい。また横型MOSFETを形成した場合は、横
型MOSFETに形成される寄生ダイオードに前記の横
型ダイオードの役割をさせることができる。さらにこの
場合には横型IGBTと並列接続されるために、順方向
電流は横型IGBTと横型MOSFETとの両方に流す
ことができて、通電電流を大きくすることができる。
ダイオードもしくは横型IGBTと横型MOSFETの
こと)を同一の素子形成領域に作り込むために、従来2
個必要であった素子形成領域が1個でよくなり、1個分
のトレンチ分離領域と、その周辺部の前記の緩衝領域と
が不必要となる。さらに、隣接する横型IGBTのバッ
ファ領域またはコンタクト領域と、横型ダイオードのカ
ソード領域またはアノード領域とを共通にすることで、
素子形成領域の面積をさらに低減できる。隣接する横型
IGBTのエミッタ領域またはバッファ領域と、横型M
OSFETのソース領域またはドレイン領域とを共通に
することで、前記と同様に素子形成領域の面積をさらに
低減できる。
横型IGBTと横型ダイオードとを同一の素子形成領域
に形成した場合の要部断面図である。横型IGBTはn
チャネル型のIGBTとした場合を示した。当然pチャ
ネル形の場合は各領域が反対の導電形となる。n形また
はp形の第1半導体基板1上に、n形の第2半導体基板
3(以下に説明するnバッファ領域よりもn形不純物濃
度が低く、高抵抗である)を第1酸化膜2を介して貼り
合わせてSOI基板(貼り合わせ基板)を形成し、第2
半導体基板3を第1酸化膜2に達する溝で複数個の素子
形成領域となる領域に分割する。この溝の表面に第2酸
化膜14を被覆し、さらに、多結晶シリコン15で溝を
充填してトレンチ分離領域155を形成する。このよう
にして誘電体分離基板123が形成される。この誘電体
分離基板123に形成された分離された1個の素子形成
領域(トレンチ分離領域155と第1酸化膜2で囲まれ
る領域)内に横型IGBTと横型ダイオードとを形成す
る。
成方法を説明する。n形の第2半導体基板3の素子形成
領域の表面層にpウェル領域4を形成し、pウェル領域
4と離してnバッファ領域7を形成する。pウェル領域
4の表面層にn+ エミッタ領域6を形成し、さらにp+
コンタクト領域5を形成し、n形の第2半導体基板3と
n+ エミッタ領域6とに挟まれたpウェル領域4上にゲ
ート絶縁膜13を介して多結晶シリコンのゲート電極5
2を形成する。p+ コンタクト領域5上を含むn+ エミ
ッタ領域6上にエミッタ電極51を形成する。一方、n
バッファ領域7の表面層にp+ コレクタ領域8(括弧内
の数字は同時に形成するという意味で、(5)というこ
とはp+ コンタクト領域5と同時に形成する。以下の図
でも同様である)を形成し、p+ コレクタ領域5上にコ
レクタ電極53を形成する。さらに、エミッタ電極52
とエミッタ端子Eとを接続し、コレクタ電極53とコレ
クタ端子Cとを接続する。n形の第2半導体基板3の表
面層にpウェル領域4と離してn拡散領域9およびp拡
散領域11を形成し、n拡散領域9の表面層にn+カソ
ード領域10を形成し、p拡散領域11にはp+ アノー
ド領域12を形成する。p+ アノード領域54上および
n+ カソード領域10上にアノード電極54およびカソ
ード電極55をそれぞれ形成する。但し、横型IGBT
のn+ エミッタ領域6と横型ダイオードが隣接する領域
では、横型IGBTのp+ コンタクト領域5が横型ダイ
オードのp+ アノード領域12を兼ねている。さらに同
じようにエミッタ電極51がアノード電極54を兼ね
て、エミッタ端子Eがアノード端子Aを兼ねる。また図
では示さないが、横型IGBTのp+ コレクタ領域8が
横型ダイオードのn+ カソード領域10と隣接する領域
では、横型IGBTのnバッファ領域7の表面層に横型
ダイオードのn+ カソード領域10を形成する。さら
に、アノード電極54とアノード端子Aとを接続し、カ
ソード電極55とカソード端子Kとを接続する。さら
に、横型IGBTのエミッタ端子Eと横型ダイオードの
アノード端子Aとを接続し、コレクタ端子Cとカソード
端子Kとを接続する。また図では示さないが、横型IG
BTのp+ コレクタ領域8が横型ダイオードのn+ カソ
ード領域10と隣接する場合には、この隣接する領域で
は、横型IGBTのnバッファ領域7の表面層に横型ダ
イオードのn+ カソード領域10を形成し、コレクタ電
極53とカソード電極55が同一電極として形成され、
コレクタ端子Cとカソード端子Kとが同一端子となる。
これらの構成により、横型IGBTが逆バイアスされた
とき(逆導通状態のとき)、横型ダイオードを通して逆
電流を流すことができる。
ドの隣接する近傍の平面図と一部断面図である。尚、こ
の図ではIGBTはnチャネル型を示し、また表面の電
極は省略し、また平面図と一部断面図とが位置関係が分
かるようにした。このパターンにおいて横型IGBTと
横型ダイオードが隣接する領域のp+ コンタクト領域5
はIGBT側ではn+ エミッタ領域6が形成され、ダイ
オード側ではこのp+ コンタクト領域5がp+ アノード
領域12を兼ねる。またパターンはストライプ状をして
いる。
ス時における電流分布を示す。電流は電子流ie と正孔
流ih に分けて示す。横型ダイオードには逆バイアスさ
れるため電流は流れず、電流は横型IGBTにしか流れ
ない。図4は図1に示した半導体装置の逆導通時におけ
る電流分布を示す。この場合、横型ダイオードにのみ電
流は流れる。
のダイオードの代わりに横型MOSFETを形成した要
部断面図である。横型MOSFETは横型IGBTとほ
ぼ同じ工程で形成される。違いとしては、横型IGBT
のp+ コレクタ領域8がn+ドレイン領域18に代わる
点である。またIGBTの逆導通用ダイオードはMOS
FETの寄生ダイオードを利用する。この寄生ダイオー
ドはp+ コンタクト領域5/pウェル領域4/nバッフ
ァ領域7/n+ ドレイン領域18から構成されるpnダ
イオードである。図ではこの寄生ダイオードを点線で示
す。横型MOSFETのゲート電極58はゲート絶縁膜
13上に形成され、さらにゲート端子に接続される。p
+ コンタクト領域5上を含むn+ ソース領域6a上にソ
ース電極57が形成される。横型IGBTのn+ エミッ
タ領域6と横型MOSFETのn + ソース領域6aとが
隣接する領域では、横型IGBTのn+ エミッタ領域6
が横型MOSFETのn+ ソース領域6aを兼ねる。ま
た、エミッタ電極51がソース電極57を兼ねて、エミ
ッタ端子Eがソース端子Sを兼ねる。また図示しないが
横型IGBTのp+ コレクタ領域8と横型MOSFET
のn+ ドレイン領域18とが隣接する場合には、隣接す
る領域では、横型IGBTのnバッファ領域7の表面層
に横型MOSFETのn+ ドレイン領域18を形成し、
コレクタ電極53とドレイン電極56とが同一電極とし
て形成され、コレクタ端子Cとドレイン端子Dとが同一
端子となる。
ドを通して逆導通電流が流れる様子を示す。この回路は
プラズマディスプレイの駆動回路の一部で出力端子DO
には容量負荷が接続される。アース電位に対して、出力
端子DO の電位が低くなるとき、点線で示される寄生ダ
イオード20に逆導通電流ir が流れる。図7は図5の
横型IGBTと横型MOSFETとが隣接する近傍の平
面図と一部断面図である。尚、この図では横型IGBT
と横型MOSFETとはnチャネル型である。また表面
の電極は省略されている。
FETとが隣接する領域の横型IGBTのn+ エミッタ
領域6は横型MOSFETのn+ ソース領域6aを兼ね
ている。図8は図5で示した半導体装置の順バイアス導
通時における電流分布を示す。この場合、横型MOSF
ETも順バイアスされるため、電流は横型IGBTと横
型MOSFETの両方に流れる。このため、順バイアス
時の電流駆動能力は横型ダイオードを組み込んだ図1の
場合よりも向上する。
における電流分布を示す。この場合は逆導通電流を横型
MOSFETの寄生ダイオードを通して電子流ie およ
び正孔流ih を流すことができる。
形成した高耐圧横型IGBTの逆導通用に組み込む横型
ダイオードを横型IGBTと同一の素子形成領域に形成
することで、2つの素子を分離するために要するトレン
チ分離領域およびその周辺部の緩衝領域が不要となり、
2つの素子形成領域が必要とする面積より小さくでき
る。また横型IGBTと横型ダイオードとが隣接する領
域では、横型IGBTのバッファ領域内にダイオードの
カソード領域を形成することができるか、または横型I
GBTのp+ コンタクト領域と横型ダイオードのアノー
ド領域とを共通にすることができるため、個々のデバイ
スを個々の素子形成領域に形成した場合に比べて、素子
形成領域を小さくできる。その結果、逆導通用ダイオー
ドを組み込むことによるICチップ面積の増大を抑える
ことができる。
並列に形成することで、逆導通用のダイオードとしてM
OSFETの寄生ダイオードを利用することができて、
且つ、順バイアス導通時には横型IGBTばかりでな
く、横型MOSFETにも電流を流すことができる。そ
のため、順バイアス導通時の電流駆動能力が、横型MO
SFETを組み込んだ場合は横型ダイオードを組み込ん
だ場合よりも向上させることができる。
ダイオードとを同一の素子形成領域に形成した場合の要
部断面図
する近傍の平面図と一部断面図
る電流分布図
流分布図
ドの代わりに横型MOSFETを形成した要部断面図
逆導通電流を流す様子を示す図
接する近傍の平面図と一部断面図
流分布図
流分布図
で(a)はMOSFETの寄生ダイオードを利用する場
合、(b)はIGBTに個別のダオードを付加した場合
の図
ダイオードとを誘電体分離基板に形成した場合の要部断
面図
隣接する近傍の平面図と一部断面図
Claims (6)
- 【請求項1】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と第1導電形の第2半導体基板とが第
1酸化膜を介して貼り合わされた貼り合わせ基板で、第
1酸化膜に達する溝が第2半導体基板に形成され、該溝
の表面が第2酸化膜で被覆され、該溝が多結晶半導体で
充填され、該溝によって第2半導体基板が複数個の素子
形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に、少なくとも横型絶縁ゲート型
バイポーラトランジスタと横型ダイオードとが形成さ
れ、前記横型絶縁ゲート型バイポーラトランジスタのエ
ミッタ領域と前記横型ダイオードのアノード領域とが隣
接する領域では、前記横型絶縁ゲート型バイポーラトラ
ンジスタのコンタクト領域が前記横型ダイオードのアノ
ード領域を兼ねることを特徴とする半導体装置。 - 【請求項2】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と第1導電形の第2半導体基板とが第
1酸化膜を介して貼り合わされた貼り合わせ基板で、第
1酸化膜に達する溝が第2半導体基板に形成され、該溝
の表面が第2酸化膜で被覆され、該溝が多結晶半導体で
充填され、該溝によって第2半導体基板が複数個の素子
形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に、少なくとも横型絶縁ゲート型
バイポーラトランジスタと横型ダイオードとが形成さ
れ、前記横型絶縁ゲート型バイポーラトランジスタのコ
レクタ領域と前記横型ダイオードのカソード領域とが隣
接する領域では、前記横型絶縁ゲート型バイポーラトラ
ンジスタのバッファ領域の表面に前記横型ダイオードの
カソード領域が形成される ことを特徴とする半導体装
置。 - 【請求項3】前記横型ダイオードは、同一の素子形成領
域内に形成された横型絶縁ゲート型バイポーラトランジ
スタの逆導通用ダイオードであることを特徴とする請求
項1または請求項2に記載の半導体装置。 - 【請求項4】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と第1導電形の第2半導体基板とが第
1酸化膜を介して貼り合わされた貼り合わせ基板で、第
1酸化膜に達する溝が第2半導体基板に形成され、該溝
の表面が第2酸化膜で被覆され、該溝が多結晶半導体で
充填され、該溝によって第2半導体基板が複数個の素子
形成領域に分割される誘電体分離基板において、 一つの素子形成領域内に少なくとも横型絶縁ゲート型バ
イポーラトランジスタと横型MOSFETとが形成さ
れ、前記横型絶縁ゲート型バイポーラトランジスタのエ
ミッタ領域と前記横型MOSFETのソース領域とが隣
接する領域では、前記横型絶縁ゲート型バイポーラトラ
ンジスタのエミッタ領域が前記横型MOSFETのソー
ス領域を兼ねることを特徴とする半導体装置。 - 【請求項5】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と第1導電形の第2半導体基板とが第
1酸化膜を介して貼り合わされた貼り合わせ基板で、第
1酸化膜に達する溝が第2半導体基板に形成され、該溝
の表面が第2酸化膜で被覆され、該溝が多結晶半導体で
充填され、該溝によって第2半導体基板が複数個の素子
形成領域に分割される誘電体分離基板において、一つの
素子形成領域内に少なくとも横型絶縁ゲート型バイポー
ラトランジスタと横型MOSFETとが形成され、前記
横型絶縁ゲート型バイポーラトランジスタのコレクタ領
域と前記横型MOSFETのドレイン領域とが隣接する
領域では、前記横型絶縁ゲート型バイポーラトランジス
タのバッファ領域の表面層に前記横型MOSFETのド
レイン領域が形成されることを特徴とする半導体装置。 - 【請求項6】前記横型MOSFETの寄生ダイオード
は、同一の素子形成領域内に形成された横型絶縁ゲート
型バイポーラトランジスタの逆導通用ダイオードとして
用いることを特徴とする請求項4または請求項5記載の
半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00178197A JP3237555B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置 |
US09/004,559 US20020053717A1 (en) | 1997-01-09 | 1998-01-08 | Semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00178197A JP3237555B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10200102A JPH10200102A (ja) | 1998-07-31 |
JP3237555B2 true JP3237555B2 (ja) | 2001-12-10 |
Family
ID=11511127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00178197A Expired - Fee Related JP3237555B2 (ja) | 1997-01-09 | 1997-01-09 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20020053717A1 (ja) |
JP (1) | JP3237555B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19845995A1 (de) * | 1998-04-15 | 2000-04-13 | Andreas Boehringer | Stromrichter mit aktiv beeinflußter Kommutierung |
JP4872141B2 (ja) * | 1999-10-28 | 2012-02-08 | 株式会社デンソー | パワーmosトランジスタ |
KR100302189B1 (ko) * | 1999-10-05 | 2001-11-02 | 윤종용 | 에스.오.아이(soi)구조를 갖는 반도체 소자 및 그 제조방법 |
JP2002231820A (ja) * | 2001-01-30 | 2002-08-16 | Sanyo Electric Co Ltd | パワー半導体装置及び半導体装置の製造方法 |
JP4190311B2 (ja) * | 2003-03-10 | 2008-12-03 | 三菱電機株式会社 | 半導体装置 |
JP4440040B2 (ja) | 2004-08-27 | 2010-03-24 | 三菱電機株式会社 | 半導体装置 |
JP4845410B2 (ja) * | 2005-03-31 | 2011-12-28 | 株式会社リコー | 半導体装置 |
JP4876440B2 (ja) * | 2005-06-03 | 2012-02-15 | 株式会社デンソー | 半導体装置 |
US7473976B2 (en) * | 2006-02-16 | 2009-01-06 | Fairchild Semiconductor Corporation | Lateral power transistor with self-biasing electrodes |
JP5055813B2 (ja) * | 2006-04-10 | 2012-10-24 | 富士電機株式会社 | Soi横型半導体装置 |
JP4342579B2 (ja) * | 2006-08-31 | 2009-10-14 | 三洋電機株式会社 | 半導体装置 |
JP4458112B2 (ja) * | 2007-04-18 | 2010-04-28 | 株式会社日立製作所 | 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ |
KR100880231B1 (ko) * | 2007-06-20 | 2009-01-28 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
JP5270876B2 (ja) * | 2007-08-22 | 2013-08-21 | セイコーインスツル株式会社 | 半導体装置 |
JP2010092978A (ja) * | 2008-10-06 | 2010-04-22 | Nec Electronics Corp | 絶縁ゲートバイポーラトランジスタ |
JP2010103288A (ja) * | 2008-10-23 | 2010-05-06 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2009064036A (ja) * | 2008-11-13 | 2009-03-26 | Hitachi Ltd | プラズマディスプレイ装置 |
JP5017303B2 (ja) * | 2009-03-25 | 2012-09-05 | 株式会社東芝 | 半導体装置 |
JP2009265682A (ja) * | 2009-06-29 | 2009-11-12 | Hitachi Ltd | 表示装置、pdp表示装置及びその駆動回路 |
JP2010092056A (ja) * | 2009-10-14 | 2010-04-22 | Hitachi Ltd | Pdp表示装置 |
CN101980363B (zh) * | 2010-08-31 | 2011-11-16 | 电子科技大学 | 一种可控自钳位SensorFET复合横向功率器件 |
CN101980362B (zh) * | 2010-08-31 | 2011-12-21 | 电子科技大学 | 一种可控自钳位SensorFET复合纵向功率器件 |
JP5167323B2 (ja) | 2010-09-30 | 2013-03-21 | トヨタ自動車株式会社 | 半導体装置 |
US8896021B2 (en) * | 2011-09-14 | 2014-11-25 | United Microelectronics Corporation | Integrated circuit device |
JP5672500B2 (ja) * | 2011-10-18 | 2015-02-18 | トヨタ自動車株式会社 | 半導体装置 |
JP6244177B2 (ja) | 2013-11-12 | 2017-12-06 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
US9608060B2 (en) * | 2014-11-06 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structure for semiconductor device |
US10546816B2 (en) * | 2015-12-10 | 2020-01-28 | Nexperia B.V. | Semiconductor substrate with electrically isolating dielectric partition |
CN106505101B (zh) * | 2016-10-19 | 2019-03-12 | 东南大学 | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 |
CN110491889B (zh) * | 2019-09-17 | 2024-03-29 | 成都矽能科技有限公司 | 一种soi横向恒流二极管及其制造方法 |
-
1997
- 1997-01-09 JP JP00178197A patent/JP3237555B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-08 US US09/004,559 patent/US20020053717A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JPH10200102A (ja) | 1998-07-31 |
US20020053717A1 (en) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3237555B2 (ja) | 半導体装置 | |
JP3203814B2 (ja) | 半導体装置 | |
US6639295B2 (en) | Semiconductor device | |
JP3163820B2 (ja) | 半導体装置 | |
JPH10321877A (ja) | 高耐圧電力用半導体装置 | |
JPH08139319A (ja) | 半導体装置およびその製造方法 | |
JPH03238871A (ja) | 半導体装置およびその製造方法 | |
US5530271A (en) | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages | |
JPH03194974A (ja) | Mos型半導体装置 | |
JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
JPH0851197A (ja) | 電流飽和特性を有するmos制御サイリスタ | |
US4935799A (en) | Composite semiconductor device | |
JPH10321859A (ja) | 寄生サイリスターラッチアップを防止するために不連続のエミッター領域を含む電力半導体装置 | |
US5442219A (en) | Semiconductor device for controlling electric power | |
JP3257186B2 (ja) | 絶縁ゲート型サイリスタ | |
JPH1065018A (ja) | 半導体装置 | |
JP2004006555A (ja) | 半導体装置 | |
JPH08130312A (ja) | 横型半導体装置およびその使用方法 | |
JPH0846053A (ja) | Ac型プラズマディスプレイ駆動用ic | |
JPH10270686A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP3116667B2 (ja) | 半導体装置 | |
JP3249175B2 (ja) | 絶縁ゲート付きサイリスタ及び高耐圧半導体装置 | |
JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
JP3196575B2 (ja) | 複合半導体装置及びそれを使った電力変換装置 | |
JP2646765B2 (ja) | Misゲート制御型サイリスタ半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |