CN101604671A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101604671A
CN101604671A CNA2009101464962A CN200910146496A CN101604671A CN 101604671 A CN101604671 A CN 101604671A CN A2009101464962 A CNA2009101464962 A CN A2009101464962A CN 200910146496 A CN200910146496 A CN 200910146496A CN 101604671 A CN101604671 A CN 101604671A
Authority
CN
China
Prior art keywords
pad
wiring substrate
lnd3
pads
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101464962A
Other languages
English (en)
Other versions
CN101604671B (zh
Inventor
团野忠敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101604671A publication Critical patent/CN101604671A/zh
Application granted granted Critical
Publication of CN101604671B publication Critical patent/CN101604671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49014—Superconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种使用NSMD作为焊盘的构造时可以抑制焊球的高度不均的技术。设置有贯穿布线衬底1S的通孔V。而且，在布线衬底1S的背面上以与通孔V直接连接的方式形成焊盘LND3。此焊盘LND3形成为内包在阻焊剂SR上所形成的开口部K中。且，在焊盘LND3上搭载有半球HBa。即，本发明的特征在于将布线衬底1S的背面上所形成的焊盘LND3与通孔V的连接构成作为焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。

Description

半导体装置及其制造方法
技术领域
本发明是有关于一种半导体装置及其制造技术，尤其是关于一种在布线衬底上搭载有半导体芯片，且在布线衬底的半导体芯片搭载面(表面)的相反侧的面(背面)上具备外部连接用端子的半导体装置及适用于此半导体装置的制造且有效的技术。
背景技术
在日本专利特开2006-190928号公报(专利文献1)中，记载有一种与如下的BGA(Ball Grid Array，球栅阵列)相关的技术，即此BGA是防止在形成于布线衬底上的通孔中形成有空孔或凹坑。在此技术中，在布线衬底的内部形成有不贯穿布线衬底的通孔(盲孔(blind via))，且以与此通孔直接连接的方式在布线衬底的背面形成有焊盘(焊垫)。即，揭示了在形成于布线衬底的背面的焊盘上配置有通孔的所谓焊垫内通孔(Padon via)的构造。此时，形成于布线衬底的背面的焊盘的端部由阻焊剂覆盖，在焊盘的中央部形成有使阻焊剂开口的开口部。即，专利文献1中所记载的焊盘形成所谓的SMD(Solder Mask Defined，阻焊膜定义)的构造，此构造是指形成于阻焊剂上的开口部的孔径小于焊盘的直径，且此开口部形成为在平面上内包于焊盘内。在形成此SMD的构造的焊盘上搭载有焊球而形成BGA。
在日本专利特开2002-368154号公报(专利文献2)中，形成有贯穿布线衬底的通孔，且以与此通孔直接连接的方式在布线衬底的背面上形成有焊盘(焊垫)。即，在专利文献2中也揭示有所谓的焊垫内通孔的构造。此时，在专利文献2中作为对象的封装是LGA(Land Grid Array，接点栅格阵列)，且以在布线衬底的背面上未涂布有阻焊剂的方式构成。
[专利文献1]
日本专利特开2006-190928号公报
[专利文献2]
日本专利特开2002-368154号公报
近年来，在半导体芯片的封装形态中，例如有被称为BGA(Ball Grid Array)的形态。BGA是首先将半导体芯片搭载在布线衬底的表面上，并使用导线来连接形成于此半导体芯片上的焊接垫与形成于布线衬底的表面的电极。且，使布线衬底的表面上所形成的电极与贯穿布线衬底的通孔电性连接。使贯穿布线衬底的通孔与布线衬底的背面上所形成的焊盘连接。在此焊盘上搭载焊球而构成外部连接端子。
以上述方式构成的BGA中，在布线衬底的背面成矩阵状地配置有焊盘。因此，与仅从引线框(1ead frame)的四个方向取出引线(外部连接端子)的QFP(Quad Flat Package，四方扁平封装)相比，能够在更小面积的布线衬底上配置较多的外部连接端子。因此，BGA较QFP具有如下优点，即相对于外部连接端子伴随半导体芯片的高集成化及高功能化而增加，趋于小型化。
在上述的BGA中，对布线衬底的背面上所形成的焊盘的构成进行说明。通常，BGA是以如下方式构成，即形成于布线衬底的背面的配线的一端连接于贯穿布线衬底的通孔，且焊盘连接于此配线的另一端。此时，以覆盖焊盘的方式在布线衬底的背面上涂布有阻焊剂，在此阻焊剂上形成有使焊盘露出的开口部。根据此开口部的口径与焊盘的直径的关系，区分成SMD与NSMD(Non Solder Mask Defined，非阻焊膜定义)。
所谓SMD是指开口部的口径小于焊盘的直径，且开口部在平面上内包于焊盘中的构造，所谓NSMD是指开口部的口
Figure G2009101464962D00021
大于焊盘的画径，且焊盘在平面上内包于开口部中的构造。即，在SMD中，焊盘的端部由阻焊剂覆盖，面积小于焊盘的面积的开口部形成于焊盘的中央部。相对于此，在NSMD中，整个焊盘从开口部露出。在BGA中虽存在使焊盘的构造为SMD或NSMD的形态，但就提高焊盘与焊球的密接性的观点而言，NSMD优于SMD。对其原因进行说明。当焊盘的构造为SMD时，因开口部内包于焊盘中，所以从开口部露出的焊盘的区域仅为焊盘的上表面。相对于此，当焊盘的构造为NSMD时，因整个焊盘从开口部露出，所以不仅焊盘的上表面，焊盘的侧面也从开口部露出。即，焊盘由例如金属膜形成，当焊盘的构造为SMD时仅金属膜的表面露出，相对于此，当焊盘的构造为NSMD时不仅金属膜的表面，金属膜的膜厚方向的侧面也露出。因此，NSMD较SMD露出的面积更大，焊盘与搭载于其上的焊球的黏接面积增大。由此可知，NSMD与SMD相比，可以提高焊盘与焊球的密接性。即，如果考虑提高焊盘与焊球的黏接强度，则可以认为使用NSMD较使用SMD更理想。
然而，NSMD存在如下所示的问题。在NSMD中，开口部的口径大于焊盘的直径的结果，不仅焊盘，与焊盘连接的配线的一部分也从开口部露出。此时，例如，如果使阻焊剂开口而形成的开口部相对于焊盘偏离地形成，则从开口部露出的配线的面积将产生变化。即，即便开口部的偏离是可以内包焊盘的程度的轻微偏离，从开口部露出的配线的面积也会产生变化。此时，从开口部露出的焊盘与配线的合计露出面积会于各个开口部上而不同。如此一来，与焊球接触(濡湿)的露出面积将于各个开口部上而不同。其结果，于各个开口部上焊球的高度会变得不同，在搭载于布线衬底的背面的多个焊球中，高度不均增大。如果焊球的高度不均增大，则将布线衬底安装于母板上时有可能会产生安装不良。
因此，现实中，就确保布线衬底与母板的安装可靠性的观点而言，使用SMD的焊盘而非使用NSMD的焊盘。然而，在SMD中，因焊盘与焊球的黏接强度变弱，所以无法避免将BGA安装于母板上时的连接寿命下降的问题。即，因NSMD较SMD能够增强焊盘与焊球的黏接强度，所以NSMD较SMD能够延长BGA与母板的连接寿命。因此，只要可以抑制作为NSMD的问题的焊球的高度不均，则便能够获得使用NSMD的优点。
本发明的目的在于提高半导体装置的特性，尤其在于提供一种使用NSMD作为焊盘的构造时可以抑制焊球的高度不均的技术。
本发明的上述及其它目的与新颖特征当根据本说明书的描述及附图而变得明确。
发明内容
如果对本申请案中所揭示的发明之中的具有代表性的发明的概要进行简单的说明，则为如下所述。
具有代表性的实施形态的半导体装置的特征在于具备：(a)布线衬底；(b)半导体芯片，其搭载于所述布线衬底的第1面上；以及(c)多根导线，此等将形成于所述布线衬底上的多个电极与形成于所述半导体芯片上的多个焊接垫分别连接于一起。此处，所述布线衬底具有：(a1)所述多个电极，此等形成于所述布线衬底的所述第1面上；(a2)多个第1焊盘，此等形成于所述布线衬底的所述第1面上，且设置为不与所述多个电极在平面上重叠；及(a3)多根第1配线，此等形成于所述布线衬底的所述第1面上，将所述多个电极与所述多个第1焊盘分别电性连接于一起。进而，所述布线衬底具有：(a4)多个通孔，形成为在平面上内包于所述多个第1焊盘的各个焊盘中，且贯穿所述布线衬底；以及(a5)多个第2焊盘，此等形成于作为所述布线衬底的所述第1面的相反侧的面的第2面上，且形成为在平面上内包所述多个通孔的各个通孔，且与所述多个通孔的各个通孔电性连接。此外，所述布线衬底具有：(a6)保护膜，其形成于所述布线衬底的所述第2面上且具有多个第1开口部，此等第1开口部的面积大于所述多个第2焊盘的各个焊盘的面积，且内包着所述多个第2焊盘的各个焊盘；及(a7)多个第1突起电极，此等设置于所述保护膜上所形成的所述多个第1开口部的各个开口部，且与所述多个第2焊盘的各个焊盘电性连接。
另外，具有代表性的实施形态的半导体装置的制造方法的特征在于包括如下步骤：(a)将半导体芯片搭载于布线衬底的第1面上；及(b)使用多根导线将形成于所述布线衬底上的多个电极与形成于所述半导体芯片上的多个焊接垫分别连接于一起。进而包括如下步骤：(c)利用树脂密封搭载于所述布线衬底的所述第1面上的所述半导体芯片；及(d)经由掩膜在所述布线衬底的所述第1面的相反侧的第2面上涂布焊膏，由此形成多个第1突起电极。此处，在所述(a)步骤前所准备的所述布线衬底上形成有：所述多个电极，此等形成于所述布线衬底的所述第1面上；多个第1焊盘，此等形成于所述布线衬底的所述第1面上，且设置为不与所述多个电极在平面上重叠；及多根第1配线，此等形成于所述布线衬底的所述第1面上，且将所述多个电极与所述多个第1焊盘分别电性连接于一起。进而，在所述布线衬底上形成有：多个通孔，此等形成为在平面上内包于所述多个第1焊盘的各个焊盘中，且贯穿所述布线衬底；多个第2焊盘，此等形成于作为所述布线衬底的所述第1面的相反侧的面的第2面上，且形成为在平面上内包着所述多个通孔的各个通孔，且与所述多个通孔的各个通孔电性连接。此外，在所述布线衬底上形成有保护膜，所述保护膜是形成于所述布线衬底的所述第2面上且具有多个第1开口部，此等第1开口部的面积大于所述多个第2焊盘的各个焊盘的面积，且内包着所述多个第2焊盘的各个焊盘。此时，所述(d)步骤是以经由所述保护膜上所形成的所述第1开口部与所述多个第2焊盘的各个焊盘连接的方式，形成所述多个第1突起电极。
如果对由本申请案中所揭示的发明之中具有代表性的发明所获得的效果进行简单的说明，则为如下所述。
当使用NSMD作为焊盘的构造时，可以抑制焊球的高度不均。
附图说明
图1是表示手机的收发部的构成的方块图。
图2是对RFIC的功能进行说明的方块图。
图3是表示形成有RFIC的半导体芯片CHP的布局构成的图。
图4是表示半导体芯片的示意性的截而的截面图。
图5是表示本发明的实施形态1中的半导体装置的封装的图。
图6是表示布线衬底的背面的图。
图7是以截面对图5及图6所示的半导体装置的封装形态的一例进行说明的图。
图8是以截面对图5及图6所示的半导体装置的封装形态的一例进行说明的图。
图9是表示本发明者们所研究的半球LGA中的布线衬底的构成的图。
图10是表示形成于布线衬底的背面的焊盘的构成形态的一例的图。
图11是以图10的A-A线进行切断的截面图。
图12是表示形成于布线衬底的背面的焊盘的构成形态的一例的图。
图13是以图12的A-A线进行切断的截面图。
图14(a)是表示相对于焊盘而正常地形成开口部的NSMD的图，图14(b)是表示相对于焊盘而使开口部向纸面下侧方向偏离来形成开口部的NSMD的图。而且，图14(c)是表示相对于焊盘而使开口部向纸面上侧方向偏离来形成开口部的NSMD的图。
图15(a)是表示相对于焊盘而正常地形成开口部的SMD的图，图15(b)是表示相对于焊盘而使开口部向纸面下侧方向偏离来形成开口部的SMD的图。而且，图15(c)是表示相对于焊盘而使开口部向纸面上侧方向偏离来形成开口部的SMD的图。
图16是表示实施形态1中的布线衬底的示意性的构成的图。
图17是表示布线衬底的背面的图。
图18是表示形成于布线衬底的背面的焊盘内通孔构造，且焊盘的构成形态为NSMD的构造的截面图。
图19是将形成于布线衬底的背面的一个焊盘LND的构成加以放大表示的图。
图20是以图19的A-A线进行切断的截面图。
图21(a)是表示在本实施形态1中的焊盘内通孔构造中，相对于焊盘而正常地形成开口部的NSMD的图。图21(b)是表示在本实施形态I中的焊盘内通孔构造中，相对于焊盘而使开口部向纸面下侧方向偏离来形成开口部的NSMD的图。图21(c)是表示在本实施形态1中的焊盘内通孔构造中，相对于焊盘而使开口部向纸面上侧方向偏离来形成开口部的NSMD的图。
图22是从芯片搭载面(表面)侧观察实施形态1中的布线衬底1S的图。
图23是表示未使用焊盘内通孔构造时的连接电极与焊盘的配线的布局构成的放大图。
图24是表示使用焊盘内通孔构造时的连接电极与焊盘的配线的布局构成的放大图。
图25是表示使用焊盘内通孔构造时的连接电极与焊盘的配线的布局构成的放大图。
图26是表示对半球LGA与BGA的对于冲击力的耐受性进行测定所获得的结果的表。
图27是表示实施形态1中的布线衬底的制造步骤的截面图。
图28是表示紧接图27的布线衬底的制造步骤的截面图。
图29是表示紧接图28的布线衬底的制造步骤的截面图。
图30是表示紧接图29的布线衬底的制造步骤的截面图。
图31是表示紧接图30的布线衬底的制造步骤的截面图。
图32是表示紧接图31的布线衬底的制造步骤的截面图。
图33是表示紧接图32的布线衬底的制造步骤的截面图。
图34是表示紧接图33的布线衬底的制造步骤的截面图。
图35是表示紧接图34的布线衬底的制造步骤的截面图。
图36是表示紧接图35的布线衬底的制造步骤的截面图。
图37是表示形成半球LGA的制造步骤的流程的流程图。
图38是表示半球LGA的制造步骤的截面图。
图39是表示紧接图38的半球LGA的制造步骤的截面图。
图40是表示紧接图39的半球LGA的制造步骤的截面图。
图41是表示紧接图40的半球LGA的制造步骤的截面图。
图42是表示紧接图41的半球LGA的制造步骤的截面图。
图43是表示紧接图42的半球LGA的制造步骤的截面图。
图44是表示紧接图43的半球LGA的制造步骤的截面图。
图45是表示紧接图44的半球LGA的制造步骤的截面图。
图46是表示紧接图45的半球LGA的制造步骤的截面图。
图47是表示半球LGA的截面图。
图48是表示将半球LGA安装于母板上的状态的截面图。
图49是表示将半球LGA安装于母板上的安装步骤的截面图。
图50是表示紧接图49的安装步骤的截面图。
图51是表示紧接图50的安装步骤的截面图。
图52是表示紧接图51的安装步骤的截面图。
图53是表示实施形态2的半球LGA中的布线衬底的构成的图。
图54是表示在布线衬底的表面上连接电极与焊盘的配线的布局构成的图。
图55是表示实施形态3的半球LGA中的布线衬底的构成的图。
图56是表示在布线衬底的表面上连接电极与焊盘的配线的布局构成的图。
图57是表示实施形态4的由BGA形成的封装的示意性的构成的截面图。
图58是表示实施形态4中的BGA的制造步骤的流程图。
图59是表示BGA的制造步骤的截面图。
图60是表示紧接图59的BGA的制造步骤的截面图。
图61是表示实施形态5的由LGA形成的封装的示意性的构成的截面图。
图62是表示实施形态5中的LGA的制造步骤的流程图。
[符号的说明]
1                    手机
1S                   布线衬底
2                    应用程序处理器
3                    存储器
4                    基带部
5                    RFIC
6                    功率放大器
7                    SAW滤波器
8                    天线开关
9                    天线
10                   LNA
11                   可调式放大器
12、34、37、44       混频器
13、15、17、19       低通滤波器
14、16、18           PGA
20                   解调器
21                   ADC/DAC&DC偏置用控制逻辑电路部
22、35               90度移相器
23                   RF合成器
24                   IF合成器
25                   缓冲器
26                   RFVCO
27、28、41           分频器
29、30               开关
31                   分频器
32                            IFVCO
33                            VCXO
36                            加法器
38                            DPD
39                            环路滤波器
40                            TXVCO
42                            耦合器
43                            放大器
45                            焊垫
50                            半导体基板
51                            嵌入式绝缘膜
52                            硅层
53                            元件分离区域
54                            沟槽
55a、55c、56a、56e、57a、57c、57d、60a、60c、61a、61b、61c、64a
                              n型半导体区域
55b、55d、55f、57b            n+型半导体区域
55e、56c、56f、57e、60b       p型半导体区域
56b、56d                      p+型半导体区域
58                            栅极绝缘膜
59                            栅极电极
62                            电容绝缘膜
63                            上部电极
65                            多晶硅膜
66                            氮化硅膜
67                            氧化硅膜
68                            配线
a、b                          距离
Ba                            焊球
BK                            下部模具
BL                            外部连接端子
C                               电容元件
C1                              夹头
C2                              毛细管
CF1、CF2、CF3                   导电膜
CHP                             半导体芯片
DB                              切断刀片
DF                              干膜
DFM                             切断框
DT                              切断胶带
E                               电极
G                               研磨机
HBa                             半球
K                               开口部
K2                              开口部
L1、L2、L3                      配线
LND1、LND2、LND3、LND4、LND5    焊盘
M                               树脂
MB                              母板
MS                              基板
MSK                             金属掩膜
P                               绝缘膏
Pa                              封装
PLG                             插塞
PT                              保护胶带
Q1                              PNP型双极晶体管
Q2                              NPN型双极晶体管
Q3                              p通道型MISFET
Q4                              n通道型MISFET
R                               电阻元件
S1                              刮刀
SB                              接合焊
SP        焊膏
SP2       焊膏
SR、SR2   阻焊剂
UK        上部模具
V、V2     通孔
W         导线
WF        半导体晶片
具体实施方式
在以下的实施形态中，方便起见，在需要时会分割成多个部分或实施形态来进行说明，但除了特别明示的情况以外，这些部分或实施形态并非互不相关，而是处于一方为另一方的一部分或全部的变形例、详细说明、补充说明等的关系。
另外，在以下的实施形态中，当言及要素的数等(包含个数、数值、量、范围等)时，除了特别明示的情况及原理上明显限定于特定的数的情况等以外，并不限定于特定的数，可以是特定的数以上，也可以是特定的数以下。
进而，在以下的实施形态中的构成要素(也包含要素步骤等)除了特别明示的情况及认为原理上明显是必需的构成要素的情况等以外，当然存在并非为必需的构成要素。
同样，在以下的实施形态中，当言及构成要素等的形状、位置关系等时，除了特别明示的情况及原理上认为明显并非如此的情况等以外，实质上包含与构成要素等的形状等近似或类似的形状等。此点对于上述数值及范围而言也相同。
另外，在用于说明实施形态的所有图式中，原则上对相同的构件附上相同的符号，并省略重复的说明。此外，为了便于理解图式，有时即便是平面图也会附上影线。
(实施形态1)图1是表示手机的收发部的构成的方块图。如图1所示，手机1具有：应用程序处理器2、存储器3、基带部4、RFIC(Radio Frequency Integrated Circuit，射频集成电路)5、功率放大器6、SAW(Surface Acoustic Wave，声表面波)滤波器7、天线开关8及天线9。
应用程序处理器2由例如CPU(Central Processing Unit，中央处理器)构成，其具有实现手机1的应用程序功能的功能。具体而言，从存储器3读出命令后进行解码，根据解码结果进行各种运算或控制，由此来实现应用程序功能。存储器3具有存储数据的功能，其以对例如使应用程序处理器2动作的程序或应用程序处理器2中的处理数据进行存储的方式构成。另外，存储器3不仅可供应用程序处理器2进行存取，也可以供基带部4进行存取，也可以用于对基带部中所处理的数据进行存储。
基带部4内置有作为中央控制部的CPU，其以在进行发送时能够对经由操作部的来自用户(通话方)的声音信号(模拟信号)进行数字处理而生成基带信号的方式构成。另一方面，其以在进行接收时能够从作为数字信号的基带信号中生成声音信号的方式构成。
RFIC5以如下方式构成，即在进行发送时可以对基带信号进行调制而生成射频信号，在进行接收时可以对接收信号进行解调而生成基带信号。功率放大器6是利用从电源中供给的电力重新生成与微弱的输入信号相似的大功率的信号并将此信号输出的电路。SAW滤波器7是以仅使接收信号中的特定的频带的信号通过的方式构成。
天线开关8是用于将输入到手机1中的接收信号与从手机1中输出的发送信号分离，天线9是用于收发电波的天线。
手机1以上述的方式构成，以下，对手机1的动作进行简单的说明。首先，对发送信号的情形进行说明。将利用基带部4对声音信号等模拟信号进行数字处理而生成的基带信号输入到RFIC5中。在RFIC5中，利用调制信号源及混频器将所输入的基带信号转换为射频(RF(Radio Frequency)频率)信号。将转换为射频的信号从RFIC5输出到功率放大器(RF模块)6。输入到功率放大器6中的射频信号由功率放大器6放大后，将经由天线开关8而从天线9发送。
其次，对接收信号的情形进行说明。通过天线9所接收到的射频信号(接收信号)将在通过SAW滤波器7后输入到RFIC5中。在RFIC5中，对所输入的接收信号进行放大后，通过调制信号源及混频器进行频率转换。然后，对经频率转换的信号进行检波，提取出基带信号。其后，将此基带信号从RFIC5输出到基带部4。此基带信号在基带部4经过处理后输出声音信号。
如上所述，当从手机1发送信号时，RFIC5具有对基带信号进行调制而生成射频信号的功能，且当从手机1接收信号时，RFIC5具有对射频信号进行解调而生成基带信号的功能。接着，对具有此种功能的RFIC5的构成进行说明。
图2是对RFIC5的功能进行说明的方块图。本实施形态1中的手机是进行例如三频信号处理的手机，其可以进行例如900MHz频带的GSM(Global System for MobileCommunications，全球移动通讯***)通信方式、1800MHz频带的DCS(Digital CellularSystem，数字蜂窝***)1800通信方式、1900MHz频带的PCS(Personal CommunicationsService，个人通讯服务)1900通信方式的信号处理。进行此种三频信号处理的RFIC5示于图2中。
在图2所示的RFIC5中形成有接收电路与发送电路。首先，对接收电路的构成进行说明。RFIC5的接收电路是经由天线9、天线开关8及与天线开关8并联连接的3个SAW滤波器7而配置。具体而言，RFIC5的接收电路具有与各个SAW滤波器7连接的3个低噪声放大器(LNA(Low Noise Amplifier)10)，以及与这3个LNA10连接、且并联连接的两个可调式放大器11。且，这两个可调式放大器11上分别连接有混频器12、低通滤波器13、PGA(Programmable Gain Amplifier，可编程增益放大器)14、低通滤波器15、PGA16、低通滤波器17、PGA18、低通滤波器19及解调器20。PGA14、PGA16及PGA18由ADC(Analog-to-Digital Converter，模拟-数字转换器)/DAC(Digital-to-AnalogConverter，数字-模拟转换器)及直流偏置(DC offset)用控制逻辑电路部21控制。进而，两个混频器12由90度移相器(90度相位转换器)22控制相位。
由90度移相器22及两个混频器12所构成的I/Q(in-phase/quadrature，同相/正交)调制器为了对应各个频段，分别对应于3个LNA10而设置，但在图2中，为了简略化而合成一个来进行图示。
在RFIC5中，作为信号处理IC(Integrated Circuit，集成电路)，设置有包含RF合成器23及IF(Intermediate Frequency，中频)合成器24的合成器。RF合成器23经由缓冲器25与RFVCO(Radio Frequency Voltage Controlled Oscillator，射频压控振荡器)26连接，且以使RFVCO26输出RF局部信号的方式进行控制。缓冲器25上串联有两个局部信号用的分频器27及分频器28，分频器27及分频器28的各自输出端上连接有开关29与开关30。从RFVCO26输出的RF局部信号通过开关29的切换而输入到90度移相器22中。根据此RF局部信号，90度移相器22对混频器12进行控制。
IF合成器24经由分频器31与IFVCO(Intermediate Frequency Voltage ControlledOscillator，中频压控振荡器)32连接，且以使IFVCO32输出IF局部信号的方式进行控制。而且以如下方式构成，即通过RF合成器23及IF合成器24对VCXO(Voltage ControlX-tal Oscillator，压控晶体振荡器)33进行控制，由此从VCXO33输出基准信号并输出到基带部4中。
在RFIC5的接收电路中，以LNA10及可调式放大器11将通过SAW滤波器7的射频信号放大后，由混频器12将此射频信号转换为中频的信号。此混频器12由90度移相器22，根据来自受到RF合成器23控制的RFVCO26的RF局部信号来控制。继而，利用PGA14、16、18将由混频器12转换而成的中频的信号放大。此时，PGA14、16、18由ADC/DAC&偏置用控制逻辑电路部21来控制。然后，以解调器20将经放大的中频信号转换为基带信号(I、Q信号)后将此基带信号输出到基带部4。RFIC5的接收电路以上述方式动作。
其次，对发送电路的构成进行说明。RFIC5的发送电路具有将从基带部4输出的I、Q信号作为输入信号的两个混频器34、以及对这两个混频器34的相位进行控制的90度移相器35。进而，发送电路具有对两个混频器34的输出信号进行相加的加法器36、将加法器36的输出信号均作为输入信号的混频器37及DPD(Digital Phase Detector，数字鉴相器)38。而且，发送电路具有混频器37及DPD38的输出信号均输入的环路滤波器(loop filter)39、以及将环路滤波器39的输出信号均作为输入信号的两个TXVCO(Transmit Voltage Controlled Oscillator，发射压控振荡器)40。
由混频器34、90度移相器35及加法器36构成正交调制器。90度移相器35以如下方式构成，即经由分频器41而与分频器31连接，且根据从IFVCO32输出的IF局部信号而受到控制。
通过耦合器42对从两个TXVCO40输出的输出信号的电流值进行检测。通过此耦合器42所检测出的检测信号将经由放大器43输入到混频器44中。此混频器44是根据经由开关30从RFVCO26输出的RF局部信号而受到控制。来自混频器44的输出信号与加法器36的输出信号一同输入到混频器37及DPD38中。由混频器37与DPD38构成偏置PLL(Phase-Locked Loop，锁相环路)电路。
在RFIC5的发送电路中，以正交调制器对从基带部4输出的I、Q信号(基带信号)进行调制。其后，经由偏置PLL电路及TXVCO40将此I、Q信号转换为射频信号。此射频信号由功率放大器6加以放大后，将经由天线开关8从天线9发送。RFIC5的发送电路以上述方式动作。此外，图2中记载有两个TXVCO40，两个TXVCO40中的一个TXVCO40是GSM通信方式的TXVCO，其输出信号的频率为例如880～915MHz。另一方面，另一个TXVCO40是DCS通信方式及PCS通信方式的TXVCO，其输出信号的频率为1710～1785MHz或1850MHz～1910MHz。因此，在本实施形态1中，将来自RFIC5的输出信号放大的功率放大器6中内置有高频用放大器与低频用放大器。即，功率放大器6是以如下方式构成，即由低频放大器将880～915MHz的信号放大，由高频放大器将1710～1785MHz或1850MHz～1910MHz的信号放大。
如上所示，RFIC5具有对收发信号进行调制及解调的功能，半导体芯片中形成有实现此功能的调制/解调电路等。以下，对形成有实现RFIC5的功能的集成电路的半导体芯片的布局进行说明。
图3是表示形成有RFIC5的半导体芯片CHP的布局构成的图。如图3所示，半导体芯片CHP形成矩形形状，沿四条边配置有焊垫45。而且，在形成有焊垫45的区域的内侧区域中形成有实现RFIC5的功能的集成电路。具体而言，例如在半导体芯片CHP的中央部形成有ADC/DAC及偏置用控制逻辑电路部21，在此区域的左侧，并排形成有混频器12及混频器37与3个LNA10。在形成有ADC/DAC及偏置用控制逻辑电路部21的区域的上侧区域中形成有RFVCO26，在形成有ADC/DAC及偏置用控制逻辑电路部21的区域的右侧，自上而下形成有RF合成器23、VCXO33、IF合成器24及IFVCO32。进而，在形成有ADC/DAC及偏置用控制逻辑电路部21的区域的下侧，形成有偏置PLL(电路)与TXVCO40。如此，在半导体芯片CHP中形成实现RFIC5的功能的集成电路。
在半导体芯片CHP中形成有实现RFIC5的功能的集成电路，其次，对构成此集成电路的元件进行说明。图4是表示半导体芯片CHP的示意性的截面的截面图。如图4所示，例如在导入有p型杂质的半导体基板50上形成有嵌入式绝缘膜51，在此嵌入式绝缘膜51上形成有硅层52。且，在此硅层52上形成有各个元件。即，在本实施形态1中，在包含半导体基板50、嵌入式绝缘膜51及硅层52的SOI(Silicon On Insulator，绝缘体上硅)基板上形成有元件。就形成于SOI基板上的元件而言，例如从图4的左侧到右侧，形成有NPN型双极晶体管Q1、PNP型双极晶体管Q2、p通道型MISFET(MetalInsulator Semiconductor Field Effect Transistor，金属绝缘半导体场效应晶体管)Q3、n通道型MISFET Q4、电容元件C及电阻元件R。各个元件通过由例如LOCOS(LocalOxidation of Silicon，硅局部氧化)形成的元件分离区域53分离，进而，形成有从元件分离区域53到达嵌入式绝缘膜51的沟槽54。沟槽54中嵌入有绝缘膜，由此，各个元件形成区域相互电性分离。
以下，对各个元件的构成进行说明。首先，对NPN型双极晶体管Q1的构成进行说明。如图4所示，在NPN型双极晶体管Q1的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域55a，在此n型半导体区域55a上形成有n+型半导体区域55b。n+型半导体区域55b较n型半导体区域55a更高浓度地导入有n型杂质。继而，在n+型半导体区域55b上形成有n型半导体区域55c。而且，以自此n型半导体区域55c的表面的一部分到达n+型半导体区域55b的方式形成有n+型半导体区域55d。此时，n+型半导体区域55b成为NPN型双极晶体管Q1的集电极区域，n+型半导体区域55d成为集电极引出区域。进而，在n型半导体区域55c的一部分上方形成有p型半导体区域55e，在此p型半导体区域55e的表面上形成有n+型半导体区域55f。p型半导体区域55e成为NPN型双极晶体管Q1的基极区域，n+型半导体区域55f成为NPN型双极晶体管Q1的发射极区域。如此，在硅层52上形成NPN型双极晶体管Q1。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为集电极引出区域的n+型半导体区域55d电性连接的插塞PLG、或者与成为基极区域的p型半导体区域55e电性连接的插塞PLG。进而，也存在与成为发射极区域的n+型半导体区域55f电性连接的插塞PLG。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，NPN型双极晶体管Q1的集电极区域、基极区域及发射极区域可以通过配线68与其它元件电性连接。
继而，对PNP型双极晶体管Q2的构成进行说明。如图4所示，在PNP型双极晶体管Q2的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域56a，在此n型半导体区域56a上形成有p+型半导体区域56b。在p+型半导体区域56b中高浓度地导入有硼(B)等p型杂质。继而，在p+型半导体区域56b上形成有p型半导体区域56c。此p型半导体区域56c中的p型杂质的浓度小于p+型半导体区域56b中的p型杂质的浓度。而且，以自此p型半导体区域56c的表面的一部分到达p+型半导体区域56b的方式形成有p+型半导体区域56d。此时，p+型半导体区域56b成为PNP型双极晶体管Q2的集电极区域，p+型半导体区域56d成为集电极引出区域。进而，在p型半导体区域56c的一部分上方形成有n型半导体区域56e，在此n型半导体区域56e的表面形成有p型半导体区域56f。n型半导体区域56e成为PNP型双极晶体管Q2的基极区域，p型半导体区域56f成为PNP型双极晶体管Q2的发射极区域。如此，在硅层52上形成PNP型双极晶体管Q2。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为集电极引出区域的p+型半导体区域56d电性连接的插塞PLG、或者与成为基极区域的n型半导体区域56e电性连接的插塞PLG。进而，也存在与成为发射极区域的p型半导体区域55f电性连接的插塞PLG。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，PNP型双极晶体管Q2的集电极区域、基极区域及发射极区域可以通过配线68与其它元件电性连接。
其次，对p通道型MISFET Q3的构成进行说明。如图4所示，在p通道型MISFETQ3的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域57a，在此n型半导体区域57a上形成有n+型半导体区域57b。在此n+型半导体区域57b中，较n型半导体区域57a更高浓度地导入有n型杂质。且，在n+型半导体区域57b上形成有n型半导体区域57c，在此n型半导体区域57c上形成有n型半导体区域57d。此n型半导体区域57d成为例如p通道型MISFET Q3的井区域。而且，在n型半导体区域57d的表面上形成有仅相隔一定距离的一对p型半导体区域57e。此一对p型半导体区域57e成为p通道型MISFET Q3的源极区域与漏极区域，在源极区域与漏极区域之间形成有通道区域。在此通道区域上形成有由例如氧化硅膜形成的栅极绝缘膜58，在栅极绝缘膜58上形成有由例如多晶硅膜形成的栅极电极59。如此，在硅层52上形成p通道型MISFET Q3。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为漏极区域的p型半导体区域57e电性连接的插塞PLG、或者与成为源极区域的p型半导体区域57e电性连接的插塞PLG。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，p通道型MISFET Q3的源极区域及漏极区域可以通过配线68与其它元件电性连接。
继而，对n通道型MISFET Q4的构成进行说明。如图4所示，在n通道型MISFETQ4的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域60a，在此n型半导体区域60a上形成有p型半导体区域60b。在p型半导体区域60b中导入有硼(B)等p型杂质，且此p型半导体区域60b成为n通道型MISFET Q4的井区域。且，在p型半导体区域60b的表面上形成有仅相隔一定距离的一对n型半导体区域60c。此一对n型半导体区域60c成为n通道型MISFET Q4的源极区域与漏极区域，在源极区域与漏极区域之间形成有通道区域。在此通道区域上形成有由例如氧化硅膜形成的栅极绝缘膜58，在栅极绝缘膜58上形成有由例如多晶硅膜形成的栅极电极59。如此，在硅层52上形成n通道型MISFET Q4。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为漏极区域的n型半导体区域60c电性连接的插塞PLG、或者与成为源极区域的n型半导体区域60c电性连接的插塞PLG。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，n通道型MISFET Q4的源极区域及漏极区域可以通过配线68与其它元件电性连接。
其次，对电容元件C的构成进行说明。如图4所示，在电容元件C的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域61a，在此n型半导体区域61a上形成有n型半导体区域61b。进而，在n型半导体区域61b上形成有n型半导体区域61c。此n型半导体区域61c作为电容元件C的下部电极发挥功能。在成为下部电极的n型半导体区域61c上形成有由例如氧化硅膜形成的电容绝缘膜62，在电容绝缘膜62上形成有由例如多晶硅膜(形成)的上部电极63。如此，形成包含上部电极、电容绝缘膜及下部电极的电容元件C。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为下部电极的n型半导体区域61c电性连接的插塞PLG、或者与上部电极63电性连接的插塞PLG(未图示)。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，电容元件C的上部电极63及下部电极(n型半导体区域61c)可以通过配线68与其它元件电性连接。
进而，对电阻元件R的构成进行说明。如图4所示，在电阻元件R的形成区域中，在形成于嵌入式绝缘膜51上的硅层52上形成有导入着磷(P)或砷(As)等n型杂质的n型半导体区域64a，在此n型半导体区域64a上形成有元件分离区域53。在元件分离区域53上形成有多晶硅膜65。此多晶硅膜65成为电阻元件R。在硅层52上形成有包含氮化硅膜66与氧化硅膜67的叠层膜的层间绝缘膜，且以贯穿此层间绝缘膜的方式形成有插塞PLG。在插塞PLG中，存在与成为电阻元件R的多晶硅膜65电性连接的插塞PLG。在层间绝缘膜上形成有配线68，配线68与插塞PLG电性连接。由此，构成电阻元件R的多晶硅膜65可以通过配线68与其它元件电性连接。
如上所述，利用图4(截面图)对形成于半导体芯片CHP中的具有代表性的元件进行了说明，但实际上是将这些元件加以组合来形成集成电路。即，通过将图4所示的具有代表性的元件加以组合，而在半导体芯片CHP中形成实现RFIC5的各个功能的集成电路。
本实施形态1中的半导体装置的一例即RFIC5具有对收发信号进行调制及解调的功能，在半导体芯片CHP中形成有实现此功能的调制/解调电路等。而且，通过对此半导体芯片CHP进行封装而作为产品来完成RFIC5。RFIC5的封装为例如BGA(ball gridArray)或半球LGA(land grid Array)。BGA或半球LGA是IC封装的一种，且是指在布线衬底的背面(芯片搭载面的相反侧的面)上成格子状地配置有使焊锡等金属成球状而形成的来自封装的外部连接用电极的形态，它们是表面安装型的封装的一种。以下，对RFIC5的安装构成进行说明。
图5是表示本实施形态1中的半导体装置的封装的图。如图5所示，本实施形态1中的半导体装置在成矩形形状的布线衬底1S上搭载有半导体芯片CHP。半导体芯片CHP成矩形形状，并形成有实现上述的RFIC的功能的集成电路。沿布线衬底的四条边形成有成矩形形状的电极E，此电极E是以导线W与沿半导体芯片CHP的四条边所形成的焊垫PD电性连接。如此，半导体芯片CHP与布线衬底1S电性连接。
继而，图6是表示布线衬底1S的背面的图。即，图6是表示搭载有半导体芯片CHP的布线衬底的表面(芯片搭载面)的相反侧的背面的图。如图6所示，在布线衬底1S的背面上形成有多个外部连接端子BL，此外部连接端子BL是成格子状配置在布线衬底1S的背面上。图6所示的外部连接端子BL与图5所示的形成于布线衬底1S的表面上的电极E电性连接。因此，向形成于半导体芯片CHP中的集成电路输入及输出的信号，从形成于半导体芯片CHP的表面上的焊垫PD经由导线W而传输到形成于布线衬底1S的表面上的电极E中。然后，传输到布线衬底1S的表面上所形成的电极E的输入及输出信号将经由电极E及例如贯穿布线衬底1S的通孔，传输到布线衬底1S的背面上所形成的外部连接端子BL。即，向半导体芯片CHP输入及输出的信号以经由形成于布线衬底1S上的外部连接端子BL传输到外部的方式构成。
在本实施形态1中，在布线衬底1S的背面形成有外部连接端子BL，根据此外部连接端子BL的状态而实现多种不同的封装形态。图7是以截面来对图5及图6所示的半导体装置的封装形态的一例进行说明的图。如图7所示，在布线衬底1S的表面(上表面)上搭载有半导体芯片CHP，此半导体芯片CHP与布线衬底1S是以导线W连接于一起。且，布线衬底1S的芯片搭载面(表面)由树脂M密封。另一方面，在布线衬底1S的背面(芯片搭载面的相反侧的面)上形成有外部连接端子BL。在图7所示的封装形态中，由焊球Ba形成外部连接端子BL。将此图7所示的封装形态称为BGA(Ball GridArray)，BGA的特征在于形成为焊球Ba的高度高于0.1mm。
相对于此，图8也是以截面对图5及图6所示的半导体装置的封装形态的一例进行说明的图。在图8所示的半导体装置的封装中，也在布线衬底1S的表面(上表面)上搭载有半导体芯片CHP，此半导体芯片CHP与布线衬底1S是以导线W连接于一起。而且，布线衬底1S的芯片搭载面(表面)由树脂M密封。另一方面，在布线衬底1S的背面(芯片搭载面的相反侧的面)上形成有外部连接端子BL。在图8所示的封装形态中，由包含焊锡的半球HBa形成外部连接端子BL。将此图8所示的封装形态称为半球LGA(Land GridArray)，半球LGA的特征在形成为半球HBa的高度为0.1mm以下。
如此，根据外部连接端子BL的构成，半导体装置的封装形态可以分成BGA与半球LGA。在以下所说明的本实施形态1中，以半球LGA为例进行说明。
图9是表示本发明者所研究的半球LGA中的布线衬底1S的构成的图。图9将布线衬底1S的芯片搭载面(表面)的构成及布线衬底1S的芯片搭载面的相反侧的面(背面)的构成叠加在一起进行图示。即，在图9中，沿布线衬底1S的四条边配置的电极E与在电极E的内侧区域成格子状配置的焊盘LND1是形成于布线衬底1S的表面的构成要素。此处，形成于布线衬底1S的表面上的电极E与焊盘LND1是以配线连接于一起，但在图9中，因变得复杂，所以省略连接电极E与焊盘LND1的配线的图示。
相对于此，在图9中，配线L2及成格子状配置的焊盘LND3是形成于布线衬底1S的背面的构成要素。而且，图示有贯穿布线衬底1S的表面与布线衬底1S的背面的通孔V。根据以上的构成要素可知形成于布线衬底1S的表面的焊盘LND1与形成于焊盘LND1的正下方的通孔V连接。而且，到达布线衬底1S的背面的通孔V与形成于布线衬底1S的背面的配线L2连接，此配线L2与形成于布线衬底1S的背面的焊盘LND3连接。在形成于布线衬底1S的背面的焊盘LND3上搭载有包含焊锡的半球，但图9中省略半球的图示。
此处，要强调的是在本发明者所研究的技术中的通孔V与形成于布线衬底1S的背面的焊盘LND3的位置关系。即，如图9所示，通孔V与形成于布线衬底1S的背面的焊盘LND3偏离配置为不在平面上重叠，通孔V与焊盘LND3以由形成于布线衬底1S的背面的配线L2连接的方式构成。此种通孔V与焊盘LND3的位置关系在本发明者所研究的技术中较普遍。
以上述方式在布线衬底1S的背面上形成有焊盘LND3，但此焊盘LND3的构成形态有多种形态。以下，对形成于布线衬底1S的背面的焊盘LND3的构成形态进行说明。
图10是表示形成于布线衬底1S的背面的焊盘LND3的构成形态的一例的图。图10中放大表示形成于布线衬底1S的背面的一个焊盘LND3与一个通孔V。如图10所示，布线衬底1S的背面由阻焊剂SR覆盖，在此阻焊剂SR上形成有开口部K。且，将焊盘LND3配置为内包在此开口部K中。即，开口部K及焊盘LND3由圆形形状构成，且开口部K的口径形成为大于焊盘LND3的直径。将此种焊盘LND3的构成形态称为NSMD(Non Solder Mask Defined)。NSMD可以称作如下的构成形态，即焊盘LND3的直径小于形成于阻焊剂SR上的开口部K的口径，整个焊盘LND3内包于开口部K中且焊盘LND3露出。从开口部K露出的焊盘LND3上连接有配线L2，此配线L2与通孔V连接。具体而言，在布线衬底1S的背面以与通孔V在平面上重叠的方式形成有内包着通孔V的焊盘LND2，此焊盘LND2与焊盘LND3是以配线L2连接于一起。通孔V与焊盘LND2及配线L2的一部分由阻焊剂SR覆盖。另一方面，因以内包于阻焊剂SR上所形成的开口部K中的方式形成有焊盘LND3，所以焊盘LND3及与此焊盘LND3连接的配线L2的一部分从开口部K露出。
图11是以图10的A-A线进行切断而成的截面图。如图11所示，在布线衬底1S中形成有通孔V，在此孔的侧面形成有导电膜CF2。在形成有导电膜CF2的通孔V上，一体地形成有焊盘LND2、配线L2及焊盘LND3。而且，可知一体地形成的焊盘LND2及配线L2的一部分由阻焊剂SR覆盖，另一方面，配线L2的一部分及焊盘LND3从形成于阻焊剂SR上的开口部K露出。此种焊盘LND3的构成形态为NSMD。
继而，对焊盘LND3的其它构成形态进行说明。图12中放大表示形成于布线衬底1S的背面的一个焊盘LND3及一个通孔V。如图12所示，布线衬底1S的背面由阻焊剂SR覆盖，在此阻焊剂SR上形成有开口部K。而且，焊盘LND3从开口部K露出。图12所示的焊盘LND3较形成于阻焊剂SR上的开口部K形成得更大，焊盘LND3的外周区域由阻焊剂SR覆盖。即，焊盘LND3及开口部K成圆形形状，且焊盘LND3的直径大于开口部K的口径。将此种焊盘LND3的构成形态称为SMD(Solder Mask Defined)。SMD与焊盘LND3的直径小于开口部K的口径的NSMD不同，焊盘LND3的直径大于开口部K的口径。因此，在SMD中，并非是整个焊盘LND3从形成于阻焊剂SR上的开口部K露出，而是仅焊盘LND3的中央区域露出，焊盘LND3的周边区域由阻焊剂SR覆盖。即，SMD可以称作如下的构成形态，即焊盘LND3的直径大于形成于阻焊剂SR上的开口部K的口径，开口部K内包于焊盘LND3中且焊盘LND3的一部分露出。
焊盘LND3上连接有配线L2，且此配线L2与通孔V连接。具体而言，在布线衬底1S的背面以与通孔V在平面上重叠的方式形成有内包着通孔V的焊盘LND2，此焊盘LND2与焊盘LND3是以配线L2连接于一起。通孔V与焊盘LND2及配线L2由阻焊剂SR覆盖。即，在SMD中，仅焊盘LND3的一部分从开口部K露出，与焊盘LND3连接的配线L2、焊盘LND2及通孔V全部由阻焊剂覆盖。
图13是以图12的A-A线切断的截面图。如图13所示，在布线衬底1S中形成有通孔V，在此通孔的侧面上形成有导电膜CF2。在形成有导电膜CF2的通孔V上，一体地形成有焊盘LND2、配线L2及焊盘LND3。而且，可知一体地形成的焊盘LND2、配线L2的全部及焊盘LND3的一部分(外周区域)由阻焊剂SR覆盖，另一方面，焊盘LND3的一部分(中央区域)从形成于阻焊剂SR上的开口部K露出。此种焊盘LND3的构成形态为SMD。
如上所述，形成于布线衬底1S的背面的焊盘LND3可以根据与形成于阻焊剂SR上的开口部K的关系而分成NSMD与SMD中的任一种构成形态。NSMD可以称作如下的构成形态，即整个焊盘LND3从形成于阻焊剂SR上的开口部K露出，且与焊盘LND3连接的配线L2的一部分也从开口部K露出。另一方面，SMD可以称作如下的构成形态，即仅焊盘LND3的一部分(中央区域)从形成于阻焊剂SR上的开口部K露出，且与焊盘LND3连接的配线L2由阻焊剂SR覆盖。
如上所述，根据本发明者所研究的技术，形成于布线衬底1S的背面的焊盘LND3的构成形态有NSMD与SMD，但就提高焊盘LND3与半球的密接性的观点而言，NSMD优于SMD。对其原因进行说明。当焊盘LND3的构成形态为SMD时，因开口部K内包于焊盘LND3内，所以从开口部K露出的焊盘LND3的区域仅为焊盘LND3的上表面(参照图13)。相对于此，当焊盘LND3的构成形态为NSMD时，因整个焊盘LND3从开口部K露出，所以不仅焊盘LND3的上表面，焊盘LND3的侧面也从开口部K露出(参照图11)。即，焊盘LND3由例如金属膜形成，当焊盘LND3的构成形态为SMD时仅金属膜的表面露出，相对于此，当焊盘LND3的构成形态为NSMD时不仅金属膜的表面，金属膜的膜厚方向的侧面也露出。因此，NSMD较SMD露出的面积更大，焊盘LND3与搭载于焊盘LND3上的半球的黏接面积增大。由此可知，NSMD与SMD相比，可以提高焊盘LND3与半球的密接性。即，如果考虑提高焊盘LND3与半球的黏接强度，则可以认为使用NSMD较使用SMD更理想。
但是，NSMD存在如下所示的问题。关于此方面将利用图14进行具体说明。图14(a)是表示相对于焊盘LND3而正常地形成有开口部K的NSMD的图。相对于此，图14(b)表示相对于焊盘LND3而使开口部K向纸面下侧方向偏离来形成开口部K的NSMD，图14(c)表示相对于焊盘LND3而使开口部K向纸面上侧方向偏离来形成开口部K的NSMD。
在NSMD中，如图14(a)～图14(c)所示，开口部K的口径大于焊盘LND3的直径的结果，不仅焊盘LND3，与焊盘LND3连接的配线L2的一部分也从开口部K露出。此时，例如，如图14(b)或图14(c)所示，如果将阻焊剂SR开口而形成的开口部K是相对于焊盘LND3偏离地形成，则从开口部K露出的配线L2的面积会产生变化。例如，如图14(b)所示，如果开口部K相对于焊盘LND3向纸面下侧方向偏离，则从开口部K露出的配线L2的面积会变小。另一方面，如图14(c)所示，如果开口部K相对于焊盘LND3向纸面上侧方向偏离，则从开口部K露出的配线L2的面积增大。其结果，如果开口部K是相对于焊盘LND3偏离地形成，则将从开口部K露出的焊盘LND3的面积与从开口部K露出的配线L2的面积相加而成的总面积会产生变化。即，即便开口部K的偏离是可以内包焊盘LND3的程度的轻微偏离，从开口部K露出的配线L2的面积也会产生变化。此时，与半球接触(濡湿)的露出面积会于各个开口部K上而改变。由此，半球的高度会于各个开口部K上而变得不同，在搭载于布线衬底1S的背面的多个半球中，高度不均将增大。如果半球的高度不均增大，则将布线衬底1S安装在母板上时有可能会产生安装不良。
上述问题的前提是相对于焊盘LND3而产生开口部K的对位偏离，实际上在半导体装置的制造步骤中会产生焊盘LND3与开口部K的对位偏离。因此，在NSMD中，形成于焊盘LND3上的半球的高度不均成为重要的问题。相对于此，在SMD中并未产生上述问题。图15(a)是表示相对于焊盘LND3而正常地形成开口部K的SMD的图。相对于此，图15(b)表示相对于焊盘LND3而使开口部K向纸面下侧方向偏离来形成开口部K的SMD，图15(c)表示相对于焊盘LND3而使开口部K向纸面上侧方向偏离来形成开口部K的SMD。
在SMD中，如图15(a)～图15(c)所示，开口部K的口径小于焊盘LND3的直径的结果，仅焊盘LND3从开口部K露出。例如，如图15(b)或图15(c)所示，即便将阻焊剂SR开口而形成的开口部K是相对于焊盘LND3偏离地形成，也只有焊盘LND3的一部分从开口部K露出，从开口部K露出的露出面积未产生变化。因此，在SMD中，即便开口部K相对于焊盘LND3偏离地形成，与半球接触(濡湿)的露出面积在多个开口部K上也相同。由此可以认为，不存在半球的高度在各个开口部K上不同的情况，在搭载于布线衬底1S的背面的多个半球中，不存在高度不均成为问题的情况。
由此，现实中为了确保布线衬底1S与母板的安装可靠性，使用SMD的焊盘LND3而非使用NSMD的焊盘LND3。但是，在SMD中，因焊盘LND3与半球的黏接强度变弱，所以无法避免将半球LGA安装在母板上时的连接寿命下降的问题。即，因NSMD较SMD更能够增强焊盘LND3与半球的黏接强度，所以NSMD较SMD更能够延长半球LGA与母板的连接寿命。因此，只要可以抑制作为NSMD的问题点的半球的高度不均，则就能够获得使用NSMD的优点。因此，在本实施形态1中，使形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD，并设法能够抑制因使用NSMD作为焊盘LND3的构成形态而产生的半球的高度不均。以下，对使用NSMD作为焊盘LND3的构成形态，并且实现抑制半球的高度不均的实施形态1中的半导体装置进行说明。
图16是表示本实施形态1中的布线衬底1S的示意性的构成的图。图16将布线衬底1S的芯片搭载面(表面)的主要构成与布线衬底1S的芯片搭载面的相反侧的面(背面)的主要构成叠加在一起进行图示。即，在图16中，沿布线衬底1S的四条边配置的电极E与在电极E的内侧区域成格子状配置的焊盘LND1是形成于布线衬底1S的表面的构成要素。此处，形成于布线衬底1S的表面的电极E与焊盘LND1是以配线连接一起，但在图16中，因变得复杂，所以省略连接电极E与焊盘LND1的配线的图示。
相对于此，在图16中，形成为格子状的焊盘LND3(以点线表示)是形成于布线衬底1S的背面的构成要素。而且，图示有贯穿布线衬底1S的表面与布线衬底1S的背面的通孔V。根据以上的构成要素可知形成于布线衬底1S的表面的焊盘LND1与形成于焊盘LND1的正下方的通孔V连接。而且，到达布线衬底1S的背面的通孔V与形成于布线衬底1S的背面的焊盘LND3直接连接。即，在布线衬底1S的背面，在平面上包含通孔V的焊盘LND3形成于通孔V的正上方。此点是与图9中所说明的技术的不同点，且此点是本实施形态1的特征之一。如图16所示，本实施形态1的特征在于如下方面：在布线衬底1S的背面，并非以配线L2连接通孔V与焊盘LND3，而是直接在通孔V上形成焊盘LND3。在本说明书中，将如下构造称为「焊盘内通孔(land on via)构造」，此构造是指将形成于布线衬底1S的背面的焊盘LND3形成为与通孔V在平面上重叠，且以在平面上内包通孔V的方式形成焊盘LND3。此焊盘内通孔构造也被称为所谓的焊垫内通孔(pad on via)。即，焊盘内通孔与焊垫内通孔的意思相同。
此外，在形成于布线衬底1S的背面的焊盘LND3上搭载有包含焊锡的半球，在图16中省略半球的图示。
其次，图17是表示布线衬底1S的背面的图。如图17所示，多个焊盘LND3成格子状地形成于布线衬底1S的背而。此焊盘LND3形成所谓的焊盘内通孔构造，即直接形成于在平面上内包于焊盘LND3中的通孔V上，且焊盘LND3成为NSMD的形态。即，以在平面上内包焊盘LND3的方式在阻焊剂SR上形成有开口部K。如上所述，在本实施形态1中的布线衬底1S的背面，以在平面上内包于阻焊剂SR上所形成的开口部K中的方式形成焊盘LND3，且以在平面上内包于此焊盘LND3的方式形成通孔V。换言之，焊盘LND3与通孔V的电性连接未使用配线(例如图9的配线L2)。
继而，图18是表示形成于布线衬底1S的背面的焊盘内通孔构造，且焊盘LND3的构成形态为NSMD的构造的截面图。在图18中，以贯穿布线衬底1S的方式形成有通孔V，在此通孔V的侧面形成有导电膜CF2。而且，在布线衬底1S的背面(图18的下面)，以与通孔V直接连接的方式形成有焊盘LND3。即，构成在焊盘LND3上直接形成有通孔V的焊盘内通孔构造。而且，以包含焊盘LND3的方式形成开口部K。此开口部K形成为将形成于布线衬底1S的背面的阻焊剂SR开口，且开口部K的口径大于焊盘LND3的直径，以使焊盘LND3的构成形态为NSMD。在成为NSMD形态的焊盘LND3上配置有半球HBa。
另一方面，在布线衬底1S的表面(图18的上面)，以与通孔V连接的方式形成焊盘LND1，且配线L1以与此焊盘LND1连接的方式延伸。在布线衬底1S的表面形成有阻焊剂SR，形成于布线衬底1S的表面的焊盘LND1及配线L1由阻焊剂SR覆盖。
其次，图19是将形成于布线衬底1S的背面的一个焊盘LND3的构成放大表示的图。如图19所示，在阻焊剂SR上形成有圆形形状的开口部K，且以包含于此开口部K的内部的方式形成有圆形形状的焊盘LND3。因此，本实施形态1中的焊盘LND3的构成形态成为NSMD，但仅整个焊盘LND3从开口部K露出，例如配线并未露出。其原因在于：在本实施形态1中形成如下的焊盘内通孔构造，即焊盘LND3与通孔并未使用配线进行连接，而直接在通孔上形成焊盘LND3。即，本实施形态1的特征在于：虽然使焊盘LND3的构成形态为NSMD，但仅有焊盘LND3的整个面积从开口部K露出。
图20是以图19的A-A线切断的截面图。如图20所示，在布线衬底1S上形成有贯穿布线衬底1S的通孔V，在通孔V的侧面形成有导电膜CF2。以与此通孔V直接连接的方式形成有焊盘LND3。即，通过将焊盘LND3配置于通孔V的正上方，不使用配线而使通孔V与焊盘LND3电性连接。因此，在布线衬底1S的背面(图20的上面)，即便形成使开口部K的口径大于焊盘LND3的直径的NSMD，也只有焊盘LND3从开口部K露出。另一方面，在布线衬底1S的表面(图20的下面)，也如图18所说明般，以与通孔V连接的方式形成有焊盘LND1，且配线L1以与此焊盘LND1连接的方式延伸。在布线衬底1S的表面形成有阻焊剂SR，形成于布线衬底1S的表面的焊盘LND1及配线L1由阻焊剂SR覆盖。
根据以上的说明可知，本实施形态1的特征在于，采用将形成于布线衬底1S的背面的焊盘LND3直接形成于通孔V上的焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。由此，可以一面使焊盘LND3的构成形态为NSMD，一面使从形成于阻焊剂SR上的开口部K露出的构成要素(构件)仅为圆形形状的焊盘LND3。以下，一面参照图式一面对基于本实施形态1的特征的效果进行说明。
图21(a)是表示在本实施形态1中的焊盘内通孔构造中，相对于焊盘LND3而正常地形成开口部K的NSMD的图。相对于此，图21(b)表示在本实施形态1中的焊盘内通孔构造中，相对于焊盘LND3而使开口部K向纸面下侧方向偏离来形成开口部K的NSMD，图21(c)表示在本实施形态1中的焊盘内通孔构造中，相对于焊盘LND3而使开口部K向纸面上侧方向偏离来形成开口部K的NSMD。在图21(a)～图21(c)中的任一者中，均是只有圆形形状的焊盘LND3从形成于阻焊剂SR上的开口部K露出。即，如图21(a)～图21(c)所示，在本实施形态1中的焊盘内通孔构造中，即便开口部K的形成位置相对于焊盘LND3产生略微偏离，也只有圆形形状的焊盘LND3从开口部K露出。此表示即便开口部K的形成位置相对于NSMD的焊盘LND3产生偏离，从开口部K露出的金属膜的露出面积也不会产生变化。即，在图14(a)～图14(c)所示的通常的NSMD中，如果开口部K的形成位置相对于焊盘LND3产生偏离，则必然会产生与焊盘LND3连接的配线L2的露出面积产生变化的情形。相对于此，在本实施形态1中，因采用使形成于布线衬底1S的背面的焊盘LND3与通孔V直接连接的焊盘内通孔构造，所以不需要连接焊盘LND3与通孔V的配线。因此，即便使焊盘LND3的构成形态为NSMD，从开口部K露出的金属膜也仅为圆形形状的焊盘LND3。因此，在本实施形态1中，即便是产生开口部K相对于焊盘LND3偏离的情况时，也可以使从开口部K露出的焊盘LND3的露出面积在多个开口部K上达到均匀。由此，即便使焊盘LND3的构成形态为NSMD，也可以使焊盘LND3与形成于其上的半球的接触面积(濡湿面积)在各焊盘LND3上达到均匀。其结果，即便使焊盘LND3的构成形态为NSMD，也可以抑制形成于焊盘LND3上的半球的高度不均，从而可以提高将半球LGA安装于母板上时的连接可靠性。
即，在本实施形态1中，使形成于布线衬底1S的背面的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，由此即便使焊盘LND3的构成形态为NSMD，也可以抑制配置于焊盘LND3上的半球的高度不均。换言之，通过采用本实施形态1的特征性构成而会产生如下的显着效果，即可以使用能够确保布线衬底1S(焊盘LND3)与半球的连接强度的NSMD，并且可以减轻作为NSMD的弱点的半球的高度不均。
尤其，如本实施形态1般采用焊盘内通孔构造是以使焊盘LND3的构成形态为NSMD为前提，由此会产生显着的效果。例如即便对SMD的焊盘LND3使用焊盘内通孔构造也无意义。如图15所示，当使焊盘LND3的构成形态为SMD时，因连接焊盘LND3与通孔V的配线原本就不会从形成于阻焊剂SR上的开口部K露出，所以不存在因开口部K的对位偏离而导致从开口部K露出的焊盘LND3与配线L2的合计露出面积产生变化这一作为本发明的前提的课题。因此，例如以形成于布线衬底1S的背面的焊盘LND3的构成形态为SMD的情形为前提，即便存在采用焊盘内通孔构造的技术，也不存在容易想到如本实施形态1般在NSMD的焊盘LND3上形成焊盘内通孔构造的技术的动机。即，在本实施形态1中，作为前提，NSMD较SMD更能够提高焊盘LND3与半球的连接强度，因此作为半球LGA，有时欲采用NSMD的焊盘LND3。然而，在知道NSMD的焊盘LND3存在会产生半球的高度不均的弱点之后，便会有克服此弱点的课题(动机)。此动机是在以使焊盘LND3的构成形态为SMD为前提的技术中不可能存在的动机。即，当使焊盘LND3的构成形态为SMD时，即便使焊盘LND3与通孔V的构成为焊盘内通孔构造，也不存在有意义的优点。如本实施形态1般，将焊盘内通孔构造应用于NSMD的焊盘LND3，由此初次可以获得如下显着的效果，即可以抑制作为NSMD的弱点的半球的高度不均，并且可以利用能够谋求焊盘LND3与半球的安装强度的提高这一NSMD的优点。
进而，通过在NSMD的焊盘LND3上采用焊盘内通孔构造而会产生新的效果。对此效果进行说明。例如当使用配线连接焊盘LND3与通孔V而非采用焊盘内通孔构造时，焊盘LND3与配线的一部分将从形成于阻焊剂SR上的开口部露出。因此，半球形成为覆盖露出的焊盘LND3与露出的配线的一部分。此时，焊盘LND3成圆形形状且面积也较大，因此焊盘LND3与半球的黏接强度较高。然而，配线较细且面积也较小，因此在黏接配线与半球的部分上，因施加于半球上的应力而会产生半球与配线一同从布线衬底1S脱落的情形。此时，半球从半球LGA上脱离而导致安装不良。
关于此点，在本实施形态1中，使焊盘LND3与通孔V的构成为焊盘内通孔构造。因此，即便为使焊盘LND3的构成形态为NSMD的情形时，从形成于阻焊剂SR上的开口部露出的金属膜也只有焊盘LND3。由此，在本实施形态1中，半球仅与形成圆形形状的焊盘LND3黏接。即，在本实施形态1中，即便使焊盘LND3的构成形态为NSMD，因不存在连接焊盘LND3与通孔V的配线，所以不存在配线与半球黏接的情形。因此，半球仅与面积较大且与布线衬底牢固地粘接的焊盘LND3黏接，因此可以防止半球从布线衬底1S上脱落。
在本实施形态1中，通过在NSMD的焊盘LND3上采用焊盘内通孔构造，也会产生其它效果。例如，搭载于半球LGA上的半导体芯片CHP形成实现处理高频信号的RFIC的功能的集成电路。此时，就高频信号而言，如果配线长度变长则会引起阻抗(电感)上升，从而导致高频电路的电气特性劣化。由此，例如在使用配线连接焊盘LND3与通孔V的情形时，因配线而引起的阻抗(电感)的上升会成为问题。相对于此，在本实施形态1中，使焊盘LND3与通孔V的构成为焊盘内通孔构造。因此，可以省去连接焊盘LND3与通孔V的配线。此意味着半球LGA中的配线长度变短，尤其，可以抑制高频电路的电气特性的劣化。即，在本实施形态1中，例如当在半球LGA上搭载组装有RFIC等高频电路的半导体芯片CHP时，可以获得如下显着的效果，即不仅能够提高半球LGA的安装可靠性，也能够抑制高频电路的电气特性的劣化。
其次，对布线衬底1S的表面(芯片搭载面)上的配线的布局进行说明。图22是从芯片搭载面(表面)侧观察本实施形态1中的布线衬底1S的图。如图22所示，沿成形成矩形形状的布线衬底1S的四条边并排配置有成矩形形状的电极E。而且，在此电极E的内侧区域配置有焊盘LND1及通孔V。焊盘LND1及通孔V在布线衬底1S的表面上成格子状地形成有多个。这些电极E及焊盘LND1是形成于布线衬底1S的表面的构成要素，通孔V以贯穿布线衬底1S的方式形成。此时，以例如导线来连接沿布线衬底1S的四条边形成的电极E与搭载于布线衬底1S的表面上的半导体芯片(未图示)。而且，此电极E与形成于布线衬底1S的表面的焊盘LND1连接，其后，焊盘LND1经由通孔V与形成于布线衬底1S的背面的外部连接端子(例如半球)连接。
以下，对在布线衬底1S的表面连接电极E与焊盘LND1的配线布局进行说明。如图22所示，利用形成于布线衬底1S的表面的配线L1使电极E与焊盘LND1电性连接。在图22中，简化起见，仅在一部分上图示有配线L1，但实际上，相对于全部的电极E与焊盘LND1均连接有配线L1。此处，因焊盘LND1成格子状地配置于电极E的内侧，所以例如将配置于最内侧的焊盘LND1与电极E连接于一起的配线L1形成为避开配置成格子状的外侧的焊盘LND1，并通过焊盘LND1间的空间。因此，必须确保使配线L1延伸的空间。
此处，本实施形态1的特征在于如下方面：使形成于布线衬底1S的背面的焊盘(焊盘LND3(在图22中未图示))与通孔V为焊盘内通孔构造。如此，形成焊盘内通孔构造是指在形成于布线衬底1S的背面的焊盘(焊盘LND3)上配置通孔V。换言之，因在配置于布线衬底1S的背面的焊盘(焊盘LND3)上搭载有作为外部连接端子的半球，所以对应于半球的搭载位置来规定形成于布线衬底1S的背面的焊盘(焊盘LND3)的配置位置。而且，在焊盘内通孔构造中，因在形成于布线衬底1S的背面的焊盘(焊盘LND3)上配置通孔V，所以通孔V的配置位置被规定于半球的搭载位置。即，在本实施形态1中，将通孔V的配置位置规定成与半球的搭载位置在平面上重叠的位置。以上述方式规定通孔V的位置的结果，在布线衬底1S的表面上，将形成于通孔V上的焊盘LND1配置在与半球的搭载位置在平面上重叠的位置上。即，在本实施形态1中，因规定使通孔V的配置位置与半球的搭载位置在平面上重叠，所以也对应于半球的搭载位置来规定形成于布线衬底1S的表面的焊盘LND1。因此，无法以较容易地缠绕的方式自由地配置配线川，此配线L1是用于连接形成于布线衬底1S的表面的焊盘LND1与形成于布线衬底1S的表面的电极E。如此，在本实施形态1中，因通孔V的配置位置受到规定，而产生连接形成于布线衬底1S的表面的焊盘LND1与电极E的配线L1的布局自由度下降的副作用。
例如，图23表示未使用焊盘内通孔构造时的连接电极E与焊盘LND1的配线L1的布局构成。具体而言，图23表示形成于布线衬底1S的表面的电极E、焊盘LND1及配线L1，并且表示形成于布线衬底1S的背面的焊盘LND3与配线L2。即，如图23所示，在布线衬底1S的背面，对应于半球的搭载位置来配置焊盘LND3。然而，在图23中，因未采用焊盘内通孔构造，所以无法对应于布线衬底1S的背面上所形成的焊盘LND3的位置来设置通孔V。即，通孔V的配置位置可以不规定于搭载有半球的焊盘LND3的配置位置而自由地配置。因利用形成于布线衬底的背面的配线L2来连接形成于布线衬底1S的背面的焊盘LND3与通孔V，所以无需对应于布线衬底1S的背面上所形成的焊盘LND3的位置来设置通孔V。通孔V的位置可以对应于布线衬底1S的表面上所形成的焊盘LND1而自由地设置。此意味着形成于布线衬底1S的表面的焊盘LND1的配置自由度得以提高，例如，如图23所示，可以在布线衬底1S的表面配置焊盘LND1。因此，可以比较容易地缠绕连接路板1S的表面上所形成的电极E与焊盘LND1的配线L1。
然而，在本实施形态1中，因采用焊盘内通孔构造，所以例如图24所示，以与半球的搭载位置在平面上重叠的方式规定通孔V的配置位置。如此规定通孔V的配置位置意味着也规定了形成于布线衬底1S的表面的焊盘LND1的配置位置。即，规定形成于布线衬底1S的表面的焊盘LND1的配置位置的结果，在布线衬底1S的表面，连接电极E与焊盘LND1的配线L1的布局自由度下降。
因此，在本实施形态1中，设法能够减小在布线衬底1S的表面连接电极E与焊盘LND1的配线L1的布局自由度的下降。关于此点，利用图25进行说明。图25表示使用焊盘内通孔构造时的连接电极E与焊盘LND1的配线L1的布局构成。具体而言，图25表示形成于布线衬底1S的表面的电极E、焊盘LND1及配线L1。在图25中，通孔V对应于未图示的搭载于布线衬底1S的背面的半球的搭载位置而设置。因此，对于对应于通孔V而形成于布线衬底1S的表面的焊盘LND1而言，也是对应于半球的搭载位置来规定焊盘LND1的配置位置。此处，图24与图25的不同点在于，从布线衬底1S的外周线到排列着焊盘LND1的最外列之间的距离不同。即，在图24中，从布线衬底1S的外周线到排列着焊盘LND1的最外列为止的距离为距离a，相对于此，在图25中，从配线1S的外周线到排列着焊盘LND1的最外列为止的距离为距离b。距离b大于距离a。具体而言，图24中所示的距离a小于焊盘LND1的间距(也可以称为焊盘LND3的间距)，图25中所示的距离b大于焊盘LND1的间距(也可以称为焊盘LND3的间距)。
因此，进行了本实施形态1中的设计的图25，与图24相比确保到排列着电极E与焊盘LND1的最外列为止的空间。由此，图25与图24相比，可以提高形成于布线衬底1S的表面的配线L1的布局自由度。因确保到排列着电极E与焊盘LND1的最外列为止的空间，所以可以充分地确保配线L1的缠绕区域。例如在图24中，通过焊盘LND1间的配线L1的根数为2根，但在图25中，可以使通过焊盘LND1间的配线L1的根数为3根，从而成为可以更容易地将配线L1缠绕到配置于布线衬底1S的内侧区域的焊盘LND1的构成。
如上所述，充分地确保到排列着电极E与焊盘LND1的最外列为止的空间，由此在本实施形态1中，可以减小因采用焊盘内通孔构造而导致形成于布线衬底1S的表面的配线L1的自由度下降这一副作用。
在本实施形态1中，作为半导体装置，以半球LGA为例进行了说明，但本发明并不限定于半球LGA，也可以应用于例如BGA。其原因在于，BGA与半球LGA除外部连接端子的高度不同以外，其它构成均相同。但是，如果如本实施形态1般，特别是将本发明适用于半球LGA，则会产生如下所示的有用的效果。
第1点：在半球LGA中，外部连接端子(半球)的高度低于BGA的外部连接端子(焊球)的高度，因此可以使将半球LGA安装于母板(安装基板)上时的总厚度，薄于将BGA安装于母板上时的总厚度。此意味着通过使用半球LGA则可以实现半导体装置的薄板化。
第2点：半球LGA与BGA相比，安装在母板上时相对于冲击力的冲击强度增强。在本实施形态1中，使形成于布线衬底1S的背面的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，由此即便使焊盘LND3的构成形态为NSMD，也可以抑制配置于焊盘LND3上的半球的高度不均。半球LGA与BGA双方均可以获得此效果，进而，在半球LGA中，使形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD，由此与BGA相比冲击强度得以提高。关于此点，一面参照图26一面进行说明。
图26是表示对半球LGA与BGA对于冲击力的耐受性进行测定所获得的结果的表。测定以在0.5ms间施加1500G的冲击力为条件来进行。测定对象是以NSMD的BGA与NSMD的半球LGA为对象。首先，就对于NSMD的BGA的评价结果进行说明。如图26所示，对于NSMD的BGA而言，当评价次数为30次、50次时未产生BGA从母板上脱落的不良情况。但是，如果评价次数变成100次，则存在一个不良的BGA，进而，如果评价次数变成150次，则存在两个不良的BGA。然后，如果评价次数变成200次，则在BGA中存在三个不良的BGA。相对于此，如图26所示，对于NSMD的半球LGA而言，当评价次数为30次、50次、100次、150次及200次中的任一者时均未产生半球LGA从母板上脱落的不良情况。此表示，与BGA相比，半球LGA对于冲击力的耐受性更高。因此，可知如本实施形态1般，将焊盘内通孔构造、且使焊盘LND3的构成形态为NSMD的构成应用于半球LGA，由此可以兼顾提高半球的安装强度与抑制配置于焊盘LND3上的半球的高度不均，并且可以提高半球LGA对于冲击力的耐受性。
本实施形态1中的半导体装置以上述方式构成，以下，对其制造方法进行说明。首先，对构成半球LGA的布线衬底1S的制造步骤进行说明。
如图27所示，例如准备两表面上贴附有由铜箔形成的导电膜CF1的布线衬底1S。此时，构成布线衬底的基材由例如玻璃-BT(Bismaleimide Triazine，双马来酰亚胺三嗪)材料或者玻璃-耐热环氧树脂材料构成。继而，如图28所示，在通孔形成区域中形成通孔V。通孔V是使用钻孔器实施开孔而以贯穿两表面贴附有导电膜CF1的布线衬底1S的方式形成。
其次，如图29所示，在贴附于布线衬底1S上的导电膜CF1的两表面形成由镀铜膜形成的导电膜CF2。由镀铜膜形成的导电膜CF2可以采用例如无电电镀法或者电解电镀法形成。此由镀铜膜形成的导电膜CF2也形成于贯穿布线衬底1S的通孔V的侧面。此外，在形成于布线衬底1S的两表面的导电膜CF1上也形成有导电膜CF2，但在图29以下的图中将导电膜CF1与导电膜CF2一体地记载为导电膜CF1。
继而，如图30所示，对导电膜CF1的表面进行研磨后，在两表面的导电膜CF1上贴附干膜DF。此干膜DF是受到紫外线照射后硬化的薄膜，它用于在对导电膜CF1进行图案化时形成掩膜。
其后，如图31所示，在布线衬底1S的两侧配置掩膜(未图示)，并经由此掩膜照射紫外线。由此，将形成于掩膜上的图案转印到干膜DF上。然后，对转印有图案的干膜DF进行显影，由此使干膜DF图案化。例如，通过显影处理而将干膜DF的未受紫外线照射的区域去除。
其次，如图32所示，使经图案化的干膜DF作为掩膜而对导电膜CF1进行蚀刻。由此，使形成于干膜DF上的图案反映在导电膜CF1上。具体而言，在布线衬底1S的表面(上表面)形成与通孔V连接的焊盘LND1、以及与焊盘LND1连接并延伸的配线L1。另一方面，在布线衬底1S的背面(下表面)形成与通孔V连接的焊盘LND3。由此，形成如下的焊盘内通孔构造：在形成于布线衬底1S的背面的焊盘LND3上配置有通孔V。
其后，如图33所示，将经图案化的干膜DF去除。由此，在布线衬底1S的表面(上表面)，与通孔V连接的焊盘LND1以及与焊盘LND1连接并延伸的配线L1露出，而在布线衬底1S的背面(下表面)，与通孔V连接的焊盘LND3露出。对在此阶段是否正常地形成图案进行检查。检查中使用例如光学式检查机等。
继而，如图34所示，在布线衬底1S的两表面涂布阻焊剂SR。在布线衬底1S的两表面涂布阻焊剂SR时，首先在布线衬底1S的一方的面上涂布阻焊剂SR并使其暂时干燥。然后，阻焊剂SR暂时干燥后，在布线衬底1S的另一方的面上涂布阻焊剂SR并使其暂时干燥。由此，可以在布线衬底1S的两表面形成阻焊剂SR。此时，在布线衬底1S的表面(上表面)，焊盘LND1及配线L1由阻焊剂SR覆盖。同样，在布线衬底1S的背面(下表面)，焊盘LND3由阻焊剂SR覆盖。
其次，如图35所示，使用光刻技术在阻焊剂SR上形成开口部K。即，在布线衬底1S的背面(下表面)形成开口部K。此开口部K是以使形成于布线衬底1S的背面(下表面)的焊盘LND3露出的方式形成。具体而言，以如下方式形成开口部K，即开口部K的口径大于焊盘LND3的直径，且开口部K在平面上内包着焊盘LND3。由此，可以使形成于布线衬底1S的背面(下表面)的焊盘LND3的构成形态为NSMD。然后，使阻焊剂SR完全硬化(完全干燥)后，在从开口部K露出的焊盘LND3上形成镀镍/金膜。如此，可以形成在焊盘LND3上形成有镀镍/金膜的端子。其后，对布线衬底1S进行清洗，并实施外观检查，由此完成布线衬底1S的制作。以上述的方式可以制作本实施形态1中的布线衬底1S。
此外，在本实施形态1中，如图28所示，作为形成贯穿布线衬底1S的通孔V的方法，由使用钻孔器进行开孔来形成通孔V的方法，但也可以通过照射激光来形成通孔V。将此通过照射激光而形成的通孔V示于图36。如图36所示，通过照射激光所形成的通孔V的特征为：布线衬底1S的背面(下表面)侧的孔径小于布线衬底1S的表面(上表面)侧的孔径。即，如果从布线衬底1S的表面侧照射激光，则形成于布线衬底1S的表面的孔径变得最大，其后，随着激光向布线衬底1S的背面前进，孔径逐渐变小。而且，通孔V的孔径在布线衬底1S的背面上变得最小。其结果，可以使在布线衬底1S的背面形成于通孔V上的焊盘LND3的凹陷缩小。即，在通过照射激光而形成通孔V时，因可以使布线衬底1S的背面的孔径缩小，所以可以使堵塞通孔V的表面的焊盘LND3上所产生的凹陷缩小。此意味着可以降低形成于焊盘LND3上的半球的高度不均。即，在本实施形态1中，除利用焊盘内通孔构造可以降低半球的高度不均的效果以外，通过采用以激光照射来形成通孔V的方法，可以获得如下的乘数效应，即因形成于通孔V上的焊盘LND3上所产生的凹陷缩小而使得可以降低半球的高度不均。
继而，一面参照图式一面对使用上述布线衬底1S来形成半球LGA(半导体装置)的制造步骤进行说明。图37是表示形成半球LGA的制造步骤的流程的流程图。首先，使用通常的半导体制造技术在半导体晶片上形成晶体管(MISFET(Metal InsulatorSemiconductor Field Effect Transistor，金属绝缘半导体场效应晶体管))或多层配线，由此形成构成RFIC的集成电路。
其后，如图38所示，对半导体晶片WF的背面进行研磨(背面研磨)(图37的S101)。半导体晶片WF的背面研磨是以如下所示的方式实施。即，使用保护胶带PT覆盖半导体晶片WF的元件形成面(表面)，之后使半导体晶片WF的元件形成面(表面)的相反侧的背面朝上配置于载物台上。然后，使用研磨机G对半导体晶片WF的背面进行研磨，由此使半导体晶片WF的厚度变薄。由此，可以进行半导体晶片WF的研磨。
其次，如图39所示，对半导体晶片WF进行切割，由此使半导体晶片WF单片化成一个个的半导体芯片(图37的S102)。半导体晶片WF的切割是以如下所示的方式实施。首先，将切割胶带DT贴附于同心圆状的切割框DFM上，之后在此切割胶带DT上配置半导体晶片WF。然后，使用切割刀片DB，沿切割线对半导体晶片WF进行切割，由此使半导体晶片WF单片化为半导体芯片。
然后，如图40所示，将单片化的半导体芯片CHP搭载(小片焊接)于经上述步骤所形成的布线衬底1S上(图37的S103)。半导体芯片CHP的小片焊接是以如下方式进行，即，以夹头C1吸附半导体芯片CHP后，将半导体芯片CHP配置于布线衬底1S上，然后利用绝缘膏P来将此半导体芯片CHP与布线衬底1S黏接于一起。此时，布线衬底1S以能够形成多个半球LGA的方式成一体化，且在每个半球LGA获取区域上分别搭载半导体芯片CHP。其后，为了提高半导体芯片CHP与布线衬底1S的黏接强度而进行热处理(烘烤)(图37的S104)。
继而，对搭载有半导体芯片CHP的布线衬底1S的表面(芯片搭载面)实施等离子清洗(图37的S105)。等离子清洗是以提高随后实施的铸模步骤中的树脂与布线衬底1S的密接性为目的而实施。
其后，如图41所示，以导线W将形成于布线衬底1S上的电极与半导体芯片CHP的焊垫连接(丝焊)于一起(图37的S106)。具体而言，以毛细管C2对半导体芯片CHP的焊垫进行快速接合，其后，使毛细管C2移动，由此来对布线衬底1S的电极进行第二接合。由此，以由例如金线形成的导线W使布线衬底1S的电极与半导体芯片CHP的焊垫电性连接。
其次，如图42所示，以树脂M将布线衬底1S的整个芯片搭载面密封(铸模)(图37的S107)。具体而言，以上部模具UK与下部模具BK从上下夹持搭载有半导体芯片CHP的布线衬底1S，使树脂M从***口流入布线衬底1S的芯片搭载面上，由此以树脂M将布线衬底1S的芯片搭载面密封。其后，为了使树脂M硬化，对布线衬底1S进行热处理(烘烤)(图37的S108)。
继而，如图43所示，利用焊锡印刷(solder printing)将焊膏SP涂布于布线衬底1S的背面(图37的S109)。具体而言，在布线衬底1S的背面配置金属掩膜MSK，利用刮刀S1在此金属掩膜MSK上印刷焊膏SP。由此，如图44所示，在布线衬底1S的焊盘(焊盘LND3(未图示))上形成焊膏SP。然后，如图45所示，对布线衬底1S实施回流焊(图37的S110)。由此，形成于布线衬底1S的背面的焊膏SP成为半球状的半球HBa。由此，可以在布线衬底1S的背面形成由半球HBa形成的外部连接端子。
其次，如图46所示，对布线衬底1S进行切割(封装切割)(图37的S 111)。布线衬底1S的切割是以如下所示的方式进行。首先，将切割胶带DT贴附于同心圆状的切割框DFM上后，在此切割胶带DT上配置布线衬底1S。然后，使用切割刀片DB对布线衬底1S进行切割，由此可以获得一个个封装。图47是表示经过以上的步骤所制造的封装Pa的截面图。如图47所示，封装Pa是半球LGA，且以树脂M将布线衬底1S的芯片搭载面密封。另一方面，在布线衬底1S的芯片搭载面的相反侧的面上形成有由半球HBa形成的外部连接端子。由此，可以制造由半球LGA形成的封装Pa，将所制造的封装Pa加以收纳并出货(图37的S112)。
继而，对将由半球LGA形成的封装Pa安装于母板(安装基板)上的步骤进行说明。图48是表示将由半球LGA形成的封装Pa安装于母板MB上的状态的截面图。如图48所示，可知由半球LGA形成的封装Pa经由作为外部连接端子的半球HBa而安装于母板MB上。
图49是对将由半球LGA形成的封装Pa安装于母板(安装基板)上的状态进行说明的放大截面图。在图49中，封装Pa具有布线衬底1S，在此布线衬底1S上形成有贯穿布线衬底1S的通孔V。在通孔V的侧面形成有包含镀敷膜的导电膜CF2。且，在布线衬底1S的背面(下表面)，以与通孔V直接连接的方式形成有焊盘LND3，在焊盘LND3上形成有作为外部连接端子的半球HBa。由此，形成焊盘内通孔构造。在布线衬底1S的背面(下表面)形成有阻焊剂SR，焊盘LND3形成于阻焊剂SR上所形成的开口部K的内部。此时，开口部K的口径形成为大于焊盘LND3的直径，焊盘LND3的构成形态为NSMD。即，本实施形态1中的封装Pa(半球LGA)是焊盘内通孔构造，且是使焊盘LND3的构成形态为NSMD的封装。在布线衬底1S的表面(上表面)上，以与通孔V连接的方式形成有焊盘LND1，且以与此焊盘LND1连接的方式形成有配线L1。形成于布线衬底1S的表面上的焊盘LND1及配线L1由阻焊剂SR覆盖。在此阻焊剂SR上形成有树脂M。如果进行详细说明，虽然图49中并未图示，但在形成于布线衬底1S的表面(上表面)上的阻焊剂SR上搭载有半导体芯片(未图示)，且以覆盖此半导体芯片的方式形成有树脂M。
相对于此，对母板MB的构成进行说明。母板MB具有基板MS，在此基板MS上形成有贯穿基板MS的通孔V2，在此通孔V2的侧面形成有导电膜CF3。在布线衬底1S的表面(上表面)，以与通孔V2连接的方式形成有焊盘LND4。在布线衬底1S的表面(上表面)上形成有阻焊剂SR2，在形成于此阻焊剂SR2上的开口部K2的内部形成有焊盘LND4。此处，开口部K2的口径大于焊盘LND4的直径，且开口部K2形成为内包着焊盘LND4。以上述方式形成于母板MB上的焊盘LND4成形成于通孔V2的正上方的焊盘内通孔构造，且焊盘LND4为NSMD。本实施形态1的特征也在于使形成于母板MB上的焊盘LND4的构成为焊盘内通孔构造，且为NSMD。另一方面，在基板MS的背面(下表面)形成有与通孔V2连接的焊盘LND5、以及与焊盘LND5连接的配线L3。此焊盘LND5与配线L3由阻焊剂SR覆盖。
将以上述方式构成的封装Pa与母板MB黏接于一起。具体而言，首先如图50所示，在形成于母板MB上的焊盘LND4上形成焊膏(焊料)SP2。然后，如图51所示，将形成于母板MB上的焊膏SP2与形成于封装Pa上的半球HBa加以连接。其后，如图52所示，对母板MB及封装Pa进行回流焊(热处理)，由此使形成于封装Pa上的半球HBa与形成于母板MB上的焊膏SP2一体化，从而形成接合焊锡SB。由此，可以将封装Pa与母板MB黏接于一起。
此处，本实施形态1的特征也在于使形成于母板MB上的焊盘LND4的构成为焊盘内通孔构造，且为NSMD。具体而言，使形成于母板MB上的焊盘LND4为焊盘内通孔构造，由此可以使接合封装Pa与母板MB的接合焊锡SB的形状成如下形状，即接合焊锡SB的中央部的直径大于其上部的直径或下部的直径，从而可以谋求提高封装Pa与母板MB的接合强度。例如当形成于母板MB上的焊盘LND4并非为焊盘内通孔构造时，焊盘LND4以及连接焊盘LND4与通孔V的配线的一部分从开口部K2露出。此时，在母板MB侧，将封装Pa与母板MB接合的接合焊锡SB不仅与圆形形状的焊盘LND4接触，也与连接焊盘LND4和通孔V的配线的一部分接触。因此，接合焊锡SB的形状因与连接焊盘LND4和通孔V的配线的一部分接触而并非为接合焊锡SB的中央部的直径大于其上部的直径或下部的直径的形状，从而导致安装强度下降。因此，在本实施形态1中，使形成于母板MB上的焊盘LND4为焊盘内通孔构造，由此可以使在母板MB侧与接合焊锡SB接触的构成要素仅为圆形形状的焊盘LND4。其结果，在本实施形态1中，可以使接合焊锡SB的形状为中央部的直径大于上部的直径或下部的直径的形状，从而可以谋求提高封装Pa与母板MB的接合强度。
(实施形态2)本实施形态2也以半球LGA为对象。在上述实施形态1中，对如下例子进行了说明，即对形成于布线衬底的背面的所有焊盘采用焊盘内通孔构造，且使焊盘的构成形态为NSMD。相对于此，在本实施形态2中，对如下例子进行说明，即仅对形成于布线衬底的背面的焊盘的一部分采用焊盘内通孔构造，且使焊盘的构成形态为NSMD，另一方面，对其它焊盘不采用焊盘内通孔构造，且使焊盘的构成形态为SMD。
图53是表示本实施形态2的半球LGA中的布线衬底1S的构成的图。图53将布线衬底1S的芯片搭载面(表面)的构成及布线衬底1S的芯片搭载面的相反侧的面(背面)的构成叠加在一起进行图示。即，在图53中，沿布线衬底1S的四条边配置的电极E与在电极E的内侧区域成格子状配置的焊盘LND1是形成于布线衬底1S的表面的构成要素。此处，形成于布线衬底1S的表面的电极E与焊盘LND1是以配线连接于一起，但在图53中，因变得复杂，所以省略连接电极E与焊盘LND1的配线的图示。
相对于此，在图53中，配线L2与成格子状配置的焊盘LND3是形成于布线衬底1S的背面的构成要素。且，图示有贯穿布线衬底1S的表面与布线衬底1S的背面的通孔V。
在图53中，本实施形态2的特征在于形成于布线衬底1S的四角(角部)的焊盘LND1、通孔V及焊盘LND3的配置关系。即，在本实施形态2中，在布线衬底1S的角部，以与形成于布线衬底1S的表面(芯片搭载面)的焊盘LND1在平面上重叠，且内包于焊盘LND1中的方式形成有通孔V。且，此通孔V与形成于布线衬底1S的背面的焊盘LND3直接连接。即，形成于布线衬底1S的背面的焊盘LND3配置为形成于通孔V的正上方，且在平面上内包着通孔V。且，形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD。如此，形成于布线衬底1S的角部的焊盘LND3与通孔V形成焊盘内通孔构造，且焊盘LND3的构成形态为NSMD。由此，在布线衬底1S的角部，能够提高形成于布线衬底1S的角部的焊盘LND3与搭载于此焊盘LND3上的半球(未图示)的连接强度。
因以下理由，使配置于布线衬底1S的角部的焊盘LND3为焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。成矩形形状的布线衬底1S的角部易于集中有对布线衬底1S施加的应力。例如，已知因对布线衬底1S施加的温度循环而产生反复的膨胀与收缩，由此膨胀与收缩而产生应力，而此应力在布线衬底1S的角部变得最大。由此，配置于布线衬底1S的角部的焊盘LND3与搭载于此焊盘LND3上的半球容易因应力而分离。即，在布线衬底1S的角部，因应力集中而导致焊盘LND3与半球的连接强度下降。如果半球从形成于布线衬底1S的背面的焊盘LND3上脱落，则会引起不良情况。
如此，就减少半球LGA的不良的观点而言，可知必须谋求在应力集中的布线衬底1S的角部提高焊盘LND3与半球的连接强度。因此，在本实施形态2中，使配置于应力集中的布线衬底1S的角部的焊盘LND3的构成形态为NSMD，由此来谋求提高焊盘LND3与半球的连接强度。但是，如果使焊盘LND3的构成形态为NSMD，则搭载于焊盘LND3上的半球的高度不均表面化，所以在本实施形态2中，不使用配线而采用焊盘内通孔构造来连接焊盘LND3与通孔V。如上所述，在本实施形态2中，为了提高位于布线衬底1S的角部的焊盘LND3与半球的安装强度，使配置于布线衬底1S的角部的焊盘LND3的构成形态为NSMD，为了降低因使焊盘LND3的构成形态为NSMD而带来的半球的高度不均，而以如下方式构成，即利用焊盘内通孔构造来连接焊盘LND3与通孔V。
继而，对配置于布线衬底1S的角部以外的部位的焊盘LND3的构成进行说明。在本实施形态2中，如图53所示，对于配置于布线衬底1S的角部以外的部位的焊盘LND3并未采用焊盘内通孔构造，而使焊盘LND3的构成形态为SMD。如图53所示，配置于布线衬底1S的角部以外的部位的焊盘LND3配置为不与通孔V在平面上重叠，此焊盘LND3与通孔V是以形成于布线衬底1S的背面的配线L2连接于一起。如上所述，配置于布线衬底1S的角部以外的部位的焊盘LND3与通孔V的连接未采用焊盘内通孔构造。因此，未对应于形成于布线衬底1S的背面的焊盘LND3的位置来设置通孔V。即，通孔V的配置位置可以不规定于搭载有半球的焊盘LND3的配置位置而自由地配置。因形成于布线衬底1S的背面的焊盘LND3与通孔V是以形成于布线衬底的背面的配线L2连接于一起，所以无须对应于形成于布线衬底1S的背面的焊盘LND3的位置来设置通孔V。通孔V的位置可以对应于形成于布线衬底1S的表面的焊盘LND1而自由地设置。此意味着形成于布线衬底1S的表面的焊盘LND1的配置自由度得以提高。
图54是表示在布线衬底1S的表面上连接电极E与焊盘LND1的配线L1的布局构成的图。如图54所示，因能够以使配线L1易于缠绕的方式来配置通孔V的位置，所以可以提高配线L1的布局自由度。即，在本实施形态2中，就提高配置于布线衬底1S的表面的配线L1的布局自由度的观点而言，如图53所示，未使配置于布线衬底1S的角部以外的区域中的焊盘LND3与通孔V的连接构成是焊盘内通孔构造。但是，当不使形成于布线衬底1S的背面的焊盘LND3与通孔V为焊盘内通孔构造时，如果使形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD，则配置于焊盘LND3上的半球的高度不均表面化。因此，在本实施形态2中，为了提高配置于布线衬底1S的表面的配线L1的布局自由度，不使配置于布线衬底1S的角部以外的区域中的焊盘LND3与通孔V的连接为焊盘内通孔构造。另一方面，在形成于布线衬底1S的背面的焊盘LND3与通孔V的连接中不采用焊盘内通孔构造的情形时，如果使焊盘LND3的构成形态为NSMD，则搭载于焊盘LND3上的半球的高度不均会成为问题，因此使形成于布线衬底1S的背面的焊盘LND3的构成形态为SMD。
如果总结本实施形态2的特征性构成，则如下：使配置于布线衬底1S的角部的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使配置于角部的焊盘LND3的构成形态为NSMD。另一方面，不使配置于布线衬底1S的角部以外的区域中的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使配置于角部以外的区域中的焊盘LND3的构成形态为SMD。通过以上述方式构成，本实施形态2会产生如下的显着效果，即可以一面在应力易于集中的布线衬底1S的角部抑制半球的高度不均，一面提高焊盘LND3与半球的黏接强度，并且可以确保形成于布线衬底1S的表面的配线L1的布局自由度。
(实施形态3)本实施形态3也以半球LGA为对象。在上述实施形态1中，对如下例子进行了说明，即对形成于布线衬底的背面的所有焊盘均采用焊盘内通孔构造，且使焊盘的构成形态为NSMD。相对于此，在本实施形态3中，对如下例子进行说明，即仅对形成于布线衬底的背面的焊盘的一部分采用焊盘内通孔构造，且使焊盘的构成形态为NSMD，另一方面，对其它焊盘不采用焊盘内通孔构造，且使焊盘的构成形态为SMD。
图55是表示本实施形态3的半球LGA中的布线衬底1S的构成的图。图55将布线衬底1S的芯片搭载面(表面)的构成及布线衬底1S的芯片搭载面的相反侧的面(背面)的构成叠加在一起进行图示。即，在图55中，沿布线衬底1S的四条边配置的电极E与在电极E的内侧区域成格子状配置的焊盘LND1是形成于布线衬底1S的表面的构成要素。此处，形成于布线衬底1S的表面的电极E与焊盘LND1是以配线连接于一起，但在图55中，因变得复杂，所以省略连接电极E与焊盘LND1的配线的图示。
相对于此，在图55中，配线L2与成格子状配置的焊盘LND3是形成于布线衬底1S的背面的构成要素。而且，图示有贯穿布线衬底1S的表面与布线衬底1S的背面的通孔V。
在图55中，本实施形态3的特征在于形成于布线衬底1S的最外列的焊盘LND1、通孔V及焊盘LND3的配置关系。即，在本实施形态3中，在布线衬底1S的最外列，以与形成于布线衬底1S的表面(芯片搭载面)的焊盘LND1在平面上重叠，且内包于焊盘LND1中的方式形成有通孔V，且此通孔V与形成于布线衬底1S的背面的焊盘LND3直接连接。即，形成于布线衬底1S的背面的焊盘LND3是配置为形成于通孔V的正上方，且在平面上内包着通孔V。而且，形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD。如此，形成于布线衬底1S的最外列的焊盘LND3与通孔V形成焊盘内通孔构造，且焊盘LND3的构成形态为NSMD。由此，在布线衬底1S的最外列，能够提高形成于布线衬底1S的背面的焊盘LND3与搭载于此焊盘LND3上的半球(未图示)的连接强度。
根据以下理由，使配置于布线衬底1S的最外列的焊盘LND3为焊盘内通孔构造，且使焊盘LND3的构成形态为NSMD。如上述实施形态2中所说明般，对布线衬底1S施加的应力最易于集中在成矩形形状的布线衬底1S的角部，且在布线衬底1S的四条边的周边应力也增大。即，由于在布线衬底1S的四条边的周边应力也集中，因此半球有可能从焊盘LND3上脱落。
因此，在本实施形态3中，为了提高位于布线衬底1S的最外列的焊盘LND3与半球的安装强度，使配置于布线衬底1S的最外列的焊盘LND3的构成形态为NSMD，为了减轻因使焊盘LND3的构成形态为NSMD所带来的半球的高度不均，而以如下方式构成，即利用焊盘内通孔构造来连接焊盘LND3与通孔V。
继而，对配置于布线衬底1S的最外列以外的部位的焊盘LND3的构成进行说明。在本实施形态3中，如图55所示，对于配置于布线衬底1S的最外列以外的部位的焊盘LND3并未采用焊盘内通孔构造，而使焊盘LND3的构成形态为SMD。如图55所示，配置于布线衬底1S的最外列以外的部位的焊盘LND3配置为不与通孔V在平面上重叠，此焊盘LND3与通孔V是由形成于布线衬底1S的背面的配线L2连接于一起。如上所述，配置于布线衬底1S的最外列以外的部位的焊盘LND3与通孔V的连接未采用焊盘内通孔构造。因此，未对应于形成于布线衬底1S的背面的焊盘LND3的位置来设置通孔V。即，通孔V的配置位置可以不被规定于搭载有半球的焊盘LND3的配置位置而自由地配置。因形成于布线衬底1S的背面的焊盘LND3与通孔V是由形成于布线衬底的背面的配线L2连接于一起，所以无须对应于形成于布线衬底1S的背面的焊盘LND3的位置来设置通孔V。通孔V的位置可以对应于形成于布线衬底1S的表面的焊盘LND1而自由地设置。此意味着形成于布线衬底1S的表面的焊盘LND1的配置自由度得以提高。
图56是表示在布线衬底1S的表面上连接电极E与焊盘LND1的配线L1的布局构成的图。本实施形态3的特征为配置于布线衬底1S的表面(芯片搭载面)的电极E未配置在布线衬底1S的最外周。即，如图56所示，沿着成矩形形状的布线衬底1S的四条边排列有电极E，在此电极E的外侧区域形成有焊盘LND1及通孔V，且在电极E的内侧区域也形成有焊盘LND1及通孔V。由于以上述方式构成，因此可以提高将形成于布线衬底1S的表面的焊盘LND1与电极E连接于一起的配线L1的布局自由度。即，因存在从电极E向外侧区域延伸的配线L1与从电极E向内侧区域延伸的配线L1，所以与将全部配线L1配置于电极E的内侧区域的情形相比，配线L1的布局变得容易进行。
进而，在本实施形态3中，为了提高配置于布线衬底1S的表面的配线L1的布局自由度，如图55所示，未使配置于电极E的内侧区域的焊盘LND3与通孔V的连接为焊盘内通孔构造。另一方面，在形成于布线衬底1S的背面的焊盘LND3与通孔V的连接不采用焊盘内通孔构造的情形时，如果使焊盘LND3的构成形态为NSMD，则搭载于焊盘LND3上的半球的高度不均会成为问题，因此使形成于布线衬底1S的背面的焊盘LND3的构成形态为SMD。
如果根据以上说明对本实施形态3的特征性构成进行总结，则如下：使配置于布线衬底1S的最外列的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使配置于布线衬底1S的最外列的焊盘LND3的构成形态为NSMD。另一方面，不使配置于布线衬底1S的最外列以外的区域中的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使配置于最外列以外的区域中的焊盘LND3的构成形态为SMD。而且，形成不仅在形成于布线衬底1S的表面的电极E的内侧区域设置有通孔V，在外侧区域也设置有通孔V的构造。
通过以上述方式构成，本实施形态3会产生如下的显着效果，即可以一面在应力易于集中的布线衬底1S的最外列抑制半球的高度不均，一面提高焊盘LND3与半球的黏接强度，并且可以确保形成于布线衬底1S的表面的配线L1的布局自由度。
(实施形态4)在本实施形态4中，对将本发明应用于BGA的例子进行说明。在上述实施形态1～3中对半球LGA进行了说明，但它们也可以应用于本实施形态4中的BGA。
图57是表示本实施形态4的由BGA形成的封装Pa的示意性的构成的截面图。图57所示的封装Pa具有与图49所示的上述实施形态1的由半球LGA形成的封装Pa大致相同的构成。不同点在于：在图57所示的封装Pa中，焊球Ba的高度形成为高于0.1mm，相对于此，在图49所示的封装Pa中，半球HBa的高度形成为0.1mm以下。以下，对图57所示的封装Pa的构成进行说明。图57所示的封装Pa具有布线衬底1S，在此布线衬底1S上形成有贯穿布线衬底1S的通孔V。在通孔V的侧面形成有由镀敷膜形成的导电膜CF2。而且，在布线衬底1S的背面(下表面)，以与通孔V直接连接的方式形成有焊盘LND3，且在焊盘LND3上形成有作为外部连接端子的半球HBa。由此，形成焊盘内通孔构造。在布线衬底1S的背面(下表面)形成有阻焊剂SR，焊盘LND3形成于阻焊剂SR上所形成的开口部K的内部。此时，开口部K的口径形成为大于焊盘LND3的直径，焊盘LND3的构成形态为NSMD。即，本实施形态1中的封装Pa(BGA)是焊盘内通孔构造，且是使焊盘LND3的构成形态为NSMD的封装。在布线衬底1S的表面(上表面)，以与通孔V连接的方式形成有焊盘LND1，且以与此焊盘LND1连接的方式形成有配线L1。形成于布线衬底I S的表面的焊盘LND1及配线L1由阻焊剂SR覆盖。在此阻焊剂SR上形成有树脂M。如果进行详细说明，虽然在图57中并未图示，但在形成于布线衬底1S的表面(上表面)上的阻焊剂SR上搭载有半导体芯片(未图示)，且以覆盖此半导体芯片的方式形成有树脂M。
在以上述方式构成的本实施形态4中的BGA中，与上述实施形态1相同，也可以通过将焊盘内通孔构造、且使焊盘LND3的构成形态为NSMD的构成应用于BGA，而实现提高焊球Ba的安装强度、以及抑制配置于焊盘LND3上的焊球Ba的高度不均。
对本实施形态4中的BGA的优点进行说明。在BGA中，使用焊球Ba作为外部连接端子。此焊球Ba的高度高于0.1mm，与作为半球LGA的外部连接端子的半球相比，其高度更高。因此，BGA与半球LGA相比，具有能够使外部连接端子的间隙(高度)增大的优点。即，在BGA中焊球Ba的高度增高，因此当将BGA安装于母板上时，具有易于安装的特征。如果进行具体说明，则如下：当将零件安装于母板上时，在母板上的端子上涂布焊料后安装零件，即便使此焊料形成得较厚，由于在BGA中焊球的高度增高，因此可以抑制遍及邻接的焊球间而形成有焊料(焊锡桥)，从而可以防止邻接的焊球间的短路不良。即，在母板中除BGA等半导体装置以外，也搭载有芯片电容器或电阻等被动零件。为了将此被动零件可靠地安装于母板上，存在使涂布于母板上的焊料的厚度变厚的倾向。即便于此情形时，如果是BGA，则由于外部连接端子(焊球Ba)的高度增高，因此可以减少因邻接的焊球间的焊料所引起的短路不良。如此，BGA具有安装于母板上时的安装容易性较高的优点。
其次，对本实施形态4中的BGA的制造步骤进行说明，本实施形态4中的BGA的制造步骤与上述实施形态1中的半球LGA的制造步骤大致相同。即，图58是表示本实施形态4中的BGA的制造步骤的流程图，图58所示的S201～S212与图37所示的S101～S112大致相同。不同点是焊球搭载步骤(S209)。对此焊球搭载步骤进行说明。
从图38到图42为止与上述实施形态1同样。继而，如图59所示，拾取焊球Ba，如图60所示，将焊球Ba搭载于布线衬底1S的背面。然后，对布线衬底1S实施回流焊(图58的S210)。由此，形成于布线衬底1S的背面的焊球Ba成为BGA的外部连接端子。随后的步骤与上述实施形态1相同。由此，可以制造本实施形态4中的BGA。
(实施形态5)在本实施形态5中，对将本发明应用于LGA的例子进行说明。图61是表示本实施形态5的由LGA形成的封装Pa的示意性的构成的截面图。图61所示的封装Pa具有与图49所示的上述实施形态1的由半球LGA形成的封装Pa大致相同的构成。不同点在于：在图61所示的封装Pa中未形成有半球，相对于此，在图49所示的封装Pa中形成有半球HBa。以下，对图61所示的封装Pa的构成进行说明。图61所示的封装Pa具有布线衬底1S，在此布线衬底1S上形成有贯穿布线衬底1S的通孔V。在通孔V的侧面形成有由镀敷膜形成的导电膜CF2。而且，在布线衬底1S的背面(下表面)，以与通孔V直接连接的方式形成有焊盘LND3，在焊盘LND3上形成有作为外部连接端子的焊球Ba。由此，形成焊盘内通孔构造。在布线衬底1S的背面(下表面)形成有阻焊剂SR，焊盘LND3形成于阻焊剂SR上所形成的开口部K的内部。此时，开口部K的口径形成为大于焊盘LND3的直径，焊盘LND3的构成形态为NSMD。即，本实施形态1中的封装Pa(LGA)是焊盘内通孔构造，且是使焊盘LND3的构成形态为NSMD的封装。在布线衬底1S的表面(上表面)，以与通孔V连接的方式形成有焊盘LND1，且以与此焊盘LND1连接的方式形成有配线L1。形成于布线衬底1S的表面的焊盘LND1及配线L1由阻焊剂SR覆盖。在此阻焊剂SR上形成有树脂M。如果进行详细说明，虽然在图61中并未图示，但是在形成于布线衬底1S的表面(上表面)上的阻焊剂SR上搭载有半导体芯片(未图示)，且以覆盖此半导体芯片的方式形成有树脂M。
在本实施形态5中的LGA中，在形成于布线衬底1S的背面的焊盘LND上未搭载有半球。因此，在本实施形态5中的LGA中不存在降低搭载于焊盘LND3上的半球的高度不均这一课题。尽管如此，使形成于布线衬底1S的背面的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD的构成在本实施形态5中的LGA中也有用。对此点进行说明。
当将LGA安装于母板上时，在母板上涂布焊料，通过此焊料将LGA安装于母板上。因此，当将LGA安装于母板上时，露出的焊盘也与焊锡连接。
此处，例如当形成于LGA上的焊盘LND3并非为焊盘内通孔构造，而使用配线连接焊盘LND3与通孔V时，焊盘LND3与配线的一部分从形成于阻焊剂SR上的开口部露出。因此，涂布于母板上的焊料形成为覆盖露出的焊盘LND3与露出的配线的一部分。此时，焊盘LND3成圆形形状且面积也较大，因此焊盘LND3与焊料的黏接强度较高。然而，配线较细且面积也较小，因此在黏接配线与焊料的部分上，因施加于LGA或母板上的应力，而易于产生包含配线的焊盘LND3与配线一同从布线衬底1S脱落的情形。此时，LGA从半球LGA上脱离而导致安装不良。
关于此点，在本实施形态5中，使焊盘LND3与通孔V的构成为焊盘内通孔构造。因此，即便使焊盘LND3的构成形态为NSMD时，从形成于阻焊剂SR上的开口部露出的金属膜也只有焊盘LND3。由此，在本实施形态5中，焊料仅与成圆形形状的焊盘LND3黏接。即，在本实施形态5中，即便使焊盘LND3的构成形态为NSMD，因不存在连接焊盘LND3与通孔V的配线，所以不存在配线与焊料黏接的情形。因此，焊料仅与面积较大且与布线衬底牢固地粘接的焊盘LND3黏接，因此可以防止焊盘LND3从布线衬底1S上脱落。根据以上的说明可知，在本实施形态5中的LGA中，使形成于布线衬底1S的背面的焊盘LND3与通孔V的连接构成是焊盘内通孔构造，且使形成于布线衬底1S的背面的焊盘LND3的构成形态为NSMD的构成也有用。
其次，对本实施形态5中的LGA的制造步骤进行说明，本实施形态5中的LGA的制造步骤与上述实施形态1中的半球LGA的制造步骤大致相同。即，图62是表示本实施形态5中的LGA的制造步骤的流程图，图62所示的S301～S310与图37所示的S101～S112大致相同。不同点在于不存在于布线衬底上形成半球的步骤。由此，可以制造本实施形态5中的LGA。
以上，根据实施形态对由本发明者所完成的发明进行了具体说明，但本发明并不限定于上述实施形态，当然可以在不脱落发明主旨的范围内进行各种变更。
在上述实施形态中，例如对搭载着具有RFIC的功能的半导体芯片的封装进行了具体说明，但本发明并不限定于此，其可以广泛地应用于搭载着具有RFIC以外的功能的半导体芯片的封装(例如BGA、半球LGA、LGA)等。
本发明可以广泛地应用于制造半导体装置的制造业。

Claims (23)

1.一种半导体装置，其特征在于包括：(a)布线衬底；(b)半导体芯片，其搭载于所述布线衬底的第1面上；以及(c)多根导线，此等将形成于所述布线衬底上的多个电极与形成于所述半导体芯片上的多个焊接垫分别加以连接；
所述布线衬底具有：
(a1)所述多个电极，此等形成于所述布线衬底的所述第1面上；
(a2)多个第1焊盘，此等形成于所述布线衬底的所述第1面上，且设为不与所述多个电极在平面上重叠；
(a3)多根第1配线，此等形成于所述布线衬底的所述第1面上，将所述多个电极与所述多个第1焊盘分别加以电性连接；
(a4)多个通孔，此等形成为在平面上内包于所述多个第1焊盘的各个焊盘中，且贯穿所述布线衬底；
(a5)多个第2焊盘，此等形成于所述布线衬底的所述第1面的相反侧的面即第2面上，形成为在平面上内包所述多个通孔的各个通孔，且与所述多个通孔的各个通孔电性连接；
(a6)保护膜，其形成于所述布线衬底的所述第2面上且具有多个第1开口部，此等第1开口部的面积大于所述多个第2焊盘的各个焊盘的面积，且内包所述多个第2焊盘的各个焊盘；以及(a7)多个第1突起电极，此等设置于所述保护膜上所形成的所述多个第1开口部的各个开口部，且与所述多个第2焊盘的各个焊盘电性连接。
2.根据权利要求1所述的半导体装置，其特征在于：所述多个第1突起电极的各个电极的高度为0.1mm以下。
3.根据权利要求1所述的半导体装置，其特征在于：所述多个第1突起电极的各个电极的高度高于0.1mm。
4.根据权利要求1所述的半导体装置，其特征在于：所述多个电极分别形成矩形形状，且所述多个第2焊盘的各个焊盘与所述多个第1开口部的各个开口部形成圆形形状。
5.根据权利要求1所述的半导体装置，其特征在于：所述布线衬底形成矩形形状，所述多个电极配置于所述布线衬底的外周部，且所述多个第1焊盘配置于较配置有所述多个电极的所述布线衬底的所述外周部更内侧的区域中。
6.根据权利要求1所述的半导体装置，其特征在于：所述布线衬底形成矩形形状，所述多个电极沿所述布线衬底的边配置，所述多个第1焊盘的一部分配置于较配置有所述多个电极的所述布线衬底的区域更外侧的区域中，且所述多个第1焊盘的一部分配置于较配置有所述多个电极的所述布线衬底的区域更内侧的区域中。
7.根据权利要求1所述的半导体装置，其特征在于：在所述布线衬底的所述第2面上更包括：
(a8)多个第3焊盘，此等设为不与所述多个通孔的各个通孔在平面上重叠；
(a9)第2配线，其将所述多个第2焊盘的一部分与所述多个第3焊盘的各个焊盘电性连接；
(a10)所述保护膜，其形成于所述布线衬底的所述第2面上且具有多个第2开口部，此等第2开口部的面积小于所述多个第3焊盘的各个焊盘的面积，且不使所述第2配线露出而在平面上包含于所述多个第3焊盘中；以及
(a11)多个第2突起电极，此等设置于所述保护膜上所形成的所述多个第2开口部的各个开口部，且与所述多个第3焊盘的各个焊盘电性连接；且所述多个第2焊盘之中，与所述多个第3焊盘的各个焊盘电性连接的焊盘由所述保护膜覆盖。
8.根据权利要求7所述的半导体装置，其特征在于：所述多个第1突起电极的各个电极的高度与所述多个第2突起电极的各个电极的高度均为0.1mm以下。
9.根据权利要求7所述的半导体装置，其特征在于：所述多个第1突起电极的各个电极的高度与所述多个第2突起电极的各个电极的高度均高于0.1mm。
10.根据权利要求7所述的半导体装置，其特征在于：所述多个第1突起电极配置于所述布线衬底的角部。
11.根据权利要求7所述的半导体装置，其特征在于：
所述布线衬底形成矩形形状，
形成于所述布线衬底的所述第1面上的所述多个电极是沿所述布线衬底的边配置，
且形成于所述布线衬底的所述第2面上的所述多个第1突起电极，在平面上配置于较配置有所述多个电极的区域更外侧的区域中，另一方面，形成于所述布线衬底的所述第2面上的所述多个第2突起电极，在平面上配置于较配置有所述多个电极的区域更内侧的区域中。
12.根据权利要求11所述的半导体装置，其特征在于：所述多个第1突起电极配置于所述布线衬底的最外周。
13.根据权利要求1所述的半导体装置，其特征在于：贯穿所述布线衬底的所述多个通孔的各个通孔在所述布线衬底的所述第2面上的孔径小于在所述布线衬底的所述第1面上的孔径，且随着从所述布线衬底的所述第1面向所述布线衬底的所述第2面前进，所述多个通孔的各个通孔的孔径缩小。
14.根据权利要求1所述的半导体装置，其特征在于：所述半导体芯片是手机中所使用的RFIC芯片。
15.根据权利要求14所述的半导体装置，其特征在于：所述RFIC芯片是形成有如下电路的芯片，此电路实现在发送时将基带信号调制为射频发送信号的功能，以及在接收时将射频接收信号解调为基带信号的功能。
16.一种半导体装置的制造方法，其特征在于包括如下步骤：
(a)将半导体芯片搭载在布线衬底的第1面上；
(b)使用多根导线将形成于所述布线衬底上的多个电极与形成于所述半导体芯片上的多个焊接垫分别加以连接；
(c)以树脂密封搭载于所述布线衬底的所述第1面上的所述半导体芯片；及
(d)经由掩膜在所述布线衬底的所述第1面的相反侧的第2面上涂布焊膏，由此形成多个第1突起电极；
在所述(a)步骤前所准备的所述布线衬底上形成有：
所述多个电极，此等形成于所述布线衬底的所述第1面上；
多个第1焊盘，此等形成于所述布线衬底的所述第1面上，且设为不与所述多个电极在平面上重叠；
多根第1配线，此等形成于所述布线衬底的所述第1面上，且将所述多个电极与所述多个第1焊盘分别加以电性连接；
多个通孔，此等形成为在平面上内包于所述多个第1焊盘的各个焊盘中，且贯穿所述布线衬底；
多个第2焊盘，此等形成于所述布线衬底的所述第1面的相反侧的面即第2面上，且形成为在平面上内包所述多个通孔的各个通孔，且与所述多个通孔的各个通孔电性连接；及
保护膜，其形成于所述布线衬底的所述第2面上且具有多个第1开口部，此等第1开口部的面积大于所述多个第2焊盘的各个焊盘的面积，且内包所述多个第2焊盘的各个焊盘；
所述(d)步骤是以经由形成于所述保护膜上的所述多个第1开口部与所述多个第2焊盘的各个焊盘连接的方式，形成所述多个第1突起电极。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于：所述多个第1突起电极的各个电极的高度为0.1mm以下。
18.根据权利要求16所述的半导体装置的制造方法，其特征在于：在所述布线衬底的所述第2面上更形成有：
多个第3焊盘，此等设为不与所述多个通孔的各个通孔在平面上重叠；
第2配线，其将所述多个第2焊盘的一部分与所述多个第3焊盘的各个焊盘加以电性连接；及
所述保护膜，其形成于所述布线衬底的所述第2面上且具有多个第2开口部，此等第2开口部的面积小于所述多个第3焊盘的各个焊盘的面积，且不使所述第2配线露出而在平面上包含于所述多个第3焊盘中；
所述(d)步骤是以经由形成于所述保护膜的所述多个第1开口部与所述多个第2焊盘的各个焊盘连接的方式，形成所述多个第1突起电极，且以经由形成于所述保护膜的所述多个第2开口部与所述多个第3焊盘的各个焊盘连接的方式，形成所述多个第2突起电极。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于：所述多个第1突起电极配置于所述布线衬底的角部。
20.根据权利要求18所述的半导体装置的制造方法，其特征在于：
所述布线衬底形成矩形形状，
形成于所述布线衬底的所述第1面上的所述多个电极是沿所述布线衬底的边配置，
形成于所述布线衬底的所述第2面上的所述多个第1突起电极，在平面上配置于较配置有所述多个电极的区域更外侧的区域中，另一方面，形成于所述布线衬底的所述第2面上的所述多个第2突起电极，在平面上配置于较配置有所述多个电极的区域更内侧的区域中。
21.根据权利要求20所述的半导体装置的制造方法，其特征在于：所述多个第1突起电极配置于所述布线衬底的最外周。
22.一种半导体装置的制造方法，其特征在于包括如下步骤：
(a)将半导体芯片搭载在布线衬底的第1面上；
(b)使用多根导线将形成于所述布线衬底上的多个电极与形成于所述半导体芯片上的多个焊接垫分别加以连接；
(c)以树脂密封搭载于所述布线衬底的所述第1面上的所述半导体芯片；及
(d)将焊球搭载于所述布线衬底的所述第1面的相反侧的第2面上，由此形成多个第1突起电极；
在所述(a)步骤前所准备的所述布线衬底上形成有：
所述多个电极，此等形成于所述布线衬底的所述第1面上；
多个第1焊盘，此等形成于所述布线衬底的所述第1面上，且设为不与所述多个电极在平面上重叠；
多根第1配线，此等形成于所述布线衬底的所述第1面上，且将所述多个电极与所述多个第1焊盘分别加以电性连接；
多个通孔，此等形成为在平面上内包于所述多个第1焊盘的各个焊盘中，且贯穿所述布线衬底；
多个第2焊盘，此等形成于所述布线衬底的所述第1面的相反侧的面即所述第2面上，且形成为在平面上内包所述多个通孔的各个通孔，与所述多个通孔的各个通孔电性连接；及
保护膜，其形成于所述布线衬底的所述第2面上且具有多个第1开口部，此等第1开口部的面积大于所述多个第2焊盘的各个焊盘的面积，且内包所述多个第2焊盘的各个焊盘；
所述(d)步骤是以经由形成于所述保护膜上的所述第1开口部与所述多个第2焊盘的各个焊盘连接的方式，形成所述多个第1突起电极。
23.根据权利要求22所述的半导体装置的制造方法，其特征在于：所述多个第1突起电极的各个电极的高度高于0.1mm。
CN200910146496.2A 2008-06-12 2009-06-10 半导体装置及其制造方法 Active CN101604671B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008153988 2008-06-12
JP2008153988A JP4991637B2 (ja) 2008-06-12 2008-06-12 半導体装置およびその製造方法
JP2008-153988 2008-06-12

Publications (2)

Publication Number Publication Date
CN101604671A true CN101604671A (zh) 2009-12-16
CN101604671B CN101604671B (zh) 2014-08-06

Family

ID=41413976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910146496.2A Active CN101604671B (zh) 2008-06-12 2009-06-10 半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US7919858B2 (zh)
JP (1) JP4991637B2 (zh)
CN (1) CN101604671B (zh)
TW (1) TWI462675B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952883A (zh) * 2012-03-27 2017-07-14 联发科技股份有限公司 半导体封装
CN107220695A (zh) * 2016-03-22 2017-09-29 东芝存储器株式会社 Usb装置及其制造方法
CN107845622A (zh) * 2017-12-04 2018-03-27 睿力集成电路有限公司 具有硅穿孔的芯片堆叠体及其制造方法
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法
CN112788853A (zh) * 2021-01-09 2021-05-11 勤基电路板（深圳）有限公司 一种增加过孔处焊盘面积的电路板的生产工艺及该电路板

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009005151A (ja) * 2007-06-22 2009-01-08 Seiko Epson Corp ベースバンド信号処理回路、受信システム及びベースバンド信号処理方法
JP2010153831A (ja) * 2008-11-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び半導体素子
US8759689B2 (en) * 2011-01-04 2014-06-24 Alcatel Lucent Land pattern for 0201 components on a 0.8 mm pitch array
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN103096618B (zh) * 2011-10-31 2016-03-30 联发科技（新加坡）私人有限公司 印刷电路板以及电子设备
US8927878B2 (en) * 2011-10-31 2015-01-06 Mediatek Singapore Pte. Ltd Printed circuit board and electronic apparatus thereof
US20130196539A1 (en) * 2012-01-12 2013-08-01 John Mezzalingua Associates, Inc. Electronics Packaging Assembly with Dielectric Cover
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US9601818B2 (en) * 2013-06-25 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Microwave circuit
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
TWI567911B (zh) * 2015-12-31 2017-01-21 力成科技股份有限公司 具改良佈線結構之球柵陣列封裝結構及其基板
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
JP2018186197A (ja) 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US10374322B2 (en) * 2017-11-08 2019-08-06 International Business Machines Corporation Antenna packaging solution
US20200083155A1 (en) * 2018-09-11 2020-03-12 Intel Corporation Electrical routing component layout for crosstalk reduction
JP7209932B2 (ja) * 2019-02-28 2023-01-23 株式会社大一商会 遊技機
JP7199660B2 (ja) * 2019-02-28 2023-01-06 株式会社大一商会 遊技機
JP7195532B2 (ja) * 2019-02-28 2022-12-26 株式会社大一商会 遊技機
JP7170991B2 (ja) * 2019-02-28 2022-11-15 株式会社大一商会 遊技機
JP2020137772A (ja) * 2019-02-28 2020-09-03 株式会社大一商会 遊技機
JP7199659B2 (ja) * 2019-02-28 2023-01-06 株式会社大一商会 遊技機
JP7209933B2 (ja) * 2019-02-28 2023-01-23 株式会社大一商会 遊技機
US20210305024A1 (en) * 2020-03-24 2021-09-30 Texas Instruments Incorporated Plasma cleaning for packaging electronic devices
JP7130341B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130347B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130342B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130344B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130343B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130345B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130346B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
JP7130340B2 (ja) * 2020-03-27 2022-09-05 株式会社大一商会 遊技機
CN112349684B (zh) * 2020-09-28 2022-10-21 中国电子科技集团公司第二十九研究所 一种lcp封装基板、制造方法及多芯片***级封装结构
CN113394157B (zh) * 2021-08-18 2021-12-03 深圳飞骧科技股份有限公司 芯片吸取工具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2005012035A (ja) * 2003-06-20 2005-01-13 Nippon Circuit Kogyo Kk ビアインパッド構造の半導体搭載用プリント配線板
JP2005093743A (ja) * 2003-09-18 2005-04-07 Ibiden Co Ltd プリント配線板
JP2007235009A (ja) * 2006-03-03 2007-09-13 Renesas Technology Corp 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080579B2 (ja) * 1996-03-06 2000-08-28 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージの製造方法
JP2825083B2 (ja) * 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP4593831B2 (ja) 2001-06-04 2010-12-08 新日本無線株式会社 チップサイズパッケージ
JP4034107B2 (ja) * 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
US20040080025A1 (en) * 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
JP4308608B2 (ja) * 2003-08-28 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP4533173B2 (ja) * 2004-02-24 2010-09-01 キヤノン株式会社 半導体集積回路装置
JP2005244035A (ja) * 2004-02-27 2005-09-08 Renesas Technology Corp 半導体装置の実装方法、並びに半導体装置
JP2005294451A (ja) * 2004-03-31 2005-10-20 Sharp Corp 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
KR100601485B1 (ko) 2004-12-30 2006-07-18 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제조방법
KR100653249B1 (ko) * 2005-12-07 2006-12-04 삼성전기주식회사 메탈코어, 패키지 기판 및 그 제작방법
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
JP2004128290A (ja) * 2002-10-04 2004-04-22 Renesas Technology Corp 半導体装置
JP2005012035A (ja) * 2003-06-20 2005-01-13 Nippon Circuit Kogyo Kk ビアインパッド構造の半導体搭載用プリント配線板
JP2005093743A (ja) * 2003-09-18 2005-04-07 Ibiden Co Ltd プリント配線板
JP2007235009A (ja) * 2006-03-03 2007-09-13 Renesas Technology Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952883A (zh) * 2012-03-27 2017-07-14 联发科技股份有限公司 半导体封装
CN106952883B (zh) * 2012-03-27 2020-12-01 联发科技股份有限公司 半导体封装
CN107220695A (zh) * 2016-03-22 2017-09-29 东芝存储器株式会社 Usb装置及其制造方法
CN107220695B (zh) * 2016-03-22 2020-12-08 东芝存储器株式会社 Usb装置及其制造方法
CN107845622A (zh) * 2017-12-04 2018-03-27 睿力集成电路有限公司 具有硅穿孔的芯片堆叠体及其制造方法
TWI693644B (zh) * 2019-01-28 2020-05-11 鼎元光電科技股份有限公司 封裝結構及其製造方法
CN112788853A (zh) * 2021-01-09 2021-05-11 勤基电路板（深圳）有限公司 一种增加过孔处焊盘面积的电路板的生产工艺及该电路板

Also Published As

Publication number Publication date
US7919858B2 (en) 2011-04-05
JP2009302227A (ja) 2009-12-24
US20100325876A1 (en) 2010-12-30
US8120174B2 (en) 2012-02-21
US20090309210A1 (en) 2009-12-17
TWI462675B (zh) 2014-11-21
JP4991637B2 (ja) 2012-08-01
US7998796B2 (en) 2011-08-16
US20110267790A1 (en) 2011-11-03
CN101604671B (zh) 2014-08-06
TW201010545A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
CN101604671B (zh) 半导体装置及其制造方法
KR100993277B1 (ko) 반도체장치 및 전자 장치
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
JP4524454B2 (ja) 電子装置およびその製造方法
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
JP2021535663A (ja) パッケージ状弾性表面波デバイス
JP5086817B2 (ja) 半導体装置
TWI292208B (zh)
JP2006049602A (ja) 半導体装置およびその製造方法
JP5280995B2 (ja) 電子装置の製造方法
WO2003094236A1 (en) Semiconductor device and radio communication apparatus
JP2006024744A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100816

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100816

Address after: Kanagawa

Applicant after: NEC electronics KK

Address before: Tokyo, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation