JP3827520B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3827520B2 JP3827520B2 JP2000335839A JP2000335839A JP3827520B2 JP 3827520 B2 JP3827520 B2 JP 3827520B2 JP 2000335839 A JP2000335839 A JP 2000335839A JP 2000335839 A JP2000335839 A JP 2000335839A JP 3827520 B2 JP3827520 B2 JP 3827520B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- insulating
- adhesive layer
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 175
- 239000012790 adhesive layer Substances 0.000 claims abstract description 85
- 229920005989 resin Polymers 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims abstract description 49
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 239000000853 adhesive Substances 0.000 claims description 26
- 230000001070 adhesive effect Effects 0.000 claims description 25
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920006332 epoxy adhesive Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 141
- 239000000758 substrate Substances 0.000 abstract description 116
- 229910000679 solder Inorganic materials 0.000 abstract description 38
- 238000000034 method Methods 0.000 description 42
- 239000000463 material Substances 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 11
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000009423 ventilation Methods 0.000 description 4
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 3
- 241000482268 Zea mays subsp. mays Species 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に半導体装置の実装温度サイクル性、リフロー性および実装性の向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体集積回路が形成された半導体チップを有する半導体装置（半導体パッケージ）において、外部端子として半田などからなるバンプ電極（半田ボール）が設けられ、かつ半導体チップを支持するチップ支持基板を備えたものの一例として、ＢＧＡ（Ball Grid Array)と呼ばれる半導体装置が知られている。
【０００３】
ＢＧＡのうち薄形化を図ったものは、半導体チップを支持するチップ支持基板にテープ基板（配線基板）が用いられている。
【０００４】
なお、ＢＧＡの組み立てでは、テープ基板の一方の面すなわちチップ支持面に半導体チップを絶縁性の接着剤によって搭載し、ワイヤボンディング後、樹脂封止を行って封止部を形成する。
【０００５】
さらに、テープ基板の裏面において外部端子搭載電極であるバンプランドに半田ボール（外部端子）を搭載する（半田ペースト印刷後、リフローなどによって溶融してもよい）。
【０００６】
したがって、半導体チップの内側エリアと外側エリアとに半田ボールが配置される構造のＢＧＡの場合、ＢＧＡを実装基板に実装して温度サイクル時に、半導体チップとテープ基板と実装基板との熱膨張係数の差によって半導体チップの周縁部付近に配置された半田ボールの接合部に応力がかかり易い構造となる。
【０００７】
なお、半導体チップとチップ支持基板との間の応力を緩和するものとして、特開２０００−１１４４２４号公報に、半導体チップとチップ支持基板との間の基板側（下層側）に比較的硬い接着層を配置し、この接着層の上側であるチップ側（上層側）に前記接着層よりヤング率が低い低ヤング率層を配置して半導体チップとチップ支持基板の間の応力を緩和する技術が記載されている。
【０００８】
また、特開平１１−２２４９１２号公報には、低弾性率の層で応力緩和構造を維持しつつ、高弾性率の層で配線基板に接着する際のテント状の張り状態確保することで、配線、配線基板、高弾性率の層によって囲まれる空間を通気管路（ventline) として利用し、耐パッケージクラック特性を確保しようとする技術が開示されている。
【０００９】
【発明が解決しようとする課題】
ところが、前記した技術の特開２０００−１１４４２４号公報に記載された半導体パッケージでは、半導体チップとチップ支持基板との間において、下層側（基板側）に硬い接着層が配置され、かつ上層側（チップ側）に低ヤング率層が設けられているため、樹脂モールド時の樹脂注入圧によって半導体チップにその上方から圧力がかかると、半導体チップが沈んで座屈し、その結果、チップクラックが発生することが問題となる。
【００１０】
さらに、内部のエアーを外部に逃がすエアー抜き部についての記載が無く、仮に、チップ支持基板にエアー抜き部が設けられていても、硬い接着層が下層側に配置されているため、エアーが外部に抜けにくく、したがって、半田バンプのリフローなど、半導体装置を実装基板上に実装する際の熱処理によって発生する水蒸気やアウトガスによってパッケージ内部圧が上昇し、パッケージクラック、剥離、膨れ、ポップコーン現象などの不良が発生しやすいため、リフロー（実装）時の信頼性（リフロー性）が悪いことが問題となる。
【００１１】
また、特開平１１−２２４９１２号公報に記載された半導体パッケージでは、前記通気管路は、例えば、封止樹脂中のフィラーの径（〜３μｍ）よりも直径の大きな管状の構造を有するため、樹脂封止時にモールド樹脂が通気管路中に入り込んでしまう。モールド樹脂が通気管路に入り込んでしまうと、通気管路としての機能を失うばかりか、複雑な構造の通気管路にモールド樹脂が入る過程で、未充填領域が樹脂中に残る可能性がある。樹脂中に取り残された未充填領域は、リフロー時に内部圧が上昇し、ポップコーン現象の原因となり得る。
【００１２】
また、チップ支持基板にテープ基板を用いたＢＧＡの場合、モールド樹脂と半導体チップとテープ基板との間の熱膨張係数の不整合やテープ基板の剛性不足により、モールド樹脂硬化時の収縮によるパッケージ反りが発生する。
【００１３】
その結果、実装性が低下することが問題となる。
【００１４】
さらに、半導体チップの周縁部付近に配置された半田ボールにおけるパッケージ側および実装基板側の接合部に応力が集中し易く、実装温度サイクル試験において接続不良が発生することが問題となる。
【００１５】
本発明の目的は、実装温度サイクル性の向上を図る半導体装置を提供することにある。
【００１６】
また、本発明のその他の目的は、リフロー性の向上を図る半導体装置を提供することにある。
【００１７】
また、本発明のその他の目的は、実装性の向上を図る半導体装置を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２０】
すなわち、本発明の半導体装置は、表面と前記表面と反対側の裏面とを有する配線基板であって、前記表面に複数の接続端子が形成された配線基板と、複数の表面電極を有し、前記配線基板の表面に絶縁性の接着剤層を用いて接着された半導体チップと、前記半導体チップの前記表面電極と前記配線基板の前記複数の接続端子とを接続する複数のワイヤと、前記配線基板の表面側に形成され、前記半導体チップおよび前記複数のワイヤを封止する樹脂封止部と、前記配線基板の前記裏面に設けられた複数のバンプ電極とを有し、前記絶縁性の接着剤層は、前記配線基板の表面上に供給されたペースト状の接着剤層と、前記ペースト状の接着剤層の上部に積層するように形成され、かつ、前記半導体チップの裏面に接触するように供給されたシート状の接着剤層を有し、前記半導体チップは、前記ペースト状の接着剤層と前記シート状の接着剤層の両方により、前記配線基板に固定されているものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３７】
図１は本発明の実施の形態の半導体装置（ＢＧＡ）の構造の一例を示す外観図であり、（ａ）は平面図、（ｂ）は底面図、図２は図１（ｂ）に示すＢＧＡのＡ−Ａ線に沿う断面の構造を示す断面図、図３は（ａ) は図１に示すＢＧＡの組み立てに用いられる配線基板（テープ基板）の構造の一例を示す平面図であり、（ｂ）は（ａ）の配線基板を用いた組み立てにおけるダイボンディング後の構造の一例を示す平面図、図４は図１に示す本実施の形態のＢＧＡにおけるパッケージ反り改善状態を示す断面図、図５は図１に示す本実施の形態のＢＧＡの実装基板への実装時の温度サイクル性の改善状態を示す拡大部分断面図、図６は図１に示す本実施の形態のＢＧＡのダイボンディング層の接着性改善状態を示す断面図、図７は図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す拡大断面図、図８は図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す断面図、図９は図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディングまでの一例を示すプロセスフロー図、図１０は図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディング以降の手順の一例を示すプロセスフロー図、図１１は図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のシート貼り付け方式のシート貼り付けからダイボンディングまでの詳細手順を示すプロセスフロー図、図１２は図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のダイシングテープ併用方式のウェハマウントからダイボンディングまでの詳細手順を示すプロセスフロー図、図１３は図１に示すＢＧＡに対する比較例のＢＧＡの構造を示す断面図、図１４は図１３に示す比較例のＢＧＡにおけるパッケージ反り状態を示す断面図、図１５は図１３に示す比較例のＢＧＡの実装基板への実装時の温度サイクル性劣化のメカニズムを示す断面図、図１６は図１５に示す温度サイクル性劣化のメカニズムを拡大して示す拡大部分断面図、図１７は図１６に示す温度サイクル性劣化によるバンプ電極接合部の破断の状態を示す拡大部分断面図であり、（ａ）はバンプ電極の接合部の破断前の状態、（ｂ）はバンプ電極の接合部の破断後の状態、図１８は図１３に示す比較例のＢＧＡにおけるチップクラック状態を示す部分断面図、図１９は図１３に示す比較例のＢＧＡにおけるダイボンディング材の非接着状態を示す断面図である。
【００３８】
図１〜図２に示す本実施の形態の半導体装置は、半導体チップ１を支持するチップ支持基板が薄膜のテープ基板（配線基板）２であり、このテープ基板２のチップ支持面２ａ側において半導体チップ１がモールドによって樹脂封止された半導体パッケージである。
【００３９】
また、テープ基板２のチップ支持面２ａと反対側の面（以降、裏面２ｂという）には、図１（ｂ）に示すように、外部端子として、半田などからなる複数の半田ボール（バンプ電極）３が中央部を除いてマトリクス配置で設けられており、このような構造の半導体装置をエリアアレイタイプの半導体装置と呼び、本実施の形態の半導体装置は、半導体チップ１の内側と外側に対応した領域に複数の半田ボール３が配置されたＦａｎ−Ｉｎ／Ｆａｎ−ＯｕｔタイプのＢＧＡ９である。
【００４０】
図１〜図３を用いて本実施の形態のＢＧＡ９の構造を説明すると、半導体チップ１を支持するテープ基板２と、半導体チップ１とテープ基板２との間でテープ基板２に接合して配置された絶縁性の第１層である絶縁性接着層５ａと、半導体チップ１とテープ基板２との間で絶縁性接着層５ａに積層して配置されるとともに半導体チップ１に接合し、かつ絶縁性接着層５ａより硬く形成された絶縁性の第２層である絶縁性シート部材５ｂと、半導体チップ１のパッド（表面電極）１ａとこれに対応するテープ基板２の接続端子２ｃとを接続する導通部材である金線などのボンディング用のワイヤ４と、半導体チップ１およびワイヤ４を樹脂封止して形成された封止部６と、テープ基板２の裏面２ｂに設けられた外部端子である複数の半田ボール３とからなり、絶縁性接着層５ａの水分透過性が絶縁性シート部材５ｂより高いものである。
【００４１】
すなわち、ＢＧＡ９は、半導体チップ１を固定する図５に示すダイボンディング層５を、下側（テープ基板側）に配置される第１層である絶縁性接着層５ａと、その上側に積層配置され、かつ絶縁性接着層５ａより硬く形成された第２層である絶縁性シート部材５ｂとによって構成するものであり、ダイボンディング層５を多層化（本実施の形態では、２層化）することにより厚く形成し、これによって、ＢＧＡ９の半導体チップ１の表裏面側の絶縁性の部材のバランスいわゆるレジンバランスを良くしてパッケージ反りを防止するとともに、実装温度サイクル性やリフロー性、さらに実装性の向上を図るものである。
【００４２】
なお、ダイボンディング層５を構成する絶縁性接着層５ａは、ＢＧＡ組み立て時に、プレポリマーを含有するペースト状の接着剤（図１１に示す第１層である絶縁性ペースト層５ｃ）を塗布してこれを熱硬化させたエポキシ樹脂を主成分とする物である。
【００４３】
また、エポキシ樹脂は硬化時に架橋反応することで多孔質化し、水分やガスに対する非常に高い透過性と、低弾性率化による応力吸収性を得る。本発明でいう多孔質体とは、内部に微細な空隙を多数有する連続気泡構造体や３次元網目構造体である。特にエポキシ樹脂によって形成した多孔質体は、微細な構造と高い耐熱性、耐薬品性を持つことにより、半導体装置への適用上非常に好適である。
【００４４】
また、この際に絶縁性シート部材５ｂが絶縁性接着層５ａより硬い構造を採用することにより、図１８に記載されているレジン注入圧力、レジン硬化収縮時の内部応力による半導体チップ１の座屈を防ぐことができる。ここでいう硬い物とは、例えば、弾性率（the modulus of elasticity)、弾性限界（elastic limit)、または降伏点（yield point)が高い物であって、一般に応力に対する変形が小さく、半導体チップ１を座屈から防ぐ能力が高い物である。
【００４５】
また、ＢＧＡ９のテープ基板２には、ＢＧＡ９内で発生するエアー７を外部に送り出す貫通孔であるベントホール（エアー抜き部）２ｅがチップ搭載領域に設けられている。
【００４６】
なお、ＢＧＡ９では、テープ基板２にベントホール２ｅが、１つ設けられており、さらに、このベントホール２ｅが、図１（ｂ）、図３（ａ）に示すように、テープ基板２の中心からややずれて１つ設けられている。
【００４７】
これは、ベントホール２ｅを中心からずらして設けることにより、テープ基板２のインデックスを兼ねるものである。
【００４８】
ただし、ベントホール２ｅの数は、１つに限らず、複数設けられていてもよく、さらに、テープ基板２の中心に設けられていてもよい。
【００４９】
また、ＢＧＡ９では、図２、図３（ａ）に示すように、テープ基板２に設けられたベントホール２ｅの周囲に円筒状の絶縁性ダム２ｆが設けられている。
【００５０】
これは、絶縁性接着層５ａの形成時に、テープ基板２のチップ支持面２ａにペースト状の接着剤（図１１に示す絶縁性ペースト層５ｃ）を塗布した際に、ベントホール２ｅからの前記接着剤の流出（漏れ）を防ぐものであり、例えば、テープ基板２上の配線と同層で形成された円筒状の導電体膜２ｉと、前記円筒状の導電体膜２ｉの上に形成されたソルダレジスト２ｄと同層の絶縁体膜２ｊによって構成されている。このように、導電体膜２ｉと絶縁体膜２ｊの積層構造によって絶縁性ダム２ｆを形成することによって、十分な高さの絶縁性ダム２ｆを形成することができ、ベントホール２ｅへの流出が無い条件で、塗布できる接着材層の厚みを大きくすることができる。
【００５１】
なお、絶縁性ダム２ｆは、必ずしも設けられていなくてもよく、その形状や高さについても種々変更可能である。
【００５２】
また、テープ基板２において、そのチップ支持面２ａに配置された外部端子搭載電極であるバンプランド２ｇと接続端子２ｃとには金めっきが施され、かつそのうちチップ搭載領域に配置されたバンプランド２ｇのチップ支持面２ａ側への露出箇所は、図２、図３（ａ）に示すように、薄膜の絶縁性部材であるソルダレジスト２ｄによって覆われて、それぞれが絶縁されている。
【００５３】
ただし、図３（ｂ）に示すように、半導体チップ１の外側周囲に配置された接続端子２ｃは、ワイヤ４と接続するため、前記ソルダレジスト２ｄには覆われずに露出している。
【００５４】
また、ＢＧＡ９では、図４に示すように、第１層である絶縁性接着層５ａと第２層である絶縁性シート部材５ｂとを合わせたダイボンディング層５（図５参照）の厚さ（Ｌ）と、封止部６における半導体チップ１の主面１ｂを覆ったチップ封止部６ａの厚さ（Ｍ）とがほぼ同じに形成されている。
【００５５】
すなわち、絶縁性シート部材５ｂを介在させることにより、ダイボンディング層５を容易に厚く形成でき、かつダイボンディング層５の厚さを絶縁性シート部材５ｂによって調節できる。
【００５６】
したがって、半導体チップ１の表裏面側の絶縁性の部材のバランスいわゆるレジンバランスを良くできる。
【００５７】
なお、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５の厚さ（Ｌ）は、ＢＧＡ９の高さ（厚さ）などによって異なるが、例えば、半導体チップ１の厚さ（例えば、２８０μｍ）や、テープ基板２の厚さ（例えば、８０μｍ）、ワイヤ４のループ高さなどを考慮すると、（Ｌ）≒（Ｍ）≧５０μｍであり、好ましくは、５０μｍ≦（Ｌ）≒（Ｍ）≦１００μｍである。
【００５８】
したがって、テープ基板２の厚さが、約８０μｍの場合、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５の厚さ（Ｌ）は、テープ基板２の厚さと略等しくしてもよい。
【００５９】
ここで、ダイボンディング層５における第１層である絶縁性接着層５ａは、例えば、エポキシ系のペースト状の接着剤（図１１に示す絶縁性ペースト層５ｃ）を用いてこれを熱硬化させたものであり、樹脂密度が低く、多孔質層であり、その厚さは、例えば、２０〜３０μｍ程度である。
【００６０】
また、ダイボンディング層５における絶縁性接着層５ａの上層の第２層である絶縁性シート部材５ｂは、例えば、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層、あるいは、ポリイミド系樹脂からなるシート状の絶縁性単層などである。
【００６１】
したがって、絶縁性シート部材５ｂは、第１層である絶縁性接着層５ａよりも硬い層として形成される。しかし、このように硬い層は一般的に密度が高く、水分やガスの透過率も低い。したがって、このような硬い層を半導体チップ１直下にあまり厚く形成してしまうと、半導体チップ１と絶縁性シート部材５ｂとの界面や、半導体チップ１と封止部６との界面と外部との通気性を阻害してしまい、たとえ下部に多孔質の絶縁性接着層５ａを設けたとしても、接着力の低いチップ周囲の界面から発生する剥離やポップコーン現象を防ぐことができなくなる。
【００６２】
したがって、絶縁性シート部材５ｂの厚さは、チップ座屈を防ぐことができる範囲でなるべく薄く、例えば、２０〜３０μｍで形成するのが好適である。
【００６３】
なお、第２層である絶縁性シート部材５ｂには、図１１に示す紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化剤を含有するものと、含有しないものとがある。
【００６４】
また、半導体チップ１を搭載可能なチップ支持基板であるテープ基板２は、例えば、耐熱性の高いポリイミドテープなどによって形成された薄膜の配線基板であり、そのチップ支持面２ａ側の周縁部の接続端子２ｃ以外の箇所（チップ搭載領域）は、絶縁性のソルダレジスト２ｄによって覆われている。
【００６５】
また、半導体チップ１は、例えば、シリコンによって形成されるとともに、図５に示すように、ダイボンディング層５によってテープ基板２のチップ支持面２ａに固定されている。
【００６６】
さらに、図１（ａ）に示す封止部６は、図２に示すように、半導体チップ１の主面１ｂを覆うチップ封止部６ａと、半導体チップ１の外側周囲を覆う外周封止部６ｂとからなり、例えば、熱硬化性のエポキシ樹脂などのモールド樹脂１０（図１８参照）によってチップ封止部６ａと外周封止部６ｂとが一体となって形成されている。
【００６７】
また、半導体チップ１のパッド１ａと、これに対応するテープ基板２の接続端子２ｃとを接続するボンディング用のワイヤ４は、例えば、金線である。
【００６８】
なお、半導体チップ１（Ｓｉ単結晶）とモールド樹脂１０（例えば、エポキシ樹脂）の熱膨張係数は、それぞれ、Ｓｉの単結晶＝2.６〜3.６（×１０-6／℃）であり、エポキシ樹脂＝１０〜７０（×１０-6／℃）である。
【００６９】
また、図４に示すように、ＢＧＡ９を実装する実装基板８は、例えば、ガラス入りエポキシ樹脂などによって形成され、その熱膨張係数は、２０〜２６（×１０-6／℃）程度である。
【００７０】
ただし、それぞれの部材の熱膨張係数の数値は、これらに限定されるものではない。
【００７１】
例えば、モールド樹脂１０の硬化収縮を考慮した上でパッケージ全体の反りを低減させようとする場合には、モールド樹脂１０には、配線基板を形成するガラス入りエポキシ樹脂よりも熱膨張係数の小さい物を採用するのが適当である。
【００７２】
次に、本実施の形態の半導体装置であるＢＧＡ９の製造方法を、図９、図１０、図１１および図１２に示す製造プロセスフロー図にしたがって説明する。
【００７３】
なお、本実施の形態では、複数のテープ基板２が繋がって形成された多数個取り基板から個々のＢＧＡ９を製造する場合を説明する。
【００７４】
さらに、本実施の形態では、第２層の絶縁性シート部材５ｂが、ポリイミド系樹脂からなるシート状の絶縁性単層の場合（ここでは、この絶縁性シート部材５ｂを用いた組み立て方式をシート貼り付け方式と呼ぶ）と、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層の場合（ここでは、この絶縁性シート部材５ｂを用いた組み立て方式をダイシングテープ併用方式と呼ぶ）とに分けて説明する。
【００７５】
まず、図１１に示す前記シート貼り付け方式から説明する。
【００７６】
最初に、それぞれに所望の半導体集積回路が形成された複数の半導体チップ領域１２ｃを有する半導体ウェハ１２を準備する。
【００７７】
その後、半導体ウェハ１２の主面１２ａと反対側の面である裏面１２ｂに、後述する第１層である絶縁性接着層５ａより硬い第２層である絶縁性シート部材５ｂを仮接合させる図９に示すステップＳ１のシート貼り付けを行う。
【００７８】
ここでの前記仮接合は、前記シート貼り付け方式で用いる絶縁性シート部材５ｂが、ポリイミド系樹脂からなるシート状の絶縁性単層であるため、前記仮接合は、熱硬化による仮止め（例えば、生焼け処理）である。
【００７９】
また、前記シート貼り付け方式で用いる絶縁性シート部材５ｂは、図１１に示す紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化する材料を含有しないものである。
【００８０】
その後、半導体ウェハ１２の裏面１２ｂに仮接合された絶縁性シート部材５ｂと、図１１に示す紫外線硬化形の粘着層１３ａおよび基材１３ｃからなるダイシングテープ１３の粘着層１３ａとを接合して図９のステップＳ２および図１１に示すウェハマウントを行う。
【００８１】
すなわち、紫外線硬化剤を含有する粘着層１３ａを有したダイシングテープ１３を用いて、このダイシングテープ１３の粘着層１３ａ上に半導体ウェハ１２の裏面１２ｂの絶縁性シート部材５ｂを貼り付ける。
【００８２】
その後、ステップＳ３と図１１に示すダイシングを行って、半導体ウェハ１２を個々の半導体チップ１に個片化する。
【００８３】
なお、前記ダイシングは、図９に示すように、ブレード１４を用いたフルダイシング（フルカット）であり、ダイシングテープ１３以外の部材、すなわち半導体ウェハ１２とこれの裏面１２ｂに貼り付けられた第２層である絶縁性シート部材５ｂとをブレード１４によって切断する。
【００８４】
個片化された複数の半導体チップ１は、ばらけることなく、それぞれダイシングテープ１３上に固着されている。
【００８５】
その後、図９のステップＳ４および図１１に示すダイボンディングを行う。
【００８６】
その際、まず、図１１に示す紫外線１１の照射であるＵＶ照射を行う。
【００８７】
ここでは、ダイシングテープ１３の裏面１３ｂ側からそれぞれの半導体チップ１に対して紫外線１１を照射する。すると、ダイシングテープ１３の粘着層１３ａに含まれる紫外線硬化剤が硬化し、粘着層１３ａの粘着性が低下する。
【００８８】
この状態で、図１１に示すピックアップを行う。
【００８９】
前記ピックアップでは、ダイシングテープ１３の裏面１３ｂ側から突き上げ針１５によって半導体チップ１を突き上げることにより、ダイシングテープ１３の粘着層１３ａの粘着性が低下しているため、図１１に示すように、半導体チップ１の裏面１ｃに貼り付けられた絶縁性シート部材５ｂと、ダイシングテープ１３の粘着層１３ａとが分離する。
【００９０】
つまり、半導体チップ１の裏面１ｃに第２層である絶縁性シート部材５ｂを残留させた状態でダイシングテープ１３から半導体チップ１を離脱させる。
【００９１】
一方、テープ基板２の第１の面であるチップ支持面２ａに、硬化して第１層の絶縁性接着層５ａとなる図１１に示す絶縁性ペースト層５ｃを配置（ペースト塗布）しておき、この絶縁性ペースト層５ｃ上に、裏面１ｃに絶縁性シート部材５ｂが残留した半導体チップ１を積層させる。
【００９２】
すなわち、図１１に示すダイボンディングのように、テープ基板２と半導体チップ１との間に絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを介在させてテープ基板２のチップ支持面２ａに半導体チップ１を配置する。
【００９３】
なお、絶縁性ペースト層５ｃは、例えば、熱硬化性のエポキシ系のペースト状の接着剤である。
【００９４】
その後、図１１に示す加熱を行う。ここでは、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを加熱してテープ基板２と半導体チップ１とを接合する。つまり、絶縁性ペースト層５ｃが硬化して絶縁性接着層５ａになるとともに、絶縁性シート部材５ｂも加熱溶融されて絶縁性接着層５ａと半導体チップ１とを接合する。
【００９５】
これによって、第１層である絶縁性接着層５ａとその上層の第２層である絶縁性シート部材５ｂとからなるダイボンディング層５によって半導体チップ１がテープ基板２に取り付けられた状態となり、図９に示すステップＳ４のダイボンディングを終了する。
【００９６】
その後、図１０のステップＳ５に示すワイヤボンディングを行い、半導体チップ１のパッド１ａと、これに対応するテープ基板２の接続端子２ｃとをワイヤ４（導通部材）によって接続する。
【００９７】
ワイヤボンディング後、ステップＳ６に示すモールドを行い、半導体チップ１およびワイヤ４を図１８に示すモールド樹脂１０によって樹脂封止する。
【００９８】
これによって、チップ封止部６ａと外周封止部６ｂとからなる封止部６を一体で形成する。
【００９９】
なお、モールドにおいては、例えば、エポキシ系の熱硬化性樹脂などのモールド樹脂１０を用い、トランスファモールドによって樹脂封止を行う。
【０１００】
その後、モールド済みのテープ基板２の裏面２ｂ（チップ支持面２ａと反対側の面）を上方に向け、裏面２ｂの各バンプランド２ｇに半田ボール供給を行った後、リフロー炉などに通して半田ボール３を溶かして外部端子である半田ボール３の取り付けである図１０のステップＳ７に示すボールマウントを行う。
【０１０１】
その後、多連のテープ状の多数個取り基板においてそれぞれのＢＧＡ領域の切断を行って個々のＢＧＡ９に分離するステップＳ７のテープカットを行う。
【０１０２】
その結果、図１および図２に示すようなＢＧＡ９を製造することができる。
【０１０３】
このように、絶縁性シート部材５ｂとは別体で紫外線硬化形の粘着層１３ａを設けることによって、絶縁性シート部材５ｂの材料選択性が向上する。特に、本実施の形態においては、紫外線硬化材を含まないポリイミド系樹脂からなるシートを絶縁性シート部材５ｂとして用いることで、絶縁性シート部材５ｂの吸湿性を低く抑えることができ、ＢＧＡ９のリフロー性を向上できる。
【０１０４】
次に、ＢＧＡ９の製造を、図１２に示すダイシングテープ併用方式によって行う場合を説明する。
【０１０５】
なお、ダイシングテープ併用方式は、第２層の絶縁性シート部材５ｂが、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層であり、前記接着層は、予めダイシングテープ１３の表面に形成されている。
【０１０６】
つまり、ダイシングテープ併用方式で用いられるダイシングテープ１３は、図１２に示すように、基材１３ｃと前記接着層である絶縁性シート部材５ｂとからなり、ここで用いられるこの絶縁性シート部材５ｂは、粘着材とダイボンディング用接着材とを含んでいる。
【０１０７】
さらに、絶縁性シート部材５ｂは、紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化する材料を含有している。
【０１０８】
まず、それぞれに所望の半導体集積回路が形成された複数の半導体チップ領域１２ｃを有する半導体ウェハ１２を準備する。
【０１０９】
その後、半導体ウェハ１２の裏面１２ｂと、ダイシングテープ１３の表面に形成され、かつ後述する第１層である絶縁性接着層５ａより硬い第２層である絶縁性シート部材５ｂとを接合して図９のステップＳ２および図１２に示すウェハマウントを行う。
【０１１０】
すなわち、紫外線硬化剤を含有する接着層である絶縁性シート部材５ｂが表面に形成されたダイシングテープ１３を用いて、このダイシングテープ１３の絶縁性シート部材５ｂ上に半導体ウェハ１２の裏面１２ｂを貼り付ける。
【０１１１】
その後、図９のステップＳ３および図１２に示すダイシングを行って、半導体ウェハ１２を個々の半導体チップ１に個片化する。
【０１１２】
その際、まず、図１２に示す紫外線１１の照射であるＵＶ照射を行う。
【０１１３】
ここでは、ダイシングテープ１３の裏面１３ｂ側からそれぞれの半導体チップ領域１２ｃに対して紫外線１１を照射する。すると、ダイシングテープ１３の絶縁性シート部材５ｂに含まれる紫外線硬化剤が硬化し、絶縁性シート部材５ｂの粘着性が低下する。
【０１１４】
なお、絶縁性シート部材５ｂにおいては、紫外線硬化剤の濃度を低くして紫外線に対する硬化反応性を低くすることにより、ダイシングテープ１３の裏面１３ｂ側から紫外線１１を照射した際に絶縁性シート部材５ｂの基材側に配置された部分のみが硬化するようにすることが可能である。
【０１１５】
また、このように絶縁性シート部材５ｂの未硬化部分を残すことにより、絶縁性シート部材５ｂと、絶縁性接着層５ａとの接着力を高めることができる。これは、後のダイボンディング工程の中で、絶縁性ペースト層５ｃの硬化のための熱処理工程において、絶縁性シート部材５ｂも溶融、硬化するため、絶縁性ペースト層５ｃと絶縁性シート部材５ｂの界面部分での密着性を向上することができるためである。
【０１１６】
その後、図１２に示すダイシングを行う。ここで、前記ダイシングは、図９に示すブレード１４を用いたフルダイシング（フルカット）であり、半導体ウェハ１２とこれの裏面１２ｂに貼り付けられた絶縁性シート部材５ｂとをブレード１４によって切断する。
【０１１７】
個片化された複数の半導体チップ１は、ばらけることなく、それぞれダイシングテープ１３上に固着されている。
【０１１８】
ダイシング後、この状態で、図１２に示すピックアップを行う。
【０１１９】
前記ピックアップでは、ダイシングテープ１３の絶縁性シート部材５ｂの基材１３ｃ側の粘着性が低下している（紫外線硬化層５ｄが形成されている）ため、ダイシングテープ１３の裏面１３ｂ側から突き上げ針１５によって半導体チップ１を突き上げることにより、図１２に示すように、ダイシングテープ１３の絶縁性シート部材５ｂと基材１３ｃとが分離する。
【０１２０】
つまり、半導体チップ１の裏面１ｃに第２層である絶縁性シート部材５ｂを配置させて（残留させて）、絶縁性シート部材５ｂと基材１３ｃとを分離する。
【０１２１】
その際、絶縁性シート部材５ｂの露出面側には、紫外線硬化層５ｄが形成されている。
【０１２２】
その後、図９のステップＳ４および図１２に示すダイボンディングを行う。
【０１２３】
まず、テープ基板２の第１の面であるチップ支持面２ａに、硬化して第１層の絶縁性接着層５ａとなる図１２に示す絶縁性ペースト層５ｃを配置（ペースト塗布）しておき、この絶縁性ペースト層５ｃ上に、裏面１ｃに絶縁性シート部材５ｂが残留した半導体チップ１を積層させる。
【０１２４】
すなわち、図１２に示すダイボンディングのように、テープ基板２と半導体チップ１との間に絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを介在させてテープ基板２のチップ支持面２ａに半導体チップ１を配置する。
【０１２５】
なお、絶縁性ペースト層５ｃは、例えば、熱硬化性のエポキシ系のペースト状の接着剤である。
【０１２６】
その後、図１２に示す加熱を行う。ここでは、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを加熱してテープ基板２と半導体チップ１とを接合する。その際、絶縁性シート部材５ｂの紫外線硬化層５ｄが溶け出し、これと絶縁性ペースト層５ｃとの両者の接着性により、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとが接合する。
【０１２７】
さらに、絶縁性ペースト層５ｃは硬化して多孔質の絶縁性接着層５ａになり、第１層である絶縁性接着層５ａの上層にこれより硬い第２層である絶縁性シート部材５ｂが配置された状態となる。
【０１２８】
したがって、第１層である絶縁性接着層５ａとその上層の第２層である絶縁性シート部材５ｂとからなるダイボンディング層５によって半導体チップ１がテープ基板２に取り付けられた状態となり、図９に示すステップＳ４のダイボンディングを終了する。
【０１２９】
なお、ダイシングテープ併用方式の製造におけるＢＧＡ９のダイボンディング以降の組み立てについては、シート貼り付け方式と同じであるため、その重複説明は省略する。
【０１３０】
本実施の形態の半導体装置（ＢＧＡ９）およびその製造方法によれば、以下のような作用効果が得られる。
【０１３１】
すなわち、本実施の形態のＢＧＡ９は、半導体チップ１とテープ基板２との間の絶縁性のダイボンディング層５を多層化して厚くすることにより、図４に示すように、半導体チップ１の表裏面側の樹脂バランスいわゆるレジンバランスを向上できる（Ｌ≒Ｍにできる）。
【０１３２】
また、多孔質の絶縁性接着層５ａは、リフロー時の水分、ガスを外部に放出する機能を持つだけでなく、直径が非常に小さく、また複雑な構造の空隙を持つことによって、多孔質部分へのモールド樹脂１０の浸入を防ぐことができる。
【０１３３】
ここで、図１３に示す比較例のＢＧＡ１６は、従来構造のものであり、半導体チップ１を固定するダイボンディング材１７が１層構造のものである。
【０１３４】
なお、比較例のＢＧＡ１６の組み立ては、図９および図１０に示すように、まず、半導体ウェハ１２をダイシングテープ１３に接合するウェハマウントを行い、その後、ブレード１４によるダイシング、ダイボンディング、ワイヤボンディング、モールドおよびボールマウント・テープカットを順次行うものである。
【０１３５】
本実施の形態の図４に示すＢＧＡ９では、半導体チップ１とテープ基板２との間に、ダイボンディング層５として、絶縁性の２つの層である絶縁性接着層５ａ（第１層）とこれより硬い絶縁性シート部材５ｂ（第２層）とを配置したことにより、半導体チップ１とテープ基板２との間の絶縁性接着層５ａと絶縁性シート部材５ｂとからなる絶縁性のダイボンディング層５を容易に厚くすることができる。
【０１３６】
したがって、半導体チップ１の裏面側のダイボンディング層５を厚く形成できるため、半導体チップ１の表裏面側の樹脂バランスいわゆるレジンバランスを向上できる。
【０１３７】
その結果、半導体チップ１の上部のチップ封止部６ａと半導体チップ１とダイボンディング層５と実装基板８とにおける収縮率の不整合を緩和することができる。
【０１３８】
すなわち、図５に示すように、チップ封止部６ａと実装基板８の収縮は、収縮量大１８であるのに対して、半導体チップ１の収縮は、収縮量小１９である。
【０１３９】
そこで、本実施の形態の図５に示すＢＧＡ９では、半導体チップ１の裏面１ｃ側の絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５を厚く形成できるため、半田ボール３のパッケージ側の接合部３ａと実装基板８側の接合部３ａとへの応力集中２０を低減（緩和）することができ、その結果、温度サイクル試験などにおける半田ボール３の接続不良を低減できる。
【０１４０】
これにより、実装温度サイクル性（寿命）を向上できる。
【０１４１】
特に、半導体チップ１の周縁部付近に配置された半田ボール３（応力集中２０の矢印が付された半田ボール３）の接合部３ａへの応力集中２０を低減でき、これにより、温度サイクル性を向上できる。
【０１４２】
ここで、図１５、図１６および１７（ａ),（ｂ）は、比較例のＢＧＡ１６における半田ボール３の接合部３ａの応力集中２０の状態を示したものであり、半導体チップ１と実装基板８の熱膨張差によって半田ボール３の接合部３ａに応力集中２０が発生し、図１７（ｂ）に示すように破断２１に至る。
【０１４３】
しかしながら、本実施の形態のＢＧＡ９では、図５に示すように、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５を厚く形成できるため、半田ボール３の接合部３ａへの応力集中２０を緩和でき、その結果、実装温度サイクル性（寿命）を向上できる。
【０１４４】
また、本実施の形態のＢＧＡ９では、ダイボンディング層５の絶縁性接着層５ａと絶縁性シート部材５ｂのうち、下側に配置される絶縁性接着層５ａがペースト材（絶縁性ペースト層５ｃ）を硬化させて形成した多孔質層であることにより、ＢＧＡ９内で発生するガスなどのエアーを絶縁性接着層５ａを通して外部に逃がすことができる。
【０１４５】
したがって、ＢＧＡ９のリフロー性を向上できる。
【０１４６】
また、テープ基板２にエアー抜き部としてベントホール２ｅを設けることにより、さらにリフロー性を向上できる。
【０１４７】
すなわち、ペースト材（絶縁性ペースト層５ｃ）を硬化させて形成した多孔質層が下側に配置されるため、ベントホール２ｅの効果を損なうことなくリフロー性を向上できる。
【０１４８】
また、半導体チップ１の裏面１ｃ側に絶縁性のダイボンディング層５を厚く形成でき、半導体チップ１の表裏面側のレジンバランスを向上できるため、モールド樹脂硬化時のパッケージ反りを低減できる。
【０１４９】
つまり、図４に示すように、ＢＧＡ９において反り量小２２とすることができる。
【０１５０】
したがって、半田ボール３の取り付け面の平坦度を向上でき、これにより、実装基板８に実装した際の半田ボール３の接続不良を低減することができる。
【０１５１】
その結果、ＢＧＡ９の実装性を向上できる。
【０１５２】
なお、図１４に示すように、比較例のＢＧＡ１６では、ダイボンディング材１７による１層構造であるため、反り量大２３となり、実装基板８に実装した際に半田ボール３の接続不良が発生している。
【０１５３】
また、比較例のＢＧＡ１６のモールド工程において、図１８に示すように、モールド金型２４のキャビティ２４ａにモールド樹脂１０を充填する際に、半導体チップ１の裏面１ｃ側の接着層がダイボンディング材１７のみの厚塗り（多段塗りも含む）では、その弾性率が小さく、したがって、樹脂注入時の注入圧力２５によって半導体チップ１が沈み込み、その変位量が大きくなるため、チップクラック２６に至る。
【０１５４】
しかしながら、本実施の形態のＢＧＡ９は、ダイボンディング層５が多層構造であり、その際、絶縁性接着層５ａの弾性率が、絶縁性シート部材５ｂより小さいことにより、モールド時にモールド樹脂１０の注入圧力２５が半導体チップ１にかかっても第２層である絶縁性シート部材５ｂが硬いため、半導体チップ１の沈み量を減らすことができ、その結果、半導体チップ１が座屈することを防止できる。
【０１５５】
これにより、ＢＧＡ９の製造においては、レジン注入圧力またはレジンの硬化収縮による内部応力による半導体チップ１のクラックの発生を防止できる。
【０１５６】
また、図１３に示す比較例のＢＧＡ１６において、ダイボンディング材１７をシート状部材とすると、図１９に示すように、テープ基板２のチップ支持面２ａの凹凸を吸収することができず、ダイボンディング材１７とテープ基板２との間に非接着部２７が形成され、これにより、ダイボンディング面の平坦度が低下する。
【０１５７】
しかしながら、本実施の形態のＢＧＡ９では、下側に配置される第１層を、ペースト材（絶縁性ペースト層５ｃ）を硬化させて形成する絶縁性接着層５ａとすることにより、図６に示すように、テープ基板２のチップ支持面２ａの凹凸を絶縁性接着層５ａによって吸収することができ、したがって、絶縁性接着層５ａとテープ基板２との接着性を向上できるとともに、ダイボンディング面の平坦度を確保することができる。
【０１５８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１５９】
例えば、前記実施の形態のＢＧＡ９では、半導体チップ１を固定するダイボンディング層５が、ペースト材を硬化して形成した絶縁性接着層５ａと絶縁性シート部材５ｂとからなる場合を説明したが、図７に示す変形例のＢＧＡ９のように絶縁性ペースト層５ｃを硬化させることによって得られた絶縁性接着層５ａの代わりに、柔軟な多孔質シート部材５ｅに、熱硬化性の接着材を含浸させた物を使用してもよい。つまり、ダイボンディングの際に絶縁性ペースト層５ｃを塗布する代わりに、多孔質シート部材５ｅを貼り付けた後、裏面１ｃに絶縁性シート部材５ｂを有する半導体チップ１を配置し、熱処理によって半導体チップ１を接着するようにしてもよい。
【０１６０】
このような構造または製造方法においては、ベントホール２ｅから接着材が漏れ出す恐れが少ないため、多孔質の層をより厚く形成することができ、リフロー性、実装温度サイクル性、実装性をより向上し、さらには半導体チップ１に掛かる応力もより低減することができる。
【０１６１】
また、多孔質シート部材５ｅに予め含浸させる接着材の量を、多孔質シート部材５ｅの全体に含浸しない程度に調節することによって、多孔質シート部材５ｅの水分やガスの透過性を損なうことのないようにすることができる。
【０１６２】
また、多孔質シート部材５ｅをテープ基板２に貼り付ける工程において、テープ基板２側の接着材含浸層５ｆにおける含浸接着材の量を、半導体チップ１側の接着材含浸層５ｆにおける含浸接着材の量よりも多くすることで、テープ基板２の配線間の凹部に接着材が接着材染み出し部５ｇのように染み出し、配線間に空隙が残らないようにすることができる。
【０１６３】
なお、前記実施の形態および図７に示す変形例では、ダイボンディング層５が、絶縁性の２層構造の場合について説明したが、ダイボンディング層５は、２層以上であれば何層であってもよい。
【０１６４】
また、前記実施の形態では、テープ基板２のチップ支持面２ａ側において、ワイヤ４と接続する接続端子２ｃ以外のバンプランド２ｇはソルダレジスト２ｄによって覆われて絶縁されている場合を説明したが、絶縁性シート部材５ｂおよび多孔質シート部材５ｅによって、半導体チップ１とテープ基板２上の配線やバンプランド２ｇとの絶縁が十分に確保でき、また、円筒状の導電体膜２ｉによって十分な高さのダム２ｈを形成することができる場合には、ソルダレジスト２ｄを設けずに、図８に示す変形例のように、多孔質シート部材５ｅをチップ支持面２ａと直接接着するような構成にしてもよい。
【０１６５】
この場合には、テープ基板２上の配線間の凹部の深さが浅くなるために、多孔質シート部材５ｅに含浸させる接着材の量を少なくしても、接着材染み出し部５ｇのように染み出した接着材によってより有効に配線間の間隙を埋めこむことができる。
【０１６６】
すなわち、図８に示す変形例のＢＧＡ９は、テープ基板２のチップ支持面２ａに配置されたバンプランド２ｇと接続端子２ｃとに金めっきが施され、そのうちバンプランド２ｇ（配線も含む）がチップ支持面２ａ側において第１層である絶縁性接着層５ａによって覆われているものである。
【０１６７】
この場合、第１層の絶縁性接着層５ａが薄くなっても、その上側の第２層が、シート状の絶縁性シート部材５ｂであるため、各バンプランド２ｇ間および半導体チップ１との絶縁は確保できる。
【０１６８】
これにより、ソルダレジスト２ｄを廃止でき、かつ、ダイボンディング層５に使用する材料の標準化を図ることができるため、ＢＧＡ９のコスト低減を図ることができる。
【０１６９】
また、前記実施の形態では、半導体チップ１を支持する基板がポリイミドなどからなるテープ基板２（配線基板）の場合を説明したが、前記テープ基板２は、例えば、ガラス入りエポキシ樹脂など、ポリイミド以外の材料からなる基板であってもよい。
【０１７０】
さらに、前記実施の形態では、複数のテープ基板２を有した多連の多数個取り基板から個々の半導体装置（ＢＧＡ９）を製造する場合について説明したが、前記多連の多数個取り基板は必ずしも使用しなくてもよく、予めＢＧＡ９の１個分に切断分離されたテープ基板２を準備して、このテープ基板２を用いてＢＧＡ９を製造してもよい。
【０１７１】
また、前記実施の形態では、半導体装置が、半導体チップ１の内側と外側に対応した領域に複数の半田ボール３が配置されたＦａｎ−Ｉｎ／Ｆａｎ−ＯｕｔタイプのＢＧＡ９の場合について説明したが、前記半導体装置は、Ｆａｎ−ＩｎタイプあるいはＦａｎ−Ｏｕｔタイプのものであってもよく、さらに、チップサイズのＣＳＰ（Chip Scale Package) などの他の半導体装置であってもよい。
【０１７２】
また、前記実施の形態では、テープ基板２の裏面２ｂ上に半田ボール３を有するＢＧＡタイプの半導体装置について記載したが、外部電極として半田ボール３を有さないＬＧＡ（Land Grid Array)タイプの半導体装置に本発明を適用してもよい。
【０１７３】
特に、ＬＧＡタイプの半導体装置においては、外部電極の高さが低いため、実装基板８との間に生じる応力の緩和が重大な問題であり、本発明の適用は実装性、実装温度サイクル性の向上に対して非常に有効な手段である。
【０１７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１７５】
（１）．半導体チップと配線基板との間の絶縁性のダイボンディング層を多層化して厚くすることにより、半導体チップの表裏面側の樹脂バランスいわゆるレジンバランスを向上できる。その結果、半導体チップの上部のチップ封止部と半導体チップとダイボンディング層と実装基板とにおける収縮率の不整合を緩和することができる。
【０１７６】
（２）．半導体チップの裏面側の第１層と第２層とからなるダイボンディング層を厚く形成できるため、バンプ電極のパッケージ側の接合部と実装基板側の接合部とへの応力集中を低減することができ、その結果、温度サイクル試験などにおけるバンプ電極の接続不良を低減できる。これにより、実装温度サイクル性を向上できる。特に、半導体チップの周縁部付近に配置されたバンプ電極の接合部への応力集中を低減でき、その結果、温度サイクル性を向上できる。
【０１７７】
（３）．ダイボンディング層の第１層と第２層のうち、下側に配置される第１層がペースト材を硬化させて形成した多孔質層であることにより、半導体装置内で発生するエアーを第１層を通して外部に逃がすことができる。したがって、リフロー性を向上できる。
【０１７８】
（４）．配線基板にエアー抜き部としてベントホールを設けることにより、さらにリフロー性を向上できる。すなわち、ペースト材を硬化させて形成した多孔質層が下側に配置されるため、ベントホールの効果を損なうことなくリフロー性を向上できる。
【０１７９】
（５）．半導体チップの裏面側に絶縁性のダイボンディング層を厚く形成でき、半導体チップの表裏面側のレジンバランスを向上できるため、モールド樹脂硬化時のパッケージ反りを低減できる。したがって、バンプ電極の取り付け面の平坦度を向上でき、これにより、実装基板に実装した際のバンプ電極の接続不良を低減することができる。その結果、実装性を向上できる。
【０１８０】
（６）．ダイボンディング層のうち第１層である絶縁性接着層の弾性率が、第２層である絶縁性シート部材より小さいことにより、モールド時にモールド樹脂の注入圧力が半導体チップにかかっても半導体チップの沈み量を減らすことができ、したがって、半導体チップが座屈することを防止できる。これにより、レジン注入圧力によるチップクラックの発生を防止できる。
【０１８１】
（７）．ダイボンディング層のうち下側に配置される第１層を、ペースト材を硬化させて形成することにより、配線基板のチップ支持面の凹凸を前記ペースト材によって吸収することができ、したがって、第１層と配線基板との接着性を向上でき、かつダイボンディング面の平坦度を確保することができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装置（ＢＧＡ）の構造の一例を示す外観図であり、（ａ）は平面図、（ｂ）は底面図である。
【図２】図１（ｂ）に示すＢＧＡのＡ−Ａ線に沿う断面の構造を示す断面図である。
【図３】（ａ) は図１に示すＢＧＡの組み立てに用いられる配線基板（テープ基板）の構造の一例を示す平面図であり、（ｂ）は（ａ）の配線基板を用いた組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
【図４】図１に示す本実施の形態のＢＧＡにおけるパッケージ反り改善状態を示す断面図である。
【図５】図１に示す本実施の形態のＢＧＡの実装基板への実装時の温度サイクル性の改善状態を示す拡大部分断面図である。
【図６】図１に示す本実施の形態のＢＧＡのダイボンディング層の接着性改善状態を示す断面図である。
【図７】図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す拡大断面図である。
【図８】図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す断面図である。
【図９】図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディングまでの一例を示すプロセスフロー図である。
【図１０】図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディング以降の手順の一例を示すプロセスフロー図である。
【図１１】図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のシート貼り付け方式におけるシート貼り付けからダイボンディングまでの詳細手順を示すプロセスフロー図である。
【図１２】図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のダイシングテープ併用方式におけるウェハマウントからダイボンディングまでの詳細手順を示すプロセスフロー図である。
【図１３】図１に示すＢＧＡに対する比較例のＢＧＡの構造を示す断面図である。
【図１４】図１３に示す比較例のＢＧＡにおけるパッケージ反り状態を示す断面図である。
【図１５】図１３に示す比較例のＢＧＡの実装基板への実装時の温度サイクル性劣化のメカニズムを示す断面図である。
【図１６】図１５に示す温度サイクル性劣化のメカニズムを拡大して示す拡大部分断面図である。
【図１７】（ａ),（ｂ）は図１６に示す温度サイクル性劣化によるバンプ電極接合部の破断の状態を示す拡大部分断面図であり、（ａ）はバンプ電極の接合部の破断前の状態、（ｂ）はバンプ電極の接合部の破断後の状態である。
【図１８】図１３に示す比較例のＢＧＡにおけるチップクラック状態を示す部分断面図である。
【図１９】図１３に示す比較例のＢＧＡにおけるダイボンディング材の非接着状態を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面（反対側の面）
２ テープ基板（配線基板）
２ａ チップ支持面
２ｂ 裏面（反対側の面）
２ｃ 接続端子
２ｄ ソルダレジスト（絶縁性部材）
２ｅ ベントホール（エアー抜き部）
２ｆ 絶縁性ダム
２ｇ バンプランド（外部端子搭載電極）
２ｈ ダム
２ｉ 導電体膜
２ｊ 絶縁体膜
３ 半田ボール（バンプ電極）
３ａ 接合部
４ ワイヤ（導通部材）
５ ダイボンディング層
５ａ 絶縁性接着層（第１層）
５ｂ 絶縁性シート部材（第２層）
５ｃ 絶縁性ペースト層（第１層）
５ｄ 紫外線硬化層
５ｅ 多孔質シート部材（第１層）
５ｆ 接着材含浸層
５ｇ 接着材染み出し部
６ 封止部
６ａ チップ封止部
６ｂ 外周封止部
７ エアー
８ 実装基板
９ ＢＧＡ（半導体装置）
１０ モールド樹脂
１１ 紫外線
１２ 半導体ウェハ
１２ａ 主面
１２ｂ 裏面（反対側の面）
１２ｃ 半導体チップ領域
１３ ダイシングテープ
１３ａ 粘着層
１３ｂ 裏面
１３ｃ 基材
１４ ブレード
１５ 突き上げ針
１６ ＢＧＡ
１７ ダイボンディング材
１８ 収縮量大
１９ 収縮量小
２０ 応力集中
２１ 破断
２２ 反り量小
２３ 反り量大
２４ モールド金型
２４ａ キャビティ
２５ 注入圧力
２６ チップクラック
２７ 非接着部
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に半導体装置の実装温度サイクル性、リフロー性および実装性の向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体集積回路が形成された半導体チップを有する半導体装置（半導体パッケージ）において、外部端子として半田などからなるバンプ電極（半田ボール）が設けられ、かつ半導体チップを支持するチップ支持基板を備えたものの一例として、ＢＧＡ（Ball Grid Array)と呼ばれる半導体装置が知られている。
【０００３】
ＢＧＡのうち薄形化を図ったものは、半導体チップを支持するチップ支持基板にテープ基板（配線基板）が用いられている。
【０００４】
なお、ＢＧＡの組み立てでは、テープ基板の一方の面すなわちチップ支持面に半導体チップを絶縁性の接着剤によって搭載し、ワイヤボンディング後、樹脂封止を行って封止部を形成する。
【０００５】
さらに、テープ基板の裏面において外部端子搭載電極であるバンプランドに半田ボール（外部端子）を搭載する（半田ペースト印刷後、リフローなどによって溶融してもよい）。
【０００６】
したがって、半導体チップの内側エリアと外側エリアとに半田ボールが配置される構造のＢＧＡの場合、ＢＧＡを実装基板に実装して温度サイクル時に、半導体チップとテープ基板と実装基板との熱膨張係数の差によって半導体チップの周縁部付近に配置された半田ボールの接合部に応力がかかり易い構造となる。
【０００７】
なお、半導体チップとチップ支持基板との間の応力を緩和するものとして、特開２０００−１１４４２４号公報に、半導体チップとチップ支持基板との間の基板側（下層側）に比較的硬い接着層を配置し、この接着層の上側であるチップ側（上層側）に前記接着層よりヤング率が低い低ヤング率層を配置して半導体チップとチップ支持基板の間の応力を緩和する技術が記載されている。
【０００８】
また、特開平１１−２２４９１２号公報には、低弾性率の層で応力緩和構造を維持しつつ、高弾性率の層で配線基板に接着する際のテント状の張り状態確保することで、配線、配線基板、高弾性率の層によって囲まれる空間を通気管路（ventline) として利用し、耐パッケージクラック特性を確保しようとする技術が開示されている。
【０００９】
【発明が解決しようとする課題】
ところが、前記した技術の特開２０００−１１４４２４号公報に記載された半導体パッケージでは、半導体チップとチップ支持基板との間において、下層側（基板側）に硬い接着層が配置され、かつ上層側（チップ側）に低ヤング率層が設けられているため、樹脂モールド時の樹脂注入圧によって半導体チップにその上方から圧力がかかると、半導体チップが沈んで座屈し、その結果、チップクラックが発生することが問題となる。
【００１０】
さらに、内部のエアーを外部に逃がすエアー抜き部についての記載が無く、仮に、チップ支持基板にエアー抜き部が設けられていても、硬い接着層が下層側に配置されているため、エアーが外部に抜けにくく、したがって、半田バンプのリフローなど、半導体装置を実装基板上に実装する際の熱処理によって発生する水蒸気やアウトガスによってパッケージ内部圧が上昇し、パッケージクラック、剥離、膨れ、ポップコーン現象などの不良が発生しやすいため、リフロー（実装）時の信頼性（リフロー性）が悪いことが問題となる。
【００１１】
また、特開平１１−２２４９１２号公報に記載された半導体パッケージでは、前記通気管路は、例えば、封止樹脂中のフィラーの径（〜３μｍ）よりも直径の大きな管状の構造を有するため、樹脂封止時にモールド樹脂が通気管路中に入り込んでしまう。モールド樹脂が通気管路に入り込んでしまうと、通気管路としての機能を失うばかりか、複雑な構造の通気管路にモールド樹脂が入る過程で、未充填領域が樹脂中に残る可能性がある。樹脂中に取り残された未充填領域は、リフロー時に内部圧が上昇し、ポップコーン現象の原因となり得る。
【００１２】
また、チップ支持基板にテープ基板を用いたＢＧＡの場合、モールド樹脂と半導体チップとテープ基板との間の熱膨張係数の不整合やテープ基板の剛性不足により、モールド樹脂硬化時の収縮によるパッケージ反りが発生する。
【００１３】
その結果、実装性が低下することが問題となる。
【００１４】
さらに、半導体チップの周縁部付近に配置された半田ボールにおけるパッケージ側および実装基板側の接合部に応力が集中し易く、実装温度サイクル試験において接続不良が発生することが問題となる。
【００１５】
本発明の目的は、実装温度サイクル性の向上を図る半導体装置を提供することにある。
【００１６】
また、本発明のその他の目的は、リフロー性の向上を図る半導体装置を提供することにある。
【００１７】
また、本発明のその他の目的は、実装性の向上を図る半導体装置を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２０】
すなわち、本発明の半導体装置は、表面と前記表面と反対側の裏面とを有する配線基板であって、前記表面に複数の接続端子が形成された配線基板と、複数の表面電極を有し、前記配線基板の表面に絶縁性の接着剤層を用いて接着された半導体チップと、前記半導体チップの前記表面電極と前記配線基板の前記複数の接続端子とを接続する複数のワイヤと、前記配線基板の表面側に形成され、前記半導体チップおよび前記複数のワイヤを封止する樹脂封止部と、前記配線基板の前記裏面に設けられた複数のバンプ電極とを有し、前記絶縁性の接着剤層は、前記配線基板の表面上に供給されたペースト状の接着剤層と、前記ペースト状の接着剤層の上部に積層するように形成され、かつ、前記半導体チップの裏面に接触するように供給されたシート状の接着剤層を有し、前記半導体チップは、前記ペースト状の接着剤層と前記シート状の接着剤層の両方により、前記配線基板に固定されているものである。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３７】
図１は本発明の実施の形態の半導体装置（ＢＧＡ）の構造の一例を示す外観図であり、（ａ）は平面図、（ｂ）は底面図、図２は図１（ｂ）に示すＢＧＡのＡ−Ａ線に沿う断面の構造を示す断面図、図３は（ａ) は図１に示すＢＧＡの組み立てに用いられる配線基板（テープ基板）の構造の一例を示す平面図であり、（ｂ）は（ａ）の配線基板を用いた組み立てにおけるダイボンディング後の構造の一例を示す平面図、図４は図１に示す本実施の形態のＢＧＡにおけるパッケージ反り改善状態を示す断面図、図５は図１に示す本実施の形態のＢＧＡの実装基板への実装時の温度サイクル性の改善状態を示す拡大部分断面図、図６は図１に示す本実施の形態のＢＧＡのダイボンディング層の接着性改善状態を示す断面図、図７は図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す拡大断面図、図８は図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す断面図、図９は図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディングまでの一例を示すプロセスフロー図、図１０は図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディング以降の手順の一例を示すプロセスフロー図、図１１は図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のシート貼り付け方式のシート貼り付けからダイボンディングまでの詳細手順を示すプロセスフロー図、図１２は図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のダイシングテープ併用方式のウェハマウントからダイボンディングまでの詳細手順を示すプロセスフロー図、図１３は図１に示すＢＧＡに対する比較例のＢＧＡの構造を示す断面図、図１４は図１３に示す比較例のＢＧＡにおけるパッケージ反り状態を示す断面図、図１５は図１３に示す比較例のＢＧＡの実装基板への実装時の温度サイクル性劣化のメカニズムを示す断面図、図１６は図１５に示す温度サイクル性劣化のメカニズムを拡大して示す拡大部分断面図、図１７は図１６に示す温度サイクル性劣化によるバンプ電極接合部の破断の状態を示す拡大部分断面図であり、（ａ）はバンプ電極の接合部の破断前の状態、（ｂ）はバンプ電極の接合部の破断後の状態、図１８は図１３に示す比較例のＢＧＡにおけるチップクラック状態を示す部分断面図、図１９は図１３に示す比較例のＢＧＡにおけるダイボンディング材の非接着状態を示す断面図である。
【００３８】
図１〜図２に示す本実施の形態の半導体装置は、半導体チップ１を支持するチップ支持基板が薄膜のテープ基板（配線基板）２であり、このテープ基板２のチップ支持面２ａ側において半導体チップ１がモールドによって樹脂封止された半導体パッケージである。
【００３９】
また、テープ基板２のチップ支持面２ａと反対側の面（以降、裏面２ｂという）には、図１（ｂ）に示すように、外部端子として、半田などからなる複数の半田ボール（バンプ電極）３が中央部を除いてマトリクス配置で設けられており、このような構造の半導体装置をエリアアレイタイプの半導体装置と呼び、本実施の形態の半導体装置は、半導体チップ１の内側と外側に対応した領域に複数の半田ボール３が配置されたＦａｎ−Ｉｎ／Ｆａｎ−ＯｕｔタイプのＢＧＡ９である。
【００４０】
図１〜図３を用いて本実施の形態のＢＧＡ９の構造を説明すると、半導体チップ１を支持するテープ基板２と、半導体チップ１とテープ基板２との間でテープ基板２に接合して配置された絶縁性の第１層である絶縁性接着層５ａと、半導体チップ１とテープ基板２との間で絶縁性接着層５ａに積層して配置されるとともに半導体チップ１に接合し、かつ絶縁性接着層５ａより硬く形成された絶縁性の第２層である絶縁性シート部材５ｂと、半導体チップ１のパッド（表面電極）１ａとこれに対応するテープ基板２の接続端子２ｃとを接続する導通部材である金線などのボンディング用のワイヤ４と、半導体チップ１およびワイヤ４を樹脂封止して形成された封止部６と、テープ基板２の裏面２ｂに設けられた外部端子である複数の半田ボール３とからなり、絶縁性接着層５ａの水分透過性が絶縁性シート部材５ｂより高いものである。
【００４１】
すなわち、ＢＧＡ９は、半導体チップ１を固定する図５に示すダイボンディング層５を、下側（テープ基板側）に配置される第１層である絶縁性接着層５ａと、その上側に積層配置され、かつ絶縁性接着層５ａより硬く形成された第２層である絶縁性シート部材５ｂとによって構成するものであり、ダイボンディング層５を多層化（本実施の形態では、２層化）することにより厚く形成し、これによって、ＢＧＡ９の半導体チップ１の表裏面側の絶縁性の部材のバランスいわゆるレジンバランスを良くしてパッケージ反りを防止するとともに、実装温度サイクル性やリフロー性、さらに実装性の向上を図るものである。
【００４２】
なお、ダイボンディング層５を構成する絶縁性接着層５ａは、ＢＧＡ組み立て時に、プレポリマーを含有するペースト状の接着剤（図１１に示す第１層である絶縁性ペースト層５ｃ）を塗布してこれを熱硬化させたエポキシ樹脂を主成分とする物である。
【００４３】
また、エポキシ樹脂は硬化時に架橋反応することで多孔質化し、水分やガスに対する非常に高い透過性と、低弾性率化による応力吸収性を得る。本発明でいう多孔質体とは、内部に微細な空隙を多数有する連続気泡構造体や３次元網目構造体である。特にエポキシ樹脂によって形成した多孔質体は、微細な構造と高い耐熱性、耐薬品性を持つことにより、半導体装置への適用上非常に好適である。
【００４４】
また、この際に絶縁性シート部材５ｂが絶縁性接着層５ａより硬い構造を採用することにより、図１８に記載されているレジン注入圧力、レジン硬化収縮時の内部応力による半導体チップ１の座屈を防ぐことができる。ここでいう硬い物とは、例えば、弾性率（the modulus of elasticity)、弾性限界（elastic limit)、または降伏点（yield point)が高い物であって、一般に応力に対する変形が小さく、半導体チップ１を座屈から防ぐ能力が高い物である。
【００４５】
また、ＢＧＡ９のテープ基板２には、ＢＧＡ９内で発生するエアー７を外部に送り出す貫通孔であるベントホール（エアー抜き部）２ｅがチップ搭載領域に設けられている。
【００４６】
なお、ＢＧＡ９では、テープ基板２にベントホール２ｅが、１つ設けられており、さらに、このベントホール２ｅが、図１（ｂ）、図３（ａ）に示すように、テープ基板２の中心からややずれて１つ設けられている。
【００４７】
これは、ベントホール２ｅを中心からずらして設けることにより、テープ基板２のインデックスを兼ねるものである。
【００４８】
ただし、ベントホール２ｅの数は、１つに限らず、複数設けられていてもよく、さらに、テープ基板２の中心に設けられていてもよい。
【００４９】
また、ＢＧＡ９では、図２、図３（ａ）に示すように、テープ基板２に設けられたベントホール２ｅの周囲に円筒状の絶縁性ダム２ｆが設けられている。
【００５０】
これは、絶縁性接着層５ａの形成時に、テープ基板２のチップ支持面２ａにペースト状の接着剤（図１１に示す絶縁性ペースト層５ｃ）を塗布した際に、ベントホール２ｅからの前記接着剤の流出（漏れ）を防ぐものであり、例えば、テープ基板２上の配線と同層で形成された円筒状の導電体膜２ｉと、前記円筒状の導電体膜２ｉの上に形成されたソルダレジスト２ｄと同層の絶縁体膜２ｊによって構成されている。このように、導電体膜２ｉと絶縁体膜２ｊの積層構造によって絶縁性ダム２ｆを形成することによって、十分な高さの絶縁性ダム２ｆを形成することができ、ベントホール２ｅへの流出が無い条件で、塗布できる接着材層の厚みを大きくすることができる。
【００５１】
なお、絶縁性ダム２ｆは、必ずしも設けられていなくてもよく、その形状や高さについても種々変更可能である。
【００５２】
また、テープ基板２において、そのチップ支持面２ａに配置された外部端子搭載電極であるバンプランド２ｇと接続端子２ｃとには金めっきが施され、かつそのうちチップ搭載領域に配置されたバンプランド２ｇのチップ支持面２ａ側への露出箇所は、図２、図３（ａ）に示すように、薄膜の絶縁性部材であるソルダレジスト２ｄによって覆われて、それぞれが絶縁されている。
【００５３】
ただし、図３（ｂ）に示すように、半導体チップ１の外側周囲に配置された接続端子２ｃは、ワイヤ４と接続するため、前記ソルダレジスト２ｄには覆われずに露出している。
【００５４】
また、ＢＧＡ９では、図４に示すように、第１層である絶縁性接着層５ａと第２層である絶縁性シート部材５ｂとを合わせたダイボンディング層５（図５参照）の厚さ（Ｌ）と、封止部６における半導体チップ１の主面１ｂを覆ったチップ封止部６ａの厚さ（Ｍ）とがほぼ同じに形成されている。
【００５５】
すなわち、絶縁性シート部材５ｂを介在させることにより、ダイボンディング層５を容易に厚く形成でき、かつダイボンディング層５の厚さを絶縁性シート部材５ｂによって調節できる。
【００５６】
したがって、半導体チップ１の表裏面側の絶縁性の部材のバランスいわゆるレジンバランスを良くできる。
【００５７】
なお、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５の厚さ（Ｌ）は、ＢＧＡ９の高さ（厚さ）などによって異なるが、例えば、半導体チップ１の厚さ（例えば、２８０μｍ）や、テープ基板２の厚さ（例えば、８０μｍ）、ワイヤ４のループ高さなどを考慮すると、（Ｌ）≒（Ｍ）≧５０μｍであり、好ましくは、５０μｍ≦（Ｌ）≒（Ｍ）≦１００μｍである。
【００５８】
したがって、テープ基板２の厚さが、約８０μｍの場合、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５の厚さ（Ｌ）は、テープ基板２の厚さと略等しくしてもよい。
【００５９】
ここで、ダイボンディング層５における第１層である絶縁性接着層５ａは、例えば、エポキシ系のペースト状の接着剤（図１１に示す絶縁性ペースト層５ｃ）を用いてこれを熱硬化させたものであり、樹脂密度が低く、多孔質層であり、その厚さは、例えば、２０〜３０μｍ程度である。
【００６０】
また、ダイボンディング層５における絶縁性接着層５ａの上層の第２層である絶縁性シート部材５ｂは、例えば、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層、あるいは、ポリイミド系樹脂からなるシート状の絶縁性単層などである。
【００６１】
したがって、絶縁性シート部材５ｂは、第１層である絶縁性接着層５ａよりも硬い層として形成される。しかし、このように硬い層は一般的に密度が高く、水分やガスの透過率も低い。したがって、このような硬い層を半導体チップ１直下にあまり厚く形成してしまうと、半導体チップ１と絶縁性シート部材５ｂとの界面や、半導体チップ１と封止部６との界面と外部との通気性を阻害してしまい、たとえ下部に多孔質の絶縁性接着層５ａを設けたとしても、接着力の低いチップ周囲の界面から発生する剥離やポップコーン現象を防ぐことができなくなる。
【００６２】
したがって、絶縁性シート部材５ｂの厚さは、チップ座屈を防ぐことができる範囲でなるべく薄く、例えば、２０〜３０μｍで形成するのが好適である。
【００６３】
なお、第２層である絶縁性シート部材５ｂには、図１１に示す紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化剤を含有するものと、含有しないものとがある。
【００６４】
また、半導体チップ１を搭載可能なチップ支持基板であるテープ基板２は、例えば、耐熱性の高いポリイミドテープなどによって形成された薄膜の配線基板であり、そのチップ支持面２ａ側の周縁部の接続端子２ｃ以外の箇所（チップ搭載領域）は、絶縁性のソルダレジスト２ｄによって覆われている。
【００６５】
また、半導体チップ１は、例えば、シリコンによって形成されるとともに、図５に示すように、ダイボンディング層５によってテープ基板２のチップ支持面２ａに固定されている。
【００６６】
さらに、図１（ａ）に示す封止部６は、図２に示すように、半導体チップ１の主面１ｂを覆うチップ封止部６ａと、半導体チップ１の外側周囲を覆う外周封止部６ｂとからなり、例えば、熱硬化性のエポキシ樹脂などのモールド樹脂１０（図１８参照）によってチップ封止部６ａと外周封止部６ｂとが一体となって形成されている。
【００６７】
また、半導体チップ１のパッド１ａと、これに対応するテープ基板２の接続端子２ｃとを接続するボンディング用のワイヤ４は、例えば、金線である。
【００６８】
なお、半導体チップ１（Ｓｉ単結晶）とモールド樹脂１０（例えば、エポキシ樹脂）の熱膨張係数は、それぞれ、Ｓｉの単結晶＝2.６〜3.６（×１０-6／℃）であり、エポキシ樹脂＝１０〜７０（×１０-6／℃）である。
【００６９】
また、図４に示すように、ＢＧＡ９を実装する実装基板８は、例えば、ガラス入りエポキシ樹脂などによって形成され、その熱膨張係数は、２０〜２６（×１０-6／℃）程度である。
【００７０】
ただし、それぞれの部材の熱膨張係数の数値は、これらに限定されるものではない。
【００７１】
例えば、モールド樹脂１０の硬化収縮を考慮した上でパッケージ全体の反りを低減させようとする場合には、モールド樹脂１０には、配線基板を形成するガラス入りエポキシ樹脂よりも熱膨張係数の小さい物を採用するのが適当である。
【００７２】
次に、本実施の形態の半導体装置であるＢＧＡ９の製造方法を、図９、図１０、図１１および図１２に示す製造プロセスフロー図にしたがって説明する。
【００７３】
なお、本実施の形態では、複数のテープ基板２が繋がって形成された多数個取り基板から個々のＢＧＡ９を製造する場合を説明する。
【００７４】
さらに、本実施の形態では、第２層の絶縁性シート部材５ｂが、ポリイミド系樹脂からなるシート状の絶縁性単層の場合（ここでは、この絶縁性シート部材５ｂを用いた組み立て方式をシート貼り付け方式と呼ぶ）と、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層の場合（ここでは、この絶縁性シート部材５ｂを用いた組み立て方式をダイシングテープ併用方式と呼ぶ）とに分けて説明する。
【００７５】
まず、図１１に示す前記シート貼り付け方式から説明する。
【００７６】
最初に、それぞれに所望の半導体集積回路が形成された複数の半導体チップ領域１２ｃを有する半導体ウェハ１２を準備する。
【００７７】
その後、半導体ウェハ１２の主面１２ａと反対側の面である裏面１２ｂに、後述する第１層である絶縁性接着層５ａより硬い第２層である絶縁性シート部材５ｂを仮接合させる図９に示すステップＳ１のシート貼り付けを行う。
【００７８】
ここでの前記仮接合は、前記シート貼り付け方式で用いる絶縁性シート部材５ｂが、ポリイミド系樹脂からなるシート状の絶縁性単層であるため、前記仮接合は、熱硬化による仮止め（例えば、生焼け処理）である。
【００７９】
また、前記シート貼り付け方式で用いる絶縁性シート部材５ｂは、図１１に示す紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化する材料を含有しないものである。
【００８０】
その後、半導体ウェハ１２の裏面１２ｂに仮接合された絶縁性シート部材５ｂと、図１１に示す紫外線硬化形の粘着層１３ａおよび基材１３ｃからなるダイシングテープ１３の粘着層１３ａとを接合して図９のステップＳ２および図１１に示すウェハマウントを行う。
【００８１】
すなわち、紫外線硬化剤を含有する粘着層１３ａを有したダイシングテープ１３を用いて、このダイシングテープ１３の粘着層１３ａ上に半導体ウェハ１２の裏面１２ｂの絶縁性シート部材５ｂを貼り付ける。
【００８２】
その後、ステップＳ３と図１１に示すダイシングを行って、半導体ウェハ１２を個々の半導体チップ１に個片化する。
【００８３】
なお、前記ダイシングは、図９に示すように、ブレード１４を用いたフルダイシング（フルカット）であり、ダイシングテープ１３以外の部材、すなわち半導体ウェハ１２とこれの裏面１２ｂに貼り付けられた第２層である絶縁性シート部材５ｂとをブレード１４によって切断する。
【００８４】
個片化された複数の半導体チップ１は、ばらけることなく、それぞれダイシングテープ１３上に固着されている。
【００８５】
その後、図９のステップＳ４および図１１に示すダイボンディングを行う。
【００８６】
その際、まず、図１１に示す紫外線１１の照射であるＵＶ照射を行う。
【００８７】
ここでは、ダイシングテープ１３の裏面１３ｂ側からそれぞれの半導体チップ１に対して紫外線１１を照射する。すると、ダイシングテープ１３の粘着層１３ａに含まれる紫外線硬化剤が硬化し、粘着層１３ａの粘着性が低下する。
【００８８】
この状態で、図１１に示すピックアップを行う。
【００８９】
前記ピックアップでは、ダイシングテープ１３の裏面１３ｂ側から突き上げ針１５によって半導体チップ１を突き上げることにより、ダイシングテープ１３の粘着層１３ａの粘着性が低下しているため、図１１に示すように、半導体チップ１の裏面１ｃに貼り付けられた絶縁性シート部材５ｂと、ダイシングテープ１３の粘着層１３ａとが分離する。
【００９０】
つまり、半導体チップ１の裏面１ｃに第２層である絶縁性シート部材５ｂを残留させた状態でダイシングテープ１３から半導体チップ１を離脱させる。
【００９１】
一方、テープ基板２の第１の面であるチップ支持面２ａに、硬化して第１層の絶縁性接着層５ａとなる図１１に示す絶縁性ペースト層５ｃを配置（ペースト塗布）しておき、この絶縁性ペースト層５ｃ上に、裏面１ｃに絶縁性シート部材５ｂが残留した半導体チップ１を積層させる。
【００９２】
すなわち、図１１に示すダイボンディングのように、テープ基板２と半導体チップ１との間に絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを介在させてテープ基板２のチップ支持面２ａに半導体チップ１を配置する。
【００９３】
なお、絶縁性ペースト層５ｃは、例えば、熱硬化性のエポキシ系のペースト状の接着剤である。
【００９４】
その後、図１１に示す加熱を行う。ここでは、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを加熱してテープ基板２と半導体チップ１とを接合する。つまり、絶縁性ペースト層５ｃが硬化して絶縁性接着層５ａになるとともに、絶縁性シート部材５ｂも加熱溶融されて絶縁性接着層５ａと半導体チップ１とを接合する。
【００９５】
これによって、第１層である絶縁性接着層５ａとその上層の第２層である絶縁性シート部材５ｂとからなるダイボンディング層５によって半導体チップ１がテープ基板２に取り付けられた状態となり、図９に示すステップＳ４のダイボンディングを終了する。
【００９６】
その後、図１０のステップＳ５に示すワイヤボンディングを行い、半導体チップ１のパッド１ａと、これに対応するテープ基板２の接続端子２ｃとをワイヤ４（導通部材）によって接続する。
【００９７】
ワイヤボンディング後、ステップＳ６に示すモールドを行い、半導体チップ１およびワイヤ４を図１８に示すモールド樹脂１０によって樹脂封止する。
【００９８】
これによって、チップ封止部６ａと外周封止部６ｂとからなる封止部６を一体で形成する。
【００９９】
なお、モールドにおいては、例えば、エポキシ系の熱硬化性樹脂などのモールド樹脂１０を用い、トランスファモールドによって樹脂封止を行う。
【０１００】
その後、モールド済みのテープ基板２の裏面２ｂ（チップ支持面２ａと反対側の面）を上方に向け、裏面２ｂの各バンプランド２ｇに半田ボール供給を行った後、リフロー炉などに通して半田ボール３を溶かして外部端子である半田ボール３の取り付けである図１０のステップＳ７に示すボールマウントを行う。
【０１０１】
その後、多連のテープ状の多数個取り基板においてそれぞれのＢＧＡ領域の切断を行って個々のＢＧＡ９に分離するステップＳ７のテープカットを行う。
【０１０２】
その結果、図１および図２に示すようなＢＧＡ９を製造することができる。
【０１０３】
このように、絶縁性シート部材５ｂとは別体で紫外線硬化形の粘着層１３ａを設けることによって、絶縁性シート部材５ｂの材料選択性が向上する。特に、本実施の形態においては、紫外線硬化材を含まないポリイミド系樹脂からなるシートを絶縁性シート部材５ｂとして用いることで、絶縁性シート部材５ｂの吸湿性を低く抑えることができ、ＢＧＡ９のリフロー性を向上できる。
【０１０４】
次に、ＢＧＡ９の製造を、図１２に示すダイシングテープ併用方式によって行う場合を説明する。
【０１０５】
なお、ダイシングテープ併用方式は、第２層の絶縁性シート部材５ｂが、エポキシ系の絶縁性樹脂をローラなどによって薄くシート状に押し固めた接着層であり、前記接着層は、予めダイシングテープ１３の表面に形成されている。
【０１０６】
つまり、ダイシングテープ併用方式で用いられるダイシングテープ１３は、図１２に示すように、基材１３ｃと前記接着層である絶縁性シート部材５ｂとからなり、ここで用いられるこの絶縁性シート部材５ｂは、粘着材とダイボンディング用接着材とを含んでいる。
【０１０７】
さらに、絶縁性シート部材５ｂは、紫外線１１が照射されると硬化して粘着性が弱まる紫外線硬化する材料を含有している。
【０１０８】
まず、それぞれに所望の半導体集積回路が形成された複数の半導体チップ領域１２ｃを有する半導体ウェハ１２を準備する。
【０１０９】
その後、半導体ウェハ１２の裏面１２ｂと、ダイシングテープ１３の表面に形成され、かつ後述する第１層である絶縁性接着層５ａより硬い第２層である絶縁性シート部材５ｂとを接合して図９のステップＳ２および図１２に示すウェハマウントを行う。
【０１１０】
すなわち、紫外線硬化剤を含有する接着層である絶縁性シート部材５ｂが表面に形成されたダイシングテープ１３を用いて、このダイシングテープ１３の絶縁性シート部材５ｂ上に半導体ウェハ１２の裏面１２ｂを貼り付ける。
【０１１１】
その後、図９のステップＳ３および図１２に示すダイシングを行って、半導体ウェハ１２を個々の半導体チップ１に個片化する。
【０１１２】
その際、まず、図１２に示す紫外線１１の照射であるＵＶ照射を行う。
【０１１３】
ここでは、ダイシングテープ１３の裏面１３ｂ側からそれぞれの半導体チップ領域１２ｃに対して紫外線１１を照射する。すると、ダイシングテープ１３の絶縁性シート部材５ｂに含まれる紫外線硬化剤が硬化し、絶縁性シート部材５ｂの粘着性が低下する。
【０１１４】
なお、絶縁性シート部材５ｂにおいては、紫外線硬化剤の濃度を低くして紫外線に対する硬化反応性を低くすることにより、ダイシングテープ１３の裏面１３ｂ側から紫外線１１を照射した際に絶縁性シート部材５ｂの基材側に配置された部分のみが硬化するようにすることが可能である。
【０１１５】
また、このように絶縁性シート部材５ｂの未硬化部分を残すことにより、絶縁性シート部材５ｂと、絶縁性接着層５ａとの接着力を高めることができる。これは、後のダイボンディング工程の中で、絶縁性ペースト層５ｃの硬化のための熱処理工程において、絶縁性シート部材５ｂも溶融、硬化するため、絶縁性ペースト層５ｃと絶縁性シート部材５ｂの界面部分での密着性を向上することができるためである。
【０１１６】
その後、図１２に示すダイシングを行う。ここで、前記ダイシングは、図９に示すブレード１４を用いたフルダイシング（フルカット）であり、半導体ウェハ１２とこれの裏面１２ｂに貼り付けられた絶縁性シート部材５ｂとをブレード１４によって切断する。
【０１１７】
個片化された複数の半導体チップ１は、ばらけることなく、それぞれダイシングテープ１３上に固着されている。
【０１１８】
ダイシング後、この状態で、図１２に示すピックアップを行う。
【０１１９】
前記ピックアップでは、ダイシングテープ１３の絶縁性シート部材５ｂの基材１３ｃ側の粘着性が低下している（紫外線硬化層５ｄが形成されている）ため、ダイシングテープ１３の裏面１３ｂ側から突き上げ針１５によって半導体チップ１を突き上げることにより、図１２に示すように、ダイシングテープ１３の絶縁性シート部材５ｂと基材１３ｃとが分離する。
【０１２０】
つまり、半導体チップ１の裏面１ｃに第２層である絶縁性シート部材５ｂを配置させて（残留させて）、絶縁性シート部材５ｂと基材１３ｃとを分離する。
【０１２１】
その際、絶縁性シート部材５ｂの露出面側には、紫外線硬化層５ｄが形成されている。
【０１２２】
その後、図９のステップＳ４および図１２に示すダイボンディングを行う。
【０１２３】
まず、テープ基板２の第１の面であるチップ支持面２ａに、硬化して第１層の絶縁性接着層５ａとなる図１２に示す絶縁性ペースト層５ｃを配置（ペースト塗布）しておき、この絶縁性ペースト層５ｃ上に、裏面１ｃに絶縁性シート部材５ｂが残留した半導体チップ１を積層させる。
【０１２４】
すなわち、図１２に示すダイボンディングのように、テープ基板２と半導体チップ１との間に絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを介在させてテープ基板２のチップ支持面２ａに半導体チップ１を配置する。
【０１２５】
なお、絶縁性ペースト層５ｃは、例えば、熱硬化性のエポキシ系のペースト状の接着剤である。
【０１２６】
その後、図１２に示す加熱を行う。ここでは、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとを加熱してテープ基板２と半導体チップ１とを接合する。その際、絶縁性シート部材５ｂの紫外線硬化層５ｄが溶け出し、これと絶縁性ペースト層５ｃとの両者の接着性により、絶縁性ペースト層５ｃと絶縁性シート部材５ｂとが接合する。
【０１２７】
さらに、絶縁性ペースト層５ｃは硬化して多孔質の絶縁性接着層５ａになり、第１層である絶縁性接着層５ａの上層にこれより硬い第２層である絶縁性シート部材５ｂが配置された状態となる。
【０１２８】
したがって、第１層である絶縁性接着層５ａとその上層の第２層である絶縁性シート部材５ｂとからなるダイボンディング層５によって半導体チップ１がテープ基板２に取り付けられた状態となり、図９に示すステップＳ４のダイボンディングを終了する。
【０１２９】
なお、ダイシングテープ併用方式の製造におけるＢＧＡ９のダイボンディング以降の組み立てについては、シート貼り付け方式と同じであるため、その重複説明は省略する。
【０１３０】
本実施の形態の半導体装置（ＢＧＡ９）およびその製造方法によれば、以下のような作用効果が得られる。
【０１３１】
すなわち、本実施の形態のＢＧＡ９は、半導体チップ１とテープ基板２との間の絶縁性のダイボンディング層５を多層化して厚くすることにより、図４に示すように、半導体チップ１の表裏面側の樹脂バランスいわゆるレジンバランスを向上できる（Ｌ≒Ｍにできる）。
【０１３２】
また、多孔質の絶縁性接着層５ａは、リフロー時の水分、ガスを外部に放出する機能を持つだけでなく、直径が非常に小さく、また複雑な構造の空隙を持つことによって、多孔質部分へのモールド樹脂１０の浸入を防ぐことができる。
【０１３３】
ここで、図１３に示す比較例のＢＧＡ１６は、従来構造のものであり、半導体チップ１を固定するダイボンディング材１７が１層構造のものである。
【０１３４】
なお、比較例のＢＧＡ１６の組み立ては、図９および図１０に示すように、まず、半導体ウェハ１２をダイシングテープ１３に接合するウェハマウントを行い、その後、ブレード１４によるダイシング、ダイボンディング、ワイヤボンディング、モールドおよびボールマウント・テープカットを順次行うものである。
【０１３５】
本実施の形態の図４に示すＢＧＡ９では、半導体チップ１とテープ基板２との間に、ダイボンディング層５として、絶縁性の２つの層である絶縁性接着層５ａ（第１層）とこれより硬い絶縁性シート部材５ｂ（第２層）とを配置したことにより、半導体チップ１とテープ基板２との間の絶縁性接着層５ａと絶縁性シート部材５ｂとからなる絶縁性のダイボンディング層５を容易に厚くすることができる。
【０１３６】
したがって、半導体チップ１の裏面側のダイボンディング層５を厚く形成できるため、半導体チップ１の表裏面側の樹脂バランスいわゆるレジンバランスを向上できる。
【０１３７】
その結果、半導体チップ１の上部のチップ封止部６ａと半導体チップ１とダイボンディング層５と実装基板８とにおける収縮率の不整合を緩和することができる。
【０１３８】
すなわち、図５に示すように、チップ封止部６ａと実装基板８の収縮は、収縮量大１８であるのに対して、半導体チップ１の収縮は、収縮量小１９である。
【０１３９】
そこで、本実施の形態の図５に示すＢＧＡ９では、半導体チップ１の裏面１ｃ側の絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５を厚く形成できるため、半田ボール３のパッケージ側の接合部３ａと実装基板８側の接合部３ａとへの応力集中２０を低減（緩和）することができ、その結果、温度サイクル試験などにおける半田ボール３の接続不良を低減できる。
【０１４０】
これにより、実装温度サイクル性（寿命）を向上できる。
【０１４１】
特に、半導体チップ１の周縁部付近に配置された半田ボール３（応力集中２０の矢印が付された半田ボール３）の接合部３ａへの応力集中２０を低減でき、これにより、温度サイクル性を向上できる。
【０１４２】
ここで、図１５、図１６および１７（ａ),（ｂ）は、比較例のＢＧＡ１６における半田ボール３の接合部３ａの応力集中２０の状態を示したものであり、半導体チップ１と実装基板８の熱膨張差によって半田ボール３の接合部３ａに応力集中２０が発生し、図１７（ｂ）に示すように破断２１に至る。
【０１４３】
しかしながら、本実施の形態のＢＧＡ９では、図５に示すように、絶縁性接着層５ａと絶縁性シート部材５ｂとからなるダイボンディング層５を厚く形成できるため、半田ボール３の接合部３ａへの応力集中２０を緩和でき、その結果、実装温度サイクル性（寿命）を向上できる。
【０１４４】
また、本実施の形態のＢＧＡ９では、ダイボンディング層５の絶縁性接着層５ａと絶縁性シート部材５ｂのうち、下側に配置される絶縁性接着層５ａがペースト材（絶縁性ペースト層５ｃ）を硬化させて形成した多孔質層であることにより、ＢＧＡ９内で発生するガスなどのエアーを絶縁性接着層５ａを通して外部に逃がすことができる。
【０１４５】
したがって、ＢＧＡ９のリフロー性を向上できる。
【０１４６】
また、テープ基板２にエアー抜き部としてベントホール２ｅを設けることにより、さらにリフロー性を向上できる。
【０１４７】
すなわち、ペースト材（絶縁性ペースト層５ｃ）を硬化させて形成した多孔質層が下側に配置されるため、ベントホール２ｅの効果を損なうことなくリフロー性を向上できる。
【０１４８】
また、半導体チップ１の裏面１ｃ側に絶縁性のダイボンディング層５を厚く形成でき、半導体チップ１の表裏面側のレジンバランスを向上できるため、モールド樹脂硬化時のパッケージ反りを低減できる。
【０１４９】
つまり、図４に示すように、ＢＧＡ９において反り量小２２とすることができる。
【０１５０】
したがって、半田ボール３の取り付け面の平坦度を向上でき、これにより、実装基板８に実装した際の半田ボール３の接続不良を低減することができる。
【０１５１】
その結果、ＢＧＡ９の実装性を向上できる。
【０１５２】
なお、図１４に示すように、比較例のＢＧＡ１６では、ダイボンディング材１７による１層構造であるため、反り量大２３となり、実装基板８に実装した際に半田ボール３の接続不良が発生している。
【０１５３】
また、比較例のＢＧＡ１６のモールド工程において、図１８に示すように、モールド金型２４のキャビティ２４ａにモールド樹脂１０を充填する際に、半導体チップ１の裏面１ｃ側の接着層がダイボンディング材１７のみの厚塗り（多段塗りも含む）では、その弾性率が小さく、したがって、樹脂注入時の注入圧力２５によって半導体チップ１が沈み込み、その変位量が大きくなるため、チップクラック２６に至る。
【０１５４】
しかしながら、本実施の形態のＢＧＡ９は、ダイボンディング層５が多層構造であり、その際、絶縁性接着層５ａの弾性率が、絶縁性シート部材５ｂより小さいことにより、モールド時にモールド樹脂１０の注入圧力２５が半導体チップ１にかかっても第２層である絶縁性シート部材５ｂが硬いため、半導体チップ１の沈み量を減らすことができ、その結果、半導体チップ１が座屈することを防止できる。
【０１５５】
これにより、ＢＧＡ９の製造においては、レジン注入圧力またはレジンの硬化収縮による内部応力による半導体チップ１のクラックの発生を防止できる。
【０１５６】
また、図１３に示す比較例のＢＧＡ１６において、ダイボンディング材１７をシート状部材とすると、図１９に示すように、テープ基板２のチップ支持面２ａの凹凸を吸収することができず、ダイボンディング材１７とテープ基板２との間に非接着部２７が形成され、これにより、ダイボンディング面の平坦度が低下する。
【０１５７】
しかしながら、本実施の形態のＢＧＡ９では、下側に配置される第１層を、ペースト材（絶縁性ペースト層５ｃ）を硬化させて形成する絶縁性接着層５ａとすることにより、図６に示すように、テープ基板２のチップ支持面２ａの凹凸を絶縁性接着層５ａによって吸収することができ、したがって、絶縁性接着層５ａとテープ基板２との接着性を向上できるとともに、ダイボンディング面の平坦度を確保することができる。
【０１５８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１５９】
例えば、前記実施の形態のＢＧＡ９では、半導体チップ１を固定するダイボンディング層５が、ペースト材を硬化して形成した絶縁性接着層５ａと絶縁性シート部材５ｂとからなる場合を説明したが、図７に示す変形例のＢＧＡ９のように絶縁性ペースト層５ｃを硬化させることによって得られた絶縁性接着層５ａの代わりに、柔軟な多孔質シート部材５ｅに、熱硬化性の接着材を含浸させた物を使用してもよい。つまり、ダイボンディングの際に絶縁性ペースト層５ｃを塗布する代わりに、多孔質シート部材５ｅを貼り付けた後、裏面１ｃに絶縁性シート部材５ｂを有する半導体チップ１を配置し、熱処理によって半導体チップ１を接着するようにしてもよい。
【０１６０】
このような構造または製造方法においては、ベントホール２ｅから接着材が漏れ出す恐れが少ないため、多孔質の層をより厚く形成することができ、リフロー性、実装温度サイクル性、実装性をより向上し、さらには半導体チップ１に掛かる応力もより低減することができる。
【０１６１】
また、多孔質シート部材５ｅに予め含浸させる接着材の量を、多孔質シート部材５ｅの全体に含浸しない程度に調節することによって、多孔質シート部材５ｅの水分やガスの透過性を損なうことのないようにすることができる。
【０１６２】
また、多孔質シート部材５ｅをテープ基板２に貼り付ける工程において、テープ基板２側の接着材含浸層５ｆにおける含浸接着材の量を、半導体チップ１側の接着材含浸層５ｆにおける含浸接着材の量よりも多くすることで、テープ基板２の配線間の凹部に接着材が接着材染み出し部５ｇのように染み出し、配線間に空隙が残らないようにすることができる。
【０１６３】
なお、前記実施の形態および図７に示す変形例では、ダイボンディング層５が、絶縁性の２層構造の場合について説明したが、ダイボンディング層５は、２層以上であれば何層であってもよい。
【０１６４】
また、前記実施の形態では、テープ基板２のチップ支持面２ａ側において、ワイヤ４と接続する接続端子２ｃ以外のバンプランド２ｇはソルダレジスト２ｄによって覆われて絶縁されている場合を説明したが、絶縁性シート部材５ｂおよび多孔質シート部材５ｅによって、半導体チップ１とテープ基板２上の配線やバンプランド２ｇとの絶縁が十分に確保でき、また、円筒状の導電体膜２ｉによって十分な高さのダム２ｈを形成することができる場合には、ソルダレジスト２ｄを設けずに、図８に示す変形例のように、多孔質シート部材５ｅをチップ支持面２ａと直接接着するような構成にしてもよい。
【０１６５】
この場合には、テープ基板２上の配線間の凹部の深さが浅くなるために、多孔質シート部材５ｅに含浸させる接着材の量を少なくしても、接着材染み出し部５ｇのように染み出した接着材によってより有効に配線間の間隙を埋めこむことができる。
【０１６６】
すなわち、図８に示す変形例のＢＧＡ９は、テープ基板２のチップ支持面２ａに配置されたバンプランド２ｇと接続端子２ｃとに金めっきが施され、そのうちバンプランド２ｇ（配線も含む）がチップ支持面２ａ側において第１層である絶縁性接着層５ａによって覆われているものである。
【０１６７】
この場合、第１層の絶縁性接着層５ａが薄くなっても、その上側の第２層が、シート状の絶縁性シート部材５ｂであるため、各バンプランド２ｇ間および半導体チップ１との絶縁は確保できる。
【０１６８】
これにより、ソルダレジスト２ｄを廃止でき、かつ、ダイボンディング層５に使用する材料の標準化を図ることができるため、ＢＧＡ９のコスト低減を図ることができる。
【０１６９】
また、前記実施の形態では、半導体チップ１を支持する基板がポリイミドなどからなるテープ基板２（配線基板）の場合を説明したが、前記テープ基板２は、例えば、ガラス入りエポキシ樹脂など、ポリイミド以外の材料からなる基板であってもよい。
【０１７０】
さらに、前記実施の形態では、複数のテープ基板２を有した多連の多数個取り基板から個々の半導体装置（ＢＧＡ９）を製造する場合について説明したが、前記多連の多数個取り基板は必ずしも使用しなくてもよく、予めＢＧＡ９の１個分に切断分離されたテープ基板２を準備して、このテープ基板２を用いてＢＧＡ９を製造してもよい。
【０１７１】
また、前記実施の形態では、半導体装置が、半導体チップ１の内側と外側に対応した領域に複数の半田ボール３が配置されたＦａｎ−Ｉｎ／Ｆａｎ−ＯｕｔタイプのＢＧＡ９の場合について説明したが、前記半導体装置は、Ｆａｎ−ＩｎタイプあるいはＦａｎ−Ｏｕｔタイプのものであってもよく、さらに、チップサイズのＣＳＰ（Chip Scale Package) などの他の半導体装置であってもよい。
【０１７２】
また、前記実施の形態では、テープ基板２の裏面２ｂ上に半田ボール３を有するＢＧＡタイプの半導体装置について記載したが、外部電極として半田ボール３を有さないＬＧＡ（Land Grid Array)タイプの半導体装置に本発明を適用してもよい。
【０１７３】
特に、ＬＧＡタイプの半導体装置においては、外部電極の高さが低いため、実装基板８との間に生じる応力の緩和が重大な問題であり、本発明の適用は実装性、実装温度サイクル性の向上に対して非常に有効な手段である。
【０１７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１７５】
（１）．半導体チップと配線基板との間の絶縁性のダイボンディング層を多層化して厚くすることにより、半導体チップの表裏面側の樹脂バランスいわゆるレジンバランスを向上できる。その結果、半導体チップの上部のチップ封止部と半導体チップとダイボンディング層と実装基板とにおける収縮率の不整合を緩和することができる。
【０１７６】
（２）．半導体チップの裏面側の第１層と第２層とからなるダイボンディング層を厚く形成できるため、バンプ電極のパッケージ側の接合部と実装基板側の接合部とへの応力集中を低減することができ、その結果、温度サイクル試験などにおけるバンプ電極の接続不良を低減できる。これにより、実装温度サイクル性を向上できる。特に、半導体チップの周縁部付近に配置されたバンプ電極の接合部への応力集中を低減でき、その結果、温度サイクル性を向上できる。
【０１７７】
（３）．ダイボンディング層の第１層と第２層のうち、下側に配置される第１層がペースト材を硬化させて形成した多孔質層であることにより、半導体装置内で発生するエアーを第１層を通して外部に逃がすことができる。したがって、リフロー性を向上できる。
【０１７８】
（４）．配線基板にエアー抜き部としてベントホールを設けることにより、さらにリフロー性を向上できる。すなわち、ペースト材を硬化させて形成した多孔質層が下側に配置されるため、ベントホールの効果を損なうことなくリフロー性を向上できる。
【０１７９】
（５）．半導体チップの裏面側に絶縁性のダイボンディング層を厚く形成でき、半導体チップの表裏面側のレジンバランスを向上できるため、モールド樹脂硬化時のパッケージ反りを低減できる。したがって、バンプ電極の取り付け面の平坦度を向上でき、これにより、実装基板に実装した際のバンプ電極の接続不良を低減することができる。その結果、実装性を向上できる。
【０１８０】
（６）．ダイボンディング層のうち第１層である絶縁性接着層の弾性率が、第２層である絶縁性シート部材より小さいことにより、モールド時にモールド樹脂の注入圧力が半導体チップにかかっても半導体チップの沈み量を減らすことができ、したがって、半導体チップが座屈することを防止できる。これにより、レジン注入圧力によるチップクラックの発生を防止できる。
【０１８１】
（７）．ダイボンディング層のうち下側に配置される第１層を、ペースト材を硬化させて形成することにより、配線基板のチップ支持面の凹凸を前記ペースト材によって吸収することができ、したがって、第１層と配線基板との接着性を向上でき、かつダイボンディング面の平坦度を確保することができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装置（ＢＧＡ）の構造の一例を示す外観図であり、（ａ）は平面図、（ｂ）は底面図である。
【図２】図１（ｂ）に示すＢＧＡのＡ−Ａ線に沿う断面の構造を示す断面図である。
【図３】（ａ) は図１に示すＢＧＡの組み立てに用いられる配線基板（テープ基板）の構造の一例を示す平面図であり、（ｂ）は（ａ）の配線基板を用いた組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
【図４】図１に示す本実施の形態のＢＧＡにおけるパッケージ反り改善状態を示す断面図である。
【図５】図１に示す本実施の形態のＢＧＡの実装基板への実装時の温度サイクル性の改善状態を示す拡大部分断面図である。
【図６】図１に示す本実施の形態のＢＧＡのダイボンディング層の接着性改善状態を示す断面図である。
【図７】図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す拡大断面図である。
【図８】図１に示すＢＧＡに対する変形例のＢＧＡの構造を示す断面図である。
【図９】図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディングまでの一例を示すプロセスフロー図である。
【図１０】図１に示す本実施の形態のＢＧＡと図１３に示す比較例のＢＧＡのそれぞれの組み立て手順におけるダイボンディング以降の手順の一例を示すプロセスフロー図である。
【図１１】図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のシート貼り付け方式におけるシート貼り付けからダイボンディングまでの詳細手順を示すプロセスフロー図である。
【図１２】図９と図１０に示す本実施の形態のＢＧＡの組み立て手順のダイシングテープ併用方式におけるウェハマウントからダイボンディングまでの詳細手順を示すプロセスフロー図である。
【図１３】図１に示すＢＧＡに対する比較例のＢＧＡの構造を示す断面図である。
【図１４】図１３に示す比較例のＢＧＡにおけるパッケージ反り状態を示す断面図である。
【図１５】図１３に示す比較例のＢＧＡの実装基板への実装時の温度サイクル性劣化のメカニズムを示す断面図である。
【図１６】図１５に示す温度サイクル性劣化のメカニズムを拡大して示す拡大部分断面図である。
【図１７】（ａ),（ｂ）は図１６に示す温度サイクル性劣化によるバンプ電極接合部の破断の状態を示す拡大部分断面図であり、（ａ）はバンプ電極の接合部の破断前の状態、（ｂ）はバンプ電極の接合部の破断後の状態である。
【図１８】図１３に示す比較例のＢＧＡにおけるチップクラック状態を示す部分断面図である。
【図１９】図１３に示す比較例のＢＧＡにおけるダイボンディング材の非接着状態を示す断面図である。
【符号の説明】
１ 半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
１ｃ 裏面（反対側の面）
２ テープ基板（配線基板）
２ａ チップ支持面
２ｂ 裏面（反対側の面）
２ｃ 接続端子
２ｄ ソルダレジスト（絶縁性部材）
２ｅ ベントホール（エアー抜き部）
２ｆ 絶縁性ダム
２ｇ バンプランド（外部端子搭載電極）
２ｈ ダム
２ｉ 導電体膜
２ｊ 絶縁体膜
３ 半田ボール（バンプ電極）
３ａ 接合部
４ ワイヤ（導通部材）
５ ダイボンディング層
５ａ 絶縁性接着層（第１層）
５ｂ 絶縁性シート部材（第２層）
５ｃ 絶縁性ペースト層（第１層）
５ｄ 紫外線硬化層
５ｅ 多孔質シート部材（第１層）
５ｆ 接着材含浸層
５ｇ 接着材染み出し部
６ 封止部
６ａ チップ封止部
６ｂ 外周封止部
７ エアー
８ 実装基板
９ ＢＧＡ（半導体装置）
１０ モールド樹脂
１１ 紫外線
１２ 半導体ウェハ
１２ａ 主面
１２ｂ 裏面（反対側の面）
１２ｃ 半導体チップ領域
１３ ダイシングテープ
１３ａ 粘着層
１３ｂ 裏面
１３ｃ 基材
１４ ブレード
１５ 突き上げ針
１６ ＢＧＡ
１７ ダイボンディング材
１８ 収縮量大
１９ 収縮量小
２０ 応力集中
２１ 破断
２２ 反り量小
２３ 反り量大
２４ モールド金型
２４ａ キャビティ
２５ 注入圧力
２６ チップクラック
２７ 非接着部
Claims (2)
- 表面と前記表面と反対側の裏面とを有する配線基板であって、前記表面に複数の接続端子が形成された配線基板と、
複数の表面電極を有し、前記配線基板の表面に絶縁性の接着剤層を用いて接着された半導体チップと、
前記半導体チップの前記表面電極と前記配線基板の前記複数の接続端子とを接続する複数のワイヤと、
前記配線基板の表面側に形成され、前記半導体チップおよび前記複数のワイヤを封止する樹脂封止部と、
前記配線基板の前記裏面に設けられた複数のバンプ電極とを有し、
前記絶縁性の接着剤層は、前記配線基板の表面上に供給されたペースト状の接着剤層と、前記ペースト状の接着剤層の上部に積層するように形成され、かつ、前記半導体チップの裏面に接触するように供給されたシート状の接着剤層を有し、
前記半導体チップは、前記ペースト状の接着剤層と前記シート状の接着剤層の両方により、前記配線基板に固定されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、前記ペースト状の接着剤層は、エポキシ系接着剤であり、前記シート状の接着剤層は、ポリイミド系接着剤であることを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335839A JP3827520B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置 |
| US09/978,724 US6551862B2 (en) | 2000-11-02 | 2001-10-18 | Semiconductor device and method of manufacturing the same |
| TW090126593A TW527707B (en) | 2000-11-02 | 2001-10-26 | Semiconductor device and its manufacturing method |
| KR1020010067862A KR100844254B1 (ko) | 2000-11-02 | 2001-11-01 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000335839A JP3827520B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141360A JP2002141360A (ja) | 2002-05-17 |
| JP3827520B2 true JP3827520B2 (ja) | 2006-09-27 |
Family
ID=18811515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000335839A Expired - Fee Related JP3827520B2 (ja) | 2000-11-02 | 2000-11-02 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6551862B2 (ja) |
| JP (1) | JP3827520B2 (ja) |
| KR (1) | KR100844254B1 (ja) |
| TW (1) | TW527707B (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| KR100401020B1 (ko) * | 2001-03-09 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 |
| US6808959B2 (en) * | 2001-05-24 | 2004-10-26 | Nec Electronics Corporation | Semiconductor device having reinforced coupling between solder balls and substrate |
| SG104291A1 (en) * | 2001-12-08 | 2004-06-21 | Micron Technology Inc | Die package |
| JP4471563B2 (ja) * | 2002-10-25 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR20040069513A (ko) | 2003-01-29 | 2004-08-06 | 삼성전자주식회사 | 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법 |
| US7126210B2 (en) * | 2003-04-02 | 2006-10-24 | Stmicroelectronics, Inc. | System and method for venting pressure from an integrated circuit package sealed with a lid |
| KR101204197B1 (ko) | 2003-06-06 | 2012-11-26 | 히다치 가세고교 가부시끼가이샤 | 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법 |
| JP2005191508A (ja) * | 2003-12-05 | 2005-07-14 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JPWO2005112091A1 (ja) * | 2004-05-18 | 2008-03-27 | 日立化成工業株式会社 | 粘接着シート並びにそれを用いた半導体装置及びその製造方法 |
| MY136179A (en) * | 2004-10-23 | 2008-08-29 | Freescale Semiconductor Inc | Packaged device and method of forming same |
| WO2006047028A2 (en) * | 2004-10-23 | 2006-05-04 | Freescale Semiconductor, Inc. | Packaged device and method of forming same |
| US7355283B2 (en) | 2005-04-14 | 2008-04-08 | Sandisk Corporation | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging |
| JP2006344824A (ja) * | 2005-06-09 | 2006-12-21 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| KR100725364B1 (ko) * | 2005-09-06 | 2007-06-07 | 삼성전자주식회사 | 반도체 칩 패키지 및 그 제조 방법 |
| JP4722690B2 (ja) * | 2005-12-12 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP4621595B2 (ja) * | 2006-01-11 | 2011-01-26 | 株式会社東芝 | 半導体装置の製造方法 |
| US7675180B1 (en) | 2006-02-17 | 2010-03-09 | Amkor Technology, Inc. | Stacked electronic component package having film-on-wire spacer |
| US7633144B1 (en) * | 2006-05-24 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package |
| JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JP2008084263A (ja) * | 2006-09-29 | 2008-04-10 | Renesas Technology Corp | メモリカードおよびその製造方法 |
| JP2008198916A (ja) * | 2007-02-15 | 2008-08-28 | Spansion Llc | 半導体装置及びその製造方法 |
| US7892894B2 (en) * | 2007-09-20 | 2011-02-22 | Stats Chippac Ltd. | Method of manufacturing integrated circuit package system with warp-free chip |
| JP4991637B2 (ja) | 2008-06-12 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8237293B2 (en) * | 2009-11-25 | 2012-08-07 | Freescale Semiconductor, Inc. | Semiconductor package with protective tape |
| US20110214718A1 (en) * | 2010-03-02 | 2011-09-08 | E.I. Du Pont De Nemours And Company | Manufacturing of electrode |
| KR20120082714A (ko) * | 2011-01-14 | 2012-07-24 | 삼성엘이디 주식회사 | 발광소자용 접착필름 및 이를 이용한 발광다이오드 패키지 제조방법 |
| WO2013074415A1 (en) * | 2011-11-15 | 2013-05-23 | Henkel Corporation | Electronic devices assembled with thermally insulating layers |
| KR102025592B1 (ko) * | 2011-11-15 | 2019-09-27 | 헨켈 아이피 앤드 홀딩 게엠베하 | 단열 층을 구비하여 조립된 전자 장치 |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| TWI657132B (zh) | 2013-12-19 | 2019-04-21 | 德商漢高智慧財產控股公司 | 具有基質及經密封相變材料分散於其中之組合物及以其組裝之電子裝置 |
| USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| US9837359B1 (en) * | 2016-09-30 | 2017-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating the same |
| JP6825306B2 (ja) * | 2016-11-02 | 2021-02-03 | 富士電機株式会社 | 半導体装置 |
| KR20230026105A (ko) * | 2021-08-17 | 2023-02-24 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112345A (ja) * | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| JPH06236899A (ja) * | 1992-09-29 | 1994-08-23 | Toshiba Corp | 樹脂封止型半導体装置 |
| EP0845784B1 (en) * | 1996-11-27 | 2003-04-09 | STMicroelectronics S.r.l. | Method and corresponding circuit for generating a syncronization ATD signal |
| JP3915226B2 (ja) | 1998-02-05 | 2007-05-16 | 日立化成工業株式会社 | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ |
| JP2000114424A (ja) | 1998-09-29 | 2000-04-21 | Kyocera Corp | 半導体素子実装基板 |
| JP3539242B2 (ja) * | 1998-11-24 | 2004-07-07 | 日立化成工業株式会社 | 接着部材、接着部材を設けた半導体搭載用配線基板及びこれを用いた半導体装置 |
| JP4496138B2 (ja) * | 2005-06-28 | 2010-07-07 | 株式会社Ｉｈｉインフラシステム | 旅客乗降設備 |
-
2000
- 2000-11-02 JP JP2000335839A patent/JP3827520B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-18 US US09/978,724 patent/US6551862B2/en not_active Expired - Fee Related
- 2001-10-26 TW TW090126593A patent/TW527707B/zh not_active IP Right Cessation
- 2001-11-01 KR KR1020010067862A patent/KR100844254B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100844254B1 (ko) | 2008-07-07 |
| JP2002141360A (ja) | 2002-05-17 |
| US20020050642A1 (en) | 2002-05-02 |
| KR20020034958A (ko) | 2002-05-09 |
| US6551862B2 (en) | 2003-04-22 |
| TW527707B (en) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827520B2 (ja) | 半導体装置 | |
| US6388340B2 (en) | Compliant semiconductor chip package with fan-out leads and method of making same | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US6521480B1 (en) | Method for making a semiconductor chip package | |
| US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| US6166434A (en) | Die clip assembly for semiconductor package | |
| JP5325736B2 (ja) | 半導体装置及びその製造方法 | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| JP4992904B2 (ja) | 半導体装置の製造方法 | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| JP2014053538A (ja) | 積層型半導体装置とその製造方法 | |
| US20020072152A1 (en) | Semiconductor package and semiconductor package fabrication method | |
| JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
| TWI245350B (en) | Wafer level semiconductor package with build-up layer | |
| US6911737B2 (en) | Semiconductor device package and method | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
| JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
| JP3899755B2 (ja) | 半導体装置 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
| TWI720728B (zh) | 薄膜覆晶封裝結構和其製作方法 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |