CN101499451A - 印刷电路板、半导体封装件、卡装置和*** - Google Patents

印刷电路板、半导体封装件、卡装置和*** Download PDF

Info

Publication number
CN101499451A
CN101499451A CNA2009100018023A CN200910001802A CN101499451A CN 101499451 A CN101499451 A CN 101499451A CN A2009100018023 A CNA2009100018023 A CN A2009100018023A CN 200910001802 A CN200910001802 A CN 200910001802A CN 101499451 A CN101499451 A CN 101499451A
Authority
CN
China
Prior art keywords
pad
substrate
arc
radius
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100018023A
Other languages
English (en)
Other versions
CN101499451B (zh
Inventor
许顺容
金莫莱
金亨燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101499451A publication Critical patent/CN101499451A/zh
Application granted granted Critical
Publication of CN101499451B publication Critical patent/CN101499451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种使用高容量半导体芯片的封装来提供高的可靠性的印刷电路板、半导体封装件以及使用该半导体封装件的卡装置和***。该半导体封装件包括：基板，具有第一表面和第二表面；半导体芯片，安装在基板的第一表面上；至少一个焊盘，设置在基板的第二表面上，至少一个焊盘的周边包括多条第一组弧；掩模层，覆盖基板的第二表面，并包括暴露至少一个焊盘的至少一个开口；至少一个外部端子，设置在至少一个焊盘上，其中，至少一个焊盘的一部分被掩模层覆盖，至少一个焊盘的另一部分的侧壁被至少一个开口暴露，至少一个开口的周边包括多条第二组弧，多条第一组弧中的最外面的弧的半径等于多条第二组弧中的最外面的弧的半径。

Description

印刷电路板、半导体封装件、卡装置和***
本申请要求于2008年1月30日在韩国知识产权局提交的第10-2008-0009675号韩国专利申请的优先权，通过引用将该申请的内容完全包含于此。
技术领域
本发明的总体构思涉及一种半导体器件，更具体地讲，涉及一种用于安装半导体芯片的印刷电路板、半导体封装件以及使用该半导体封装件的卡装置和***。
背景技术
为了实现高性能和可携带的便利性，使电子产品小型化并使其具有高容量。因此，在这样的电子产品中使用的半导体封装件中，应当减小基板的尺寸，同时将更多的外部端子设置在基板上。例如，球栅阵列(BGA)型半导体封装件可以适用于小型化的高性能产品。
在这样的BGA型半导体封装件中，可将外部端子粘附到设置在基板后表面上的焊盘(land)。例如，在焊料掩模限定(SMD，solder mask defined)型半导体封装件的情况下，焊盘的边界被焊料掩模层覆盖，外部端子粘附到暴露的焊盘的顶表面。选择性地，在非焊料掩模限定(NSMD)型半导体封装件的情况下，焊盘的边界被焊料掩模层暴露，外部端子不但粘附到焊盘的边界，而且粘附到引线。
然而，传统的SMD型或NSMD型半导体封装件的可靠性是个问题。
图14是用来描述传统的SMD型半导体封装件中的外部端子的粘附可靠性的图片。该图片的顶部是SMD型半导体封装件。参照图14，在SMD型半导体封装件的情况下，在焊点可靠性(SJR)测试之后，在粘附有外部端子25和焊盘30的区域附近会产生裂缝40。因此，外部端子25和焊盘30之间的粘附可靠性会劣化。
图15是用来描述传统的NSMD型半导体封装件中的外部端子的可靠性的图片。参照图15，在NSMD型半导体封装件的情况下，在引线60中会产生裂缝45。在外部端子(未示出)的覆盖焊盘30的界面区域50中会产生这样的裂缝45。此外，在NSMD型半导体封装件的情况下，因为外部端子的粘附面积增大，所以外部端子的密度减小，并且难以密集地设置引线60。因此，应当适当地协调SMD型半导体封装件和NSMD型半导体封装件的优点和缺点。
发明内容
本发明的总体构思提供了一种通过使用高容量半导体芯片而可提供高的可靠性的印刷电路板和半导体封装件。
本发明的总体构思还提供了一种使用该半导体封装件的卡装置和***。
本发明总体构思的另外的方面和效用在下面的描述中将被部分地阐释，通过描述将部分地变得清楚，或者可通过实践本发明的总体构思而获知。
可通过提供一种印刷电路板来实现本发明总体构思的上述和/或其它方面及效用，该印刷电路板包括：基板，具有第一表面和第二表面；至少一个焊盘，设置在基板的第二表面上，并包括具有多条第一组弧的周边；掩模层，用于覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口，其中，所述至少一个焊盘的一部分可被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁可被所述至少一个开口暴露，所述至少一个开口的周边可包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径可等于所述多条第二组弧中的最外面的弧的半径。
还可通过提供一种半导体封装件来实现本发明总体构思的上述和/或其它方面及效用，该半导体封装件包括：基板，具有第一表面和第二表面；半导体芯片，安装在基板的第一表面上；至少一个焊盘，设置在基板的第二表面上，所述至少一个焊盘的周边包括多条第一组弧；掩模层，覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口；至少一个外部端子，设置在所述至少一个焊盘上，其中，所述至少一个焊盘的一部分可被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁可被所述至少一个开口暴露，所述至少一个开口的周边可包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径可等于所述多条第二组弧中的最外面的弧的半径。
该半导体封装件还可包括连接到所述至少一个焊盘的引线，其中，引线可被掩模层覆盖。
所述多条第一组弧可包括具有第一半径的第一弧和具有第二半径的第二弧，第二半径大于第一半径；多条第二组弧可包括具有第三半径的第三弧和具有第四半径的第四弧，第四半径大于第三半径。
可按照从基板的中心向外的方向设置第一弧和第四弧。第二弧的中心和第四弧的中心可以等同，第二半径可等于第四半径。
还可通过提供一种半导体封装件来实现本发明总体构思的上述和/或其它方面及效用，该半导体封装件包括：基板，具有第一表面和第二表面；半导体芯片，安装在基板的第一表面上；多个第一焊盘，设置在基板的第二表面的第一区域上，所述多个第一焊盘的周边均包括多条第一组弧；多个第二焊盘，设置在基板的第二表面的第二区域上；掩模层，覆盖基板的第二表面，并包括暴露所述多个第一焊盘的多个第一开口和暴露所述多个第二焊盘的多个第二开口；多个第一外部端子，位于所述多个第一焊盘上，多个第二外部端子，位于所述多个第二焊盘上，其中，所述多个第一焊盘中的每个第一焊盘的一部分可被掩模层覆盖，所述多个第一焊盘中的每个第一焊盘的另一部分的侧壁可被所述多个第一开口中的每个第一开口暴露；所述多个第一开口中的每个第一开口的周边可包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径可等于所述多条第二组弧中的最外面的弧的半径。
第二表面的第一区域可被设置成包围第二表面的第二区域，第二表面的第二区域可被设置成包围第二表面的中心。
所述多个第二开口的尺寸可小于所述多个第二焊盘的尺寸，使得所述多个第二焊盘的周边被掩模层覆盖。
还可通过提供一种卡装置来实现本发明总体构思的上述和/或其它方面及效用，该卡装置包括存储器和控制器，该存储器包括如上所述的半导体封装件，该控制器用于控制存储器并与存储器进行数据收发。
还可通过提供一种***来实现本发明总体构思的上述和/或其它方面及效用，该***包括：存储器，包括如上所述的半导体封装件；处理器，通过总线与存储器进行数据收发；输入/输出单元，通过所述总线与所述处理器进行通信。
还可通过提供一种印刷电路板来实现本发明总体构思的上述和/或其它方面及效用，该印刷电路板包括：基板；至少一个焊盘，设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸；掩模层，被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口。
掩模层可以不形成在焊盘的第一部分和焊盘的第一侧表面上。
掩模层可包括在基板的第二部分上形成的第一部分和在焊盘的第二部分上形成的第二部分，焊盘的第二部分可设置在基板的第一部分与掩模层的第二部分之间。
焊盘的第一侧表面可与焊盘的中心部分隔开第一距离，焊盘的第二侧表面可与所述中心部分隔开第二距离，掩模层的第三侧表面可设置在焊盘的所述表面上并与所述中心部分隔开第三距离，掩模层的第四侧表面可设置在基板上以面向焊盘的第一侧表面，且掩模层的第四侧表面可与所述中心部分隔开第四距离。
第一距离与第四距离之差可大于第二距离与第三距离之差。
可围绕焊盘的中心以第一角度设置第一侧表面，可围绕所述中心以第二角度设置第二侧表面，第一角度可小于第二角度。
该印刷电路板还可包括形成在焊盘上的外部端子，以覆盖焊盘的第一部分和第一侧表面，掩模层的第四侧表面可与焊盘的第一侧表面隔开，从而形成所述开口的一部分，外部端子可设置在所述开口的所述一部分中。
该印刷电路板还可包括设置在基板的第三部分上的至少一个另外的焊盘，所述至少一个另外的焊盘具有另一表面和从所述另一表面向基板延伸的另一侧表面，其中，基板的第一部分可以比第三部分更靠近基板的中心。
焊盘的第一侧表面可与掩模层的第四侧表面隔开，从而在焊盘的第一侧表面与掩模层的第四侧表面之间形成间隙，使得焊盘的第一侧表面被暴露；焊盘的第二侧表面可被掩模层覆盖，并与掩模层的第三侧表面隔开，从而覆盖焊盘的第二部分，第二侧表面和第三侧表面可被设置成比所述间隙更靠近基板的中心。
还可通过提供一种半导体封装件来实现本发明总体构思的上述和/或其它方面及效用，该半导体封装件包括印刷电路板和半导体芯片，印刷电路板包括基板、至少一个焊盘和掩模层，所述至少一个焊盘设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸，掩模层被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口，所述半导体芯片安装在基板的表面上，从而电连接到印刷电路板的焊盘。
还可通过提供一种装置来实现本发明总体构思的上述和/或其它方面及效用，该装置包括具有控制单元的单个壳体和设置在所述单个壳体中的半导体封装件，所述半导体封装件包括印刷电路板、半导体芯片和外部端子，所述印刷电路板包括基板、至少一个焊盘和掩模层，所述至少一个焊盘设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸，掩模层被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口，所述半导体芯片安装在基板的表面上，从而电连接到印刷电路板的焊盘，所述外部端子形成在基板的第一部分上并电连接到所述控制单元，使得所述控制单元与外部装置进行通信，从而将存储在所述半导体芯片中的数据发送到所述外部装置。
还可通过提供一种印刷电路板和半导体封装件的形成方法来实现本发明总体构思的上述和/或其它方面及效用，该方法包括以下步骤：在基板上连接半导体芯片；形成至少一个焊盘，所述至少一个焊盘将被设置在基板的第一部分上，所述焊盘包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸；在基板上形成引线，所述引线将被连接到焊盘的第二部分；形成掩模层，所述掩模层被形成为覆盖基板的第二部分、引线、焊盘的第二部分和焊盘的第二侧表面，所述掩模层具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口；在焊盘的第一部分和焊盘的第一侧表面上形成外部端子；将半导体封装件的外部端子安装到控制单元，从而在单个壳体中形成装置。
附图说明
通过参照附图详细描述本发明总体构思的示例性实施例，本发明总体构思的以上和其它特征及优点将变得更加清楚，在附图中：
图1是示出根据本发明总体构思的实施例的半导体封装件的剖视图；
图2是示出图1的半导体封装件中的焊盘的暴露结构的平面图；
图3是沿着图2的线III-III′截取的剖视图；
图4是沿着图2的线IV-IV′截取的剖视图；
图5是示出根据本发明总体构思的实施例的图1的半导体封装件中的焊盘布置的平面图；
图6是示出根据本发明总体构思的另一实施例的图1的半导体封装件中的焊盘布置的平面图；
图7是示出图6中示出的第二焊盘的暴露结构的平面图；
图8是沿着图7的线VIII-VIII′截取的剖视图；
图9是示出图2中的焊盘的暴露结构的修改示例的平面图；
图10是示出图2中的焊盘的暴露结构的另一修改示例的平面图；
图11是示出根据本发明总体构思的实施例的卡装置的示意图；
图12是示出根据本发明总体构思的实施例的***的框图；
图13是示出根据本发明总体构思的实验示例的半导体封装件中的外部端子的粘附可靠性的图片；
图14是示出传统的SMD型半导体封装件中的外部端子的粘附可靠性的图片；
图15是示出传统的NSMD型半导体封装件中的外部端子的可靠性的图片；
图16是示出根据本发明总体构思的实施例的半导体封装件、卡装置和***中的至少一个的形成方法的流程图。
具体实施方式
现在将详细描述本发明总体构思的实施例，本发明总体构思的实施例的示例示出在附图中，其中，相同的标号始终表示相同的元件。下面通过参照附图来描述实施例，以解释本发明的总体构思。
除非另有限定，否则在这里使用的技术术语和科学术语具有与本发明总体构思所属领域的技术人员所通常理解的意思相同的意思。例如，本发明总体构思的实施例中的外部端子可用于连接半导体封装件和电子产品，并在它们之间传输信号。
在本发明的实施例中，尺寸的同一性不局限于数学上的观点，而且表示在工程学方面尺寸基本上相同。例如，当两条弧的半径相同时，它表示在制造这两条弧时半径在工艺余量范围内基本上相同。
在描述本发明总体构思的实施例中的元件的数目的同时，表述“至少一个”表示元件的数目可以为一个或更多。因此，“至少一个”可以按照与“一个或更多”或者“一个或多个”的方式相同的方式来使用。
图1是示出根据本发明总体构思的实施例的半导体封装件100的剖视图。
参照图1，基板110包括第一表面103和第二表面106。例如，基板110可具有板状，第一表面103和第二表面106可以是相对的表面，例如前表面和后表面。基板110可以是刚性的或者柔性的，并可包括适当的绝缘体，例如一种或多种绝缘树脂。
半导体芯片120安装在基板110的第一表面103上。例如，通过使用粘附构件115将半导体芯片120附着到基板110。半导体芯片120可由存储器件和/或逻辑器件形成，但是在本发明的总体构思中半导体芯片120的类型不受限制。此外，在当前实施例的修改示例中，在基板110的第一表面103上还可安装多个半导体芯片(未示出)。
通过使用适当的连接构件(例如键合线(未示出))将半导体芯片120电连接到基板110。还可在基板110的第一表面103上设置模塑构件(未示出)，以保护半导体芯片120。
至少一个外部端子(例如多个外部端子125)设置在基板110的第二表面106上。外部端子125经由基板110电连接到半导体芯片120。因此，根据半导体芯片120的类型和容量来适当地确定外部端子125的数目。例如，外部端子125可包括导电凸块，例如焊球。
现在将参照图2至图4详细描述外部端子125的布置和结构。
图2是示出图1的半导体封装件100中的焊盘130的暴露结构的平面图。图3是沿着图2的线III-III′截取的剖视图。图4是沿着图2的线IV-IV′截取的剖视图。为了方便，在图2中没有示出外部端子125，但在图3和图4中示出了外部端子125。
参照图2至图4，外部端子125设置在焊盘130的一部分上。例如，焊盘130的部分B1可以被掩模层140的开口150暴露，外部端子125可以附着到焊盘130的暴露部分B1，使得外部端子125通过焊盘130和/或键合线电连接到半导体芯片120。焊盘130的另一部分B2被掩模层140覆盖，从而不直接接触外部端子125。部分B1和另一部分B2可设置在同一表面上，外部端子125可设置在焊盘130的部分B1的部分上。
具体地讲，焊盘130设置在如图1所示的基板110的第二表面106上，焊盘130的周边包括与多条第一组弧(例如第一弧131和第二弧132)对应的侧表面。第一弧131具有第一半径R1，第二弧132具有第二半径R2。第二半径R2大于第一半径R1。第一弧131和第二弧132通过一条或更多条第一连接线133连接到彼此。第一连接线133可以是直线或曲线。焊盘130的周边的侧表面可以从焊盘130的部分B1和另一部分B2的表面延伸。所述侧表面和所述表面可具有角度。因此，在当前实施例中，焊盘130的周边由第一弧131、第二弧132和第一连接线133限制。
引线160连接到第二弧132。引线160可以是焊盘130的输入/输出线。焊盘130和引线160可由相同的导电材料(例如铜和贵金属层)形成，但是本发明的总体构思不限于此。例如，焊盘和引线160可由不同的导电材料形成。
掩模层140形成在基板110的第二表面106上，并通过开口150基本上暴露焊盘130。开口150可以由焊盘130的侧表面和掩模层140的侧表面(壁)限定。例如，开口150的周边可包括掩模层140的与多条第二组弧(例如第三弧151和第四弧152)对应的侧表面。第三弧151具有第三半径R3，第四弧152具有第四半径R4。第四半径R4大于第三半径R3。第三弧151和第四弧152通过第二连接线153连接到彼此。第二连接线153可以是直线或曲线。因此，在当前实施例中，开口150的周边由第三弧151、第四弧152和第二连接线153限制。
开口150可包括第一开口和第二开口，第一开口由掩模层140的侧表面限定以暴露焊盘130的部分B1，第二开口由掩模层140的侧表面和焊盘130的被设置成面向掩模层140的所述表面的侧表面限定。第二开口可以指掩模层140的侧表面和焊盘130的侧表面之间形成的间隙。掩模层140的与第一开口对应的侧表面位于掩模层140的与第二开口对应的侧表面的同一侧。
可能的是，在外部端子125与掩模层140的对应侧表面之间可形成另一间隙。
还可能的是，外部端子125可设置在开口150的第一开口和第二开口中，以覆盖焊盘130的部分B1和/或焊盘130的侧表面。因为焊盘130的部分B1与焊盘130的侧表面具有角度从而在它们之间形成拐角部分，所以外部端子125可以沿着其两个方向通过该拐角部分、焊盘130的部分B1和/或焊盘130的侧表面附着到焊盘130。
开口150的第三弧151设置在焊盘130的第二弧132中，焊盘130的第一弧131设置在开口150的第四弧152中。换言之，第二半径R2大于第三半径R3，第四半径R4大于第一半径R1。因此，焊盘130的部分B1被开口150暴露，焊盘130的另一部分B2被掩模层140覆盖。此外，焊盘130的侧壁130a被开口150暴露。引线160被掩模层140覆盖。
因此，焊盘130在第一弧131中为NSMD型，在第二弧132中为SMD型。换言之，焊盘130具有SMD和NSMD组合的复合结构。因此，外部端子125粘附到焊盘130的被开口150暴露的部分B1，此外，还粘附到焊盘130的侧壁130a。因此，外部端子125附着到焊盘130的侧壁130a，同时不直接接触引线160。
通过使用这样的复合结构，可以同时克服SMD型和NSMD型的缺点。换言之，因为外部端子125不直接接触引线160，所以与NSMD型不同，在引线160中不产生裂缝。此外，因为焊盘130的侧壁130a直接接触外部端子125，所以焊盘130和外部端子125之间的粘附可靠性提高。因此，与SMD型相比，可以获得更高的焊点可靠性(SJR)。
可以适当地调整SMD型第二弧132和NSMD型第一弧131的比率。例如，为了获得足够的SJR，第一弧131的长度为第二弧132的长度的1/3或更大，或者第四弧152的长度为第三弧151的长度的1/3或更大。此外，为了适当地保持焊盘130的暴露面积，第一弧131的长度等于或短于第二弧132的长度，或者第四弧152的长度等于或短于第三弧151的长度。
同时，不但考虑到可靠性，而且考虑到外部端子125的尺寸，需要将焊盘130的结构最优化。第二弧132可以是焊盘130的最外面的弧，第四弧152可以是开口150的最外面的弧，第二弧132和第四弧152可以是掩模层140同一圆周的一部分。换言之，第二弧132和第四弧152的中心C1可基本上相同，第二半径R2和第四半径R4可基本上相同。这里，相同不但表示在数学方面相同，而且表示在工程学方面相同，即，制造工艺过程中的误差或由余量引起的差异被视为在相同的范围内。
此外，第三半径R3大于第一半径R1。较大的第三半径R3有助于扩大焊盘130的暴露部分B1的尺寸。第一弧131和第三弧151的中心C1基本上相同。在这种情况下，第一弧131、第二弧132、第三弧151和第四弧152的中心C1基本上相同，因此简化了焊盘130和开口150的结构。然而，本发明不限于此。例如，第一弧131和第三弧151的中心可以不同。
因为第二弧132和第四弧152位于同一圆周上，所以外部端子125的粘附部分位于由第二弧132和第四弧152形成的圆周的内部。因此，焊盘类型的结构可以是复合的，同时外部端子125的尺寸小。因此，多个外部端子125可以紧密地设置在基板110的第二表面106上，因此，当半导体封装件100被容易地应用于高容量半导体芯片120的封装时，半导体封装件100可以获得高的可靠性。
图5是示出根据本发明总体构思的实施例的图1的半导体封装件100中的多个焊盘130的布置的平面图。在图5中，为了便于描述，省略了外部端子125。
参照图5，焊盘130设置在基板110的第二表面106上。焊盘130可以具有放射状布置。例如，如图5所示，每个焊盘130的第一弧131和第四弧152可以按照从基板110的中心C2向外的方向设置。如图5所示，每个焊盘130的第二弧132和第三弧151可以按照朝基板110的中心C2向内的方向设置。换言之，每个焊盘130的与NSMD型部分对应的第一弧131和第四弧152按照从基板110的中心C2向外的方向设置，每个焊盘130的与SMD型部分对应的第二弧132和第三弧151按照朝基板110的中心C2向内的方向设置。
这样的放射状布置有助于提高半导体封装件100的SJR。通常，在SJR测试过程中，应力朝基板110的外部增大。因此，通过在基板110的外部布置NSMD型部分，可以有效地提高SJR。
图6是示出根据本发明总体构思的另一实施例的图1的半导体封装件100中的焊盘布置的平面图。图7是示出图6中示出的第二焊盘230的暴露结构的平面图。图8是沿着图7的线VIII-VIII′截取的剖视图。
参照图1和图6，基板110的第二表面106包括第一区域A1和第二区域A2。例如，第一区域A1可以包围第二区域A2。基板110的中心C2可以设置在第二区域A2中，第二区域A2包围基板110的中心C2，第一区域A1包括基板110的最外面的边界。
多个第一焊盘130设置在第一区域A1中。图6的每个第一焊盘130可以与图2至图4中示出的焊盘130相同，因此具有相同的标号。对于第一焊盘130的第一开口150，同样如此。如图5所示，在第一焊盘130中，按照从基板110的中心C2向外的方向设置第一弧131和第四弧152。换言之，按照从基板110的中心C2向外的方向设置NSMD型部分，并按照朝基板110的中心C2向内的方向设置SMD型部分。
第一外部端子(未示出)设置在对应的第一焊盘130上。第一外部端子等同于图3和图4中的外部端子125。
参照图6至图8，多个第二焊盘230设置在第二区域A2中。第二开口250被掩模层140的侧壁限定，从而基本上暴露第二焊盘230的一部分。例如，第二开口250的尺寸小于第二焊盘230的尺寸，因此第二焊盘230的周边被掩模层140覆盖。
例如，第二焊盘230可以具有以中心C3为中心的第二半径R2，第二开口250可以具有以中心C3为中心的第三半径R3。因此，第二焊盘230的一部分D1被第二开口250暴露，第二焊盘230的另一部分D2被掩模层140覆盖。换言之，第二焊盘230具有SMD型。
第二外部端子225设置在对应的第二焊盘230上。例如，第二外部端子225可以粘附到被第二开口250暴露的第二焊盘230。
第二开口250可以被掩模层140的侧表面限定，第二外部端子225可以设置在第二开口250中，并可与掩模层140的侧表面具有间隙。
根据当前实施例，SMD型第二焊盘230设置在基板110的第二表面106的第二区域A2上，因此可以防止图2的引线160上产生裂缝。此外，具有SMD型和NSMD型的复合结构的第一焊盘130设置在基板110的第二表面106的第一区域A1上，因此可以提高SJR。另外，因为具有复合结构的第一焊盘130的尺寸不大于SMD型第二焊盘230的尺寸，所以根据当前实施例的焊盘布置被应用于高容量半导体芯片120的封装，从而提高了可靠性。
图9是示出图2中的焊盘的暴露结构的修改示例的平面图。
参照图9，焊盘130a的尺寸大于图2的焊盘130的尺寸。例如，第一弧131a具有等于第三半径R3的第一半径R1′。因此，第一弧131a与第四弧152之间的距离小于图2中第一弧131与第四弧152之间的距离。因此，焊盘130a的尺寸可以大于焊盘130的尺寸。然而，与图2相比，会劣化NSMD型的作用。
第一弧131a和/或第四弧152可以相对于中心C1设置在角度Aa内，第二弧132和/或第三弧151可以相对于中心C1设置在另一角度Ab内。这里，角度Aa小于另一角度Ab。
图10是示出图2中的焊盘的暴露结构的另一修改示例的平面图。
参照图10，焊盘130b还包括除第一弧131和第二弧132之外的多条弧(例如一对第五弧134)，开口150b还包括除第三弧151和第四弧152之外的多条弧(例如一对第六弧154)。第五弧134和第六弧154具有以中心C1为中心的相同的第五半径R5，且彼此可以叠置。第五半径R5小于第二半径R2和第四半径R4，并大于第一半径R1和第三半径R3。
第一弧131a和/或第四弧152可以相对于中心C1设置在角度Ac内，第二弧132和/或第三弧151可以相对于中心C1设置在另一角度Ae内，第五弧134和/或第六弧154可以设置在另一角度Ad内。这里，角度Ae可以大于角度Ac和/或角度Ad。可能的是，角度Ad小于另一角度Ac。
虽然图10示出了将被设置在第一弧131与第二弧132之间和/或设置在第三弧151与第四弧152之间的第五弧134和第六弧154，但是可能的是：第五弧134和第六弧154可以设置在第一弧131和第四弧152的中部，以将第一弧131和第四弧152分成两条弧。在这种情况下，第五弧134和第六弧154可以设置在第一弧131的两个相对的部分之间和/或设置在第四弧152的两个相对的部分之间。
在焊盘130b中，第五弧134的数目和位置可以变化。例如，如图2或图9，可以省略成对的第五弧134中的任意一条，并可以保留被省略的第五弧134。
在上文中，参照图1至图10描述了根据本发明总体构思的实施例的半导体封装件100。然而，本发明的方面不限于半导体封装件100，且可以应用到用于形成半导体封装件100的印刷电路板。根据本发明的印刷电路板对应于参照图1至图10描述的半导体封装件100的除粘附构件115、半导体芯片120和外部端子125之外的结构。可选地，印刷电路板可包括外部端子125。
图11是示出根据本发明总体构思的实施例的卡装置300的示意图。
卡装置300可以通过有线连接或无线连接与外部装置350(例如阅读器)通信，使得在卡装置300与外部装置350之间可发送和接收数据。卡装置300可以是便携式的卡装置，以将数据发送到至少一个外部装置350和/或从至少一个外部装置350接收数据。
参照图11，卡装置300包括交换电信号的控制器310和存储器320。控制器310控制存储器，从而向外部装置350发送存储在存储器中的数据。例如，当通过指令总线将指令从控制器310发送到存储器320时，通过数据总线在存储器320和控制器310之间收发(发送和/或接收)数据。存储器320可以是DRAM、SRAM、闪速存储器、相变存储器等，并可包括图1至图10的半导体封装件100。这样的卡装置300可以用作存储器件，例如多媒体卡(MMC)或安全数字(SD)卡。
当存储器320包括图1至图10的半导体封装件100时，半导体封装件100的外部端子125可以电连接到数据总线和指令总线的对应的信号端子。卡装置300可以包括壳体300a，以容纳安装在壳体300a中的控制器310和存储器320。壳体300a可以是单个壳体。
因为卡装置300可以可靠地安装高容量存储器320，所以卡装置300用在高容量存储器件中。
图12是示出根据本发明实施例的***400的框图。
***400可以通过有线连接或无线连接与外部装置450(例如阅读器)通信，使得在***400与外部装置450之间可发送和接收数据。***400可以是便携式装置，以将数据发送到至少一个外部装置450和/或从至少一个外部装置450接收数据。
参照图12，处理器410、输入/输出单元430和存储器420利用总线440彼此进行通信。处理器410可以是用于执行程序的控制单元，并控制***400。输入/输出单元430用于输入或输出***400的数据。处理器410和输入/输出单元430可以称作控制单元，该控制单元用于将存储在存储器420中的数据发送到外部装置450。因此，***400利用输入/输出单元430与外部装置(例如个人计算机或网络)交换数据。
存储器420可以是DRAM、SRAM、闪速存储器、相变存储器等，并可包括图1至图10的半导体封装件100。例如，存储器420可以存储用于操作处理器410的代码和数据。
当存储器420包括图1至图10的半导体封装件100时，半导体封装件100的外部端子125可以电连接到总线的对应的信号端子。***400可以包括壳体400a，以容纳安装在壳400a中的处理器410、存储器420和输入/输出单元430。壳体400a可以是单个壳体。
因为***400可以可靠地安装高容量存储器420，所以***400可用在高容量电子***中。例如，***400可以用在计算机、移动电话、MP3播放器、导航器、固态盘(SSD)或家用电器中。
在表1中，将根据本发明实验示例的半导体封装件的SJR与根据对比示例的半导体封装件的SJR做比较。在对比示例中，焊盘的暴露结构为SMD型；在实验示例中，焊盘的暴露结构为SMD型和NSMD型组合的复合结构，即，与图6的实施例一样。在0℃至125℃之间重复施加热循环(TC)的同时测量SJR。
[表1]
Figure A200910001802D00211
参照表1，在对比示例中，当TC超过600次时开始出现缺陷，在1200次之后，停止SJR测试(标为“X”)。然而，在实验示例中，即使在TC达到1300次时也没有出现缺陷，继续SJR测试，直到1700次为止。因此，可以看出，实验示例的SJR高于对比示例的SJR。
图13是示出根据本发明总体构思的实验示例的半导体封装件100中的外部端子125的粘附可靠性的图片。参照图13，可以看出，在外部端子125和焊盘130之间，甚至在引线160中，没有产生任何裂缝。
现在根据本发明总体构思的实施例参照图16来描述用于形成图1至图10的半导体封装件和印刷电路板的方法。该方法包括以下步骤：在操作S161，在基板110上连接半导体芯片120；在操作S162，在基板110上形成焊盘130；在操作S163，在基板110上形成引线160；在操作S164，在基板110上形成掩模层140；在操作S165，在焊盘130上形成外部端子；在操作S166，将半导体封装件的外部端子连接或安装到控制器或处理器，从而形成卡装置或***。这里，在操作S165之后，可以执行在基板110上连接半导体芯片120的操作S161。可能的是，可以以单个制造工艺来执行操作S161至操作S165，且操作S161至操作S165可以与操作S166分开。然而，本发明的总体构思不限于此。可以按照单个制造工艺来执行操作S161至操作S166。
根据本发明总体构思的印刷电路板和半导体封装件，可以同时克服SMD型和NSMD型的缺点。换言之，因为外部端子不直接接触引线，所以与NSMD型不同，在引线中不产生裂缝。此外，因为焊盘的一个侧壁直接接触外部端子，所以焊盘与外部端子的粘附可靠性提高，因此可以获得比SMD型更高的SJR。
另外，根据本发明总体构思的印刷电路板和半导体封装件，在采用SMD型和NSMD型的复合结构的同时可以维持外部端子的小尺寸。因此，多个外部端子可以紧密地设置在基板上。因此，通过将根据本发明的半导体封装件应用到高容量半导体芯片的封装，根据本发明的半导体封装件可以获得高的可靠性。
虽然已经参照本发明总体构思的示例性实施例具体地示出并描述了本发明的总体构思，但是本领域普通技术人员应当理解，在不脱离如权利要求限定的本发明总体构思的精神和范围的情况下，在此可以做出形式上和细节上的各种改变。

Claims (35)

1、一种半导体封装件，包括：
基板，具有第一表面和第二表面；
半导体芯片，安装在基板的第一表面上；
至少一个焊盘，设置在基板的第二表面上，所述至少一个焊盘的周边包括多条第一组弧；
掩模层，覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口；
至少一个外部端子，设置在所述至少一个焊盘上，
其中，所述至少一个焊盘的一部分被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁被所述至少一个开口暴露，
所述至少一个开口的周边包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径等于所述多条第二组弧中的最外面的弧的半径。
2、如权利要求1所述的半导体封装件，其中，所述至少一个外部端子粘附到被所述至少一个开口暴露的所述至少一个焊盘。
3、如权利要求2所述的半导体封装件，其中，所述至少一个外部端子附着到所述至少一个焊盘的所述另一部分的被所述至少一个开口暴露的侧壁。
4、如权利要求1所述的半导体封装件，还包括连接到所述至少一个焊盘的引线，其中，引线被掩模层覆盖。
5、如权利要求1所述的半导体封装件，其中：
所述多条第一组弧包括具有第一半径的第一弧和具有第二半径的第二弧，第二半径大于第一半径；
多条第二组弧包括具有第三半径的第三弧和具有第四半径的第四弧，第四半径大于第三半径。
6、如权利要求5所述的半导体封装件，其中：
第三弧设置在第二弧的内部；
第一弧设置在第四弧的内部。
7、如权利要求6所述的半导体封装件，其中，按照从基板的中心向外的方向设置第一弧和第四弧。
8、如权利要求5所述的半导体封装件，其中：
第二弧的中心和第四弧的中心等同；
第二半径等于第四半径。
9、如权利要求8所述的半导体封装件，其中，第三半径大于第一半径。
10、如权利要求8所述的半导体封装件，其中，第四弧的长度在第二弧的长度的1/3至1倍的范围内。
11、如权利要求1所述的半导体封装件，其中，所述至少一个焊盘包括多个焊盘，所述至少一个开口包括多个开口，所述多个开口各自暴露所述多个焊盘，所述至少一个外部端子包括位于所述多个焊盘上的多个外部端子。
12、如权利要求1所述的半导体封装件，其中：
所述焊盘包括：
多个第一焊盘，设置在基板的第二表面的第一区域上，所述多个第一焊盘的周边均包括多条第一组弧，
多个第二焊盘，设置在基板的第二表面的第二区域上；
所述至少一个开口包括：
多个第一开口，暴露所述多个第一焊盘，
多个第二开口，暴露所述多个第二焊盘；
所述外部端子包括：
多个第一外部端子，位于所述多个第一焊盘上，
多个第二外部端子，位于所述多个第二焊盘上；
所述多个第一焊盘中的每个第一焊盘的一部分被掩模层覆盖，所述多个第一焊盘中的每个第一焊盘的另一部分的侧壁被所述多个第一开口中的每个第一开口暴露；
所述多个第一开口中的每个第一开口的周边包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径等于所述多条第二组弧中的最外面的弧的半径。
13、如权利要求12所述的半导体封装件，其中：
第二表面的第一区域被设置成包围第二表面的第二区域；
第二表面的第二区域被设置成包围第二表面的中心。
14、如权利要求13所述的半导体封装件，其中，第二表面的第一区域包括最外面的第二表面。
15、如权利要求13所述的半导体封装件，其中，所述多个第二开口的尺寸小于所述多个第二焊盘的尺寸，使得所述多个第二焊盘的周边被掩模层覆盖。
16、如权利要求12所述的半导体封装件，还包括连接到所述多个第一焊盘的多条第一引线，其中，第一引线被掩模层覆盖。
17、如权利要求12所述的半导体封装件，还包括连接到所述多个第二焊盘的多条第二引线，其中，第二引线被掩模层覆盖。
18、如权利要求12所述的半导体封装件，其中，按照从基板的中心向外的方向设置所述多个第一焊盘中的每个第一焊盘的其侧壁被所述多个第一开口暴露的另一部分。
19、一种卡装置，所述卡装置包括存储单元和控制器，存储单元包括半导体封装件，所述控制器用于控制存储单元从而与存储单元进行数据收发，所述半导体封装件包括：
基板，具有第一表面和第二表面；
半导体芯片，安装在基板的第一表面上；
至少一个焊盘，设置在基板的第二表面上，所述至少一个焊盘的周边包括多条第一组弧；
掩模层，覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口；
至少一个外部端子，设置在所述至少一个焊盘上，
其中，所述至少一个焊盘的一部分被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁被所述至少一个开口暴露，
所述至少一个开口的周边包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径等于所述多条第二组弧中的最外面的弧的半径。
20、一种***，包括存储单元、通过总线与存储单元进行数据收发的处理器以及通过所述总线与所述处理器进行通信的输入/输出单元，存储单元包括半导体封装件，所述半导体封装件包括：
基板，具有第一表面和第二表面；
半导体芯片，安装在基板的第一表面上；
至少一个焊盘，设置在基板的第二表面上，所述至少一个焊盘的周边包括多条第一组弧；
掩模层，覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口；
至少一个外部端子，设置在所述至少一个焊盘上，
其中，所述至少一个焊盘的一部分被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁被所述至少一个开口暴露，
所述至少一个开口的周边包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径等于所述多条第二组弧中的最外面的弧的半径。
21、一种印刷电路板，包括：
基板，具有第一表面和第二表面；
至少一个焊盘，设置在基板的第二表面上，所述至少一个焊盘的周边包括多条第一组弧；
掩模层，覆盖基板的第二表面，并包括暴露所述至少一个焊盘的至少一个开口，
其中，所述至少一个焊盘的一部分被掩模层覆盖，所述至少一个焊盘的另一部分的侧壁被所述至少一个开口暴露，
所述至少一个开口的周边包括多条第二组弧，所述多条第一组弧中的最外面的弧的半径等于所述多条第二组弧中的最外面的弧的半径。
22、如权利要求21所述的印刷电路板，还包括连接到所述至少一个焊盘的引线，其中，所述引线被掩模层覆盖。
23、如权利要求21所述的印刷电路板，其中：
所述多条第一组弧包括具有第一半径的第一弧和具有第二半径的第二弧，第二半径大于第一半径；
多条第二组弧包括具有第三半径的第三弧和具有第四半径的第四弧，第四半径大于第三半径。
24、如权利要求23所述的印刷电路板，其中：
第二弧的中心和第四弧的中心等同；
第二半径等于第四半径。
25、一种印刷电路板，包括：
基板；
至少一个焊盘，设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸；
掩模层，被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口。
26、如权利要求25所述的印刷电路板，其中，掩模层没有形成在焊盘的第一部分和焊盘的第一侧表面上。
27、如权利要求25所述的印刷电路板，其中：
掩模层包括在基板的第二部分上形成的第一部分和在焊盘的第二部分上形成的第二部分；
焊盘的第二部分设置在基板的第一部分与掩模层的第二部分之间。
28、如权利要求25所述的印刷电路板，其中：
焊盘的第一侧表面与焊盘的中心部分隔开第一距离；
焊盘的第二侧表面与所述中心部分隔开第二距离；
掩模层的第三侧表面设置在焊盘的所述表面上，并与所述中心部分隔开第三距离；
掩模层的第四侧表面设置在基板上以面向焊盘的第一侧表面，且掩模层的第四侧表面与所述中心部分隔开第四距离。
29、如权利要求28所述的印刷电路板，其中，第一距离与第四距离之差大于第二距离与第三距离之差。
30、如权利要求25所述的印刷电路板，其中：
围绕焊盘的中心以第一角度设置第一侧表面；
围绕所述中心以第二角度设置第二侧表面；
第一角度小于第二角度。
31、如权利要求25所述的印刷电路板，还包括形成在焊盘上的外部端子，以覆盖焊盘的第一部分和第一侧表面，
其中，掩模层的第四侧表面与焊盘的第一侧表面隔开，从而形成所述开口的一部分，外部端子设置在所述开口的所述一部分中。
32、如权利要求25所述的印刷电路板，还包括设置在基板的第三部分上的至少一个另外的焊盘，所述至少一个另外的焊盘具有另一表面和从所述另一表面向基板延伸的另一侧表面，
其中，基板的第一部分比所述第三部分更靠近基板的中心。
33、如权利要求25所述的印刷电路板，其中：
焊盘的第一侧表面与掩模层的第四侧表面隔开，从而在焊盘的第一侧表面与掩模层的第四侧表面之间形成间隙，使得焊盘的第一侧表面被暴露；
焊盘的第二侧表面被掩模层覆盖，并与掩模层的第三侧表面隔开，从而覆盖焊盘的第二部分；
第二侧表面和第三侧表面被设置成比所述间隙更靠近基板的中心。
34、一种半导体封装件，包括印刷电路板和半导体芯片，印刷电路板包括基板、至少一个焊盘和掩模层，
所述至少一个焊盘设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸，
掩模层被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口，
所述半导体芯片安装在基板的表面上，从而电连接到印刷电路板的焊盘。
35、一种装置，包括具有控制单元的单个壳体和设置在所述单个壳体中的半导体封装件，所述半导体封装件包括印刷电路板、半导体芯片和外部端子，所述印刷电路板包括基板、至少一个焊盘和掩模层，
所述至少一个焊盘设置在基板的第一部分上，包括形成有第一部分和第二部分的表面，并包括形成有第一侧表面和第二侧表面的侧表面，第一侧表面和第二侧表面从所述表面向基板延伸，
掩模层被形成为覆盖基板的第二部分、焊盘的第二部分和焊盘的第二侧表面，并具有第三侧表面和第四侧表面，以限定用于暴露焊盘的第一部分和焊盘的第一侧表面的开口，
所述半导体芯片安装在基板的表面上，从而电连接到印刷电路板的焊盘，
所述外部端子形成在基板的第一部分上并电连接到所述控制单元，使得所述控制单元与外部装置进行通信，从而将存储在所述半导体芯片中的数据发送到所述外部装置。
CN2009100018023A 2008-01-30 2009-01-06 印刷电路板、半导体封装件、卡装置和*** Active CN101499451B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080009675 2008-01-30
KR1020080009675A KR101407614B1 (ko) 2008-01-30 2008-01-30 인쇄회로기판, 반도체 패키지, 카드 및 시스템
KR10-2008-0009675 2008-01-30

Publications (2)

Publication Number Publication Date
CN101499451A true CN101499451A (zh) 2009-08-05
CN101499451B CN101499451B (zh) 2012-08-22

Family

ID=40898369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100018023A Active CN101499451B (zh) 2008-01-30 2009-01-06 印刷电路板、半导体封装件、卡装置和***

Country Status (5)

Country Link
US (1) US8026616B2 (zh)
JP (1) JP2009182330A (zh)
KR (1) KR101407614B1 (zh)
CN (1) CN101499451B (zh)
TW (1) TW200937747A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106488651A (zh) * 2015-08-28 2017-03-08 三星电子株式会社 印刷电路板、其制造方法及包括其的半导体封装件
CN109714894A (zh) * 2019-02-02 2019-05-03 上海三菱电梯有限公司 一种提高焊盘强度的方法
CN110010165A (zh) * 2018-01-05 2019-07-12 三星电子株式会社 固态驱动设备和具有该固态驱动设备的数据存储***
CN112956177A (zh) * 2018-10-26 2021-06-11 三星电子株式会社 包括基板的基板连接构件以及包括该基板连接构件的电子设备，该基板具有围绕其中形成直通导线的区域的开口部分和形成在开口部分的侧表面上的导电构件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP2011066122A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路基板
JP5970348B2 (ja) * 2012-11-16 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232736A (ja) 1996-02-27 1997-09-05 Ibiden Co Ltd プリント配線板
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
TWI224837B (en) * 2003-07-10 2004-12-01 Advanced Semiconductor Eng Ball grid array package substrate and method for manufacturing the same
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
JP2005268575A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 半導体装置
JP2007005452A (ja) 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106488651A (zh) * 2015-08-28 2017-03-08 三星电子株式会社 印刷电路板、其制造方法及包括其的半导体封装件
CN106488651B (zh) * 2015-08-28 2019-06-18 三星电子株式会社 印刷电路板、其制造方法及包括其的半导体封装件
CN110010165A (zh) * 2018-01-05 2019-07-12 三星电子株式会社 固态驱动设备和具有该固态驱动设备的数据存储***
CN112956177A (zh) * 2018-10-26 2021-06-11 三星电子株式会社 包括基板的基板连接构件以及包括该基板连接构件的电子设备，该基板具有围绕其中形成直通导线的区域的开口部分和形成在开口部分的侧表面上的导电构件
US11690179B2 (en) 2018-10-26 2023-06-27 Samsung Electronics Co., Ltd. Substrate connection member comprising substrate having opening part, which encompasses region in which through wire is formed, and conductive member formed on side surface of opening part, and electronic device comprising same
CN112956177B (zh) * 2018-10-26 2023-09-29 三星电子株式会社 基板连接构件以及包括该基板连接构件的电子设备
CN109714894A (zh) * 2019-02-02 2019-05-03 上海三菱电梯有限公司 一种提高焊盘强度的方法
CN109714894B (zh) * 2019-02-02 2023-09-08 上海三菱电梯有限公司 一种提高焊盘强度的方法

Also Published As

Publication number Publication date
KR101407614B1 (ko) 2014-06-13
TW200937747A (en) 2009-09-01
KR20090083709A (ko) 2009-08-04
CN101499451B (zh) 2012-08-22
US20090189271A1 (en) 2009-07-30
US8026616B2 (en) 2011-09-27
JP2009182330A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101499451B (zh) 印刷电路板、半导体封装件、卡装置和***
US8698317B2 (en) Methods of fabricating package stack structure and method of mounting package stack structure on system board
US10008488B2 (en) Semiconductor module adapted to be inserted into connector of external device
US20160056127A1 (en) Semiconductor package
AU2017403198B2 (en) Mainboard for consumer electronic product, and terminal
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
KR102216195B1 (ko) 복수 개의 칩을 적층한 반도체 패키지
EP2838116A1 (en) Stacked packaging structure
US20240186293A1 (en) Semiconductor package having chip stack
US8169066B2 (en) Semiconductor package
US11699684B2 (en) Semiconductor package including heat dissipation layer
KR102542628B1 (ko) 반도체 패키지
US9224710B2 (en) Semiconductor package and method of fabricating the same
US8304876B2 (en) Semiconductor package and method for manufacturing the same
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
CN110120383B (zh) 半导体封装结构
US8692133B2 (en) Semiconductor package
JP5404454B2 (ja) 半導体装置及び半導体装置の製造方法
US11088117B2 (en) Semiconductor package including stacked semiconductor chips
US20120057309A1 (en) USB device structure
US20140353824A1 (en) Package-on-package structure
US8828795B2 (en) Method of fabricating semiconductor package having substrate with solder ball connections
CN106409823A (zh) 包括平面层叠的半导体芯片的半导体封装
KR20240083593A (ko) 파워 모듈
CN112349705A (zh) 电子封装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant