CN112349705A - 电子封装装置 - Google Patents
电子封装装置 Download PDFInfo
- Publication number
- CN112349705A CN112349705A CN201911218158.5A CN201911218158A CN112349705A CN 112349705 A CN112349705 A CN 112349705A CN 201911218158 A CN201911218158 A CN 201911218158A CN 112349705 A CN112349705 A CN 112349705A
- Authority
- CN
- China
- Prior art keywords
- carrier
- external terminal
- electronic package
- package device
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004100 electronic packaging Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 24
- 239000000084 colloidal system Substances 0.000 claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 238000013500 data storage Methods 0.000 description 9
- 239000007769 metal material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000002313 adhesive film Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004021 metal welding Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种电子封装装置，包括第一载板、第二载板、多个半导体元件配置于第一载板或第二载板的其中一者上以及封装胶体配置于第一载板与第二载板之间。第一载板具有第一表面及相对第一表面的第二表面。第一载板包括至少一第一外接端子配置于第一表面上。第二载板配置于第一载板的对向，具有第三表面以及相对第三表面的第四表面。第二载板包括至少一第二外接端子配置于第四表面上。第三表面面向第二表面。封装胶体包覆第一载板、第二载板以及多个半导体元件。多个半导体元件分别电性导通至少一第一外接端子以及至少一第二外接端子。
Description
技术领域
本发明涉及一种封装装置，尤其涉及一种电子封装装置。
背景技术
随着使用者的支付习惯的改变，电子钱包及预付储值整合至携带式电子装置是电子产品未来发展的趋势之一。一般来说，携带式电子装置可通过分别使用智能卡(SmartCard)及存储卡(Memory Card)来达到计算、加密、双向通信、安全功能及存储数据等功能。
由于携带式电子装置不断朝向小尺寸、多功能、高效能的趋势发展，使得电子装置的内部空间微小化。然而，分别配置智能卡及存储卡的设计会阻碍电子装置实现小尺寸，且会影响电子装置内元件的配置。因此，能实现整合通讯、安全功能及存储数据的智能卡为本领域亟需解决的问题。
发明内容
本发明提供一种电子封装装置，其可结合通讯与安全功能及存储数据功能，且具有双面输出，达成即插即用的效果。
本发明的电子封装装置，包括第一载板具有第一表面及相对第一表面的第二表面、第二载板具有第三表面以及相对第三表面的第四表面、多个半导体元件配置于第一载板或第二载板的其中一者上以及封装胶体配置于第一载板与第二载板之间。第一载板包括至少一第一外接端子配置于第一表面上。第二载板配置于第一载板的对向，包括至少一第二外接端子配置于第四表面上。第三表面面向第二表面。封装胶体包覆第一载板、第二载板以及多个半导体元件。多个半导体元件分别电性导通至少一第一外接端子以及至少一第二外接端子。
在本发明的一实施例中，上述的第一载板还包括第一导电图案配置于第二表面上。第一导电图案包括多个第一内接垫以及多个第一接点。多个第一接点与多个第一内接垫导通。多个半导体元件电性连接于多个第一内接垫。
在本发明的一实施例中，上述的多个导电结构的部分配置于第一载板与第二载板之间，并电性连接于多个第一接点与第二载板的多个第二接点，以将多个半导体元件的信号传递至第二载板。封装胶体包覆多个导电结构。
在本发明的一实施例中，上述的多个导电结构包括导线或焊球。
在本发明的一实施例中，上述的多个半导体元件还包括多个第一存储器芯片、至少一个第二存储器芯片及控制芯片。多个半导体元件配置于第一载板的第二表面上。
在本发明的一实施例中，上述的多个第一存储器芯片为快闪存储器芯片(FlashMemory)，而至少一个第二存储器芯片为用户身分模块芯片(Subscriber IdentityModule，SIM)。
在本发明的一实施例中，上述的至少一个第二存储器芯片设置于第二载板上，与第二外接端子电性连接。电子封装装置还包括密封胶体完全模封至少一个第二存储器芯片，并配置于第一载板的第二表面上，其中密封胶体受封装胶体二次包覆。
在本发明的一实施例中，上述的多个第一存储器芯片通过金属焊线与第一载板电性连接。
在本发明的一实施例中，上述的第二载板为金属导体。
在本发明的一实施例中，上述的第二载板的第三表面上设置有一层胶膜(Film OnWire，FOW)。
基于上述，本发明一实施例的电子封装装置，由于可将具有通讯与安全功能及存储数据功能的半导体元件整合至电子封装装置中，再分别将不同功能的信号导通至第一表面上的第一外接端子及第四表面上的第二外接端子，进而达成双面输出的效果。如此一来，电子封装装置可适用于现有的电子设备，达成即插即用的效果。此外，电子封装装置的制程方法还可被简化、节省制造时间及降低制造成本，并符合电子装置小尺寸化的需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的电子封装装置的剖面示意图；
图2是本发明另一实施例的电子封装装置的剖面示意图；
图3是本发明再一实施例的电子封装装置的剖面示意图；
图4是本发明又一实施例的电子封装装置的剖面示意图。
附图标号说明：
10、10A、10B、10C：电子封装装置
100：第一载板
101：第一表面
102：第二表面
110：第一外接端子
120：第一导电图案
122：第一内接垫
124：第一接点
140：导电结构
142：焊球
144：导线
160：金属焊线
200、200A、200B、200C：第二载板
201：第三表面
202：第四表面
210：第二外接端子
224：第二接点
230：金属导体
240：胶膜
300：半导体元件
320：控制芯片
340：第一存储器芯片
360：第二存储器芯片
400：封装胶体
420：密封胶体
具体实施方式
图1是本发明一实施例的电子封装装置的剖面示意图。请参考图1，电子封装装置10包括第一载板100、第二载板200、多个半导体元件300以及封装胶体400。在本实施例中，第二载板200配置于第一载板100的对向，且多个半导体元件300配置于第一载板100上位于第一载板100与第二载板200之间。封装胶体400配置于第一载板100与第二载板200之间包覆第一载板100、第二载板200及多个半导体元件300，以完成电子封装装置10的封装。在本实施例中，第一载板100与第二载板200例如为可以承载半导体元件300(例如：芯片)的线路载板(circuit carrier)，但本发明不以此为限。
请参考图1，第一载板100具有第一表面101及相对第一表面101的第二表面102。举例来说，如图1所示。第一表面101例如面向图1的下方，而第二表面102例如面向图1的上方，但本发明不以此为限。第一载板100的材料例如是FR-4基板压合技术、或预先成型的环氧树脂(Molding compound)或陶瓷基板压合技术所制作的多层式基板，但本发明不以此为限。在其他实施例中，第一载板100也可以是由可挠性的绝缘材料制作的基板。
在本实施例中，第一载板100包括至少一第一外接端子110配置于第一表面101上。第一载板100还包括第一导电图案120配置于第二表面102上。第一导电图案120包括多个第一内接垫122配置于第二表面102上以及多个第一接点124配置于第二表面102上。第一内接垫122与第一接点124例如是由同一导电材料通过图案化进行制作，且多个第一接点124与多个第一内接垫122可以导通。在本实施例中，基于导电性的考量，第一外接端子110与第一导电图案120的材料一般是选用金属材质或金属合金，例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。此外，第一外接端子110的材料与第一导电图案120的材料可以相同或不同，本发明不以此为限。
在本实施例中，为了图示清楚及方便观察，而没有示出出第一外接端子110与第一导电图案120的第一内接垫122可以导通。实际上，第一外接端子110可以电性连接至第一导电图案120以将信号自第二表面102传递至第一表面101。在上述的设置下，本实施例的第一载板100例如为可以承载半导体元件300(例如：芯片)的线路载板(circuit carrier)，但本发明不以此为限。
如图1所示，第二载板200可以邻近第一载板100的第二表面102设置，第二载板200具有第三表面201及相对第三表面201的第四表面202。在本实施例中，第二载板200的第三表面201可以面向第一载板100的第二表面102。换句话说，第一表面101及第四表面202可以做为电子封装装置10的外表面并分别面向相反的方向(例如：分别面向图1的下方及上方)，在本实施例中，第二载板200的材料可与第一载板100相同，例如是FR-4基板压合技术、或预先成型的环氧树脂(Molding compound)或陶瓷基板压合技术所制作的多层式基板，但本发明不以此为限。
在本实施例中，第二载板200包括至少一第二外接端子210配置于第二载板200的第四表面202上。换句话说，第二外接端子210与第一外接端子110是分别面向相反的方向设置。举例来说，第一外接端子110面向图1的下方，而第二外接端子210面向图1的上方。第一外接端子110与第二外接端子210的数量不以图1所示的数量所限定。实际上，第一外接端子110与第二外接端子210的数量可由使用者的需求而设置。在本实施例中，第二外接端子210的材料可与第一外接端子110的材料相同或不同，例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。
如图1所示，第二载板200的第三表面201上还配置有多个第二接点224。多个第二接点224可以对应重叠第一接点124设置。在本实施例中，为了图示清楚及方便观察，而没有示出出第二外接端子210与第二接点224可以导通。实际上，第二外接端子210可以电性连接至第二接点224以将信号自第三表面201传递至第四表面202。在本实施例中，第二接点224的材料可与第二外接端子210的材料相同或不同，例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。
在本实施例中，多个半导体元件300配置于第一载板100的第二表面102上，但本发明不以此为限。在一些实施例中，多个半导体元件300是可以配置于第一载板100或第二载板200的其中一者上或分别配置于第一载板100及第二载板200上。于制程上，将多个半导体元件300配置于同一载板上可以简化制程、降低制造成本。
如图1所示，多个半导体元件300配置于第一载板100的第二表面102上，且多个半导体元件300分别电性连接于多个第一内接垫122。详细来说，多个半导体元件300包括多个第一存储器芯片340、至少一个第二存储器芯片360及控制芯片320。多个第一存储器芯片340可以堆叠于第二表面102上而形成多个芯片的堆叠结构。在此需注意的是，图1仅例示两个第一存储器芯片340堆叠于第二表面102上，但本发明不以此为限。实际上，第一存储器芯片340的堆叠数量可为单个或更多个，依使用者需求而设置。
在本实施例中，至少一个第二存储器芯片360及控制芯片320也分别配置于第二表面102上。图1仅例示一个第二存储器芯片360及一个控制芯片320配置于第二表面102上，但本发明不以此为限。实际上，第二存储器芯片360及控制芯片320的数量可为单个或更多个，依使用者需求而设置。
在本实施例中，多个第一存储器芯片340例如为快闪存储器芯片(Flash Memory)，而第二存储器芯片360例如为用户身份模块芯片(Subscriber Identity Module，SIM)。
如图1所示，这些半导体元件300可以通过金属焊线160与第一载板100电性连接。详细来说，多个第一存储器芯片340可以通过金属焊线160与第一载板100上的第一内接垫122电性连接。更详细来说，多个第一存储器芯片340之间也可以通过金属焊线160彼此电性连接，再电性连接至第一载板100。此外，第二存储器芯片360与控制芯片320亦可以通过金属焊线160而电性连接至第一载板100上的第一内接垫122。在上述的设置下，这些半导体元件300可以电性连接至第一载板100。在本实施例中，金属焊线160的材料例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。
值得注意的是，本实施例的电子封装装置10可以将位于第一载板100上的半导体元件300电性导通至第二载板200上的第二外接端子210。详细来说，电子封装装置10还包括多个导电结构140配置于第一载板100与第二载板200之间。如图1所示多个导电结构140电性连接于第一载板100的多个第一接点124与第二载板200的多个第二接点224之间，以将半导体元件300的信号传递至第二载板200。更具体来说，第一存储器芯片340可以通过第一内接垫122电性连接至第一外接端子110而将信号传递至第一表面101上的第一外接端子110。第二存储器芯片360可以通过与第一接点124电性连接的第一内接垫122，再通过导电结构140而电性连接于第二接点224。由于第二接点224可以电性连接第二外接端子210，因此第二存储器芯片360的信号可以由第一载板100传递至第二载板200上的第二外接端子210。如此一来，多个半导体元件300的第一存储器芯片340及第二存储器芯片360可以分别电性导通至第一外接端子110以及第二外接端子210。
由于第一外接端子110与第二外接端子210可以分别朝向相反的方向，且第一存储器芯片340为具有存储数据功能的快闪存储器芯片而第二存储器芯片360为具有通讯、安全功能的用户身份模块芯片。因此，电子封装装置10除了可结合通讯与安全功能及存储数据功能，还可将具有不同功能的芯片导通至第一表面101上的第一外接端子110及第四表面202上的第二外接端子210，进而达成双面输出的效果。如此一来，本实施例的电子封装装置10可适用于现有的电子设备或电子转接插座，毋须另行设计连接界面，更可达成即插即用的效果。此外，电子封装装置10还能符合电子装置小尺寸化的需求。
在本实施例中，导电结构140例如包括焊球142。导电结构140的材质一般是选用金属材质或金属合金，例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。在本实施例中，封装胶体400更可以包覆多个导电结构140。
以下简单说明电子封装装置10的制程。在制程上，首先提供具有第一导电图案120与第一外接端子110的第一载板100。第一导电图案120与第一外接端子110分别配置于第二表面102与第一表面101上。接着，将多个半导体元件300配置于第一载板100的第二表面102上，并将多个半导体元件300分别通过金属焊线160与第一载板100进行打线接合(wirebonding)以电性连接。然后，将焊球142/导电结构140配置于第一载板100上。然后，将具有第二接点224与第二外接端子210的第二载板200配置于第一载板100的对向，并压合至导电结构140。第二接点224与第二外接端子210分别配置于第三表面201与第四表面202上。第三表面201面向第二表面102。如此一来，半导体元件300与导电结构140位于第一载板100与第二载板200之间，且导电结构140电性连接于第一接点124与第二接点224。接着，将封装胶体400配置于第一载板100与第二载板200之间，包覆第一载板100、第二载板200、半导体元件300及导电结构140。在本实施例中，封装胶体400的材料例如是环氧树脂或其他高分子材料，但本发明不以此为限。至此，以完成电子封装装置10的封装。
简言之，由于电子封装装置10可将具有通讯与安全功能及存储数据功能的半导体元件300整合至第一载板100上，再分别将不同功能的信号导通至第一表面101上的第一外接端子110及第四表面202上的第二外接端子210，进而达成双面输出的效果。如此一来，本实施例的电子封装装置10可适用于现有的电子设备，毋须另行设计连接界面，更可达成即插即用的效果。此外，电子封装装置10还能符合电子装置小尺寸化的需求。
图2是本发明另一实施例的电子封装装置的剖面示意图。需说明的是，本实施例的电子封装装置10A及其制程与上一实施例的电子封装装置10及其制程相近，故相同或相似元件使用相同或相似标号，且相同或相似的技术内容可参照上一实施例，下文不重复赘述。
请参考图2，图2的电子封装装置10A与图1的电子封装装置10大致相似，其不同处在于：在本实施例中，电子封装装置10A的第二载板200A为金属导体230。金属导体230例如为金属板或金属片，其材料例如是由金、铜、银、钯、铝或其合金等导电金属材质所构成，但本发明不以此为限。在本实施例中，金属导体230的材料与第二外接端子210可以相同或不同，但本发明不以此为限。
在本实施例中，第二外接端子210可以配置于金属导体230的第四表面202上。在一些实施例中，第二外接端子210也可以直接由金属导体230形成，而为一体成形。换句话说，第二外接端子210可由图案化金属导体230而形成，但本发明不以此为限。
如图2所示，金属导体230/第二载板200A的第三表面201上设置有一层胶膜240(Film On Wire，FOW)。胶膜240配置于第二载板200A与第一载板100上的多个半导体元件300之间。举例来说，胶膜240可以将第二载板200A接触并固定至第一存储器芯片340上，但本发明不以此为限。在一些实施例中，也可以使用芯片黏结膜(Die Attach Film，DAF)或B阶胶膜(B-Stage)取代胶膜。
在本实施例中，导电结构140的部分配置于第一载板100与第二载板200A之间。具体来说，导电结构140包括导线144，且第二载板200A与第一载板100可以通过导线144以打线接合的方式电性连接。如此一来，导线144的部分可以接合至金属导体230的第四表面202以及第一载板100的第一接点124。在本实施例中，金属导体230不与第二外接端子210接触的部分可被定义为第二接点224。也就是说，第二接点224可为金属导体230的一部分而一体成形。导线144可以电性连接于第一接点124与第二接点224，而将第一载板100导通至第二载板200A。
在上述的设置下，第二半导体芯片360可以通过金属焊线160电性连接至第一接点124，再通过导线144电性连接至第二接点224与金属导体230以将第二半导体芯片360传递至第二外接端子210。藉此，本实施例的电子封装装置10A可以获致与上述实施例相同的效果，故于此不再赘述。
在本实施例中，封装胶体400可在第二载板200A完成与第一载板100的电性连接后，将第一载板100、第二载板200A、半导体元件300、胶膜240及导线144包封。如此一来，可以简化制程，节省制造时间及成本。
如图2所示，封装胶体400的部分可以覆盖第二载板200A的第四表面202。此外，封装胶体400的表面还可以与第二外接端子210的表面切齐，但本发明不以此为限。在上述的设置下，封装胶体400可更进一步第保护第二载板200A，提升电子封装装置10A的可靠度。此外，封装胶体400还可使电子封装装置10A的表面可以平坦。
图3是本发明再一实施例的电子封装装置的剖面示意图。需说明的是，本实施例的电子封装装置10B的结构及其制作方法与上一实施例的电子封装装置10A的结构及其制作方法相近，以下仅就两者的差异作说明。
请参考图3，图3的电子封装装置10B与图2的电子封装装置10A大致相似，其不同处在于：在本实施例中，电子封装装置10B的第二载板200B不是金属导体，而使用与图1的电子封装装置10的第二载板200相似的线路载板。在本实施例中，胶膜240设置于第二载板200B与多个半导体元件300之间，以将第二载板200B固定至第一载板100。
在本实施例中，第二载板200B具有第一高度H1及第二高度H2。第一高度H1大于第二高度H2。如图3所示，第一高度H1可由第三表面201至第四表面202之间的距离定义。此外，第二载板200B具有第二高度H2的部分可配置有第二接点224。导线144可通过打线结合以电性连接第一接点124与第二接点224。
由于第一高度H1与第二高度H2之间可具有高度差，导线144的部分可位于上述高度差产生的空间中与第二接点224电性连接，因此封装胶体400可以在包封第二载板200B时，覆盖第二接点224及导线144。如此一来，封装胶体400可以进一步地保护第二接点224及导线144，提升电子封装装置10B的可靠度。
在本实施例中，封装胶体400可以位于高度差产生的空间中并与第四表面202及第二外接端子210切齐。藉此，封装胶体400还可使电子封装装置10B的表面可以平坦。通过上述的设计，本实施例的电子封装装置10B还可获致与上述实施例相同的效果，故于此不再赘述。
图4是本发明又一实施例的电子封装装置的剖面示意图。需说明的是，本实施例的电子封装装置10C的结构及其制作方法与上述实施例的电子封装装置10的结构及其制作方法相近，以下仅就两者的差异作说明。
请参考图4，图4的电子封装装置10C与图1的电子封装装置10大致相似，其不同处在于：在本实施例中，至少一个第二存储器芯片360设置于第二载板200C上。第二存储器芯片360通过金属焊线160与第二载板200C的第二接点224电性连接，以与第二外接端子210电性连接。因此，第二存储器芯片360可以将信号传递至第四表面202上的第二外接端子210。此外，第一存储器芯片340通过金属焊线160与第一载板100的第一内接垫122电性连接。如此一来，电子封装装置10C不需通过导电结构即可将半导体元件300分别导通至第一外接端子110及第二外接端子210。因此，第一存储器芯片340可以将信号传递至第一表面101上的第一外接端子110。在上述的设置下，电子封装装置10C可以达成双面输出的效果，更可达成即插即用的效果。
此外，电子封装装置10C还包括密封胶体420完全模封第二存储器芯片360，且密封胶体420配置于第一载板100的第二表面102上。具体来说，于制程上，可以先将第二存储器芯片360配置于第二载板200C的第三表面201上，再进行打线接合将第二存储器芯片360导通至第二外接端子210。然后，将密封胶体420设置于第三表面201上以包封第二存储器芯片360及第二载板200C。密封胶体420的材料例如是环氧树脂或其他高分子材料，但本发明不以此为限。接着，将第一存储器芯片340与控制芯片320配置于第一载板100的第二表面102上，再进行打线接合将第一存储器芯片340导通至第一外接端子110。然后，将包封第二载板200C的密封胶体420配置于第一载板100的第二表面102上，使密封胶体420位于第一载板100与第二载板200C之间。接着，将封装胶体400包封第一载板100、第一存储器芯片340、控制芯片320、第二载板200C及密封胶体420。也就是说，密封胶体420可以受封装胶体400进行二次包覆。
在上述的设置下，可简单的将具有通讯、安全功能的封装后的第二载板200C，配置于具有存储数据功能的第一载板100上并进行封装，而得到具有双面输出，且可即插即用的电子封装装置10C，更可简化制程步骤、降低制造成本。
综上所述，本发明的电子封装装置，由于可将具有通讯与安全功能(例如是Subscriber Identity Module，SIM)及存储数据功能(例如是SD Card、Micro SD card)的半导体元件一同整合至电子封装装置中，再分别将不同功能的信号导通至第一表面上的第一外接端子及第四表面上的第二外接端子，进而达成双面输出的效果。如此一来，电子封装装置可适用于现有的电子设备，毋须另行设计连接界面，更可达成即插即用的效果。此外，电子封装装置的制程方法还可被简化、节省制造时间及降低制造成本，并符合电子装置小尺寸化的需求。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种电子封装装置，包括：
第一载板具有第一表面及相对所述第一表面的第二表面，所述第一载板包括至少一第一外接端子配置于所述第一表面上；
第二载板配置于所述第一载板的对向，具有第三表面以及相对于所述第三表面的第四表面，所述第二载板包括至少一第二外接端子配置于所述第四表面上，其中所述第三表面面向所述第二表面；
多个半导体元件配置于所述第一载板或所述第二载板的其中一者上；以及
封装胶体配置于所述第一载板与所述第二载板之间，包覆所述第一载板、所述第二载板以及所述多个半导体元件，
其中，所述多个半导体元件分别电性导通至所述至少一第一外接端子以及至少一第二外接端子。
2.根据权利要求1所述的电子封装装置，其中所述第一载板还包括第一导电图案配置于所述第二表面上，所述第一导电图案包括：
多个第一内接垫；以及
多个第一接点，其中所述多个第一接点与所述多个第一内接垫导通；
其中，所述多个半导体元件电性连接于所述多个第一内接垫。
3.根据权利要求2所述的电子封装装置，其中所述多个导电结构的部分配置于所述第一载板与所述第二载板之间，并电性连接于所述多个第一接点与所述第二载板的多个第二接点，以将所述多个半导体元件的信号传递至所述第二载板；
其中，所述封装胶体包覆所述多个导电结构。
4.根据权利要求3所述的电子封装装置，其中所述多个导电结构包括导线或焊球。
5.根据权利要求1所述的电子封装装置，其中所述多个半导体元件还包括多个第一存储器芯片、至少一个第二存储器芯片及控制芯片，其中所述多个半导体元件配置于所述第一载板的所述第二表面上。
6.根据权利要求5所述的电子封装装置，其中所述多个第一存储器芯片为快闪存储器芯片，而所述至少一个第二存储器芯片为用户身份模块芯片。
7.根据权利要求6所述的电子封装装置，其中所述至少一个第二存储器芯片设置于所述第二载板上，与所述第二外接端子电性连接，
其中所述电子封装装置还包括密封胶体完全模封所述至少一个第二存储器芯片，并配置于所述第一载板的所述第二表面上，其中所述密封胶体受所述封装胶体二次包覆。
8.根据权利要求5所述的电子封装装置，其中所述多个第一存储器芯片通过金属焊线与第一载板电性连接。
9.根据权利要求1所述的电子封装装置，其中所述第二载板为金属导体。
10.根据权利要求1或9所述的电子封装装置，其中所述第二载板的所述第三表面上设置有一层胶膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108128171 | 2019-08-08 | ||
| TW108128171A TWI706528B (zh) | 2019-08-08 | 2019-08-08 | 電子封裝裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112349705A true CN112349705A (zh) | 2021-02-09 |
Family
ID=74091638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911218158.5A Pending CN112349705A (zh) | 2019-08-08 | 2019-12-03 | 电子封装装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112349705A (zh) |
| TW (1) | TWI706528B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
| TW200802107A (en) * | 2006-06-08 | 2008-01-01 | Powertech Technology Inc | Chip scale chip card having component embedded in chip stack |
| JP3143893U (ja) * | 2008-02-14 | 2008-08-07 | 華泰電子股▲分▼有限公司 | マルチチップ封止パッケージ |
| JP2009231383A (ja) * | 2008-03-19 | 2009-10-08 | Toshiba Corp | 半導体装置及び半導体装置接続手段 |
| US20150206854A1 (en) * | 2014-01-22 | 2015-07-23 | Qualcomm Incorporated | PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A REDISTRIBUTION LAYER |
| CN107408541A (zh) * | 2015-03-04 | 2017-11-28 | 苹果公司 | ***级封装扇出叠层架构以及工艺流程 |
| CN109216219A (zh) * | 2017-07-06 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 具有双侧金属布线的半导体封装件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN200965877Y (zh) * | 2006-01-24 | 2007-10-24 | 卓恩民 | 快闪记忆卡的封装结构 |
| TWI401773B (zh) * | 2010-05-14 | 2013-07-11 | Chipmos Technologies Inc | 晶片封裝裝置及其製造方法 |
-
2019
- 2019-08-08 TW TW108128171A patent/TWI706528B/zh active
- 2019-12-03 CN CN201911218158.5A patent/CN112349705A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
| TW200802107A (en) * | 2006-06-08 | 2008-01-01 | Powertech Technology Inc | Chip scale chip card having component embedded in chip stack |
| JP3143893U (ja) * | 2008-02-14 | 2008-08-07 | 華泰電子股▲分▼有限公司 | マルチチップ封止パッケージ |
| JP2009231383A (ja) * | 2008-03-19 | 2009-10-08 | Toshiba Corp | 半導体装置及び半導体装置接続手段 |
| US20150206854A1 (en) * | 2014-01-22 | 2015-07-23 | Qualcomm Incorporated | PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A REDISTRIBUTION LAYER |
| CN107408541A (zh) * | 2015-03-04 | 2017-11-28 | 苹果公司 | ***级封装扇出叠层架构以及工艺流程 |
| CN109216219A (zh) * | 2017-07-06 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 具有双侧金属布线的半导体封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI706528B (zh) | 2020-10-01 |
| TW202107655A (zh) | 2021-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728422B2 (en) | Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same | |
| US7818878B2 (en) | Integrated circuit device mounting with folded substrate and interposer | |
| US9269695B2 (en) | Semiconductor device assemblies including face-to-face semiconductor dice and related methods | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| US8829686B2 (en) | Package-on-package assembly including adhesive containment element | |
| US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US8193637B2 (en) | Semiconductor package and multi-chip package using the same | |
| US8178960B2 (en) | Stacked semiconductor package and method of manufacturing thereof | |
| KR20090101116A (ko) | 적층 가능한 소자용 집적회로 패키지 시스템 및 그 제조 방법 | |
| KR20120088013A (ko) | 디커플링 반도체 커패시터를 포함하는 반도체 패키지 | |
| CN109216294A (zh) | 半导体封装 | |
| CN100524736C (zh) | 堆叠型晶片封装结构 | |
| KR20030083306A (ko) | 메모리 카드 | |
| TWI706528B (zh) | 電子封裝裝置 | |
| US8692133B2 (en) | Semiconductor package | |
| KR101060730B1 (ko) | 적층형 ｕｓｂ 메모리 장치 및 그 제조 방법 | |
| CN100559582C (zh) | 芯片堆栈封装结构及其制造方法 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| US20150137389A1 (en) | Semiconductor package | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| US20220270997A1 (en) | Semiconductor package | |
| CN217444379U (zh) | 半导体器件的封装结构和电子设备 | |
| CN111900138B (zh) | ***模组封装结构及***模组封装方法 | |
| US20150294957A1 (en) | Chip packaging structure | |
| KR20080016124A (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210209 |
|
| RJ01 | Rejection of invention patent application after publication |