TW200937747A - Printed circuit board, semiconductor package, card apparatus, and system - Google Patents

Printed circuit board, semiconductor package, card apparatus, and system Download PDF

Info

Publication number
TW200937747A
TW200937747A TW097146610A TW97146610A TW200937747A TW 200937747 A TW200937747 A TW 200937747A TW 097146610 A TW097146610 A TW 097146610A TW 97146610 A TW97146610 A TW 97146610A TW 200937747 A TW200937747 A TW 200937747A
Authority
TW
Taiwan
Prior art keywords
area
substrate
arc
radius
disposed
Prior art date
Application number
TW097146610A
Other languages
English (en)
Inventor
Soon-Yong Hur
Mo-Rae Kim
Hyeong-Seob Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200937747A publication Critical patent/TW200937747A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200937747 六、發明說明： 【發明所屬之技術領域】 本發明構思是有關於一種半導體裝置，且更具體而 言’有關於使用印制電路板安裝半導體晶片、半導體封裝 以及使用該半導體封裝的卡裝置及系統的印刷電路板。 【先前技術】 出於高性能以及便携性的考慮，使電子産品小型化並 具有高容量。因此，在用於此等電子産品的半導體封裝中， 應該在將更多的外端部放置在基板上的同時减小基板的尺 寸。例如，球栅陣列(ballgridarray)(BGA)類型的半導體封 裝適用於將高性能産品小型化。 在此等BGA類型的半導體封裝中’外端部可黏附到 設置在基板的背面上的區面(land)^例如，在焊接罩幕界定 (solder mask defmed)(SMD)類型的半導體封裝情况下，區 面的邊界藉由阻焊層(solder mask layer)來覆蓋，並且外端 部(external terminal)黏附到暴露的區域的頂面。或者，在 非焊接罩幕界定(non_s〇lder mask defmed)(NSMD)類变的 半導體封裝情况下，區域的邊界藉由焊接罩幕層（s〇lder mask layer，)而暴露，並且外端部不僅黏附到區面的邊界還 黏附到配線。 然而’問題在於習知SMD或NSMD類型的半導艘封 裝的可靠性。 圖14是用於說明習知SMD類型的半導體封裝中外端 部的黏附可靠性的圖片。圖片的頂部是SMd類型的爭導 200937747 體封裝。參照圖14，在SMD類型的半導體封裝情况下， 在焊點可靠性(solder joint reliability)(SJR)測試之後，在黏 附有外端部25及區面30的區域的近旁可產生裂缝40。因 此’會破壞外端部25及區面30之間的黏附可靠性。 圖15是用於說明在習知NSMD類型的半導體封裝中 - 外端部的可靠性的圖片。參照圖15，在NSMD類型的半 . 導體封裝情况下，在配線60中可產生裂缝45。此等裂缝 Q 45可產生在覆蓋區面3〇的外端部(未顯示）的介面區域5〇 中。而且在NSMD類型的半導體封裝情况下，由於外端部 的黏附區域增加而使得外端部的密度减小，並且難於密集 地設置配線60〇因此，應該適當地協調SMD類型及nsmd 類型的半導體封裝的優點及缺點。 【發明内容】 本發明構思提供一種印刷電路板以及半導體封裝，其 町藉由使用高容量半導體晶片而獲得較高的可靠性。 本發明構思還提供一種使用半導體封裝的卡襞置以及 0 系統。 ' 本發明構思的附加樣態以及應用將在下文中部份闡 ' 明，部份將顯而易見或藉由發明構思的實踐而習得。 本發明構思的前述和/或其它樣態，以及應用可藉由提 供一種印刷電路板而實現’此印刷電路板包括：基板，具 有第一表面以及第二表面；至少一個區面，設置在基板的 第一表面上，並且包括具有多個第一族群弧的週邊；罩幕 層，以覆蓋基板的第二表面並且包括暴露至少一個區面的 200937747
至少一個開口，其中至少一個區面的一 覆蓋，並Η δ少一個區而沾S： — 必AA 部份藉由罩幕層而 復盍，並且至少一個區面的另一部份的侧壁可藉由至少一 個開口而暴露，並且至少一個開口的周邊包括多個第二族 群弧，並且多個第一族群弧中最外面的弧的半徑等於多個 第一族群弧中最外面的弧的半徑。 部份的側壁藉由至少一個開口而暴露，並且 本發明構思的前述和/或其它樣態，以及應用可藉由提 供一種半導體封裝而實現，此半導體封裝包括：基板，具 ^第-表面以及第二表面；半導體晶片，安裝在基板的第 一表面上;至少-個區面，設置在基板的第二表面上，並 士至少一個區面的周邊包括多個第一族群弧；罩幕層，覆 盍基板的第二表面並且包括暴露至少一個區面的至少一個 開口；以及至少一個外端部，設置在至少一個區面上，其 中至少-健面的-部份藉由罩幕層而覆蓋’並且至少二 至少-個開口的周邊包括多個第二族群弧，並I多個第一 族群弧中最外_弧的半徑等於多個第二祕—县々“
第四半徑的第四弧。 第一及第四弧設置在自基板的中 心向外方向上。第二 ❹
G 200937747 及第四弧的中心是相同的’第二半徑可等於第四半徑。 本發明構思的前述和/或其它樣態，以及應用可 供一種半導體封裝而實現，此半導體封裝包括：基板，Ϊ 有第-表面以及第二表面’·半導體晶片，安裝在基板的第 一表面上；多個第一區面，設置在基板的第二表面的第一 區域上，並且此多個第一區面的周邊各包括多個第一族群 弧；多個第二區面，設置在基板的第二表面的第二區域上； 罩幕層，以覆蓋第二基板的表面並且包括多個第一開口以 „一區面以及多個第二開口以暴露多個第二區 面，多個第-外端部，在多個第一區面上；多個第二 部，在多個第二區面上，其中多個第一區 -部份藉由罩幕層而覆蓋，並且多個第一區二 的另一部份的側壁藉由多個第者 ，且多個第一開口中之每一者母-:而暴:群 的弧的二= 域，/且第包㈣二表面的第二區 多個第二開Π的尺域包圍第二表面的中心。. 多個第二區面的週邊藉由罩區面的尺寸，使得 供一種卡裝置而實現，此卡飞其匕樣態，以及應用可藉由提 裝的記憶體，以及控制：置包括：包括上述半導體封 收發資料。 ，以控制記憶體並且控制記憶體 200937747 本發明構思的前述和/或其它樣態以及應用可藉由提 供一種系統而實現，此系統包括：具有上述半導體封裝的 記憶體；處理器，以藉由匯流排而與記憶體收發資料；以 及輸入/輸出單元，以藉由匯流排而與處理器通訊。 本發明構思的前述和/或其它樣態’以及應用可藉由提 供一種印刷電路板而實現，此印刷電路板包括基板；至少 一個區面，設置在基板的第一部份上，包括由第一及第二 部份形成的表面，並且包括由第一及第二侧面形成的側 面，該側面自表面延伸向基板；以及罩幕層’形成來覆蓋 基板的第二部份、區域的第二部份以及區域的第二侧面， 並且具有第二及第四侧面以界定開口從而暴露區域的第一 部份以及區域的第一側面。 罩幕層可不形成在區域的第一部份以及區域的第一側 面上。 罩幕層可包括形成在基板的第二部份上的第一部份， 以及形成在區域的第二部份上的第二部份，並且區域的第 二部份可設置在基板的第一部份以及罩幕層的第二部份之 間。 區域的第一侧面，可自區域的中心部份間隔開，區域 的第二侧面可藉由第二距離而自中心間隔開，罩幕層的第 三側面可設置在區域的表面上並且藉由第三距離自中心間 隔開，並且罩幕層的第四側面可設置在基板上以面對區域 的第一侧面，並且藉由第四距離而自中心間隔開。 第一距離及第四距離之間差異大於第二距離及第三距 200937747 離之間的差異。 弟一侧面可以第一角度設置在區域的中心周圍，第二 侧面可以第·一角度設置在中心周圍，並且第一角度大於第 二角度。 印刷電路板可更包括外端部，此外端部形成在區域上 以覆蓋第一部份以及區域的第一侧面，並且罩幕層的第四 側面可自區域的第一侧面間隔開以形成開口的一部份，並 且外端部設置在開口的部份中。 印刷電路板可更包括至少一另一區域，此至少一另一 區域設置在基板的第三部份上並且具有自另一表面及從另 一表面向基板延伸的另一側面，其中基板的第一部份比第 三部份更接近基板的中心。 區域的第一侧面，可自罩幕層的第四侧面間隔開以在 匕們之間形成間隙’使得區域的第一侧面暴露，區域的第 二側面可藉由罩幕層而覆蓋，並且自罩幕層的第三侧面間 隔開以覆蓋區域的第二部份，並且第二侧面以及第三侧面 設置成比間隙更接近基板的中心。 本發明構思的前述和/或其它樣態以及應用還可藉由 提供一種半導體封裝而實現，此半導體封裝包括印刷電路 板包括基板；至少一個區面，設置在基板的第一部份上； 並且包括由第一及第二部份形成的表面，並且包括由第一 及第二侧面形成而自表面延伸向基板的侧面；罩幕層，形 成來覆蓋基板的第二部份、區域的第二部份以及區域1的第 二侧面’並且具有第三及第四侧面以界定開口從而暴露區 200937747 域的第一部份以及區域的第一侧面；以及半導體晶片，安 裝在基板的表面上以電性連接到印刷電路板的區域上。 本發明構思的前述和/或其它樣態以及應用還可藉由 提供一種裝置而實現，此裝置包括：具有控制單元的單件 式殼體以及設置在單件式殼體中的半導體封裝，其中此半 導體封裝包括印刷電路板，此印刷電路板包括基板；至少 一個區面設置在基板的第一部份上，並且包括由第一及第 一部份形成的表面，並且包括由第一及第二侧面形成而自 表面延伸向基板的側面；以及罩幕層，形成來覆蓋基板的 第二部份、區域的第二部份以及區域的第二侧面，並且具 有第二及第四側面以界定開口從而暴露區域的第一部份以 及區域的[侧面；半導體晶片’安裝在基板的表面上待 電性連接到印刷電路板的區域；以及外端部，形成在基板 的第一部份上並且電性連接到控制單元，使得控制單元與 外邛裝置通訊以將儲存在半導體晶片中的資料傳送到 裝置。 本發明構思的前述和/或其它樣態以及應用還可藉由 提供一種形成印刷電路板以及半導體封裝方法而實現，此 方法.將半導體晶片連接到基板上；形成待設置在基板的 f二部份上的至少一個區面，該區面包括由第一及第二部 伤形成的表面，以及由第一及第二側面形成而自表面延伸 向基板的侧面；在基板上形成待連接到區域的第二部份的 配線，形成罩幕層，以覆蓋基板的第二部份、配線、區域 的第二部份以及區域的第二侧面，並且罩幕層具有第三及 200937747 第四侧面以界定開口從而暴露區域的第一部份以及區域的 第一侧面；以及在區域的第一部份及區域的第一側面上形 成外端部；以及將半導體封裝的外端部安裝到控制單元以 在單件式殼體内形成裝置。 為讓本發明之上述和其他目的，特徵和優點能更明顯易 • 懂，下文特舉較佳實施例，並配合所附圖式詳細說明如下。 • 【實施方式】 ❿ 現具體參考本發明構思的實施例，本發明構思的樣例 顯不在圖式中’其中在全文中相似的參考標號指示相似的 元件。下文參照圖式介紹實施例以解釋本發明構思。 除非另有限定，否則本文所使用的技術及科技術語具 有與本發明構思所屬技術領域習知此項技藝者的通常理解 相同的意義。例如，本發明構思的實施例中的外端部可用 於將半導體封裝以及電子産品連接，並且在它們之間傳送 信號。 • 在實本發明的實施例中，多個尺寸相同並不限於數學 觀點的相同，而是表示在工程學方面而言此等尺寸基本上 相同。例如，當兩個弧的半徑相同時，其表示在製造兩個 . 弧時半也基本上在相同的製程邊緣(margin range)内。 雖然在本發明構思的實施例中說明瞭多個元件，但「至 少一者」的表達表示元件的數量可爲一個或多個。因此，「至 少一者」可以與「一個或多個」或「在一個或數個」相同 的方式來使用。 圖1是顯示根據本發明構思的實施例的半導體封裝 11 200937747 100的橫截面圖。 參照圖1，基板no包括第一表面103以及第二表面 106。例如，基板11〇可具有板形狀，並且第一及第二表面 103及106可爲諸如前面及背面的相對的表面。基板 可爲剛性的或爲柔性的，並且可包括合適的絕緣體，例如 一個或多個絕緣樹脂。 半導體晶片120安裝在基板110的第一表面1〇3上。 例如，半導體晶片120藉由使用黏附性構件115而附連到 基板110。半導體晶片12〇可包括記憶體裝置和/或邏輯裝 置，但是在本發明構思中，半導體晶片12〇的類型並不受 到限制。而且，在本實施例的修改樣例中，多個半導體晶 片（未示出）可進一步安裝在基板110的第一表面1〇3上。 半導體晶片120藉由使用諸如線接合(未示出）的合適 連接構件，電性連接到基板110〇成型構件(未示出）進一步 汉置在基板110的第一表面103上以保護半導體晶片12〇。 〇 至少一個外端部(例如多個外端部125)設置在基板11〇 的第二表面106上。外端部125藉由基板110而電性連接 到半導體晶片120。因此，可根據半導體晶片12〇的類型 以及谷量適當地確定外端部125的數量。例如，外端部125 可包括諸如焊接球的傳導凸塊(bump)。 現參考圖2至圖4詳細介紹外端部125的佈置及結構。 圖2是顯示圖1的半導體封裝100中區面13〇的暴露 結構的平面圖。圖3是沿圖2的線Ill-m，截取的橫截面圖。 圖4是沿圖2的線IV-IV，截取的橫截面圖。出於方便考慮， 12 200937747 在圖2中未顯示外端部125，而是在圖3及圖4中顯示了 外端部125。 〃 參照圖2至圖4，外端部125設置在區面13〇的一部 份上。例如，區面130的部份B1可藉由罩幕層14〇的開 口 150而暴露，並且外端部丨25可附連到區面13〇的暴露 • 的部份B1，使得外端部125透過區面130和/或線接合 • (b〇nding wire)而電性連接到半導體12〇。區面13〇的另三 ❹ 部份B2藉由罩幕層140而覆蓋以不直接接觸外端部125。 部份B1以及另一部份B2可設置在相同的表面上，並且外 端部125可設置在區面130的部份B1的部份上。 具體而言，區面130如圖1所示設置在基板11〇的第 二表面106上，並且區面130的週邊包括對應於多個第一 族群弧(諸如第一弧131以及第二弧132)的側面。第一弧 131具有第一半徑R1，並且第二弧132具有第二半徑们。 第二半徑R2大於第一半徑R1。第一及第二弧131及132 藉由一個或多個第一連接線133而相互連接。第一連接線 ® 133可爲直線或爲曲線v區面13〇的周邊的侧面可自區面 130的部份B1及另一部份B2的表面而延伸。侧面以及表 - 面可具有一定角度。因此，在本實施例中，區面130的週 邊藉由第一及第二弧丨31及132以及第一連接線133而限 制。 配線16〇連接到第二弧132。配線160可爲區面13〇 的輸入/輪出線。區面130以及配線160可由諸如銅及重金 屬層的相同傳導材質而形成，但本發明構思並不限於此。 13 200937747 例如，區域以及配線160可由不同的傳導材質而形成。 罩幕層140形成在基板110的第二表面1〇6上 透過開口 150而實質上暴露區面I30。開口 150可藉 面130的侧面以及罩幕層140的側面(壁)而界定。例如區 開口 150的週邊可包括對應於多個第二族群弧(諸如第二 、 弧151及第四弧152)的罩幕層140的侧面。第三弧ΐ5ι〜 有第三半徑R3並且第四弧152具有第四半徑R4。第四^ 徑R4大於第三半徑R3。第三及第四弧151及152藉由第 - 二連接線153而相互連接。第二連接線153可爲直線或爲 ❹ 曲線。因此在本實施例中，開口 150的週邊是藉由第二及 第四弧151及152以及第二連接線153限制。 開口 150可包括藉由罩幕層140的侧面來限定的第— 開口部以暴露區面130的部份B1，以及藉由罩幕層14〇 的侧面及區面130的侧面限定的第二開口部，其中區面no 設置成面對罩幕層140的表面。第二開口部是指形成在罩 幕層140的侧面以及區面13〇的侧面之間的間隙。對應於 第一開口的罩幕層140的侧面，設置在對應於第二開口部 ❹ 的罩幕層14〇的侧面的相同的側部上。 也可在外端部125以及罩幕層140的對應侧面之間形 成另一間隙。 還可將外端部125設置在開口 15〇的第一開口部及第 一開口部中以覆蓋區面130的部份則和/或區面13〇的側 面。由於區面130的部份B1與區面13()的側面具有一定 角度以在它們之間形成角形部份，外端部125可透過角形 14 200937747 面130 ^伤、區面13〇的部份和/或在兩値方向上的區 的側面而附連寵面130。 ^ 150的第三弧151設置在區面130的第二晰】 内，並且卩& , 〜弧132 王匕面130的第一弧131設置在開口 150的第 152内。i在t .币四弧 ❹ 二換s之，第二半徑R2大於第三半徑R3，並且 四半# R4大於第一半徑R1。因此，區面130的部份Βι 藉由開口 150而暴露，並且區面130的另一部份B2藉由1 罩幕層140而覆蓋。而且，區面130的侧壁130a藉由開口 15〇而暴露。配線160藉由罩幕層140而覆蓋。 汗 因此’區面130在第一弧131中是NSMD類型的並且 ，第二弧132中是SMD類型的。換言之，區面13〇具有 組合了 SMD及NSMD的複合結構。因此，外端部125、黏 附到藉由開口 150而暴露的區面130的部份B1，並且，進 一步黏附到區面130的侧壁130a。因此，外端部125附連 到區面130的侧壁130a而不直接接觸配線160。 藉由使用此等複合結構，SMD類型以及NSMD類型 的缺點均可克服。換言之，由於外端部125不直接接觸配 線^0,不像NSMD類型那樣’裂縫不產生在配線160中。 而且’由於區面130的側壁130a直接接觸外端部125，區 面13〇以及外端部125之間的黏附可靠性增加。結果，相 較於SMP類型可獲得更高的焊接可靠性(sjr)。 可適當調整SMD類型第二弧132以及NSMD類型第 一弧131的比率。例如’爲獲得充分的sjr，第一弧131 的長度是第二弧132的長度的1/3或更長，或第四弧152 15 200937747 的長度是第三弧151的長度的1/3或更長。而且，爲適當 保持區面130的暴露的區域，第一弧131的長度等於或^ =第二弧132的長度，或第四弧152的長度等於或小於第 二弧151的長度。 〇同時，最佳區面no的結構需要在考慮外端部125的 可靠性以及尺寸。第二弧132可爲區面130的最外面的弧， 第四弧152可爲開口 150的最外面的弧，並且第二弧132 及第四弧152可爲罩幕層14〇的相同週邊的部份。換言之， ' 第二及第四弧132及152的中心C1可實質上相同，並且 ❹ 第二半徑R2以及第四半徑R4可實質上相同。在此，相同 不僅是從數學術語上而言的相同，而且是從工程學術語上 而S的相同，在工程學術語中由於製造製程期間的誤差或 邊緣而來的不同被認爲是在相同的範圍内。 而且，第二半徑K3大於第一半徑R1。較大的第三半 k R3有助於擴大區面130的暴露的部份B1的尺寸。第一 及第三弧131及151的中心C1實質上相同。在這種情况 下，第一、第二、第三及第四弧131、132、151及152的 〇 中心ci實質上相同，並因此簡化區面13〇及開口 15〇的 、、·〇構。然而，本發明並不限於此。例如，第一及第三弧131 及151的中心可不相同。 由於第二及第四弧132及152在相同的周邊上，外端 部125的黏附性部份位於在由第二及第四弧132及152形 成的週邊内。因此，區域的結構類型可以是複合的，同時 外端部125的尺寸較小。因此，多個外端部125可緊密地 16
200937747 設置在基板110的第二表面1〇6上，因此，由 裝1〇〇較易應用於高容量半導體晶片12G的叫 丰 導體封裝7可獲得較高的可靠性。 I所以+ 圖5是顯示根據本發明構思的實施例的圖工 封裝100中的多個區面130的佈置的平面圈。翻 出於介紹方便的考慮，省略外端部 125。 參照圖5，區面13〇設置在基板的第二表面106 上。區面130可具有徑向的佈置^例如，各區面13〇的第 一及第四弧131及152可如圖5所示而設置在自基板ιι〇 的中心C2向外的方向上。各區面13〇的第二及第三弧 及151可如圖5所示而設置在朝向基板11〇的中心C2向 内的方向上。換言之，對應於NSMD類型部份的各區面 130的第一及第四弧131及152設置在自基板11〇的中心 C2向外的方向上，並且對應於SMD類型部份的各區面13〇 的第二及第三弧132及151設置在基板11〇的中心C2的 向内方向上。 此等徑向的佈置有助於提高半導體封裝1〇〇的SJR。 通常’在SJR測試期間’應力朝向基板110的外部而增强。 因此，可藉由在基板110外部佈置NSMD類型部份而有效 提高SJR〇 圖6是顯示根據本發明構思的另一實施例的圖1的半 導體封裝100中的區域佈置的平面圖。圖7是顯示圖6所 示的第二區面230的暴露結構的平面圖。圖8是沿圖7的 線νΐΙΙ-νΐΙΓ截取的橫截面圖。 17 200937747 參照圖1及圖6，基板110的第二表面106包括第一 區域A1以及第二區域A2。例如，第一區域A1可包圍第 二區域A2。基板110的中心C2可設置在第二區域A2中， 並且第二區域A2包圍基板110的中心C2，並且第一區域 A1包括基板110的最外面的邊界。 多個第一區面130設置在第一區域A1中。圖6的各 第一區面130可與圖2至圖4中所示的區面130相同，因 此具有相同的參考標號。第一區面130的第一開口 150也 一樣。如圖5所示，在第一區面130中，第一及第四弧131 及152設置在自基板110的中心C2向外的方向上。換言 之，NSMD類型部份設置在自基板11〇的中心C2向外的 方向上並且SMD類型部份設置在基板no的中心C2的方 向上。 第一外端部(未示出）設置在對應的第一區面130上。 第一外端部等於圖3及圖的4外端部125。 參照圖6至圖8,多個第二區面230設置在第二區域 A2中。第二開口 250藉由罩幕層14〇的侧壁而限定以實質 上暴露第二區面230的一部份。例如，第二開口 250的尺 寸小於第二區面230的尺寸，因此第二區面230的週邊藉 由罩幕層H0而覆蓋。 例如，第二區面230可具有自中心C3的第二半徑R2, 並且第二開口 250可具有自中心c3的第三半徑R3。因此， 第二區面230的部份D1藉由第二開口 25〇而暴露，並且 第二區面230的其它部份D2藉由罩幕層14〇而覆蓋。換 18 200937747 士之，第；區面230具有SMD類槊0 "第二外端部225設置在對應的第二區面230上。例如’ 第二外端部225可黏附到藉由第二開口 250而暴露的第二 區面23〇 ° 第二開口 250可藉由罩幕層140的侧面而界定’並且 第二外端部225可設置在第二開口 250中並且可與罩幕層 140的侧面具有間隙。 ❹
根據本實施例，SMD類型的第二區面230設置在基板 110的第二表面106的第二區域A2上，因此可防止在圖2 的配線160上產生裂縫。而且，具有SMD類型及NSMD 類型的複合結構的第一區面130，設置在基板110的第二 表面106的第一區域A1上，因此可提高SJR。另外，由 於具有複合結構的第一區面130尺寸不大於SMD類型的 第二區面230的尺寸’根據本實施例的區面的佈置可應用 於高容量半導體晶片120的封裝以提高可靠性。 圖9是顯示圖2中的區面的暴露結構的修改樣例的平 面圖。 參照圖9，區面130a的尺寸大於圖2的區面130的尺 寸，例如，第一弧131a具有尊於第三半徑R3的第一半徑 9 Φ a因此，第一弧131&及第四弧152之間的距離小於圖 I距離。結果，區面13〇a的尺寸可大於區面。然 ，一、圖2相比較，可破類型的效果。 ，〜弧131a和/或第四弧152可相對於中心C1而設置 角度Aa内，並且第二弧132和/或第三弧151可相 19 200937747 對於中心Cl設置在另一角度Ab内。在此’角度Aa小於 另一角度Ab。 爵1〇是顯示圖2中的區面的暴露結構的另一修改樣例 的平面圖。 參照圖10，區面130b更包括除第一及第二弧131及 132之外的多個弧(諸如一對第五弧134)，並且開口 i5〇b 更包括除第三及第四弧151及152之外的多個弧(諸如一對 第六弧154)。第五及第六弧134及154具有自中心C1的 相同的第五半徑R5，並且可相互重叠。第五半徑R5小於 ❹ 第二及第四半徑R2及R4 ’並且大於第一及第三半徑ri 及R3 〇 第一孤131和/或第四弧152可相對於中心C1設置在 一定角度Ac内，第二弧132和/或第三弧151可相對於中 心C1設置在另一角度Ae内，並且第五弧134和/或第六 弧154可設置在另一角度Ad内。在此’角度Ae可大於角 度Ac和/或角度Ad。也可能角度Ad小於另一角度Ac。 儘管圖10顯示了待設置在第一及第二弧131及132 Q 之間和/或第三及第四弧151及152之間的第五弧134及第 六弧154 ’也可能的是’第五弧134及第六弧154設置在 第一弧131及第四弧152的中間(middle)部份以將第一孤 131及第四弧152劃分爲兩個弧。在這種情况下，第五弧 134及第六弧154可設置在第一弧131的兩個相對的部份 之間和/或第四弧152的兩個相對的部份之間。 在區面130b中’第五弧134的數量以及位置可不同。 20 200937747 例如，可省略一對第五弧134中之任一者並且省略的 弧134可保持如圖2或圖9。 在上文中，參考圖丨至圖1〇介紹了根據本發明構思的 實施例的半導體封裝1GGH本發_樣態並不限於 半導體封裝100，並且可應用於形成半導體封裳1〇〇的印 刷電路板。根據本發明的印刷電路板與參考圖丨至圖⑺ 介紹的半導體封裝⑽的結構相對應，不包括黏附性構件 115、半導體晶片12〇以及外端部125。必要時，印刷電路 板可包括外端部125。 圖1疋’’項不根據本發明構思的實施例的卡裝置3〇〇 的示意圖。 ^裝置300可透過有線或無線連接而與外部裝置 350(諸如讀卡機(reader))通訊，使得資料可在卡裝置3㈨ 以及外部裝置350之間傳送以及接收。卡裝置細可爲便 携式的卡裝置以向及/或自外部裝置35〇 +之至
送及/或接收資料。 得 參照圖11 ’卡裝置300包括交換電信號的控制器31< 320。控制器310控制記憶體以將儲存到記憶磨 中的貝料傳送到外部裝置现。例如，當指令透過指令匯 =自控制器31〇傳送到記憶體32〇時，資料在記憶體32( 及控制器310之崎過資龍流排錄(傳送及/或接收）。 體320可爲DRAM、8謹、快閃記憶體、相變記憶 射’並且可包至圖1G的半導體封裝觸。此等卡 裝置300可用作錢體裝置，諸如多媒體記憶卡(驗或 21 200937747 安全數碼(SD)卡。 一田記憶體32〇包括圖1至圖10的半導體封裝100時， 半^體封裳1GG的外端部125可電性連接到資料匯流排以 及^ 7匯流排的對應信號端。卡裝置300可包括殼體3〇〇a 以容納所安裝的控制器以及記憶體320。殼體300a可 爲單件式殼體。 由於卡300可以可靠地安裝高容量記憶體32〇，所以 卡3⑻用於高容量的記憶體裝置。 圖12疋顯示根據本發明的實施例的系統4⑻的方塊 〇 圖。 系統400可透過有線或無線連接而與外部裝置45〇(諸 如讀卡機)通訊，使得可在系統4〇〇及外部裝置45〇之間傳 送以及接收資料。系統4〇〇可爲便携式裝置以向及/或自外 部裝置450中之至少一者傳送及/或接收資料。 參照圖12，處理器410、輸入/輸出單元43〇以及記憶 體420藉由使用匯流排440而相互通訊。處理器可爲 控制單元以執行程式，並且控制系統4〇〇。輸入/輸出裝置 〇 43〇用於輸入或輸出系統4〇〇的資料。處理器41〇以及輸 入/輪出裝置430可被作爲是控制單元以將儲存在記憶體 中的資料傳送到外部裝置45〇。因此，藉由使用輸入/ J出單疋430，系統4〇〇可與諸如個人電腦或網路的外部 裝置交換資料。 ^ 5己憶體420可爲DRAM、SRAM、快閃記憶體、相變 峨體等，並且可包括圖！至圖1〇的半導體封裝ι〇〇。例 22 200937747 如，記憶體420可儲存用於操作處理器41〇的代碼以及資 / C憶體420包括圖1至圖10的半導體封裝1〇〇時， =體封裝1〇〇的外端部125可電性連接到匯流排的對應 仏號端。系統400可包括殼體4〇〇a以容納所安裝的處理器 410、s己憶體420以及輸入/輸出單元430 〇殼體4〇〇a可爲 單件式殼體。 ~ ❹ 系統400可以可靠地安裝高容量記憶體420，因此可 用於尚容量電子系統。例如，系統4〇〇可用於電腦、行動 電話、MP3播放器、導航儀、固態硬碟(SSD)或家用電器。 在表1中，對比了根據本發明的試驗樣例的半導體封 裝的SJR以及根據對比樣例的半導體封裝的sjr。在對比 樣例中’區面的暴露結構是SMD類型的，並且在試驗樣 例中’區面的暴露結構是組合了 SMD類型及NSMD類型 的複合結構’也即類似於圖6的實施例。在重複施加〇至 125°C之間的熱循環(TC)的同時量測SJR。
樣例 數量 TC300 TC600 TC800 TC1000 TC1200 TC1300 TC1400 TC1700 試驗樣例 12 0 0 0 0 0 0 0 1 12 0 0 0 0 0 0 1 0 對比樣例 12 0 0 0 1 4 X X X 10 0 1 1 3 X X X X 參照表1，在對比樣例中，在TC超過600次時開始出 現缺陷，並且在1200次之後，SJR測試停止（用「X」標記）。 23 200937747 然而在試驗樣例中，甚至在TC達到測次時也不會出現 缺陷’並且SJR測試持續直到侧二欠。因此，可見試驗 樣例具有比對比樣例更高的SJR。 圖13是顯不根據本發明構思的試驗樣例的半導體封 裝100中外端部125的黏附可靠性的圖片。參照圖13，可 見在外端部125及區面13〇之間未產生任何裂縫，甚至在 配線160中也未產生任何裂缝。 根據本發明構思的實施例，現參考圖10介紹形成圖1 至圖10的印刷電路板以及轉贿裝的方法。此方絲 〇 括：在操作S161處將半導體晶片12〇連接到基板11〇上， 在操作S162處在基板11〇上形成區面13〇，在操作163處 在基板110上形成配線160，在操作164處在基板11〇上 形成罩幕層140，在操作Sl65處在區面13〇上形成外端 邛，並且在操作S166處將半導體封裝的外端部連接戋安 裝到控制器或處理器以形成卡裝置或系統。在此，將半導 體晶片120連接到在基板110上的操作S161可在操作si65 之後執行。也可能的是，操作S161至S165在單個製造製 ❹ 程中執行並且可與㈣分離^，本㈣構思並 不限於此。操作S161至S166可執行爲單個製造製程。 根據本發明構思的印刷電路板以及半導體封裝，可克 服SMD類型及NSMD類型的缺點。換言之，由於外端部 不直接接觸配線，不像NSMD類型那樣，配線中不産裂缝 生。而且，由於區域的一個侧壁直接接觸外端部，可以提 高區域及外部的黏附可靠性，因此可獲得比SMD類塑高 24 200937747 的 SJR。 3外’根#本發_思的印 在採用SMD*職D類型的複合f構導體封裝， 因此，藉由應用於高容=:= 也設置在基板上。 的半導體封裝可獲得較高的可靠:。的封裝’根據本發明 Ο 紹了 =發===具體顯示以及介 ==限定的本發明構思的精神=圍S 下，可對本發明_式錢細節做各觀變。况 定者=本發明之保魏圍當視後社申請專職圍所界 【圖式簡單說明】 圖1是顯示根據 橫截面圖。 圖2是顯示圖1 面圖。 本發明構思的實施例的半導體封裝的 的半導體封裝中區面的暴露結構的平 圖3是沿圖2的線m_m，截取的橫截面圖。 圖4,沿圖2的線IV_IV’截取的橫截面圖。 圖5疋顯示根據本發明構思的實施例_ i的半導體 封裝中的多個區面的佈置的平面圖。 圖6是顯不根據本發明構思的另一實施例的圖】的半 導體封裝中的區域佈置的平面圖。 圖7是顯示圖6所示的第二區面的暴露結構的平面圖。 25 200937747 圖8是沿圖7的線VIII-VIII，截取的橫截面圖。 圖9是顯示圖2中的區域的暴露結構的修改樣 面圖。 丁 、，圖10是顯示圖2中的區域的暴露結構的另一修改樣例 的-丁-面圖。 意圖圖11是顯示根據本發明構思的實施例的卡裝置的示 圖12 ❹ 是顯示根據本發明構思的實施例的系統的方塊 圖13 ”一是顯示根據本發明構思的試驗樣例的 裝中外端部的黏附可靠性的圖片。 圖Η是祕綱習知SMD麵的半導軸裝中外端 部的黏附可靠性的圖片。 圖15是用於說明在習知邮灿類 外端部的可靠性的圖片。以及 千等體封裝中 _圖^是_形成根據本發賴思的實施儀半導體 〇 之至少一者的方法的流程圖。 25 :外端部 30 :區域 40 :裂缝 45 :裂縫 50 :介面區域 60 :配線 26 200937747 半導體封裝 第一表面 第二表面 基板 Ο 黏附性構件 半導體晶片 外端部 區面 :侧壁 第一弧 :第一弧 第二弧 第一連接線 第五弧 罩幕 開口 :.開口 第三弧 第四弧 第二連接線 第六弧 配線 第二外端部 200937747 230 :第二區域 250 :第二開口 300 :卡裝置 300a :殼體 310 :控制器 320 :記憶體 350 :外部裝置 400 :系統 400a :殼體 410 :處理器 420 :記憶體 430 :輸入/輸出裝置 440 :匯流排 450 :外部裝置 A1 :第一區域 A2 :第二區域
Aa : —定角度
Ab :另一角度
Ac : —定角度
Ad :另一角度
Ae :另一角度 B1 :區面130的部份 B2 :區面130的另一部份
Cl、C2、C3 :中心 28 200937747 D1 :第二區面230的部份 D2 :第二區面230的其它部份 R1 :第一半徑 R2 :第二半徑 R3 :第三半徑 R4 :第四半徑 . R5:第五半徑 ❹ S161、S162、163、164、S165、S166 :操作 ΙΙΙ-ΙΙΓ 、:[V-IV，、VIII-VIII’ ：線 ❿ 29

Claims (1)

  1. 200937747 七 申請專利範圍 κ 一種半導體封裝，包括： 基板’具有第一表面以及第二表面； 半導體晶片’安裝在所述基板的所述第一表面上； 、至少一個區面，設置在所述基板的所述第二表面上， 並且所述至少—她面關邊包括多個第—族群弧； ❹ 罩幕層覆羞所述基板的所述第二表面並且包括將所 述至少y個區面暴露的至少一個開口；以及 至少一個外端部，設置在所述至少一個區面上， 蓋 少 =中所述至少一個區面的一部份藉由所述罩幕層而覆 徊=所述至少一個區面的另一部份的侧壁藉由所述至 個開口而暴露，以及 並且少—個開口的所述週邊包括多個第二族群弧， 所述多個ί個弧中所述最外面的弧的半徑，等於 第一族群弧中所述最外面的弧的半徑。 Ο 述至5 2夕利第1項所述之半導體封裝，其中所 的所二=1 咖藉由所述至少-個㈣ 述第2賴叙半㈣縣，其中所 的所述至少-個區j附到藉由所述至少—個開口而暴露 4 . °。的所述另一部份的所述侧壁。 4如申請專利範圍第 配線，連接至，丨^ +導體封裝’更包括： 運接到所述至少一個區面， 其中所述配線藉由所述罩幕層而覆蓋。 30
    y.如甲請專利範 項所迷之半導體封裝，其中所 0UL Λ 200937747 5.如申請專利範圍第1項所述之半導體封裝，其中·· =述多個第—族群弧包括具有第—半㈣第—弧，以 及具f大於所述第一半徑的第二半徑的第二弧，·以及 多個第二族群弧包括具有第三半徑的第三弧，以及具 有大於所述第三半徑的第四半徑的第四弧。 ' 6. 如申請專利範圍第5項所述之半導體封裝，其中： 所述第三弧設置在所述第二弧内；以及 所述第一弧設置在所述第四弧内。 7. 如申请專利範圍第6項所述之半導體封裝，其中所 述第-及第四弧設置在自所述基板的中心向外的方向上。 8. 、如申請專利範圍第5項所述之半導體封裝，其中： 所述第一及第四弧的所述中心是相同的·以及 所述第二半徑等於所述第四半徑。 述第三半徑大於所述第一半後。 10. 如申請專利範圍第8項所述之半導體封裝， =述第四弧的長度在所述第二弧的長度的1/3至i的^圍 11. 如㈣專利細第丨销述之半導贿裝， 所述至少-個區面包括多個區域，所述至少—個=中 分別暴露所述多個區面的多個開π，並騎述至;;、一^括 端部包括在所述多個區面上的多個外端部。 夕 11如申請Λ利範圍第1項所述之^體封裝，其中. 所述區面包括： 衣具中· 31 200937747 多個第一區面，設置在所述基板的所述第二表面 的第一區域上，並且所述多個第一區面的週邊各包括多個 第一族群弧，以及 夕個第一區面，設置在所述基板的所述第二表面 的第一區域上； 所述至少一個開口包括： 多個第一開口，暴露所述多個第一區面，以及 〇 多個第二開口，暴露所述多個第二區面； 所述外端部包括： 多個第一外端部，在所述多個第一區面上，以及 夕個第二外端部，在所述多個第二區面上； 墓恳=多個第—區面中之每一者的—部份，藉由所述罩 份的侧壁蓋兹ί且所述多個第一區面中之每—者的另一部 及 ’藉由所述多個第一開口中之每-者而暴露；以 二族3多=一開口中之每一者的所述週邊包括多個第 0 半徑，_==㈣-族賴巾所姑外面的弧的 u如目第—鱗财所述最外面雜的半徑。 所^表面 1 範圍第12項所述之半導體封裝，其中·· 表面的所述第二區域：以及L斤述第二 面的表面的所述第二區域定位成包圍所述第二表 14.如申請專利範圍第13項所述之铸體封裝，其中 32 200937747 所述第>表面的所述第一區域包括所述最外面的第二表 面。 15·如申請專利範圍f I3項所述之半導體封裝，其中 所述多個第一開口的尺寸小於所述多個第二區面的尺寸， 使得所述多個第二區面的所述週邊藉由所述罩幕層而覆 蓋。 16. 如申請專利範圍第12項所述之丰導體封裝，更包 β 括： 多個第一配線’連接到所述多個第一區面， 其中所述第一配線藉由所述罩幕層而覆蓋。 17. 如申請專利範圍第12項所述之半導體封裝’更包 括： 多個第二配線’連接到所述多個第二區面， 其中所述第二配線藉由所述罩幕層而覆蓋。 18·如申請專利範圍第12項所述之半導體封裝，其中 所述多個第一區面中之每一者的所述另一部份，設置在自 ® 所述基板的中心向外的方向上，所述多個第一區面的侧壁 藉由所述多個第一開口而暴露。 19. 一種卡裝置’包括： 記憶體單元，包括半導體封裝，所述半導體封裝包括： 基板，具有第一表面以及第二表面； 半導體晶片，安裝在所述基板的所述第一表面上； 至少一個區面’設置在所述基板的所述第二表面 上，並且所述至少〆個區面的周邊包括多個第一族群弧； 33 200937747 罩幕層，覆蓋所述基板的所述第二A 暴露所述至少—個區面的至少-個開口；以及0 至少-個外端部’ ^置在所述至少—個區面上， 而霜甚i中所述至少—個區面的-部份藉由所述罩幕層 述至少i個個區面的另—部份的側壁藉由所 ^ ^個開口而暴露，以及 弧 所述至少-個開口的所述周邊包括多個第二族群
    料 於所、多個第"族群弧中所述最外面的弧的半徑等 ;’*^第二族群弧巾所述最外面的弧的半徑；以及 控制器’以控制所述記憶體並與所述記憶體來收發資 2〇· —種系統，包括：
    °己隐體單兀’包括半導體封裝，所述半導體封裝包括： 半導體晶片，安裝在所述基板的所述第一表面上，· i少-健面，設置在所述基板的所述第二表面 且所述至少—個區面的周邊包括多個第—族群弧； 罩幕層，覆蓋所述基板的所述第二表面並且包括 暴露所述至少一個區面的至少一個開口；以及 至> 一個外端部，設置在所述至少一個區面上， #中所述至少—個區㈣—部份藉由所述罩幕層 、十、I並且所述至少一個區面的另一部份的側壁藉由所 述至少一個開口而暴露，以及 所述至少一個開口的所述周邊包括多個第二族群 k :且所述多個第—族群狐中所述最外面雜的半徑等 34 ❹ 參 200937747 於所述多個第二族群弧中所述最外面的弧的半徑； 發.器，以藉由匯流排而與所述記憶體進行資料收 輸入/輪出單元，藉由所述匯流排而與所述處理器通 訊0 D 21· 一種印刷電路板，包括： 基板，具有第一表面以及第二表面； 並且ίί:個區面，設置在所述基板的所述第二表面上， ^至〉-個區面的周邊包括多個第—族群弧； 層’覆蓋所述基板的所述第二表㈣ 所迭至少-個區面的至少一個開口；以及 括暴露 其中所述至少一個區面的一部份藉由所 蓋’並且所述至少一個尸而 参看而覆 少一個開口而暴露，2面的另一部份的側壁藉由所述至 並且Si=個Γ的所述周邊包括多個第二族群弧， 群弧中所述最外面的弧的半徑，等於 所述多個第二鱗㈣所述最外_弧的半徑。等於 括：22.如中請專利範圍第21項所述之印刷電路板，更包 配線’連接到所述至少一個區面， 其中所么配線藉由所述罩幕層而覆蓋。 23>如申§青專利範圍第，】 項所述之印刷電路板，其中： 包括具有第-半徑的第-弧，以 及具有大於所述第-半徑的第二半徑的第二弧；以及 35 200937747 多個第二族群弧包括具有第三半徑的第三弧，以及具 有大於所述第二半經的第四半徑的第四弧。 24如申清專利範圍第23項所述之印刷電路板，其中： 所述第一及第四弧的所述中心是相同的；以及 所述第二半徑等於所述第四半徑。 25· —種印刷電路板，包括： 基板； 至少一個區面，設置在所述基板的第一部份上’各區 面包括由第一及第二部份形成的表面，並且包括由第一及 第二侧面形成的侧面’該侧面自所述表面延伸向所述基 板；以及 罩幕層，形成以覆蓋所述基板的所述第二部份、所述 區面的所述第二部份以及所述區面的所述第二侧面，並且 具有由第三及第四侧面形成的開口，從而暴露所述區面的 所述第一部份以及所述區面的所述第一侧面。 26.如申請專利範圍第25項所述之印刷電路板，其中 所述罩幕層未形成在所述區面的所述第一部份以及所述區 面的所述第一侧面上。 27·如申請專利範圍第25項所述之印刷電路板，其中： 所述罩幕層包括形成在所述基板的所述第二部份上的 第一部份以及形成在所述區面的所述第二部份上的第二部 份；以及 所述區面的所述第二部份設置在所述基板的第一部份 以及所述罩幕層的第二部份之間。 36 200937747 2&如申請專利範圍第25項所述之印刷電路板，其中： 所述區面的所述第一側面，自所述區面的中心部份間 隔開； 所述區面的所述第二側面，藉由第二距離而自所述中 心間隔開； 所述罩幕層的所述第三側面設置在所述區面的所述表 面上，並且藉由第三距離自所述中心間隔開；以及 ❹ 所述罩幕層的所述第四側面，設置在所述基板上以面 對所述區面的所述第一侧面，並且藉由第四距離而自所述 中心間隔開。 29.如申請專利範圍第28項所述之印刷電路板，其中 所述第一距離及所述第四距離之間的差異，大於所述第二 距離及所述第三距離之間的差異。 3Q如申請專利範圍第25項所述之印刷電路板，其中： 所述第一侧面以第一角度設置在所述區面的中心周 圍； 所述第二侧面以第二角度設置在所述中心周圍；以及 ' 所述第一角度大於所述第二角度。 31.如申請專利範圍第25項所述之印刷電路板，更包 括： 外端部，形成在所述區面上以覆蓋所述區面的第一部 份以及所述區面的所述第一侧面， 其中所述罩幕層的所述第西側面’自所述區面的所述 第一侧面間隔開’以形成所述開口的一部份，並且所述外 200937747 端部設置在所述開口的所述部份中。 32·如申請專利範圍第25項所述之印刷電路板，更包 括： 至少一另一區面，設置在所述基板的第三部份上，具 有自所述另一表面，以及自該另一表面向所述基板延伸的 另一侧面，. 其中所述基板的第一部份比所述第三部份更接近基板 的中心。 33·如申請專利範圍第25項所述之印刷電路板，其中： 所述區面的所述第一侧面，自所述罩幕層的所述第四 側面間隔開，以在它們之間形成間隙，使得所述區面的所 述第一侧面暴露； 所述區面的所述第二侧面，藉由所述罩幕層而覆蓋並 且自所述罩幕層的第三側面間隔開，以使所述區面的所述 第二部份被覆蓋；以及 所述第二側面以及所述第三侧面，設置成比所述間隙 更接近所述基板的中心。 34. 一種半導體封裝，包括： 印刷電路板’包括· 基板； 至少一個區面’設置在所述基板的第一部份上， 並且包括由第一及第二部份形成的表面，並且包括由第一 及第二侧面形成而自所述表面延伸向所述基板的侧面； 罩幕層，形成以覆蓋所述基板的所述第二部份、 200937747 所述區面的所述第二部份以及所述區面的所述第二侧面 並且具有第二及第四侧面以界定開口，從而暴露所述區面 的所述第一部份以及所述區面的所述第一側面；以及'"° 半導體晶片，安裝在所述基板的表面上電性連接 述印刷電路板的所述區面。 # 35. —種裝置，包括： - 單件式殼體，具有控制單元；以及 ❹ 半導體封裝，設置在所述單件式殼體内，並且包括·· 印刷電路板包括： 基板， 至少一個區面，設置在所述基板的第一部份 上，並且包括由第一及第二部份形成的表面，並且包括由 第一及第二側面形成而自所述表面延伸向所述基板的側 面；以及 、 罩幕層，形成以覆蓋所述基板的所述第二部 藝份、所述區面的所述第二部份以及所述區面的所述第二侧 面並且具有第二及第四侧面以界定開口，從而暴露所述 區面的所述第一部份以及所述區面的所述第一側面； 半導體晶片，安裝在所述基板的表面上電性連接 到所述印刷電路板的所述區面；以及 外端部’形成在所述基板的所述第一部份 上j並且電性連接到所述控制單元，使得所述控制單元與 外部裝置通訊，以將儲存在所述半導體晶片中的資料傳送 到所述外部裝置。 39
TW097146610A 2008-01-30 2008-12-01 Printed circuit board, semiconductor package, card apparatus, and system TW200937747A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009675A KR101407614B1 (ko) 2008-01-30 2008-01-30 인쇄회로기판, 반도체 패키지, 카드 및 시스템

Publications (1)

Publication Number Publication Date
TW200937747A true TW200937747A (en) 2009-09-01

Family

ID=40898369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146610A TW200937747A (en) 2008-01-30 2008-12-01 Printed circuit board, semiconductor package, card apparatus, and system

Country Status (5)

Country Link
US (1) US8026616B2 (zh)
JP (1) JP2009182330A (zh)
KR (1) KR101407614B1 (zh)
CN (1) CN101499451B (zh)
TW (1) TW200937747A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP2011066122A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路基板
JP5970348B2 (ja) * 2012-11-16 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
KR102468796B1 (ko) * 2015-08-28 2022-11-18 삼성전자주식회사 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
KR102613515B1 (ko) * 2018-01-05 2023-12-13 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 가지는 데이터 저장 시스템
KR102611780B1 (ko) * 2018-10-26 2023-12-11 삼성전자 주식회사 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
CN109714894B (zh) * 2019-02-02 2023-09-08 上海三菱电梯有限公司 一种提高焊盘强度的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232736A (ja) 1996-02-27 1997-09-05 Ibiden Co Ltd プリント配線板
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
TWI224837B (en) * 2003-07-10 2004-12-01 Advanced Semiconductor Eng Ball grid array package substrate and method for manufacturing the same
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
JP2005268575A (ja) * 2004-03-19 2005-09-29 Hitachi Ltd 半導体装置
JP2007005452A (ja) 2005-06-22 2007-01-11 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
KR101407614B1 (ko) 2014-06-13
CN101499451A (zh) 2009-08-05
KR20090083709A (ko) 2009-08-04
CN101499451B (zh) 2012-08-22
US20090189271A1 (en) 2009-07-30
US8026616B2 (en) 2011-09-27
JP2009182330A (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
US9583430B2 (en) Package-on-package device
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
JP6615430B2 (ja) 半導体パッケージ、及び半導体素子形成方法
TWI661532B (zh) 包括嵌入式層疊封裝(PoP)裝置的積體裝置
US9875992B2 (en) Semiconductor package having stacked chips and a heat dissipation part and method of fabricating the same
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
US9496226B2 (en) Semiconductor device, semiconductor package, and electronic device
JP2021526309A (ja) 小型電子アセンブリ
US9129846B2 (en) Semiconductor package and method of forming
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
TWI778197B (zh) 包括橋接晶粒的堆疊封裝
US20150380394A1 (en) Semiconductor packages and methods for fabricating the same
TW200937747A (en) Printed circuit board, semiconductor package, card apparatus, and system
TWI330872B (en) Semiconductor device
KR20120060665A (ko) 반도체 패키지
TWI814050B (zh) 具有用於晶粒堆疊信號路由之再分配結構之半導體總成
US10049999B2 (en) Electronic device
CN108231711A (zh) 半导体存储器件以及具有其的芯片堆叠封装
KR102475280B1 (ko) 반도체 패키지 및 반도체 장치
TW202213698A (zh) 包括被配置為電磁干擾遮罩件的被動元件的封裝
TW200824075A (en) Multi-chip structure
JP2004273706A (ja) 電子回路装置
TW202418498A (zh) 包括柔性基板的封裝
TW202401721A (zh) 半導體裝置以及半導體裝置的製造方法