JP2007005452A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007005452A
JP2007005452A JP2005181913A JP2005181913A JP2007005452A JP 2007005452 A JP2007005452 A JP 2007005452A JP 2005181913 A JP2005181913 A JP 2005181913A JP 2005181913 A JP2005181913 A JP 2005181913A JP 2007005452 A JP2007005452 A JP 2007005452A
Authority
JP
Japan
Prior art keywords
land
insulating film
semiconductor element
outer edge
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005181913A
Other languages
English (en)
Inventor
Akihiro Yaguchi
昭弘 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005181913A priority Critical patent/JP2007005452A/ja
Publication of JP2007005452A publication Critical patent/JP2007005452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体パッケージに関し、半導体パッケージと実装基板の熱膨張係数差に起因した熱応力に起因して発生するランドから延びた基板配線の断線を防止する。
【解決手段】
ランド8に外部接合端子9を接合した外部接合端子部において、ランド角部8cをランド表面8aと絶縁膜の開口部内周端14aが接触するSMD構造とし、ランド角部8cに挟まれたランド外縁の中央部8dを、ランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されるNSMD構造とする。ランド引出し配線は絶縁膜7に覆われたランド角部に形成し、上記SMD構造部分とNSMD構造部分を交互にそれぞれ3箇所以上設けた構成とする。
【選択図】 図2

Description

本発明は、半導体装置(半導体パッケージ)に関し、特に、半導体素子をプリント配線基板に搭載してパッケージングし、はんだバンプなどで実装基板(マザーボード)に実装される半導体装置に関する。
多機能化と小型化が必要とされる携帯機器や、自動車に搭載される各種電子制御機器などに実装される各種機能を持った半導体素子(半導体チップ)をパッケージングした半導体パッケージ(半導体装置)では、小型化と多機能化に伴う多端子化に適しているBGA(ボール・グリッド・アレイ:Ball Grid Array)タイプが増加している。BGAタイプのパッケージは、半導体素子をインターポーザとも呼ばれるプリント配線基板に搭載し、樹脂封止などを施してパッケージングされている。
プリント配線基板の半導体素子搭載面(主面)とは反対側の面(裏面)には、各種機器の実装基板に半導体パッケージを実装するためのボール状またはペースト状はんだ材料などからなる外部接合端子が、プリント配線基板裏面側の表面に設けられたランドに接合されている。
プリント配線基板の裏面側の表面には絶縁膜(ソルダレジスト)が設けられており、この絶縁膜にはランドに外部接合端子を接合するため、ランド表面を露出させる開口部(接続用開口部)が形成されている。また、プリント配線基板には半導体素子と外部接合端子を電気的に導通させるための配線が形成されており、この配線はプリント配線基板の表面配線(主面及び裏面の配線)と内部配線をパッケージサイズや端子数に応じて適宜組み合わせた構成となっている。
外部接合端子の接合部には、従来から外部接合端子を接合するためのランドの直径が、プリント配線基板の裏面側の表面を覆う絶縁膜(ソルダレジスト)の開口径より小さくなっており、ランド外周端と絶縁膜開口部の内周端との間に隙間が存在するNSMD(Non-Solder Mask Defined、またはノンオーバーレジストと呼称される)構造が用いられている。NSMD構造では、ランド表面だけでなく、ランド側面にも外部接合端子であるはんだが接合される。さらに、ランドから引出される配線が、ランド外周端と絶縁膜開口部の内周端において絶縁膜から露出しており、はんだ接合後は、配線の露出部分にもはんだが接合される。
半導体素子をパッケージングした半導体パッケージが実装基板に実装された状態で環境温度が変化するような場合、半導体パッケージと実装基板または実装基板が搭載される電子機器の筐体との線膨張係数差に起因した熱応力が外部接合端子部に作用する。この熱応力によって外部接合端子部にき裂や破断といった損傷が発生して導通不良となり、半導体パッケージの信頼性が低下する場合がある。外部接合端子部で発生する導通不良は、外部接合端子であるはんだが損傷する場合と、ランドからの引出し配線が損傷する場合とがある。
近年の半導体パッケージでは、環境問題の観点から、はんだ材に鉛を含まない鉛フリー材(Sn-Ag-Cu系材料など)の適用が増えるとともに、パッケージの小型化、多端子化によって格子状のランド間隔が狭くなり、ランドからの引出し配線が微細化されている。鉛フリーはんだは、鉛はんだより降伏応力が高くなるため、はんだ材の塑性変形が生じにくくなり、ランド引出し配線に発生する応力を高くする。また、引出し配線の微細化は配線応力をさらに増加させることになり、配線の損傷による信頼性低下が顕著になっている。
ランドからの引出し配線の損傷による信頼性低下を解決するために、例えば、以下の公知例がある。
特開2000−315843号公報では、部品と接続するための外側の接続部と内側の接続部とを含む複数の接続部から延びる信号パターンの幅を、外側の接続部と内側の接続部とで変える構成とし、外側の接続部から延びる信号パターンの幅を内側の接続部より広くする形態が開示されている。これによって、リフロー時の熱膨張や機器への組み込み時の機械的負荷による変形を受けやすい外側の接続部から延びる信号パターンの断線を防止しようとしている。
特開2003−23243号公報では、配線基板に設けられている円形状の接続用電極部から延びている配線が、接続用電極端と、導体を保護してはんだ材にぬれないようにする保護膜端の一定の間隔内で保護膜に覆われている形態が開示されている。これによって、配線が保護膜から露出する面積を小さくし、はんだが配線にぬれることで発生する配線部に加わる熱応力を低減させ、信頼性を高めるものである。
特開2004−128290号公報では、例えば、半導体素子の外縁コーナー部の外部端子や最内周の外部端子の配線を内側に引出し、半導体素子の外縁より外側に位置する外部端子の配線は外側に引出す形態が開示されている。半導体素子の外縁部との位置関係で外部端子の配線引出し方向を内側または外側とすることで、熱応力による配線の断線を抑制するものである。
特開2001−230513号公報では、ランドの外周縁部の一部がレジスト膜に覆われたオーバーレジスト構造、残りの部分は、ランドの外周縁部とレジスト膜の開口部の内周縁部との間で隙間が形成されるノンオーバーレジスト構造とする形態が開示されている。特に、上記した形態は、多数個のランドを整列状態にしたもののうち最も外側に位置するランドに適用し、このランドにおいては、表面実装部品の外側に位置する部分をノンオーバーレジスト構造、内側に位置する部分をオーバーレジスト構造とする形態が示されている。これによって、多数個のランドを整列状態にしたもののうち、落下衝撃などの衝撃および反りや曲げによる応力が最も強く作用する、最も外側に位置するランドについて接合強度を高いものとする。
特開2000−315843号公報 特開2003−23243号公報 特開2004−128290号公報 特開2001−230513号公報
本発明が対象としているBGAタイプの半導体パッケージは、半導体素子、インターポーザとも呼ばれるプリント配線基板、および封止樹脂が主な構成部材である。一般的に半導体パッケージの中央部に搭載される半導体素子には一般的にシリコン(Si)が用いられ、その線膨張係数は3ppm/℃程度、パッケージ外縁部分の見掛けの線膨張係数は、プリント配線基板をガラスエポキシ系材料、封止樹脂をトランスファーモールド用エポキシ樹脂とした場合10ppm/℃程度である。実装基板の線膨張係数はガラスエポキシ系材料では15〜20ppm程度になる。半導体パッケージと実装基板の線膨張係数差により外部接合端子に発生する応力は、半導体パッケージの中心(方形状の平面において対角線が交わる点)からの距離が離れるとともに増加するが、半導体素子部分は、実装基板との線膨張係数差が半導体パッケージ外縁部より大きいため、半導体素子外縁部や半導体素子外縁より内側に位置する外部接合端子にも大きな応力が発生する。そのため、特開2000−315843号公報に記載の形態では、半導体パッケージの外側部分にある外部接合端子が接合されたランドの引出し配線の断線には効果が得られるが、半導体パッケージの内側部分、すなわち半導体素子部分の外部接合端子での断線を抑制することが困難である。
また、特開2003−23243号公報に記載の形態は、保護膜をランドの引出し配線も覆うように形成するものであるが、保護膜とはんだは接合(あるいは接着)しないことから、温度変化によって保護膜端部とはんだとの接触界面が配線の幅方向を横切るようになり、接触界面が開閉口することで、保護膜端部直下の配線に集中して応力が発生し、配線断線を抑制できない場合がある。
また、特開2004−128290号公報の形態は、半導体素子の外縁部と外部接合端子の位置関係で、ランドからの引出し配線を部分ごとに最適方向に形成するものである。しかし、隣接した複数のランド引出し配線を同じ方向に向けるために、半導体素子搭載面側と外部接合端子側を導通させるための基板内部配線(スルーホール)が、接続されるランドから離れた位置に形成される場合があり、プリント配線基板の配線長が長くなって、半導体パッケージの高速化を阻害する要因となる。また、外部接合端子数の増加による端子間隔の縮小、端子間に形成するプリント基板表面配線数の増加や、基板内部配線(スルーホール)数が増加してランド近傍に配置されるなどで、引出し配線を最適方向に形成できない場合がある。
さらに、特開2001−230513号公報に記載の形態は、落下衝撃などの衝撃および反りや曲げに対する信頼性を高めることができるが、半導体パッケージと実装基板の線膨張係数差により外部接合端子に発生する応力に起因する外部接合端子部の損傷については、高い応力が作用する方向が落下衝撃の場合と異なるため、損傷を抑制する効果が得られない。
本発明は、前記従来技術では十分に解決できなかった、半導体パッケージと実装基板の線膨張係数差により外部接合端子に発生する応力に起因するランドからの引出し配線の損傷による半導体パッケージの信頼性低下を抑制する課題を解決することを目的とする。併せてランド表面とはんだとの十分な接合面積を確保するとともに、はんだ接合部への応力集中を抑制し、はんだの損傷による半導体パッケージの信頼性低下の抑制も目的とする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明によって前記課題を解決し、半導体パッケージと実装基板の熱膨張係数差に起因した熱応力によるランド引出し配線の断線を抑制する。
(1)ランドと外部接合端子の接合構造について、上記NSMD構造部分とSMD(Solder Mask Defined、またはオーバーレジストと呼称される)構造部分をそれぞれ3箇所以上設け、引出し配線表面を絶縁膜で覆う形態に関する。具体的には、半導体素子と、半導体素子が搭載されたプリント基板と、プリント基板の半導体素子搭載面とは反対側の表面層に設けられたランドと、ランドから延びてランドと同じ表面層に形成された配線と、ランドに接合された外部接合端子と、ランドに外部接合端子を接合するための略円形状の開口部を形成したプリント基板の表面を覆う絶縁膜と、を有し、絶縁膜の開口部内周端とランド表面とが接触する部分、すなわちランド表面が絶縁膜で覆われるSMD構造部分と、ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成される部分、すなわちNSMD構造部分を、それぞれ3箇所以上設け、ランドから延びた配線の表面は絶縁膜で覆われていることを特徴とする半導体パッケージである。
(2)前記(1)で記載した、前記絶縁膜の開口部内周端とランド表面とが接触する部分(SMD構造部分)と、ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成される部分(NSMD構造部分)が、ランド外縁に沿って交互に形成されていることを特徴とする半導体パッケージである。
(3)ランドと外部接合端子の接合構造について、上記NSMD構造部分とSMD構造部分をそれぞれ3箇所以上設け、NSMD構造部分の少なくとも1箇所を半導体素子の中心と絶縁膜の開口部中心とを結ぶ線と交わる位置に設け、引出し配線表面を絶縁膜で覆う形態に関する。具体的には、半導体素子と、半導体素子が搭載されたプリント基板と、プリント基板の半導体素子搭載面とは反対側の表面層に設けられたランドと、ランドから延びてランドと同じ表面層に形成された配線と、ランドに接合された外部接合端子と、ランドに外部接合端子を接合するための略円形状の開口部を形成したプリント基板の表面を覆う絶縁膜と、を有し、絶縁膜の開口部内周端とランド表面とが接触する部分、すなわちNSMD部分と、ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成される部分、すなわちSMD部分をそれぞれ3箇所以上設け、前記ランド外縁端と絶縁膜の開口部内周端との間に隙間が形成されるNSMD構造部分の少なくとも1箇所は、半導体素子の中心と絶縁膜の開口部中心を結ぶ線と交わる位置にあり、ランドから延びた配線の表面は絶縁膜で覆われていることを特徴とする半導体パッケージである。
(4)前記(3)で記載したNSMD構造部分の少なくとも1箇所を半導体素子の中心と絶縁膜の開口部中心を結ぶ線と交わる位置に設けるのは、半導体素子の外縁部と交差する位置のランド、外縁部より内側にあるランドおよび外縁部より外側で半導体素子に隣接したランド群については、半導体素子の中心と反対側の方向であることを特徴とする半導体パッケージである。
(5)前記(3)で記載したNSMD構造部分の少なくとも1箇所を半導体素子の中心と絶縁膜の開口部中心を結ぶ線と交わる位置に設けるのは、半導体素子の外縁部から最も離れた位置にあるランド群については、半導体素子の中心方向側であることを特徴とする半導体パッケージである。
本発明では、ランドと外部接合端子の接合構造について、NSMD構造部分とSMD構造部分をそれぞれ3箇所以上設け、ランドから伸びる引出し配線をSMD構造部分から引出し、配線の表面を絶縁膜(ソルダレジスト)で覆うようにする。これによって、配線絶縁膜とはんだとの接触界面が配線の幅方向に横切ることがなくなるので配線に発生する熱応力を抑制することができる。また、NSMD構造部分とSMD構造部分をそれぞれ3箇所以上設けることで、ランド表面と外部接合端子であるはんだとの十分な接合面積を確保することができる。
温度変化によって外部接合端子に発生する応力は、半導体素子が半導体パッケージの中央部に搭載されている場合、半導体素子の中心と外部接合端子の中心を結ぶ線に沿った方向に生じる熱変形に起因して生じる。そのため、外部接合端子部では、前記熱変形方向に高い応力が発生するようになる。半導体素子の中心と外部接合端子の中心を結ぶ線とランドの外縁が交わる位置の少なくとも1箇所を前記NSMD構造部分にすると、この部分では、はんだがランド表面だけでなくランド側面にも接合されているので、応力が広範囲に分散され、はんだの損傷を抑制することができる。
上記半導体素子の中心と外部接合端子の中心を結ぶ線とランドの外縁が交わる位置は、各外部接合端子部に2箇所存在する。上記交差部分の少なくとも1箇所に設ける前記NSMD構造部分は、前記2箇所の交差部分のうち、応力が高くなる側に形成するのが望ましく、半導体パッケージ内における外部接合端子の位置によって適宜選択する。
半導体素子の外縁部と交差するランド、半導体素子の外縁部より内側にあるランドおよび半導体素子の外縁部より外側で半導体素子に最も隣接したランド群については、NSMD構造部分を半導体素子の中心とは反対側の方向に設ける。前記した半導体素子外縁部近傍や内側にあるランドでは、半導体素子の中心と反対側方向に高い応力が発生する。この部分をNSMD構造とすることによって外部接合端子部で発生する応力が分散かつ抑制され、はんだの損傷を防ぐことができる。
また、半導体素子の外縁部から最も離れた位置にあるランド群については、NSMD構造部分を半導体素子の中心の方向に設ける。このランド群では、半導体素子の中心方向側に高い応力が発生するので、この部分をNSMD構造とすることによって、外部接合端子部で発生する応力を分散かつ抑制できる。
以下、図面を参照して本発明の実施例を詳細に説明する。
図1乃至図4は、本発明の実施例1の半導体パッケージ(半導体装置)に係る図であり、
図1は、半導体パッケージの概略構成を示す図((a)は模式的断面図,(b)は模式的底面図)、
図2は、半導体パッケージのランドに外部接合端子を接合する前の状態を示す図((a)は模式的平面図,(b)は(a)のA−A線に沿う模式的断面図,(c)は(a)のB−B線に沿う模式的断面図)、
図3は、図1(a)の一部を拡大した模式的断面図である。
図1((a),(b))に示すように、本発明の実施例1である半導体パッケージは、半導体素子(半導体チップ)1、インターポーザと呼ばれるプリント配線基板5、外部接合端子9、半導体素子1とプリント配線基板5とを電気的に接続する金属ワイヤなどの導電性部材3、封止樹脂4、接着部材2等を備えている。
図1(a)に示すように、半導体素子1は、プリント配線基板5の半導体素子搭載面である主面5a上に接着部材2によって搭載されている。プリント配線基板5の主面5a上には半導体素子1と導電性部材3を覆うように封止樹脂4が設けられており、半導体素子1、導電性部材3およびプリント配線基板5の主面5aを保護している。プリント配線基板5の半導体素子搭載面(主面5a)とは反対側の面(裏面)5bには、バンプ状の外部接合端子9が複数設けられおり、複数の外部接合端子9は、図1(b)に示すように、格子状に配列されている。図1(b)では、プリント配線基板5の中央部に16個、外周部分に4列で256個、計272個の外部接合端子9を配置している。
プリント配線基板5は、図3に示すように、主に、コア層6と、コア層6の主面に設けられ、かつ金属細線が接合された電極12と、コア層6の主面と反対側の裏面に設けられ、かつ外部接合端子9が接合されたランド8と、ランド8から延びてランド8と同じ平面上に形成された引出し配線10と、電極12から延びて電極12と同じ平面上に形成された配線13と、配線13と引出し配線10とを電気的に接続する内部配線(スルーホール配線)11と、コア層6の主面、裏面をそれぞれ覆う絶縁膜(ソルダレジスト膜)7とを有する構成になっている。電極12は、プリント配線基板5の主面5a側に形成された配線13の一部で構成され、ランド8は、プリント配線基板5の裏面5b側に形成された引出し配線10の一部で形成されている。
半導体素子1とプリント配線基板5は、図示されていない半導体素子表面の電極とプリント配線基板5の電極12とを金属細線などの導電性部材3で電気的に接続することによって電気的導通がなされる。ランド8と電極12には、絶縁膜7の開口部14、15がそれぞれ設けられており、電極12に導電性部材3が、ランド8には外部接合端子9が接合できるようになっている。プリント配線基板5の裏面5b側のランド8には外部接合端子9が接合されており、外部接合端子9は、導電性部材3とプリント配線基板5の配線を経由して、半導体素子1と電気的導通がなされている。
プリント配線基板5には、エポキシ樹脂やBT樹脂などとガラスクロスを組み合わせたコア層6と配線13や内部配線11などを設けた多層プリント配線基板や、ポリイミド樹脂などからなるテープ基板をコア層6として配線などを形成した配線基板などを用いる。導電性部材3には、金やアルミなどの金属細線を用いる。また、封止樹脂はエポキシ樹脂にシリカ粒子などを充てんした材料を用いる。外部接合端子9には錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)などを主材料とするはんだを用いる。
ランド8の平面形状は、図2(a)に示すように矩形となっている。絶縁膜7の開口部14の平面形状は円形であり、ランド8と重なってランド表面8aの中央部分は絶縁膜7から露出するが、ランド8の角部8cは絶縁膜7に覆われている。ランド8からの引出し配線10は、ランド角部8cから延びており、引出し配線10は絶縁膜7に覆われている。ランド角部8cでは、ランド表面8aと絶縁膜の開口部内周端14aが接触しており、この部分はSMD(オーバーレジスト)構造となっている(図2(b))。
ランド外縁端8bでランド角部8cどうしに挟まれたランド外縁の中央部8dは、ランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されている。この隙間16が形成される部分では、ランド表面8aとともにランド側面8eにもはんだが接合し、この部分はNSMD(ノンオーバーレジスト)構造となる(図2(c))。
上記したランド表面8aと絶縁膜7の開口部内周端14aが接触するSMD構造部分(ランド角部8c)と、ランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されるNSMD構造部分(ランド外縁中央部8d)は、一つのランドにそれぞれ4箇所設けられており、またこれらはランド外縁に沿って交互に形成されている。
本実施例1によれば、ランド8からの引出し配線10が絶縁膜7に覆われており、絶縁膜7とはんだ材からなる外部接合端子9との接触界面が引出し配線10の幅方向に横切るような位置にくることがない。これによって、温度変化時に上記接触界面の開閉口により引出し配線10に発生する熱応力を抑制することができる。また、NSMD構造部分とSMD構造部分をそれぞれ4箇所設けることで、NSMD構造部分のランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16を小さくすることができ、ランド表面8aと外部接合端子9の接合面積を広くすることができる。NSMD構造部分は、外部接合端子材がランド表面8aだけでなく側面にも接合されるため、外部接合端子9に生じる応力がランド表面8aと側面に分散するようになる。ランド表面8aと外部接合端子材との接合面積が広くなることでも発生応力の分散効果を得られる。これによって、外部接合端子9となるはんだ自体に発生する応力が高くなることを抑制することができ、ランド引出し配線10の損傷だけでなく、外部接合端子自体の損傷による半導体パッケージ(半導体装置)の信頼性低下を防ぐことができる。
なお、本実施例1では、ランド8の平面形状を矩形(四角形)としたが、四角形以上の五角形、六角形などの多角形形状であっても良い。この場合も絶縁膜7の開口部形状は円形とし、多角形の角部において絶縁膜7の開口部内周端14aがランド表面8aと接触するようにする。
ランド8から延びる引出し配線10が引出される方向は、引出し配線10全体が絶縁膜7に覆われているので、どの方向に設けてあっても応力抑制効果が得られる。しかし、温度変化によって外部接合端子部に発生する応力は、半導体素子1が半導体パッケージの中央部(方形状の平面において対角線が交差する部分)に搭載されている場合では、半導体素子1の中心(方形状の平面において対角線が交差する点)と外部接合端子9の中心を結ぶ線に沿った方向の熱変形に起因して発生する。そのため、外部接合端子部では、図4に示すように、半導体素子1の中心と外部接合端子部の中心を結んだ線Cとランド外縁8bとが交差する部分17に高い応力が発生する。したがって図4のように、この交差部分を除いた箇所18に引出し配線10を形成することで、配線応力の抑制効果をさらに高めることができる。
特に自動車に搭載されるエンジンコントロールユニットやカーナビゲーションシステムなどの電子機器に実装される半導体パッケージでは、使用される環境の温度変化幅が広く、実装基板が金属製筐体に接合される場合があり、半導体パッケージとの線膨張係数差がさらに拡大する。このような状態では、ランド8からの引出し配線10が絶縁膜7で覆われていても、応力が高くなる方向に配線が形成されていると、比較的高い応力が配線に発生する場合があるので、配線方向を応力が低い方向に形成する必要が生じる。
ランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されるNSMD構造部分の隙間16の間隔は、大きくなりすぎるとランド表面8aと外部接合端子である例えばはんだとの接合面積が減少するため、はんだ自体やはんだとランド表面8a界面に発生する応力が増大するようになる。そのため隙間16は、ランド側面8eに溶融したはんだが濡れるための最小の間隔とするのが望ましい。実際には、ランド8と絶縁膜の開口部14の位置合わせ精度も考慮する必要があるため、隙間16の最も間隔の広い部分(図4のD)を50μm程度になるようにランドサイズと絶縁膜の開口径を調整する。
図5及び図6は、本発明の実施例2である半導体パッケージに係る図であり、
図5は、半導体パッケージの模式的底面図、
図6は、半導体パッケージのランドに外部接合端子を接合する前の状態を示す模式的平面図である。
以下、図5及び図6を用いて本発明の実施例2を説明する。
温度変化によって外部接合端子9に発生する応力は、半導体素子(1)が半導体パッケージの中央部に搭載されている場合、半導体素子の中心と外部接合端子9の中心を結ぶ線Cに沿った方向の熱変形に起因して生じる。
そのため、外部接合端子部では、前記熱変形方向(線Cの方向)に高い応力が発生するようになる。半導体素子の中心と外部接合端子9の中心を結ぶ線Cとランド外縁8bが交わる位置19の少なくとも1箇所をランド外縁部8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成される部分(NSMD構造部分)にすると、この部分では、はんだがランド表面8aだけでなくランド側面8eにも接合されているので、応力がランド表面と側面の広範囲に分散され、はんだ自体のき裂や接合界面のき裂などの損傷を抑制することができる。
上記した半導体素子の中心と外部接合端子9の中心を結ぶ線Cとランド外縁8bが交わる位置19は、図6に示すように、各外部接合端子部に2箇所存在する。この交差位置19の少なくとも1箇所に設けるNSMD構造部分は、その外部端子接合部で応力が高くなる位置に形成するのが望ましく、半導体素子と外部接合端子9の位置関係でNSMD構造部分の形成位置を決定する。図5に示す、半導体素子の外縁部1aと交差する位置や半導体素子の外縁部1aより内側、および半導体素子の外縁部1aより外側で最も半導体素子に近接した複数の外部接合端子20については、NSMD構造部分を半導体素子の中心とは反対側の位置に設ける。また、半導体素子の外縁部から最も離れた位置にある外部接合端子群21は、NSMD構造部分を半導体素子の中心方向の位置に設ける。なお、これらNSMD構造部分の形成位置は、半導体パッケージ側の外部接合端子の接合部分に関するものである。
本発明の実施例3について、図を用いて説明する。
上記した本発明の実施例1,2では、ランド形状が矩形(四角形)であり、ランド表面8aと絶縁膜7の開口部内周端14aが接触するSMD構造部分(ランド角部8c)とランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されるNSMD構造部分(ランド外縁中央部8d)は、一つの外部接合端子部にそれぞれ4箇所設けられていた。このSMD部分とNSMD部分をそれぞれ3箇所設けた外部接合端子部構造の模式的平面図を図7((a),(b))に示す。図7((a),(b))は、ランドに外部接合端子を接合する前の平面構造である。
ランド角部8cは3箇所あり、この部分は絶縁膜7に覆われ、ランド表面と絶縁膜7の開口部内周端14aが接触するSMD構造部分となっている。ランド8から延びる引出し配線10は角部8cに形成され、引出し配線10は絶縁膜に覆われている。ランド外縁8bの角部8cどうしに挟まれた箇所22a、22bでは、ランド外縁端8bと絶縁膜7の開口内周端14aとの間に隙間16が形成されており、NSMD構造部分となっている。ランド外縁8bの角部8cにどうしに挟まれた箇所22のうちの1箇所22aは、円形をした絶縁膜7の開口部14の形に沿うような円弧状となっており、隙間16の間隔が広くならないようになっている。角部8cに囲まれた残りの2箇所22bは直線もしくは曲率半径の大きな曲線形状とし、隙間16の間隔が必要以上に広がらない形状とする。
上記したランド表面8aと絶縁膜7の開口部内周端14aが接触するSMD構造部分(ランド角部8c)とランド外縁端8bと絶縁膜7の開口部内周端14aとの間に隙間16が形成されるNSMD構造部分(ランド外縁中央部8d)は、一つのランドにそれぞれ3箇所設けられており、またこれらはランド外縁に沿って交互に形成されている。
本実施例3によれば、ランド8からの引出し配線10が絶縁膜7に覆われており、絶縁膜7とはんだ材からなる外部接合端子9との接触界面が配線10の幅方向に横切るような位置にくることがない。これによって温度変化時に引出し配線に発生する熱応力を抑制することができる。また、NSMD構造部分とSMD構造部分をそれぞれ3箇所設け、ランド外縁の形状を絶縁膜の開口部内周端との隙間が広くならない形状とし、ランド表面と外部接合端子の接合面積を広くすることができる。これによって、外部接合端子に用いるはんだ自体に発生する応力が高くなることを抑制することができ、ランド引出し配線の損傷だけでなく、外部接合端子自体の損傷による半導体パッケージの信頼性低下を防ぐことができる。
本実施例のように、NSMD構造部分とSMD構造部分をそれぞれ3箇所形成した外部接合端子部では、はんだ自体に発生する応力の低減効果が高いNSMD構造部分の範囲を広くすることができる。これによって、はんだの損傷を抑制する効果をより得られるようになる。
温度変化によって外部接合端子に発生する応力は、半導体素子が半導体パッケージの中央部に搭載されている場合、半導体素子の中心と外部接合端子の中心を結ぶ線Cに沿った方向の熱変形に起因して生じる。
上記した半導体素子の中心と外部接合端子の中心を結ぶ線Cとランド外縁8bが交わる位置19は、各外部接合端子部に2箇所存在し、このどちらか一方に高い応力が発生する。NSMD構造部分は、外部端子接合部で応力が高くなる位置に形成するのが望ましく、半導体素子と外部接合端子の位置関係でNSMD構造部分の外部接合端子部での形成位置を決定する。図7((a),(b))に示したランド形状では、NSMD構造部分の形成範囲が広い(ランド外縁に沿った方向の長さが長い)ため、応力の分散効果が他のNSMD構造部分22bより大きいので、22a部分を応力が高くなる位置に形成すると効果的である。
外部接合端子が、半導体素子の外縁部1aと交差する位置や半導体素子の外縁部1aより内側、および半導体素子の外縁部1aより外側で最も半導体素子に近接した位置にある場合(図5の20)は、図7(a)のように、NSMD構造部分を半導体素子の中心方向(図中の矢印の方向)とは反対側の位置に設ける。また、半導体素子の外縁部から最も離れた位置にある外部接合端子群21は、図7(b)のようにNSMD構造部分を半導体素子の中心方向(図中の矢印の方向)側の位置に設ける。
図8は図7((a),(b))に示した実施例3の他の様態を示す図であり、ランドに外部接合端子を接合する前の模式的平面図である。
図7((a),(b))と異なる点は、3箇所あるNSMD構造部分23の形成範囲(ランド外縁に沿った方向の長さ)がほぼ同じであり、この部分のランド外縁部の形状が、円形をした絶縁膜7の開口部14の形に沿うような円弧状となっていることである。本実施例でも、NSMD構造部分23の少なくとも一箇所は、半導体素子の中心と外部接合端子の中心を結ぶ線Cとランド外縁8bが交わる位置の高い応力が発生する側に形成する。
上記した本発明による半導体パッケージは、外部接合端子9を介して、図9に示すように、携帯機器や自動車用途の各種電子制御機器の実装基板24に実装される。
半導体パッケージを実装基板に実装した状態に温度変化、特に温度降下の場合、外部接合端子であるはんだの応力緩和効果が低減するため、外部接合端子部に大きな応力が発生する。通常、実装基板の線膨張係数は半導体パッケージの見掛けの線膨張係数より大きいので、実装基板の変形によって外部接合端子の半導体パッケージ側の接合部では、半導体パッケージの中心とは反対方向側に大きな引張り応力(あるいは塑性ひずみ)が発生する。この外部接合端子部に発生する引張り応力は、特に半導体パッケージの中でも線膨張係数が小さい半導体素子部にある外部接合端子において大きくなる。
上記本発明の実施例で示したプリント配線基板をインターポーザとして封止樹脂で封止した半導体パッケージでは、通常インターポーザの線膨張係数が封止樹脂より大きくなっている。したがって、半導体パッケージ自体は温度降下によって、上に凸の反り変形が生じるようになる。半導体パッケージの中心部は半導体素子の拘束によって大きな反りは発生しないが、半導体素子外縁の外側部分、特に半導体パッケージの外縁部分での反りは大きくなる。この半導体パッケージ外縁部分のパッケージ側の外部接合端子部では、パッケージの反り変形によって半導体パッケージの中心方向側に引張り応力が発生するようになる。
本発明の実施例1である半導体パッケージ(半導体装置)の概略構成を示す図((a)は模式的断面図,(b)は模式的底面図)である。 本発明の実施例1である半導体パッケージのランドに外部接合端子を接合する前の状態を示す図((a)は模式的平面図,(b)は(a)のA−A線に沿う模式的断面図,(c)は(a)のB−b線に沿う模式的断面図)である。 図1(a)の一部を拡大した模式的断面図である。 本発明の実施例1の変形例である半導体パッケージのランドに外部接合端子を接合する前の状態を示す模式的平面図である。 本発明の実施例2である半導体パッケージの模式的底面図である。 本発明の実施例2である半導体パッケージのランドに外部接合端子を接合する前の状態を示す模式的平面図である。 本発明の実施例3である半導体パッケージのランドに外部接合端子を接合する前の状態を示す図((a)及び(b)は模式的平面図)である。 実施例3の他の様態を示す図であり、ランドに外部接合端子を接合する前の状態を示す模式的平面図である。 本発明を適用した半導体パッケージを実装基板に実装した状態を示す模式的断面図である。
符号の説明
1…半導体素子
2…接着部材
3…導電性部材
4…封止樹脂
5…プリント配線基板(インターポーザ)
7…絶縁膜
8…ランド
9…外部接合端子
10…引出し配線
12…電極
13…表面配線
14…絶縁膜の開口部
16…隙間
17、19…半導体素子の中心と外部接合端子の中心を結ぶ線とランド外縁が交わる位置
24…実装基板

Claims (5)

  1. 半導体素子と、
    第1の面及び前記第1の面と反対側の第2の面とを有し、前記第1の面側に前記半導体素子が搭載された配線基板と、
    前記配線基板の第2の面側に設けられたランドと、
    前記ランドから延びて前記配線基板の第2の面側に設けられた配線と、
    前記ランドに接合された外部接合端子と、
    前記配線基板の第2の面側に設けられた絶縁膜であって、前記ランドに前記外部接合端子を接合するための開口部が形成された絶縁膜とを有し、
    前記絶縁膜の開口部内周端と前記ランド表面とが接触する部分と、前記ランド外縁端と前記絶縁膜の開口部内周端との間に隙間が形成される部分とをそれぞれ3箇所以上設け、
    前記ランドから延びた配線の表面は前記絶縁膜で覆われていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記絶縁膜の開口部内周端と前記ランド表面とが接触する部分と、前記ランド外縁端と前記絶縁膜の開口部内周端との間に隙間が形成される部分が、前記ランド外縁に沿って交互に形成されていることを特徴とする半導体装置。
  3. 半導体素子と、
    第1の面及び前記第1の面と反対側の第2の面とを有し、前記第1の面側に前記半導体素子が搭載された配線基板と、
    前記配線基板の第2の面側に設けられたランドと、
    前記ランドから延びて前記配線基板の第2の面側に設けられた配線と、
    前記ランドに接合された外部接合端子と、
    前記配線基板の第2の面側に設けられた絶縁膜であって、前記ランドに前記外部接合端子を接合するための開口部が形成された絶縁膜とを有し、
    前記絶縁膜の開口部内周端と前記ランド表面とが接触する部分と、前記ランド外縁端と前記絶縁膜の開口部内周端との間に隙間が形成される部分とをそれぞれ3箇所以上設け、
    前記ランド外縁端と前記絶縁膜の開口部内周端との間に隙間が形成される個所の少なくとも1箇所は、前記半導体素子の中心と前記絶縁膜の開口部中心を結ぶ線と交わる位置にあり、
    前記ランドから延びた配線の表面は、前記絶縁膜で覆われていることを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記ランドは、複数設けられ、
    前記複数のランドは、前記半導体素子の外縁部と交差する位置の第1のランドと、前記半導体素子の外縁部より内側にある第2のランドと、前記半導体素子の外縁部より外側で前記半導体素子に隣接した第3のランドとを含み、
    前記第1乃至第3のランドを含むランド群は、前記ランド外縁部と絶縁膜の開口部内周端との間に隙間が形成される部分が、前記半導体素子の中心とは反対側の方向で、前記半導体素子の中心と絶縁膜の開口部中心とを結んだ線と交わる位置にあることを特徴とする半導体装置。
  5. 請求項3に記載の半導体装置において、
    前記半導体素子の外縁部から最も離れた位置にあるランド群は、前記ランド外縁部と前記絶縁膜の開口部内周端との間に隙間が形成される部分が、前記半導体素子の中心側方向で、前記半導体素子の中心と前記絶縁膜の開口部中心とを結んだ線と交わる位置にあることを特徴とする半導体装置。
JP2005181913A 2005-06-22 2005-06-22 半導体装置 Pending JP2007005452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005181913A JP2007005452A (ja) 2005-06-22 2005-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005181913A JP2007005452A (ja) 2005-06-22 2005-06-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2007005452A true JP2007005452A (ja) 2007-01-11

Family

ID=37690792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005181913A Pending JP2007005452A (ja) 2005-06-22 2005-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2007005452A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099929A (ja) * 2007-10-16 2009-05-07 Samsung Electro Mech Co Ltd 印刷回路基板
JP2009239240A (ja) * 2008-03-07 2009-10-15 Panasonic Corp プリント基板および表面実装デバイスの実装構造体
US8026616B2 (en) 2008-01-30 2011-09-27 Samsung Electronics Co., Ltd. Printed circuit board, semiconductor package, card apparatus, and system
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
US8466565B2 (en) 2009-04-09 2013-06-18 Renesas Electronics Corporation Substrate and semiconductor device
JP2017022149A (ja) * 2015-07-07 2017-01-26 日立オートモティブシステムズ株式会社 配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8233288B2 (en) 2007-04-24 2012-07-31 Panasonic Corporation Electronic component package, electronic component mounted apparatus, method of inspecting bonding portion therein, and circuit board
JP2009099929A (ja) * 2007-10-16 2009-05-07 Samsung Electro Mech Co Ltd 印刷回路基板
US8026616B2 (en) 2008-01-30 2011-09-27 Samsung Electronics Co., Ltd. Printed circuit board, semiconductor package, card apparatus, and system
JP2009239240A (ja) * 2008-03-07 2009-10-15 Panasonic Corp プリント基板および表面実装デバイスの実装構造体
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8466565B2 (en) 2009-04-09 2013-06-18 Renesas Electronics Corporation Substrate and semiconductor device
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
JP2017022149A (ja) * 2015-07-07 2017-01-26 日立オートモティブシステムズ株式会社 配線基板

Similar Documents

Publication Publication Date Title
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR100426825B1 (ko) 반도체 장치
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2001015628A (ja) 半導体装置及び半導体装置用基板
JP2007005452A (ja) 半導体装置
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4777692B2 (ja) 半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP3929381B2 (ja) 半導体装置
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
JP3658162B2 (ja) 半導体装置
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP5466218B2 (ja) 半導体パッケージ
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JP2005252074A (ja) 半導体装置及び電子装置
JP2013211497A (ja) 部品接合構造
JP2005150771A (ja) 配線基板、半導体装置およびパッケージスタック半導体装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
US11139228B2 (en) Semiconductor device
JP2001267452A (ja) 半導体装置
JP4640950B2 (ja) 半導体装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置
JP2023165124A (ja) 半導体装置
JP2005268575A (ja) 半導体装置