CN101276994A - 半导体光元件的制造方法 - Google Patents

半导体光元件的制造方法 Download PDF

Info

Publication number
CN101276994A
CN101276994A CNA2008100874734A CN200810087473A CN101276994A CN 101276994 A CN101276994 A CN 101276994A CN A2008100874734 A CNA2008100874734 A CN A2008100874734A CN 200810087473 A CN200810087473 A CN 200810087473A CN 101276994 A CN101276994 A CN 101276994A
Authority
CN
China
Prior art keywords
resist
film
wave guide
layer
guide ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100874734A
Other languages
English (en)
Other versions
CN101276994B (zh
Inventor
冈贵郁
阿部真司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101276994A publication Critical patent/CN101276994A/zh
Application granted granted Critical
Publication of CN101276994B publication Critical patent/CN101276994B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

稳定地防止波导脊的半导体层和电极层的接触面积减小，并且防止在该半导体层上的刻蚀损伤。在半导体叠层结构的表面形成抗蚀剂图形(76)，通过干法刻蚀形成波导脊(40)，在波导脊(40)的表面残留着抗蚀剂图形(76)的状态下，在n－GaN衬底(12)上形成SiO2膜(78)，接下来，形成使波导脊(40)顶部上的SiO2膜(78)露出、具有与n－GaN层(74)的下表面相同程度的高度的表面且埋设沟道(38)的SiO2膜(78)的抗蚀剂图形(82)，将抗蚀剂图形(82)作为掩模除去SiO2膜(78)，在SiO2膜(78)上形成开口部(44a)，通过使用有机溶剂的湿法刻蚀除去抗蚀剂图形(76)和抗蚀剂图形(82)，形成p侧电极(46)。

Description

半导体光元件的制造方法
技术领域
本发明涉及半导体光元件的制造方法，特别涉及在波导脊顶部具备电极的半导体光元件的制造方法。
背景技术
近年来，作为在光盘的高密度化中需要的能够从蓝色区域到紫外线区域进行发光的半导体激光器，正在广泛地进行采用AlGaInN等氮化物系III-V族化合物半导体的氮化物系半导体激光器的研究开发，并且已经实用化。
这样的蓝紫色LD(以下，将激光二极管记为LD)是通过在GaN衬底上结晶生长化合物半导体而形成的。
代表性的化合物半导体是III族元素和V族元素结合后的III-V族化合物半导体，通过多个III族原子和V族原子结合而得到具有各种组成比的混合晶体化合物半导体。作为在蓝紫色LD中使用的化合物半导体，例如是GaN、GaPN、GaNAs、InGaN、AlGaN。
波导脊型LD通常在波导脊的顶部设置电极层。在覆盖波导脊的绝缘膜上，在波导脊顶部设置开口，通过该开口进行该电极层和波导脊的最上层即接触层的连接。具有该开口的绝缘膜利用采用形成波导脊时所使用的抗蚀剂掩模的剥离法(lift off)而形成。由此，与接触层粘结的抗蚀剂掩模在与接触层的接合部沿接触层的表面凹陷，所以，剥离之后，覆盖波导脊的绝缘膜的一部分残留在该槽的部分，并且仅该残留的绝缘膜部分覆盖接触层的表面，电极层与波导脊顶部的接触层的接触面积变得比波导脊顶部的接触层的整个表面积小。
在现有的红色LD中所使用的接触层的材料例如GaAs等中，由于接触电阻比较低，所以，由剥离法产生的接触面积的减小不会使接触电阻较大地增加，对LD动作电压的上升不会造成较大的影响。
但是，在蓝紫色LD的情况下，在接触层中所使用的材料是GaN，材料的接触电阻比较高，由此，电极和接触层的接触面积降低，其结果是，使电极和接触层的接触电阻提高，并且使蓝紫色LD的动作电压提高。
用于防止电极和接触层的接触面积的减小的LD制造方法的公知例子如下所述。
在形成氮化物半导体激光器元件的情况下，首先，在包括多个半导体层的晶片的p型接触层上形成由钯/钼/金构成的p型电极层。接下来，在p型电极层上形成条纹状的抗蚀剂掩模(未图示)，由RIE(反应性离子刻蚀)形成脊条纹。即，以Ar气利用刻蚀形成p型电极，并且，通过Ar、Cl2和SiCl4的混合气体刻蚀到p型接触层和p型覆盖层的途中、或者刻蚀到p引导层的途中，由此，形成脊条纹。并且，在残留脊条纹的抗蚀剂的状态下，以覆盖晶片上表面的方式形成厚度为0.5μm的绝缘膜(主要是由ZrO2构成的Zr氧化物)。之后，除去抗蚀剂，由此，脊条纹的上边露出。并且，以覆盖p型电极和至少其两侧附近的绝缘膜的方式，形成由钼和金构成的p型焊盘电极。(例如，参考专利文献1，第9页，42-50行，图1)
此外，在另一公知例子中，公开了用于制造包括层叠两种不同的光致抗蚀剂层的台阶的脊波导半导体LD的自对准法。该制造方法是如下的方法。
下侧的光致抗蚀剂层仅在具有小于300nm的波长的光下反应，上侧的光致抗蚀剂层仅在具有比300nm长的波长的光下反应。在第二覆盖波导层和在其上形成罩(cap)层的半导体叠层结构中，除去罩层和第二覆盖波导层的一部分，形成脊结构和双沟道(duble channel)。并且，在脊结构和双沟道的表面上形成第二绝缘膜。在该第二绝缘膜上形成下层的第一光致抗蚀剂层和上层的第二光致抗蚀剂层。为了露出脊结构附近的第一光致抗蚀剂层，对第二光致抗蚀剂层进行构图。接下来，为了露出脊结构上的第二绝缘膜，对第一光致抗蚀剂层进行RIE处理。接下来，为了除去脊外侧的第二绝缘膜，进行包括RIE处理的刻蚀处理。接下来，除去残存的第一光致抗蚀剂层和第二光致抗蚀剂层，蒸镀第一金属层作为电极(例如，参考专利文献2，段落序号[0024]至[0034]，图7至图18)。
并且，在另一公知例中，使用Al的金属掩模，利用湿法刻蚀对接触层进行刻蚀，并且，使金属掩模残留，将接触层作为掩模进行湿法刻蚀，由此，形成脊与沟道，并且，利用等离子体CVD在整个面上形成绝缘膜，然后，以剥离法除去Al图形和堆积在其上的绝缘模。然后，利用通常的光刻工艺，形成p侧电极的部分露出的抗蚀剂图形，将该抗蚀剂图形作为掩模，对电极材料进行真空蒸镀，以剥离法除去抗蚀剂图形和其上的电极材料，形成与脊的接触层靠紧的电极(例如，专利文献3，段落序号[0025]到[0034]以及图1)。
并且，在另一公知例子中，公开了这样的步骤。在接触层表面的几乎整个表面上形成第一保护膜，在该第一保护膜上形成条纹状的第三保护膜。在附加有第三保护膜的的状态下对第一保护膜进行刻蚀之后，除去第三保护膜，形成条纹状的第一保护膜。将第一保护膜作为掩模，刻蚀到p侧接触层和接触层之下的层例如p侧覆盖层的途中，由此，形成条纹状波导。接下来，在刻蚀为条纹状的波导的侧面而露出的氮化物半导体层、先前的刻蚀中p侧覆盖层的平面上形成材料与第一保护膜不同且具有绝缘性的第二保护膜，利用剥离法只除去第一保护膜，在第二保护膜和p侧覆盖层上，形成与该p层接触层电连接的p电极(例如，参考专利文献4，段落序号[0020]至[0027]，图1)。
在这些现有的方法中，即使可确保波导脊的接触层和电极层的接触面积，包括同时刻蚀金属膜和金属膜的下层的半导体层的步骤、或在使用两层抗蚀剂的情况下使下层抗蚀剂稳定地残留预定厚度而停止刻蚀的步骤、或在将金属膜作为掩模或进行使用多个保护膜的情况下的剥离的步骤等，在稳定地制造具有特性一致的器件上存在问题。此外，在使用多个抗蚀剂或保护膜的情况下，存在步骤的自由度的降低等问题。
由此，通过简单的步骤，以稳定地防止在波导脊的上表面半导体层和电极层的接触面积减小为目的，开发了如下制造步骤。
首先，在层叠有半导体层的晶片中形成槽部，由此，形成波导脊，在晶片的整个表面上形成SiO2膜。接下来，在晶片的整个表面上涂敷抗蚀剂，以槽部的抗蚀剂膜的膜厚比波导脊的顶部的抗蚀剂膜厚的方式形成抗蚀剂膜。接下来，从抗蚀剂膜的表面均匀地利用干法刻蚀除去抗蚀剂，槽部的抗蚀剂膜残留，除去波导脊的顶部的抗蚀剂膜，形成使波导脊的顶部露出的抗蚀剂图形。接下来，将该抗蚀剂图形作为掩模，从表面均匀地刻蚀露出的SiO2膜，使形成在槽部的侧面和底部上的SiO2膜残留，除去形成在波导脊顶部的SiO2膜，在波导脊的顶部，在SiO2膜上可靠地形成开口部。
接下来，除去抗蚀剂图形之后，在导管脊的顶部形成p侧电极。
并且，作为将p型欧姆电极作为掩模形成脊条纹的公知例子，公开了如下实例，在由GaN构成的p型接触层的上表面，形成条纹状的金属层(第一层是Ni/Au，第二层是Pt)，接下来，进行热处理(合金化)，形成p侧欧姆电极，将该p侧欧姆电极作为掩模，将Cl2用作刻蚀气体进行刻蚀，直到p型引导层露出(例如，参考专利文献5，段落序号[0035]至[0038]，图2)。
此外，在进行脊的形成的其他公知例子中，公开了如下所述的步骤。
在第一步骤中，在p侧接触层表面的几乎整个表面上形成由Si氧化物构成的第一保护膜，在该第一保护膜上形成条纹状的第三保护膜。在带有第三保护膜的的状态下，对第一保护膜进行刻蚀之后，除去第三保护膜，形成条纹状的第一保护膜。
在第二步骤中，从形成有第一保护膜的p侧接触层的没有形成第一保护膜的部分进行刻蚀，在第一保护膜的正下部分形成与保护膜的形状对应的条纹状的波导区域。
接下来，在第三步骤中，使用与第一保护膜不同且具有绝缘性的材料，在条纹状波导的侧面、进行刻蚀而露出的氮化物半导体层(p侧覆盖层)的平面以及第一保护膜上形成第二保护膜。在形成第二保护膜之后，由刻蚀除去第一保护膜，由此，仅除去形成在第一保护膜上的第二保护膜，在条纹的侧面以及p侧覆盖层的平面上连续地形成第二保护膜。
第三步骤的刻蚀处理没有特别的限定，例如，举例为采用氢氟酸进行干法刻蚀的方法(例如，参考专利文献6，段落序号[0018]至[0024]，图6)。
此外，在进行形成脊的其他公知例子中公开了如下所述的步骤。
在蓝宝石衬底上形成GaN系材料的外延生长层，在最上层的p-GaN接触层上形成条纹状的第一掩模的SiO2膜，将该SiO2膜作为掩模，通过干法刻蚀形成脊条纹。
接下来，在脊条纹的两肋以及SiO2膜上无选择地形成AlGaN埋入层，在AlGaN埋入层上形成作为第二掩模的SiO2膜，进一步地形成抗蚀剂膜。该抗蚀剂膜利用旋涂形成，与脊条纹的顶上的SiO2膜对应的部分比脊条纹两肋薄，利用氧气等的干法刻蚀，除去与脊条纹部对应的部分的抗蚀剂膜，作为第二掩模的SiO2膜露出。公开了如下步骤：采用CF4选择性地对所露出的SiO2膜进行刻蚀，使该部分的AlGaN埋入层露出，利用灰化除去所残留的抗蚀剂膜，使作为第二掩模的SiO2膜露出，将作为第二掩模的SiO2膜作为掩模，利用湿法刻蚀，除去AlGaN埋入层，使脊条纹的顶上的第一掩模的SiO2膜露出，接下来，通过湿法刻蚀除去作为第一掩模的SiO2膜和作为第二掩模的SiO2膜(例如，参考专利文献7，段落序号[0030]至[0040]，图2～图12)。
此外，在进行脊形成的其他公知例子中公开了如下所述的步骤。
在蓝宝石衬底上通过MOCVD等形成GaN系叠层结构，在该叠层结构的第二接触层上形成条纹形状的第二电极，将该第二电极作为掩模形成脊结构。以包含该脊结构的两侧、在脊结构中包含的第二覆盖层的两侧面和第二接触层的两侧面的各自下部的方式形成SiO2绝缘层。并且，在该绝缘层上涂敷抗蚀剂膜。该抗蚀剂膜在脊结构上形成得较薄，在脊结构的两肋上形成得较厚。此外，该抗蚀剂膜的顶面的高度为大致相同的高度。接下来，利用刻蚀，使第二电极的顶面、两侧面以及第二接触层的两侧面的各自的上部露出，形成具有台面(mesa)结构的宽度的条纹形状金属膜(例如，参考专利文献8，段落序号[0064]至[0073]，图3～图6)。
专利文献1  再公开特许(A1)JP WO2003/085790公报
专利文献2  特开2000-22261号公报
专利文献3  特开2000-340880号公报
专利文献4  特开2003-142769号公报
专利文献5  特开2004-253545号公报
专利文献6  特开2000-114664号公报
专利文献7  特开2000-164987号公报
专利文献8  特开2002-335048号公报
在现有的方法中，在形成波导脊后，以SiO2膜覆盖并涂敷抗蚀剂，槽部的抗蚀剂膜残留，形成使波导脊的顶部露出的抗蚀剂图形，将该抗蚀剂图形作为掩模，从表面均匀地刻蚀所露出的SiO2膜，使在沟部侧面以及底部所形成的SiO2膜，除去形成在波导脊顶部的SiO2膜，在波导脊顶部形成SiO2膜的开口部的步骤中，作为除去SiO2膜的刻蚀，在进行干法刻蚀的情况下，存在在被SiO2膜覆盖的半导体层中产生由刻蚀导致的损伤的情况。例如，在SiO2膜的下层是p型接触层的情况下，受到由刻蚀导致的损伤，存在接触电阻增加的情况。特别地，p型接触层由GaN系材料构成时，存在如下问题：GaN系材料由湿法刻蚀难以进行材料的除去，并且，以湿法刻蚀除去该损伤的部分也是困难的。
发明内容
本发明是为了解决上述问题而进行的，第一目的是提供成品率较高的半导体光元件的制造方法，可利用简单的步骤稳定地防止波导脊上表面中半导体层和电极层的接触面积减小，并且，防止由波导脊顶部的半导体层的刻蚀导致的损伤。
本发明的半导体光元件的制造方法，包括如下步骤：在半导体叠层结构的表面上涂敷抗蚀剂，利用照相制版步骤，形成与波导脊对应的条纹状的第一抗蚀剂图形，该半导体叠层结构是在衬底上依次层叠有第一导电型的第一半导体层、活性层以及第二导电型的第二半导体层的结构；将第一抗蚀剂图形作为掩模，利用干法刻蚀，从其上表面侧除去第二半导体层，形成波导脊和与该波导脊邻接且底部残留有一部分第二半导体层的凹部；在波导脊的表面上残留有第一抗蚀剂图形的状态下，在波导脊和凹部的表面上形成第一绝缘膜；形成使波导脊顶部上的第一绝缘膜的表面露出且具有波导脊顶部的第一抗蚀剂图形表面以下高度的表面、并且对凹部的第一绝缘膜进行埋设的第二抗蚀剂图形；将第二抗蚀剂图形作为掩模，利用刻蚀，除去第一绝缘膜，使在波导脊的表面上所残留的第一抗蚀剂图形露出；除去所露出的波导脊顶部的第一抗蚀剂图形和第二抗蚀剂图形；在波导脊的第二半导体层表面上形成电极层。
在本发明的半导体光元件的制造方法中，在波导脊的表面上残留有第一抗蚀剂图形的状态下，在波导脊和凹部的表面上形成第一绝缘膜，将第二抗蚀剂图形作为掩模，利用刻蚀，除去第一绝缘膜，使在波导脊的表面上所残留的第一抗蚀剂图形露出，除去所露出的波导脊顶部的第一抗蚀剂图形和第二抗蚀剂图形，所以，可以第二半导体层和电极层的接触面积无减小地粘接。
并且，在除去第一绝缘膜时，例如即使使用干法刻蚀，在波导脊表面上残留的第一抗蚀剂图形也起到保护膜的作用，可以防止在第二半导体层表面上由干法刻蚀导致的损伤，所以，可抑制由干法刻蚀引起的第二半导体层的接触电阻的增加。
附图说明
图1是本发明的一实施方式的LD截面图。
图2是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图3是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图4是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图5是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图6是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图7是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图8是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图9是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图10是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图11是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图12是示出本发明的LD制造方法的各制造步骤的LD的一部分截面图。
图13是示出本发明的LD的另一制造方法的各制造步骤的LD的一部分截面图。
图14是示出根据本发明的LD的另一制造方法的各制造步骤的LD的一部分截面图。
图15是示出根据本发明的LD的另一制造方法的各制造步骤的LD的一部分截面图。
具体实施方式
在以下的实施方式中，作为半导体光元件，例如以蓝紫色LD为例进行说明，但不限于此，应用于红色LD等全部半导体光元件中能够得到相同的效果。
实施方式1
图1是本发明的一实施方式的LD的截面图。并且，在各图中相同的符号表示相同或相当的部分。
在图1中，该LD10是波导脊型蓝紫色LD，在作为n型GaN衬底12(下面将“n型”记为“n-”，将“p型”记为“p-”，特别地在没有掺杂杂质的未掺杂情况下记为“i-”)的一个主面的Ga表面上，形成由n-GaN形成的缓冲层14、在该缓冲层14上由n-AlGaN形成的作为第一半导体层的例如第一n-覆盖层16、第二n-覆盖层18和第三n-覆盖层20，在该第三n覆盖层20上依次层叠由n-GaN形成的n侧光引导层22、由InGaN形成的n侧SCH(Separate Confinement Heterostructure：分别限制异质结)层24以及活性层26。
在该活性层26上依次层叠由InGaN形成的p侧SCH层28、由p-AlGaN形成的电子势垒层30、由p-GaN形成的p侧光引导层32、由p-AlGaN形成的p-覆盖层34和由p-GaN形成的接触层36。作为第二半导体层，在本实施方式中，包含p-覆盖层34和接触层36。但是，根据情况，第二半导体层也可以是一层或三层以上。
在接触层36和p-覆盖层34上形成作为凹部的沟道38，由此，接触层36以及与接触层36接触的一侧的p-覆盖层34的一部分形成波导脊40。
波导脊40配置在成为LD10的共振器端面的解理端面的宽度方向的中央部分，并且，在成为共振器端面的两解理端面之间延伸。对于该波导脊40来说，长度方向的尺寸即共振器长为1000μm，与该长度方向正交的方向的脊宽度是1μm～几十μm，例如，在本实施方式中是1.5μm。
此外，在本实施方式中，沟道的宽度是10μm。隔着沟道38形成在波导脊40的两外侧的台状部例如是电极焊盘基台42。
此外，波导脊40的高度即离沟道38底面的高度例如是0.5μm。
包括波导脊40的侧壁和电极焊盘基台42的侧壁的沟道38的两侧面以及沟道38的底面被作为第一绝缘膜的第一氧化硅膜44覆盖。覆盖沟道38的两侧面的第一氧化硅膜44的上端与接触层36的下表面是相同程度的高度。
该第一氧化硅膜44例如由膜厚为200nm的SiO2膜形成。此外，该第一氧化硅膜44没有形成在波导脊40的接触层36的上表面，第一氧化硅膜44所具有的开口部44a使接触层36的上表面整体以及接触层36的两个侧面露出。
在接触层36的上表面配置与接触层36接触地电连接的p侧电极46。利用真空蒸镀法依次层叠镓金合金(AuGa)、金(Au)、铂(Pt)和Au，由此，形成p侧电极46。该p侧电极46与接触层36的上表面和两侧面紧密接触，并且，从该接触层36覆盖第一氧化硅膜44的上端，并且经过波导脊40的侧壁上的第一氧化硅膜44，延伸到沟道38底部的第一氧化硅膜44的一部分上。
此外，在电极焊盘基台42的上表面、以及沟道38内的电极焊盘基台42的侧面上的第一氧化硅膜44和沟道38底部的第一氧化硅膜44的一部分表面上，配置例如由SiO2形成的第二氧化硅膜48。
在p侧电极46的表面上，与p侧电极46粘合地配置焊盘电极50。该焊盘电极50配置在波导脊40的两侧的沟道38内部的p侧电极46、第一氧化硅膜44以及第二氧化硅膜48上，并且延伸到配置在电极焊盘基台42的上表面的第二氧化硅膜48上。
并且，在n-GaN衬底12的背面，配置利用真空蒸镀法依次层叠Ti、Pt以及Au膜而形成的n侧电极52。
在该LD10中，掺杂硅(Si)作为n型杂质，掺杂镁(Mg)作为p型杂质。
n-GaN衬底12的层厚是500-700nm左右。此外，缓冲层14的层厚是1μm左右。第一n-覆盖层16的层厚是400nm左右，例如，由n-Al0.07Ga0.93N形成，第二n-覆盖层18的层厚是1000nm左右，例如，由n-Al0.045Ga0.955N形成，第三n-覆盖层20的层厚是300nm左右，例如，由n-Al0.015Ga0.985N层形成。
n侧光引导层22的层厚例如是80nm。n侧SCH层24的膜厚是30nm，由i-In0.02Ga0.98N形成。
活性层26是由阱层26a(未图示)、阻挡层26b(未图示)和阱层26c(未图示)构成的双量子阱结构，该阱层26a由与n侧SCH层24接触地配置的i-In0.12Ga0.88N构成且层厚为5nm，阻挡层26b由设置在阱层26a上的i-In0.02Ga0.98N构成且层厚为8nm，阱层26c由设置在该阻挡层26b上的i-In0.12Ga0.88N构成且层厚为5nm。
在活性层26的阱层26c上，由i-In0.02Ga0.98N以30nm的膜厚形成与其接触地配置的p侧SCH层28。
电子势垒层30的层厚是20nm左右，由p-Al0.2Ga0.8N形成。p侧光引导层32的层厚是100nm左右，p-覆盖层34的层厚是500nm左右，由p-Al0.07Ga0.93N形成，接触层36的层厚是20nm。
接下来，说明LD10的制造方法。
图2～图12是示出本发明的LD的制造方法的各制造步骤的LD的一部分截面图。
作为该LD的制造方法，首先，在n-GaN衬底12上形成半导体叠层结构。并且，在下面的制造步骤的说明中，在n-GaN衬底12和在其上层叠的半导体叠层结构中的从n-GaN衬底12到p侧光引导层32的各层在制造步骤中没有特别地变化，所以，从n-GaN衬底12到p侧光引导层32在各图中被省略，而示出包括p侧光引导层32的一部分的其上层的各层截面。
首先，在预先利用热清洗等对表面进行清洗后的GaN衬底12上，利用有机金属化学汽相沉积法(下面称为MOCVD法)，例如在1000℃的生长温度下形成作为缓冲层14的n-GaN层。
接下来，依次形成作为第一n-覆盖层16的n-Al0.07Ga0.93N层、作为第二n-覆盖层18的n-Al0.045Ga0.955N层、作为第三n-覆盖层20的n-Al0.015Ga0.985N层、作为n侧光引导层22的i-In0.02Ga0.98N层、作为n侧SCH层24的i-In0.02Ga0.98N层。
在其上依次形成作为构成活性层26的阱层26a的i-In0.12Ga0.88N层、作为阻挡层26b的i-In0.02Ga0.98N层和作为阱层26c的i-In0.12Ga0.88N层。
接下来，在活性层26上依次层叠作为p侧SCH层28的i-In0.02Ga0.98N层、作为电子势垒层30的p-Al0.2Ga0.8N层、作为p侧光引导层32的p-Al0.2Ga0.8N层70、作为p-覆盖层34的p-Al0.07Ga0.93N层72、以及作为接触层36的p-GaN层74。图2示出该步骤的结果。
参考图3，接下来，在半导体叠层结构的整个面上，涂敷抗蚀剂。利用照相制版步骤，形成作为第一抗蚀剂图形的抗蚀剂图形76，在与波导脊40的形状对应的部分76a上残留抗蚀剂，除去与沟道38的形状对应的部分76b的抗蚀剂。该步骤的结果如图3所示。在本实施方式中，与波导脊40的形状对应的部分76a的宽度是1.5μm，与沟道38的形状对应的部分76b的宽度是10μm。
接下来，参考图4，将抗蚀剂图形76作为掩模，利用RIE(ReactiveIon Etching：反应性离子刻蚀)，从p-GaN层74的表面一样地刻蚀p-GaN层74和与p-GaN层74接触的一侧的p-Al0.07Ga0.93N层72的一部分，形成残留p-Al0.07Ga0.93N层72的一部分作为底部的沟道38。
在本实施方式中，在这种情况下的刻蚀深度a是500nm(0.5μm)。
在本实施方式中，形成沟道38，由此，形成波导脊40以及电极焊盘基台42。图4示出该步骤的结果。
接下来，参考图5，在使先前的刻蚀中所使用的抗蚀剂图形76仍残留的状态下，在n-GaN衬底12的整个面上，使用CVD法或溅射法等，形成作为第一绝缘膜的SiO2膜78。成为该第一氧化硅膜44的SiO2膜78例如膜厚为0.2μm。SiO2膜78覆盖波导脊40的顶部以及电极焊盘基台42上所残留的抗蚀剂图形76的上表面及侧面、沟道38的底面以及侧面内部的表面。图5示出该步骤的结果。
并且，使用SiO2作为这种情况下的绝缘膜，但是，除了SiO2以外，可以使用SiOx(0＜x＜2)、SiN、SiON、TiO2、Ta2O5、Al2O3、AlN、ZrO2、Nb2O5、MgO、SiC等。
接下来，参考图6，在n-GaN衬底12的整个面上涂敷光致抗蚀剂，以沟道38的抗蚀剂膜的膜厚b比波导脊40的顶部以及电极焊盘基台42的顶部的抗蚀剂膜的膜厚c厚的方式，形成抗蚀剂膜80。例如，以b＝0.8μm左右、c＝0.4μm左右的方式形成抗蚀剂膜80。
在图6中，以沟道38上的抗蚀剂膜80的表面与波导脊40的顶部以及电极焊盘基台42的顶部的抗蚀剂膜80的表面相比凹入的方式进行了记载，但是，若抗蚀剂膜的表面一样平坦地形成，自然满足b＞c。
但是，如图6所示，即使沟道38上的抗蚀剂膜80的表面与波导脊40的顶部以及电极焊盘基台42的顶部的抗蚀剂膜80的表面相比凹入，只要满足b＞c，则抗蚀剂膜80的表面是何种形状都可以。
通常，采用旋涂法涂敷光致抗蚀剂。即，在衬底上滴下抗蚀剂并且使晶片自转，由此，成为均匀的膜厚。
并且，适当地选择光致抗蚀剂的粘度以及滴下量、晶片旋转时的转速以及旋转时间，由此，可以控制抗蚀剂膜的膜厚。
如图6所示，在衬底表面形成台阶差或凹部的情况下所突出的部分，即在这种情况下波导脊40的顶部上以及电极焊盘基台42的顶部上较薄，凹下的部分在这种情况下为沟道38的区域变厚，但是，该膜厚差异的大小被光致抗蚀剂的粘度影响。
在如图6所示的半导体叠层结构的情况下，在沟道38的底部和波导脊40的顶部上或电极焊盘基台42的顶部上的SiO2膜78的膜厚相等的情况下，粘度较小时，包括抗蚀剂图形76的厚度的波导脊40的高度g、沟道38的抗蚀剂膜80的膜厚b、以及波导脊40的项部上或电极焊盘基台42的顶部上的抗蚀剂膜80的膜厚c的关系接近于b＝c+g。这意味着，抗蚀剂膜80的表面能够一样大致平坦。
此外，如果抗蚀剂膜80的表面不是一样地平坦而在沟道38的区域抗蚀剂表面凹下的情况下，光致抗蚀剂的粘度变大时，接近b＝c。这意味着，沟道38的抗蚀剂膜80的膜厚与波导脊40顶部上或电极焊盘基台42顶部上的抗蚀剂膜80的膜厚大致相等。
此外，如果抗蚀剂膜80的表面不是一样地平坦而在沟道38的区域抗蚀剂表面凹下的情况下，只要抗蚀剂的粘度不是非常低，b＞c，即沟道38的抗蚀剂膜80的膜厚比波导脊40顶部上或电极焊盘基台42顶部上的抗蚀剂膜80的膜厚更厚。
这样，适当地选择抗蚀剂的粘度和晶片旋转时的转速，由此，沟道38的抗蚀剂膜80的膜厚b和波导脊40的顶部上或电极焊盘基台42的顶部上的抗蚀剂膜80的膜厚c的关系可以设定为所希望的关系，即b＞c。图6示出该步骤的结果。
接下来，参考图7，从抗蚀剂膜80的表面一样地除去即刻蚀抗蚀剂，沟道38的抗蚀剂膜残留，并且完全地除去在波导脊40的顶部上和电极焊盘基台42的顶部上的抗蚀剂膜80，形成使覆盖抗蚀剂图形76的上表面以及侧面和p-GaN层74的侧面的SiO2膜78露出的抗蚀剂图形82。
例如，该刻蚀通过采用O2等离子体的干法刻蚀来进行。
并且，在本实施方式的情况下，以抗蚀剂图形82表面的高度成为与p-GaN层74的下表面相同程度的高度的方式，进行干法刻蚀。
但是，对于抗蚀剂图形82的抗蚀剂膜表面的高度来说，处于在波导脊40上残留的抗蚀剂图形76上表面的高度、和在沟道38中稍稍残留抗蚀剂膜80的程度即稍微超过沟道38底部的SiO2膜78的表面的高度之间即可。换句话说，以具有小于抗蚀剂图形76表面高度的抗蚀剂膜，一样地埋设沟道38的底面即可。图7示出该步骤的结果。
接下来，参考图8，将抗蚀剂图形82作为掩模，利用采用CF4的干法刻蚀，除去所露出的SiO2膜78。即，使覆盖有抗蚀剂图形82的沟道38的侧面以及底部的SiO2膜78残留，并且完全除去在波导脊40的顶部上以及电极焊盘基台42的顶部上所配置的抗蚀剂图形76的上表面以及侧面、和在p-GaN层74侧面上所配置的SiO2膜78，使波导脊40的顶部上以及电极焊盘基台42的顶部上所配置的抗蚀剂图形76完全地露出。
在本实施方式中，也使p-GaN层74的侧面露出，在SiO2膜78上形成开口部44a。
此外，在本实施方式中，利用干法刻蚀除去SiO2膜78，但是，也可以通过使用缓冲氢氟酸等作为刻蚀剂的湿法刻蚀来进行。
在本步骤中，在形成SiO2膜78的开口44a时使用湿法刻蚀，但是，由抗蚀剂图形76保护p-GaN层74。因此，不会在波导脊40的顶部的p-GaN层74上产生由干法刻蚀导致的损伤。
特别地，在p-GaN层74上产生由干法刻蚀导致的损伤的情况下，通过湿法刻蚀将其除去是困难的，所以，关于采用GaN系材料的LD的波导脊，当形成覆盖波导脊的绝缘膜的开口时，能够在波导脊的顶部防止由干法刻蚀导致的损伤是重要的。
作为LD10完成时，由于不会在接触层36上产生由干法刻蚀导致的损伤，所以，可抑制由干法刻蚀造成的损伤所引起的接触电阻的增加。因此，能够进一步地提高LD10的产量。
接下来，参考图9，通过采用有机溶剂的湿法刻蚀，除去抗蚀剂图形76以及抗蚀剂图形82。因此，即使在除去抗蚀剂图形76时，也不会在波导脊40的顶部的p-GaN层74上产生由干法刻蚀导致的损伤。
并且，在本实施方式中，通过采用有机溶剂的湿法刻蚀除去抗蚀剂图形76和抗蚀剂图形82，但是，也可以利用O2进行。此外，也可以通过采用硫酸和双氧水的混合液的湿法刻蚀进行除去。图9示出该步骤的结果。
接下来，参考图10，在波导脊40的顶部上形成p侧电极46。
首先，在晶片的整个面上涂敷抗蚀剂，利用照相制版步骤，形成对作为波导脊40的最上层的p-GaN层74的上表面、波导脊40的侧壁以及沟道38底部的一部分进行开口后的抗蚀剂图形(未图示)，在该抗蚀剂图形上，例如，利用真空蒸镀法形成由依次层叠镓金合金(AuGa)、金(Au)、铂(Pt)以及Au而形成的叠层结构构成的电极层之后，采用剥离法，除去抗蚀剂膜和形成在该抗蚀剂膜上的电极层，形成p侧电极46。
波导脊40的顶部的p-GaN层74的上表面没有被SiO2膜78覆盖而由开口部44a完全露出，所以，对于该p侧电极46和p-GaN层74的接触面积来说，在形成开口部44a时不会减小。因此，可防止基于p侧电极46和p-GaN层74的接触面积减小的接触电阻的增加。
此外，覆盖沟道38两侧面的SiO2膜78的上端成为与p-GaN层74的下表面相同程度的高度。因此，p侧电极46不仅与p-GaN层74的上表面紧密接触而且与两侧面紧密接触，使与p-GaN层74的接触面积扩大，所以，能够更好地抑制接触电阻的增大。图10示出了该步骤的结果。
接下来，形成第二氧化膜48。
参考图11，首先，在晶片的整个面上涂敷抗蚀剂，利用照相制版步骤，形成抗蚀剂图形(未图示)，该抗蚀剂图形在除了p侧电极46上的部分即电极焊盘基台42的上表面、以及沟道38内的电极焊盘基台42的侧面和沟道38底部的一部分上具有开口，在晶片的整个面上通过蒸镀形成厚度为100nm的SiO2膜，利用剥离法，除去在p侧电极46上形成的抗蚀剂膜和在该抗蚀剂膜上形成的SiO2膜。由此，形成由SiO2膜形成的第二氧化硅膜48。
作为这种情况下的绝缘膜，除了SiO2以外，也可以使用SiOx(0＜x＜2)、SiN、SiON、TiO2、Ta2O5、Al2O3、AlN、ZrO2、Nb2O5等。
最后，参考图12，在p侧电极46、沟道38和第二氧化硅膜48上，利用真空蒸镀法，层叠由Ti、Pt以及Au构成的金属膜，形成焊盘电极50。图12示出该步骤的结果。
变形例1
图13～15是示出本发明的LD的另一制造方法的各制造步骤的LD的一部分截面图。
在之前说明的LD的各制造步骤中的图1～图5的步骤在该变形例中也是相同的。作为之前说明的图6以及图7的步骤的代替，使用图13～图15的步骤。
在之前的图5的步骤中，在使在刻蚀中所使用的抗蚀剂图形76仍残留的状态下，由SiO2膜78覆盖残留在波导脊40的顶部以及电极焊盘基台42上的抗蚀剂图形76的上表面以及侧面、沟道38的底面以及侧面内部的表面之后，参考图13，在晶片的整个面上涂敷将具有热可塑性的树脂例如酚醛树脂(novolac resin)作为主要成分的光致抗蚀剂，并且，在与波导脊40邻接的沟道38上形成抗蚀剂膜90，该抗蚀剂膜90的表面具有与波导脊40顶部上的SiO2膜78的上表面大致相同的高度。
在本实施方式中，沟道38的抗蚀剂膜90的层厚d即从在沟道38底部设置的SiO2膜78的表面到抗蚀剂膜90的表面的高度d的尺寸，例如，是在500nm(0.5μm)上加上抗蚀剂图形76的厚度之后的程度的大小。
在这种情况下，正确地对沟道38的抗蚀剂膜90的层厚d进行控制的抗蚀剂膜90的制造方法，与在已说明的图6中的抗蚀剂膜80的形成方法相同地，适当地选择抗蚀剂的粘度和晶片旋转时的转速，由此，可以将沟道38部分的抗蚀剂膜90的膜厚d设定为所希望的值。图13示出该步骤的结果。
接下来，参考图14，在抗蚀剂膜90中，使用照相制版步骤，在沟道38底面的SiO2膜78上的一部分上残留抗蚀剂膜90，在沟道38内，形成预定的间隙e，由此，将抗蚀剂膜90和波导脊40侧壁上的SiO2膜78之间、以及抗蚀剂膜90和电极焊盘基台42侧壁上的SiO2膜78之间隔离，并且，形成使波导脊40顶部以及电极焊盘基台42顶部的SiO2膜78表面一样地露出的抗蚀剂图形92。图14示出该步骤的结果。
接下来，参考图15，对在半导体叠层结构上形成有抗蚀剂图形92的晶片进行热处理，例如，在大气中保持140℃的温度加热10分钟，抗蚀剂图形92的光致抗蚀剂流动化。由此，在沟道38内，抗蚀剂与波导脊40的侧壁上以及电极焊盘基台42的侧壁上的SiO2膜78粘接，间隔e消失。即，使抗蚀剂膜和沟道38内的侧壁上的SiO2膜78粘接，由此，抗蚀剂膜表面的高度降低。由此，形成沟道38的抗蚀剂膜残留且使覆盖抗蚀剂图形76的上表面以及侧面、和p-GaN层74侧面的SiO2膜78露出的抗蚀剂图形，即，形成与图7中的抗蚀剂图形82相同的抗蚀剂图形。
利用该步骤所形成的抗蚀剂图形82的配置在沟道38内的抗蚀剂膜表面的高度位置f与图7的说明中所记载的情况相同，以抗蚀剂图形82的表面高度成为与p-GaN层74下表面相同程度的高度的方式，进行设定。
并且，因此，在该步骤中的热处理前后，在抗蚀剂膜的体积没有变化的情况下，使图14的沟道38的抗蚀剂图形92的截面积与图15的沟道38的抗蚀剂图形82的截面积相等，需要以可得到所希望的f值的方式设定间隔e。
并且，在图14中，将抗蚀剂图形92的间隔e设置在沟道38内的抗蚀剂膜的两侧，但是，若以可得到所希望的f值的方式设定间隔e，则间隔e可设置在一侧。图15示出该步骤的结果。
该步骤以后的步骤与之前说明的图8以后的步骤相同。
对于该实施方式1的LD10的制造方法来说，在形成于p-GaN衬底12上的半导体叠层结构的表面涂敷抗蚀剂，形成与波导脊对应的条纹状的抗蚀剂图形76，将该抗蚀剂图形76作为掩模，通过干法刻蚀形成波导脊40，在波导脊40的表面上残留抗蚀剂图形76，在波导脊40和沟道38的表面上形成SiO2膜78，形成使波导脊40的顶部上的SiO2膜78露出、并具有与波导脊顶部的p-GaN层74的下表面相同高度的表面且埋设沟道38的SiO2膜78的抗蚀剂图形82，接下来，将抗蚀剂图形82作为掩模，利用干法刻蚀，除去SiO2膜78且使波导脊40的表面上所残留的抗蚀剂图形76露出，在波导脊40的顶部的SiO2膜78上可靠地形成开口部44a，通过采用有机溶剂的湿法刻蚀，除去所露出的波导脊顶部的抗蚀剂图形76和抗蚀剂图形82，在波导脊40顶部的p-GaN层74上形成p侧电极46。
在该LD的制造方法中，与p侧电极46接触的半导体层和在这种情况下成为接触层36的p-GaN层74的上表面由SiO2膜78的开口部44a可靠地露出，并且，在p-GaN层74的上表面上不残留SiO2膜78。由此，p侧电极46和接触层36的接触面积不会减小，动作电压不会增加。
并且，在形成SiO2膜78的开口部44a时，使用干法刻蚀，在p-GaN层74的表面上残留刻蚀蚀图76。由此，抗蚀剂图形76起到保护膜的作用，在p-GaN层74上不会产生由干法刻蚀导致的损伤。
因此，完成LD10时，在接触层36上不会产生由干法刻蚀导致的损伤，所以，可以抑制由干法刻蚀的损伤所引起的接触电阻的增大，并且，动作电压不增加。因此，能够以简单的步骤成品率高地制造特性较好的LD10。
如上所述，在本发明的半导体光元件的制造方法中，包括如下步骤：在衬底上依次层叠有第一导电型的第一半导体层、活性层和第二导电型的第二半导体层的半导体叠层结构表面上涂敷抗蚀剂，利用照相制版光刻步骤，形成与波导脊对应的条纹状的第一抗蚀剂图形；将第一抗蚀剂图形作为掩模，利用干法刻蚀，从其上表面侧除去第二半导体层，形成波导脊和与该波导脊邻接并底部上残留有一部分第二半导体层的凹部；在波导脊的表面上残留着第一抗蚀剂图形，在波导脊和凹部的表面上形成第一绝缘膜；形成使波导脊顶部上的第一绝缘膜的表面露出、具有波导脊顶部的第一抗蚀剂图形表面以下的高度的表面并且埋设凹部的第一绝缘膜的第二抗蚀剂图形；将第二抗蚀剂图形作为掩模，利用刻蚀来除去第一绝缘膜，使在波导脊的表面上残留的第一抗蚀剂图形露出；除去露出的波导脊顶部的第一抗蚀剂图形和第二抗蚀剂图形；在波导脊的第二半导体层表面上形成电极层。
因此，在本发明的半导体光元件的制造方法中，在波导脊的表面上残留着第一抗蚀剂图形，在波导脊和凹部的表面上形成第一绝缘膜，将第二抗蚀剂图形作为掩模，利用刻蚀，除去第一绝缘膜，使在波导脊的表面上残留的第一抗蚀剂图形露出，除去所露出的波导脊顶部的第一抗蚀剂图形和第二抗蚀剂图形，所以，可以减小第二半导体层和电极层的接触面积。
并且，除去第一绝缘膜时，例如即使使用干法刻蚀，在波导脊表面上残留的第一抗蚀剂图形也起到保护膜的作用，能够防止在第二半导体层表面上由干法刻蚀导致的损伤，所以，可抑制由干法刻蚀引起的第二半导体层的接触电阻的增加。因此，可利用简单的步骤成品率较高地制造特性较好的半导体光元件。
如上所述，本发明的半导体光元件的制造方法应用于在波导脊顶部具有电极的半导体光元件的制造方法。

Claims (4)

1.一种半导体光元件的制造方法，包括如下步骤：
在半导体叠层结构的表面上涂敷抗蚀剂，利用照相制版步骤，形成与波导脊对应的条纹状的第一抗蚀剂图形，该半导体叠层结构是在衬底上依次层叠有第一导电型的第一半导体层、活性层以及第二导电型的第二半导体层的结构；
将第一抗蚀剂图形作为掩模，利用干法刻蚀，从其上表面侧除去第二半导体层，形成波导脊和与该波导脊邻接且底部残留有一部分第二半导体层的凹部；
在波导脊的表面上残留有第一抗蚀剂图形的状态下，在波导脊和凹部的表面上形成第一绝缘膜；
形成对凹部的第一绝缘膜进行埋设的第二抗蚀剂图形，该第二抗蚀剂图形使波导脊顶部上的第一绝缘膜的表面露出并且具有波导脊顶部的第一抗蚀剂图形表面以下高度的表面；
将第二抗蚀剂图形作为掩模，利用刻蚀，除去第一绝缘膜，使在波导脊的表面上所残留的第一抗蚀剂图形露出；
除去所露出的波导脊顶部的第一抗蚀剂图形和第二抗蚀剂图形；
在波导脊的第二半导体层表面上形成电极层。
2.根据权利要求1的半导体光元件的制造方法，其特征在于，
在使第一抗蚀剂图形露出的步骤中，利用干法刻蚀，除去第一绝缘膜。
3.根据权利要求1或2的半导体光元件的制造方法，其特征在于，
在除去第一抗蚀剂图形和第二抗蚀剂图形的步骤中，使用液体除去第一抗蚀剂图形和第二抗蚀剂图形。
4.根据权利要求1或2的半导体光元件的制造方法，其特征在于，
形成第二抗蚀剂图形的步骤包括如下步骤：在第一绝缘膜上涂敷抗蚀剂，并且，形成与波导脊邻接的凹部的抗蚀剂膜的膜厚度比波导脊顶部的抗蚀剂膜的膜厚度厚的抗蚀剂膜；从该抗蚀剂膜的表面一样地除去抗蚀剂，使与波导脊邻接的凹部的抗蚀剂膜残留，并且使波导脊顶部上的第一绝缘膜露出。
CN2008100874734A 2007-03-29 2008-03-28 半导体光元件的制造方法 Expired - Fee Related CN101276994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007088771A JP4272239B2 (ja) 2007-03-29 2007-03-29 半導体光素子の製造方法
JP2007-088771 2007-03-29

Publications (2)

Publication Number Publication Date
CN101276994A true CN101276994A (zh) 2008-10-01
CN101276994B CN101276994B (zh) 2011-12-14

Family

ID=39976317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100874734A Expired - Fee Related CN101276994B (zh) 2007-03-29 2008-03-28 半导体光元件的制造方法

Country Status (4)

Country Link
US (1) US7585688B2 (zh)
JP (1) JP4272239B2 (zh)
CN (1) CN101276994B (zh)
TW (1) TWI359543B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826585A (zh) * 2009-03-02 2010-09-08 三菱电机株式会社 半导体发光元件及其制造方法
CN109997235A (zh) * 2016-11-24 2019-07-09 日机装株式会社 半导体发光元件的制造方法
CN110731035A (zh) * 2017-05-29 2020-01-24 三菱电机株式会社 半导体装置及半导体装置的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4483728B2 (ja) * 2005-07-19 2010-06-16 住友電気工業株式会社 半導体光デバイスの製造方法
JP4912386B2 (ja) 2008-11-26 2012-04-11 シャープ株式会社 ＩｎＧａＮ層の製造方法
JP2010147117A (ja) 2008-12-17 2010-07-01 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2011165869A (ja) * 2010-02-09 2011-08-25 Mitsubishi Electric Corp 半導体発光素子及びその製造方法
WO2015108089A1 (ja) * 2014-01-16 2015-07-23 株式会社トクヤマ 紫外発光ダイオードおよび紫外線光源
WO2018043763A1 (en) 2016-09-02 2018-03-08 Kyushu University, National University Corporation Continuous-wave organic thin-film distributed feedback laser and electrically driven organic semiconductor laser diode
KR102567101B1 (ko) * 2017-02-07 2023-08-16 고쿠리쓰다이가쿠호진 규슈다이가쿠 전류주입형 유기 반도체 레이저 다이오드, 그 제조 방법 및 프로그램
JP6406477B1 (ja) 2017-11-17 2018-10-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN114552387B (zh) * 2022-02-25 2024-07-19 安徽格恩半导体有限公司 具有金属夹层钝化层的GaN基激光二极管结构及制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205319A (ja) 1989-02-03 1990-08-15 Canon Inc 半導体素子の製造方法
JP4639571B2 (ja) 1998-02-17 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子およびその製造方法
TW417320B (en) 1998-06-18 2001-01-01 Ind Tech Res Inst Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode
JP3716622B2 (ja) 1998-06-19 2005-11-16 ソニー株式会社 半導体レーザ
JP3031415B1 (ja) 1998-10-06 2000-04-10 日亜化学工業株式会社 窒化物半導体レーザ素子
JP2000138416A (ja) * 1998-10-30 2000-05-16 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP4040192B2 (ja) 1998-11-26 2008-01-30 ソニー株式会社 半導体発光素子の製造方法
JP2000340880A (ja) 1999-05-31 2000-12-08 Fuji Photo Film Co Ltd 半導体レーザおよびその作製方法
TW443019B (en) * 2000-02-18 2001-06-23 Ind Tech Res Inst Self-aligned manufacturing method and the structure of ridge-waveguide semiconductor laser
JP2002171028A (ja) 2000-11-30 2002-06-14 Nichia Chem Ind Ltd レーザ素子
JP3605040B2 (ja) 2001-01-12 2004-12-22 三洋電機株式会社 半導体発光素子およびその製造方法
JP2002335048A (ja) 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
AU2003227230A1 (en) 2002-04-04 2003-10-20 Sharp Kabushiki Kaisha Semiconductor laser device
JP4383753B2 (ja) 2003-02-19 2009-12-16 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2005033021A (ja) 2003-07-04 2005-02-03 Sumitomo Electric Ind Ltd 半導体光素子及びその製造方法
JP4200892B2 (ja) 2003-12-18 2008-12-24 ソニー株式会社 半導体発光装置の製造方法
KR20060055696A (ko) 2004-11-18 2006-05-24 삼성전기주식회사 반도체 레이저 제조방법
JP4091647B2 (ja) * 2006-07-21 2008-05-28 三菱電機株式会社 半導体光素子の製造方法
JP4105216B2 (ja) * 2006-08-04 2008-06-25 三菱電機株式会社 半導体光素子の製造方法
JP4142084B2 (ja) * 2006-10-16 2008-08-27 三菱電機株式会社 半導体光素子の製造方法
JP2008235790A (ja) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp 半導体光素子の製造方法
JP2008311434A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp 半導体光素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826585A (zh) * 2009-03-02 2010-09-08 三菱电机株式会社 半导体发光元件及其制造方法
CN109997235A (zh) * 2016-11-24 2019-07-09 日机装株式会社 半导体发光元件的制造方法
CN109997235B (zh) * 2016-11-24 2021-08-20 日机装株式会社 半导体发光元件的制造方法
CN110731035A (zh) * 2017-05-29 2020-01-24 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110731035B (zh) * 2017-05-29 2021-07-09 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US7585688B2 (en) 2009-09-08
TW200903936A (en) 2009-01-16
JP4272239B2 (ja) 2009-06-03
TWI359543B (en) 2012-03-01
CN101276994B (zh) 2011-12-14
JP2008251683A (ja) 2008-10-16
US20080293176A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
CN101276994B (zh) 半导体光元件的制造方法
CN101950924B (zh) 半导体光学元件的制造方法
US7456039B1 (en) Method for manufacturing semiconductor optical device
US8012780B2 (en) Method of fabricating semiconductor laser
CN101527427B (zh) 半导体光元件的制造方法
KR20000035672A (ko) 반도체 발광 소자 및 그 제조 방법
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR100818522B1 (ko) 레이저 다이오드의 제조방법
US7751456B2 (en) Method for manufacturing semiconductor optical device
CN101276993B (zh) 半导体光学元件的制造方法
US20100244074A1 (en) Semiconductor light-emitting device and method of manufacturing the same
EP1037344B1 (en) Buried heterostructure for lasers and light emitting diodes
CN100592584C (zh) 半导体光元件的制造方法
US7879684B2 (en) Method for manufacturing semiconductor light-emitting element
JP2005505133A (ja) 窒化物−化合物半導体をベースとする半導体デバイスの製造方法
CN113454754B (zh) 用于生产基于iii-n化合物的半导体组件的过程
CN213584599U (zh) 一种半导体激光器
JP7167793B2 (ja) 半導体装置の製造方法
JP5722082B2 (ja) 窒化物半導体レーザ装置の製造方法
KR101699967B1 (ko) 반도체 레이저의 제조 방법
CN112510486A (zh) 一种半导体激光器及其制备方法
KR20240114185A (ko) 반도체 소자 및 그 제조방법
JP2008198662A (ja) 半導体発光素子を作製する方法および半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20150328

EXPY Termination of patent right or utility model