JP2000138416A - リッジ型半導体素子の作製方法 - Google Patents
リッジ型半導体素子の作製方法Info
- Publication number
- JP2000138416A JP2000138416A JP10309807A JP30980798A JP2000138416A JP 2000138416 A JP2000138416 A JP 2000138416A JP 10309807 A JP10309807 A JP 10309807A JP 30980798 A JP30980798 A JP 30980798A JP 2000138416 A JP2000138416 A JP 2000138416A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- photoresist film
- film
- photoresist
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 プロセスマージンを十分にとることができ、
リッジ型半導体レーザ素子を簡便に低コストで作製する
方法を提供する。 【解決手段】 本方法は、上部クラッド層を含む半導体
積層構造からなるリッジを有する半導体レーザ素子の作
製方法であって、半導体基板上に形成されたリッジ上面
の以外の領域を覆い、リッジ上面を露出するように絶縁
膜を形成する際、リッジ領域を含む半導体基板上に絶縁
膜を成膜する工程と、絶縁膜上に第１のフォトレジスト
膜を成膜する工程と、第１のフォトレジスト膜とは現像
処理での可溶性が異なる第２のフォトレジスト膜を第１
のフォトレジスト膜上に成膜する工程と、第２のフォト
レジスト膜及び第１のフォトレジスト膜をエッチングし
てリッジ上面の絶縁膜を露出させる開口を設ける工程
と、開口を介してリッジ上面の絶縁膜を除去する工程と
を有する。
リッジ型半導体レーザ素子を簡便に低コストで作製する
方法を提供する。 【解決手段】 本方法は、上部クラッド層を含む半導体
積層構造からなるリッジを有する半導体レーザ素子の作
製方法であって、半導体基板上に形成されたリッジ上面
の以外の領域を覆い、リッジ上面を露出するように絶縁
膜を形成する際、リッジ領域を含む半導体基板上に絶縁
膜を成膜する工程と、絶縁膜上に第１のフォトレジスト
膜を成膜する工程と、第１のフォトレジスト膜とは現像
処理での可溶性が異なる第２のフォトレジスト膜を第１
のフォトレジスト膜上に成膜する工程と、第２のフォト
レジスト膜及び第１のフォトレジスト膜をエッチングし
てリッジ上面の絶縁膜を露出させる開口を設ける工程
と、開口を介してリッジ上面の絶縁膜を除去する工程と
を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、リッジ型半導体素
子、例えばリッジ型半導体レーザ素子の作製方法に関
し、更に詳細には、リッジ側面に所定の膜厚の絶縁膜を
確実に残しつつリッジ上面の絶縁膜をエッチングするこ
とにより、良好なレーザ特性のリッジ型半導体レーザ素
子を作製する方法に関するものである。
子、例えばリッジ型半導体レーザ素子の作製方法に関
し、更に詳細には、リッジ側面に所定の膜厚の絶縁膜を
確実に残しつつリッジ上面の絶縁膜をエッチングするこ
とにより、良好なレーザ特性のリッジ型半導体レーザ素
子を作製する方法に関するものである。
【０００２】
【従来の技術】ストライプ状のリッジを形成し、それに
より光及び電流の閉じ込め行うようにした構成のリッジ
型半導体レーザ素子は、簡便な構造と良好なレーザ特性
を有する半導体レーザ素子であって、光通信、光記録、
光計測の分野で発光装置及び光ファイバアンプ励起装置
等として多用されている。リッジ型半導体レーザ素子の
作製では、先ず、半導体基板上にヘテロ接合の半導体積
層構造を形成し、半導体積層構造の上部をリッジ状に加
工する。その後、基板全面に絶縁膜を形成し、次いでリ
ッジ上面の絶縁膜を除去する。そして、電流注入のため
の電極を上面に形成し、半導体レーザ素子としている。
より光及び電流の閉じ込め行うようにした構成のリッジ
型半導体レーザ素子は、簡便な構造と良好なレーザ特性
を有する半導体レーザ素子であって、光通信、光記録、
光計測の分野で発光装置及び光ファイバアンプ励起装置
等として多用されている。リッジ型半導体レーザ素子の
作製では、先ず、半導体基板上にヘテロ接合の半導体積
層構造を形成し、半導体積層構造の上部をリッジ状に加
工する。その後、基板全面に絶縁膜を形成し、次いでリ
ッジ上面の絶縁膜を除去する。そして、電流注入のため
の電極を上面に形成し、半導体レーザ素子としている。
【０００３】ここで、図４を参照しつつ、リッジ型半導
体レーザ素子の作製に当たり、リッジ上部の絶縁膜を除
去する従来の方法を説明する。図４（ａ）〜（ｄ）及び
図５（ｅ）〜（ｈ）は、リッジ上面の絶縁膜を除去する
際の各工程での層構造を示す基板断面図である。先ず、
半導体基板１１上に活性層１２を含むヘテロ接合の半導
体積層構造を形成する。次いで、半導体積層構造の上部
をエッチングして、図４（ａ）に示すように、両脇にチ
ャネル１３を有するダブルチャネル構造のリッジ１４を
形成する。次いで、図４（ｂ）に示すように、リッジ１
４を含む基板全面に絶縁膜１５をに成膜する。次に、図
４（ｃ）に示すように、リッジ部分を平坦化するため
に、リッジ１４の上面より高い位置まで絶縁膜１５上に
第１のレジスト膜１６を塗布、成膜し、続いて加熱して
第１おレジスト膜１６を不溶化する。次に、図４（ｄ）
に示すように、レジスト膜１６上に再度第２のレジスト
膜１７を塗布、成膜する。
体レーザ素子の作製に当たり、リッジ上部の絶縁膜を除
去する従来の方法を説明する。図４（ａ）〜（ｄ）及び
図５（ｅ）〜（ｈ）は、リッジ上面の絶縁膜を除去する
際の各工程での層構造を示す基板断面図である。先ず、
半導体基板１１上に活性層１２を含むヘテロ接合の半導
体積層構造を形成する。次いで、半導体積層構造の上部
をエッチングして、図４（ａ）に示すように、両脇にチ
ャネル１３を有するダブルチャネル構造のリッジ１４を
形成する。次いで、図４（ｂ）に示すように、リッジ１
４を含む基板全面に絶縁膜１５をに成膜する。次に、図
４（ｃ）に示すように、リッジ部分を平坦化するため
に、リッジ１４の上面より高い位置まで絶縁膜１５上に
第１のレジスト膜１６を塗布、成膜し、続いて加熱して
第１おレジスト膜１６を不溶化する。次に、図４（ｄ）
に示すように、レジスト膜１６上に再度第２のレジスト
膜１７を塗布、成膜する。
【０００４】次いで、図５（ｅ）に示すように、露光処
理と現像処理とを組み合わせたフォトリソグラフィによ
りリッジ１４上部近辺の第２のレジスト膜１７をエッチ
ング除去し、リッジ１４上面の第１のレジスト膜１６を
露出させる開口部１８を開口したマスク１７を形成す
る。続いて、開口部１８を介して、図５（ｆ）に示すよ
うに、酸素プラズマ・アッシング処理より第１のレジス
ト膜１６を除去し、リッジ１４上面の絶縁膜１５を露出
させる。次に、図５（ｇ）に示すように、フロン系ガス
を使ったプラズマエッチングにより絶縁膜１５を除去し
て、リッジ１４上面のコンタクト層を露出させる。更
に、図５（ｈ）に示すように、残っている第２のレジス
ト膜１７及び第１のレジスト膜１６をプラズマアッシン
グ処理により除去して、リッジ１４上面以外の領域の絶
縁膜１５を露出させる。従来、第１のレジスト膜１６及
び第２のレジスト膜１７の成膜材料には、それぞれ相互
に粘性の異なるポジ型レジスト剤が用いられていた。
理と現像処理とを組み合わせたフォトリソグラフィによ
りリッジ１４上部近辺の第２のレジスト膜１７をエッチ
ング除去し、リッジ１４上面の第１のレジスト膜１６を
露出させる開口部１８を開口したマスク１７を形成す
る。続いて、開口部１８を介して、図５（ｆ）に示すよ
うに、酸素プラズマ・アッシング処理より第１のレジス
ト膜１６を除去し、リッジ１４上面の絶縁膜１５を露出
させる。次に、図５（ｇ）に示すように、フロン系ガス
を使ったプラズマエッチングにより絶縁膜１５を除去し
て、リッジ１４上面のコンタクト層を露出させる。更
に、図５（ｈ）に示すように、残っている第２のレジス
ト膜１７及び第１のレジスト膜１６をプラズマアッシン
グ処理により除去して、リッジ１４上面以外の領域の絶
縁膜１５を露出させる。従来、第１のレジスト膜１６及
び第２のレジスト膜１７の成膜材料には、それぞれ相互
に粘性の異なるポジ型レジスト剤が用いられていた。
【０００５】
【発明が解決しようとする課題】しかし、従来方法で
は、図５（ｅ）に示す開口部１８の形成工程で、第２の
レジスト膜膜１７のみをフォトリソグラフィにより除去
しようとしても、露光条件及び露光量の再現性及び制御
性が悪く、リッジ領域の第１のレジスト膜１６がフォト
リソグラフィの際に感光し、第１のレジスト膜１６の一
部或いは全層が除去されるという問題があった。従っ
て、所定厚を有する第１のレジスト膜１６を半導体基板
全域の各リッジ１４上面にわたって均一にかつ再現性良
く残留させておくことは、従来、困難であった。このた
め、第１レジスト１５を酸素プラズマアッシング処理に
より除去してリッジ１４上面の絶縁膜を露出させる際
に、図５（ｆ）に示すように、リッジ側面の第１のレジ
スト膜１６まで除去される結果となった。更に、そのた
め、リッジ１４上面の絶縁膜１５を除去する際に、図５
（ｇ）に示すように、リッジ１４側面の絶縁膜１５がエ
ッチングされて消滅し、上部クラッド層がリッジ側面に
露出してしまい、レーザ特性が低下するという問題があ
った。
は、図５（ｅ）に示す開口部１８の形成工程で、第２の
レジスト膜膜１７のみをフォトリソグラフィにより除去
しようとしても、露光条件及び露光量の再現性及び制御
性が悪く、リッジ領域の第１のレジスト膜１６がフォト
リソグラフィの際に感光し、第１のレジスト膜１６の一
部或いは全層が除去されるという問題があった。従っ
て、所定厚を有する第１のレジスト膜１６を半導体基板
全域の各リッジ１４上面にわたって均一にかつ再現性良
く残留させておくことは、従来、困難であった。このた
め、第１レジスト１５を酸素プラズマアッシング処理に
より除去してリッジ１４上面の絶縁膜を露出させる際
に、図５（ｆ）に示すように、リッジ側面の第１のレジ
スト膜１６まで除去される結果となった。更に、そのた
め、リッジ１４上面の絶縁膜１５を除去する際に、図５
（ｇ）に示すように、リッジ１４側面の絶縁膜１５がエ
ッチングされて消滅し、上部クラッド層がリッジ側面に
露出してしまい、レーザ特性が低下するという問題があ
った。
【０００６】また、リッジ幅が６μｍ以下のときには、
リッジ幅以下の狭いストライプマスクで第２のレジスト
膜１７を除去しようとすると、リッジとマスクの位置合
わせが、非常に困難であり、時間を要して、プロセスの
作業効率が低下するという問題もあった。すなわち、従
来の方法では、リッジ上面の絶縁膜の除去工程におい
て、プロセスマージンが非常に小さく、リッジ側面の絶
縁膜が消失して上部クラッド層がリッジ側面に露出する
ためにレーザ特性が低下したり、またフォトリソグラフ
ィ処理に時間を要するために生産性の向上が難しく、良
好なレーザ特性を有するレーザ素子を高い生産性で生産
することが難しかった。一方、半導体レーザ素子の製造
には、高性能化とともに低価格化が要求されていて、良
好なレーザ特性を有する半導体レーザ素子を効率良く低
コストで生産することが重要になっている。以上の説明
では、リッジ型半導体レーザ素子を例にして説明した
が、他のリッジ型半導体素子、例えばリッジ導波路型半
導体受光素子を作製するに当たり、半導体基板上に形成
されたリッジ上面を露出し、かつリッジ上面以外の領域
を覆うように絶縁膜を形成する際にも同じ問題があっ
た。
リッジ幅以下の狭いストライプマスクで第２のレジスト
膜１７を除去しようとすると、リッジとマスクの位置合
わせが、非常に困難であり、時間を要して、プロセスの
作業効率が低下するという問題もあった。すなわち、従
来の方法では、リッジ上面の絶縁膜の除去工程におい
て、プロセスマージンが非常に小さく、リッジ側面の絶
縁膜が消失して上部クラッド層がリッジ側面に露出する
ためにレーザ特性が低下したり、またフォトリソグラフ
ィ処理に時間を要するために生産性の向上が難しく、良
好なレーザ特性を有するレーザ素子を高い生産性で生産
することが難しかった。一方、半導体レーザ素子の製造
には、高性能化とともに低価格化が要求されていて、良
好なレーザ特性を有する半導体レーザ素子を効率良く低
コストで生産することが重要になっている。以上の説明
では、リッジ型半導体レーザ素子を例にして説明した
が、他のリッジ型半導体素子、例えばリッジ導波路型半
導体受光素子を作製するに当たり、半導体基板上に形成
されたリッジ上面を露出し、かつリッジ上面以外の領域
を覆うように絶縁膜を形成する際にも同じ問題があっ
た。
【０００７】そこで、本発明の目的は、半導体基板上に
形成されたリッジ上面を露出し、かつリッジ上面以外の
領域を覆うように絶縁膜を形成する際、プロセスマージ
ンを十分にとることができ、簡便に低コストでリッジ型
半導体素子を作製する方法を提供することにある。
形成されたリッジ上面を露出し、かつリッジ上面以外の
領域を覆うように絶縁膜を形成する際、プロセスマージ
ンを十分にとることができ、簡便に低コストでリッジ型
半導体素子を作製する方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るリッジ型半導体素子の作製方法は、リ
ッジ型半導体素子の作製方法において、半導体基板上に
形成されたリッジ上面を露出し、かつリッジ上面以外の
領域を覆うように絶縁膜を形成する際、リッジ上面を含
む半導体基板上に絶縁膜を成膜する工程と、絶縁膜上に
第１のフォトレジスト膜を成膜する工程と、現像処理で
の可溶性が第１のフォトレジスト膜とは異なる第２のフ
ォトレジスト膜を第１のフォトレジスト膜上に成膜する
工程と、第２のフォトレジスト膜及び第１のフォトレジ
スト膜を除去してリッジ上面の絶縁膜を露出させる開口
を設ける工程と、開口を介してリッジ上面の絶縁膜を除
去する工程とを有することを特徴としている。
に、本発明に係るリッジ型半導体素子の作製方法は、リ
ッジ型半導体素子の作製方法において、半導体基板上に
形成されたリッジ上面を露出し、かつリッジ上面以外の
領域を覆うように絶縁膜を形成する際、リッジ上面を含
む半導体基板上に絶縁膜を成膜する工程と、絶縁膜上に
第１のフォトレジスト膜を成膜する工程と、現像処理で
の可溶性が第１のフォトレジスト膜とは異なる第２のフ
ォトレジスト膜を第１のフォトレジスト膜上に成膜する
工程と、第２のフォトレジスト膜及び第１のフォトレジ
スト膜を除去してリッジ上面の絶縁膜を露出させる開口
を設ける工程と、開口を介してリッジ上面の絶縁膜を除
去する工程とを有することを特徴としている。
【０００９】本発明では、第１のフォトレジスト膜と第
２のフォトレジスト膜とは現像処理時の可溶性が異なる
ので、第２のフォトレジスト膜を露光及び現像処理して
所定のパターンに開口する際、第１のフォトレジスト膜
はエッチングされることなく、ほぼ成膜された時の膜厚
状態でリッジ領域に残留することができる。好適には、
開口を設ける工程では、先ず、第２のフォトレジスト膜
をパターニングして開口し、次いで開口した第２のフォ
トレジスト膜をマスクにして第１のフォトレジスト膜を
開口する。第１のフォトレジスト膜及び第２のフォトレ
ジスト膜を成膜する各フォトレジスト剤は、現像処理で
の可溶性が異なる限り、その種類等に制約は無いが、本
発明の好適な実施態様では、ネガ型フォトレジスト剤及
びポジ型フォトレジスト剤の一方のフォトレジスト剤で
第１のフォトレジスト膜を成膜し、他方のフォトレジス
ト剤で第２のフォトレジスト膜を成膜する。ポジ型フォ
トレジスト剤は紫外線等の光照射により現像処理時に可
溶化するフォトレジスト剤であり、ネガ型フォトレジス
ト剤は紫外線等の光照射により現像処理時に不溶化する
フォトレジスト剤である。更に好適な実施態様では、第
１のフォトレジスト膜の膜厚が、上部クラッド層の層厚
以下である。本発明方法は、リッジ型半導体レーザ素子
の作製及びリッジ導波路型半導体受光素子の作製に好適
に適用できる。
２のフォトレジスト膜とは現像処理時の可溶性が異なる
ので、第２のフォトレジスト膜を露光及び現像処理して
所定のパターンに開口する際、第１のフォトレジスト膜
はエッチングされることなく、ほぼ成膜された時の膜厚
状態でリッジ領域に残留することができる。好適には、
開口を設ける工程では、先ず、第２のフォトレジスト膜
をパターニングして開口し、次いで開口した第２のフォ
トレジスト膜をマスクにして第１のフォトレジスト膜を
開口する。第１のフォトレジスト膜及び第２のフォトレ
ジスト膜を成膜する各フォトレジスト剤は、現像処理で
の可溶性が異なる限り、その種類等に制約は無いが、本
発明の好適な実施態様では、ネガ型フォトレジスト剤及
びポジ型フォトレジスト剤の一方のフォトレジスト剤で
第１のフォトレジスト膜を成膜し、他方のフォトレジス
ト剤で第２のフォトレジスト膜を成膜する。ポジ型フォ
トレジスト剤は紫外線等の光照射により現像処理時に可
溶化するフォトレジスト剤であり、ネガ型フォトレジス
ト剤は紫外線等の光照射により現像処理時に不溶化する
フォトレジスト剤である。更に好適な実施態様では、第
１のフォトレジスト膜の膜厚が、上部クラッド層の層厚
以下である。本発明方法は、リッジ型半導体レーザ素子
の作製及びリッジ導波路型半導体受光素子の作製に好適
に適用できる。
【００１０】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、本発明に係るリッジ型半導体素子の作
製方法をリッジ型半導体レーザ素子の作製に適用した実
施形態の一例であって、図１（ａ）〜（ｄ）、図２
（ｅ）〜（ｈ）及び図３（ｉ）〜（ｋ）は、それぞれ、
本実施形態例に従ってリッジ型半導体レーザ素子を形成
する際の各工程での層構造を示す基板断面図である。先
ず、活性層１９を有する半導体レーザ構造をＧa Ａs 基
板上に形成して半導体レーザ素子基板２０を作製する。
次いで、図１（ａ）に示すように、半導体レーザ素子基
板２０上にフォトレジスト膜を成膜し、露光及び現像処
理によりパターニングして、所定のパターンを有するマ
スク２１を形成する。次に、図１（ｂ）に示すように、
クエン酸系溶液を用いた湿式エッチング処理をマスク２
１上から半導体レーザ基板２０に施すことにより、両側
にチャネルを有するリッジ２２を半導体レーザ基板２０
上に形成する。次いで、図１（ｃ）に示すように、半導
体レーザ基板２０上のマスク２１を剥離液により溶解、
除去し、更に、除去されなかった残存マスクを酸素プラ
ズマアッシング処理により除去する。次に、図１（ｄ）
に示すように、半導体レーザ基板２０上全面にプラズマ
ＣＶＤ法を用いて絶縁層２３を成膜する。本実施形態例
では、絶縁層２３として窒化珪素膜を成膜した。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、本発明に係るリッジ型半導体素子の作
製方法をリッジ型半導体レーザ素子の作製に適用した実
施形態の一例であって、図１（ａ）〜（ｄ）、図２
（ｅ）〜（ｈ）及び図３（ｉ）〜（ｋ）は、それぞれ、
本実施形態例に従ってリッジ型半導体レーザ素子を形成
する際の各工程での層構造を示す基板断面図である。先
ず、活性層１９を有する半導体レーザ構造をＧa Ａs 基
板上に形成して半導体レーザ素子基板２０を作製する。
次いで、図１（ａ）に示すように、半導体レーザ素子基
板２０上にフォトレジスト膜を成膜し、露光及び現像処
理によりパターニングして、所定のパターンを有するマ
スク２１を形成する。次に、図１（ｂ）に示すように、
クエン酸系溶液を用いた湿式エッチング処理をマスク２
１上から半導体レーザ基板２０に施すことにより、両側
にチャネルを有するリッジ２２を半導体レーザ基板２０
上に形成する。次いで、図１（ｃ）に示すように、半導
体レーザ基板２０上のマスク２１を剥離液により溶解、
除去し、更に、除去されなかった残存マスクを酸素プラ
ズマアッシング処理により除去する。次に、図１（ｄ）
に示すように、半導体レーザ基板２０上全面にプラズマ
ＣＶＤ法を用いて絶縁層２３を成膜する。本実施形態例
では、絶縁層２３として窒化珪素膜を成膜した。
【００１１】次に、図２（ｅ）に示すように、半導体レ
ーザ基板２０の絶縁膜２３上に第１のフォトレジスト膜
２４をスピンコートにより塗布、成膜する。本実施形態
例では、第１のフォトレジスト膜２４の成膜剤として、
粘度２０cpのネガ型フォトレジスト剤、例えば東京応化
製の商品名「ＯＭＲ−８３」を用い、高さ１．８〜２μ
ｍのリッジ２２に対し、スピンコート装置のディスク回
転数を毎分３０００回転に設定した。次いで、半導体基
板２０に温度１１０℃で５分間のベーキングを施し、更
に、半導体レーザ基板２０全面に紫外線露光を施した。
紫外線露光により、ネガ型フォトレジスト剤からなる第
１のフォトフォトレジスト膜２４は、不溶化される。次
に、図２（ｆ）に示すように、半導体レーザ基板２０の
第１のフォトレジスト膜２４上全面に第２のフォトレジ
スト膜２５を塗布、成膜する。続いて、図２（ｇ）に示
すように、第２のフォトレジスト膜２５に露光及び現像
処理を施し、リッジ２２上の第１のフォトレジスト膜２
４を露出させる開口２６を有する所定のパターンのマス
ク２５を形成する。本実施形態例では、第２のフォトレ
ジスト膜２５の成膜剤として、紫外線照射により可溶化
するポジ型レジスト剤、例えばヘキスト製の商品名「Ａ
Ｚ１５００」を用い、露光にはコンタクトアライナを用
いた。
ーザ基板２０の絶縁膜２３上に第１のフォトレジスト膜
２４をスピンコートにより塗布、成膜する。本実施形態
例では、第１のフォトレジスト膜２４の成膜剤として、
粘度２０cpのネガ型フォトレジスト剤、例えば東京応化
製の商品名「ＯＭＲ−８３」を用い、高さ１．８〜２μ
ｍのリッジ２２に対し、スピンコート装置のディスク回
転数を毎分３０００回転に設定した。次いで、半導体基
板２０に温度１１０℃で５分間のベーキングを施し、更
に、半導体レーザ基板２０全面に紫外線露光を施した。
紫外線露光により、ネガ型フォトレジスト剤からなる第
１のフォトフォトレジスト膜２４は、不溶化される。次
に、図２（ｆ）に示すように、半導体レーザ基板２０の
第１のフォトレジスト膜２４上全面に第２のフォトレジ
スト膜２５を塗布、成膜する。続いて、図２（ｇ）に示
すように、第２のフォトレジスト膜２５に露光及び現像
処理を施し、リッジ２２上の第１のフォトレジスト膜２
４を露出させる開口２６を有する所定のパターンのマス
ク２５を形成する。本実施形態例では、第２のフォトレ
ジスト膜２５の成膜剤として、紫外線照射により可溶化
するポジ型レジスト剤、例えばヘキスト製の商品名「Ａ
Ｚ１５００」を用い、露光にはコンタクトアライナを用
いた。
【００１２】次に、半導体レーザ基板２０に酸素プラズ
マエッチング処理を施すことにより、第１のフォトレジ
スト膜２４をエッチングし、図２（ｈ）に示すように、
絶縁膜２３を露出させる。このとき、絶縁膜６を露出す
る程度にエッチング時間を制御して、リッジ２２上面の
ネガ型の第１のフォトレジスト膜２４を除去する。本実
施形態例では、第１のフォトレジスト膜２４に低粘性の
ネガ型レジスト剤を使用して、半導体基板全面に均一に
分散流動させ、引き延ばしているので、リッジ上面の第
１のフォトレジスト膜２４の厚さは、平均０．２μｍ、
分散０．０３μｍと半導体基板全体に渡って均一であっ
た。また、リッジ２２側面に残存する第１のフォトレジ
スト膜２４は、その膜厚が１．６〜１．８μｍであっ
て、リッジ２２上面の絶縁膜２３を乾式エッチングによ
り除去するのに十分に耐え得る厚さであるから、乾式エ
ッチングの際の保護マスクとして機能する。
マエッチング処理を施すことにより、第１のフォトレジ
スト膜２４をエッチングし、図２（ｈ）に示すように、
絶縁膜２３を露出させる。このとき、絶縁膜６を露出す
る程度にエッチング時間を制御して、リッジ２２上面の
ネガ型の第１のフォトレジスト膜２４を除去する。本実
施形態例では、第１のフォトレジスト膜２４に低粘性の
ネガ型レジスト剤を使用して、半導体基板全面に均一に
分散流動させ、引き延ばしているので、リッジ上面の第
１のフォトレジスト膜２４の厚さは、平均０．２μｍ、
分散０．０３μｍと半導体基板全体に渡って均一であっ
た。また、リッジ２２側面に残存する第１のフォトレジ
スト膜２４は、その膜厚が１．６〜１．８μｍであっ
て、リッジ２２上面の絶縁膜２３を乾式エッチングによ
り除去するのに十分に耐え得る厚さであるから、乾式エ
ッチングの際の保護マスクとして機能する。
【００１３】本実施形態例では、第１のフォトレジスト
膜２４及び第２のフォトレジスト膜２５は、それぞれ、
ネガ型レジスト剤及びポジ型レジスト剤で成膜されてい
るので、第２のフォトレジスト膜２５の除去の際、第１
のフォトレジスト膜２４は現像液に不溶であって、第２
のフォトレジスト膜２５の現像処理は、必ず、第１のフ
ォトレジスト膜２４の表面で停止し、第１のフォトレジ
スト膜２４は、成膜されたときとほぼ同じ膜厚で残る。
膜２４及び第２のフォトレジスト膜２５は、それぞれ、
ネガ型レジスト剤及びポジ型レジスト剤で成膜されてい
るので、第２のフォトレジスト膜２５の除去の際、第１
のフォトレジスト膜２４は現像液に不溶であって、第２
のフォトレジスト膜２５の現像処理は、必ず、第１のフ
ォトレジスト膜２４の表面で停止し、第１のフォトレジ
スト膜２４は、成膜されたときとほぼ同じ膜厚で残る。
【００１４】次に、半導体レーザ基板２０にフロン系ガ
スのプラズマエッチング処理を施すことにより、図３
（ｉ）に示すように、リッジ２２上面の窒化珪素膜２３
を除去する。この際、エッチング時間を制御して、リッ
ジ２２上面の半導体層（コンタクト層）のみを露出させ
る。実験では、半導体レーザ基板のリッジの９８％に対
して均一な窒化珪素膜２３の除去に成功した。続いて、
芳香族炭化水素：フェノール：アルキルベンゼンスルホ
ン酸＝６：２：２で構成されるエッチング液を用いて、
図３（ｊ）に示すように、第２のフォトレジスト膜２５
及び第１のフォトレジスト膜２４を溶解、除去し、更
に、酸素プラズマアッシング処理を施して、残存するフ
ォトレジスト膜を完全に除去する。この後、図３（ｋ）
に示すように、ｐ側電極２７をリッジ２２の半導体層露
出面上及び絶縁膜２３上に形成し、ウェハ裏面を研磨し
た後、Ａｕ／Ｇｅ／Ｎｉ積層金属層等でｎ側電極２８を
形成する。さらに、オーミックシンターにより、電極形
成を行う。次に、半導体基板２０のへき開を行い、各レ
ーザチップに分割した後、モジュールとして組み立て、
実装を行うことで半導体レーザ装置を完成することがで
きる。
スのプラズマエッチング処理を施すことにより、図３
（ｉ）に示すように、リッジ２２上面の窒化珪素膜２３
を除去する。この際、エッチング時間を制御して、リッ
ジ２２上面の半導体層（コンタクト層）のみを露出させ
る。実験では、半導体レーザ基板のリッジの９８％に対
して均一な窒化珪素膜２３の除去に成功した。続いて、
芳香族炭化水素：フェノール：アルキルベンゼンスルホ
ン酸＝６：２：２で構成されるエッチング液を用いて、
図３（ｊ）に示すように、第２のフォトレジスト膜２５
及び第１のフォトレジスト膜２４を溶解、除去し、更
に、酸素プラズマアッシング処理を施して、残存するフ
ォトレジスト膜を完全に除去する。この後、図３（ｋ）
に示すように、ｐ側電極２７をリッジ２２の半導体層露
出面上及び絶縁膜２３上に形成し、ウェハ裏面を研磨し
た後、Ａｕ／Ｇｅ／Ｎｉ積層金属層等でｎ側電極２８を
形成する。さらに、オーミックシンターにより、電極形
成を行う。次に、半導体基板２０のへき開を行い、各レ
ーザチップに分割した後、モジュールとして組み立て、
実装を行うことで半導体レーザ装置を完成することがで
きる。
【００１５】本実施形態例では、第１のフォトレジスト
膜２４の成膜材料にネガ型レジスト剤「ＯＭＲ−８
３」、第２のフォトレジスト膜２５の成膜材料にポジ型
レジスト剤「ＡＺ１５００」を使用しているが、他の種
類のネガ型およびポジ型レジストを使用しても良い。
膜２４の成膜材料にネガ型レジスト剤「ＯＭＲ−８
３」、第２のフォトレジスト膜２５の成膜材料にポジ型
レジスト剤「ＡＺ１５００」を使用しているが、他の種
類のネガ型およびポジ型レジストを使用しても良い。
【００１６】尚、本実施形態例の改変例として、ネガ型
の第１のフォトレジスト膜２４を塗布した後、第１のフ
ォトレジスト膜２４に紫外線照射を施すことなく、ポジ
型の第２のフォトレジスト膜２５を塗布、成膜、露光
し、現像した。この例でも、第１のフォトレジスト膜２
４の表面で、第２のフォトレジスト膜２５の現像を停止
することを確認することができた。改変例でも、それぞ
れ、ネガ型レジスト剤及びポジ型レジスト剤で第１のフ
ォトレジスト膜２４及び第２のフォトレジスト膜２５を
成膜することにより、リッジ２２上面のフォトレジスト
膜を除去しても、図２（ｈ）には、リッジ２２側面には
１．４〜１．６μｍのフォトレジスト膜が残るので、リ
ッジ２２側面で上部クラッドの露出を防ぐことができ
る。
の第１のフォトレジスト膜２４を塗布した後、第１のフ
ォトレジスト膜２４に紫外線照射を施すことなく、ポジ
型の第２のフォトレジスト膜２５を塗布、成膜、露光
し、現像した。この例でも、第１のフォトレジスト膜２
４の表面で、第２のフォトレジスト膜２５の現像を停止
することを確認することができた。改変例でも、それぞ
れ、ネガ型レジスト剤及びポジ型レジスト剤で第１のフ
ォトレジスト膜２４及び第２のフォトレジスト膜２５を
成膜することにより、リッジ２２上面のフォトレジスト
膜を除去しても、図２（ｈ）には、リッジ２２側面には
１．４〜１．６μｍのフォトレジスト膜が残るので、リ
ッジ２２側面で上部クラッドの露出を防ぐことができ
る。
【００１７】第１のフォトレジスト膜２４の成膜材料に
ポジ型フォトレジスト剤、第２のフォトレジスト膜２５
の成膜材料にネガ型フォトレジスト膜を組み合わせて用
いたときも、本実施形態例と同様の効果が得られる。ま
た、本実施形態例では、ウェットエッチング法によりリ
ッジ加工を行っているが、ドライエッチング法で加工し
たリッジに対しても、本発明方法は適用できる。更に
は、本実施形態例では、ダブルチャネル構造を用いてい
るが、単純なリッジストライプ構造に対しても適用出来
ることは言うまでもない。また、本実施形態例では、リ
ッジ型半導体レーザ素子を例にしているが、本発明方法
は、半導体レーザ素子の作製のみに限らず、例えばリッ
ジ導波路型半導体受光素子の作製工程でリッジ上の絶縁
膜を所望のパターンにパターニングする際に適用でき
る。
ポジ型フォトレジスト剤、第２のフォトレジスト膜２５
の成膜材料にネガ型フォトレジスト膜を組み合わせて用
いたときも、本実施形態例と同様の効果が得られる。ま
た、本実施形態例では、ウェットエッチング法によりリ
ッジ加工を行っているが、ドライエッチング法で加工し
たリッジに対しても、本発明方法は適用できる。更に
は、本実施形態例では、ダブルチャネル構造を用いてい
るが、単純なリッジストライプ構造に対しても適用出来
ることは言うまでもない。また、本実施形態例では、リ
ッジ型半導体レーザ素子を例にしているが、本発明方法
は、半導体レーザ素子の作製のみに限らず、例えばリッ
ジ導波路型半導体受光素子の作製工程でリッジ上の絶縁
膜を所望のパターンにパターニングする際に適用でき
る。
【００１８】
【発明の効果】本発明方法によれば、半導体基板上に形
成されたリッジの上面以外の領域を覆い、リッジ上面を
露出するように絶縁膜を形成する際、下地のフォトフォ
トレジスト膜に対して可溶性が異なるフォトフォトレジ
スト膜を成膜し、それをマスクにすることにより、リッ
ジ上面の絶縁膜をエッチングする際のプロセスマージン
を十分にとることができるため、プロセスを大幅に簡略
化出来る。特に、第１のフォトフォトレジスト膜の成膜
材料として低粘度のフォトレジスト剤を用いることによ
り、リッジ上部の絶縁膜除去の際に、半導体基板全域に
わたってリッジ側面の絶縁膜を、最少限のエッチング率
に維持することが出来る。これにより、本発明による半
導体レーザの製造方法は、レーザの製造コストを大幅に
低減できる効果がある。
成されたリッジの上面以外の領域を覆い、リッジ上面を
露出するように絶縁膜を形成する際、下地のフォトフォ
トレジスト膜に対して可溶性が異なるフォトフォトレジ
スト膜を成膜し、それをマスクにすることにより、リッ
ジ上面の絶縁膜をエッチングする際のプロセスマージン
を十分にとることができるため、プロセスを大幅に簡略
化出来る。特に、第１のフォトフォトレジスト膜の成膜
材料として低粘度のフォトレジスト剤を用いることによ
り、リッジ上部の絶縁膜除去の際に、半導体基板全域に
わたってリッジ側面の絶縁膜を、最少限のエッチング率
に維持することが出来る。これにより、本発明による半
導体レーザの製造方法は、レーザの製造コストを大幅に
低減できる効果がある。
【図１】図１（ａ）〜（ｄ）は、それぞれ、実施形態例
に従ってリッジ型半導体レーザ素子を形成する際の各工
程での層構造を示す基板断面図である。
に従ってリッジ型半導体レーザ素子を形成する際の各工
程での層構造を示す基板断面図である。
【図２】図２（ｅ）〜（ｈ）は、それぞれ、図１（ｄ）
に続いて、実施形態例に従ってリッジ型半導体レーザ素
子を形成する際の各工程での層構造を示す基板断面図で
ある。
に続いて、実施形態例に従ってリッジ型半導体レーザ素
子を形成する際の各工程での層構造を示す基板断面図で
ある。
【図３】図３（ｉ）〜（ｋ）は、それぞれ、図２（ｈ）
に続いて、実施形態例に従ってリッジ型半導体レーザ素
子を形成する際の各工程での層構造を示す基板断面図で
ある。
に続いて、実施形態例に従ってリッジ型半導体レーザ素
子を形成する際の各工程での層構造を示す基板断面図で
ある。
【図４】図４（ａ）〜（ｄ）は、それぞれ、従来方法に
よりリッジ上部の絶縁膜を除去する際、各工程での層構
造を示す基板断面図である。
よりリッジ上部の絶縁膜を除去する際、各工程での層構
造を示す基板断面図である。
【図５】図５（ｅ）〜（ｈ）は、それぞれ、図４（ｄ）
に続いて、従来方法によりリッジ上部の絶縁膜を除去す
る際、各工程での層構造を示す基板断面図である。
に続いて、従来方法によりリッジ上部の絶縁膜を除去す
る際、各工程での層構造を示す基板断面図である。
１１ 半導体基板 １２ 活性層 １３ チャネル １４ リッジ １５ 絶縁膜 １６ 第１のレジスト膜 １７ 第２のレジスト膜 １８ 開口部 ２０ 半導体レーザ素子基板 ２１ マスク ２２ リッジ ２３ 絶縁層 ２４ 第１のフォトレジスト膜 ２５ 第２のフォトレジスト膜 ２６ 開口 ２７ ｐ側電極 ２８ ｎ側電極
フロントページの続き (72)発明者 築地 直樹 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 Ｆターム(参考） 5F046 AA20 LB01 LB09 NA02 NA04 NA08 5F049 NA08 PA14 QA02 SZ11 5F073 AA13 CB02 DA22 DA24 DA35 EA29
Claims (5)
- 【請求項１】 リッジ型半導体素子の作製方法におい
て、 半導体基板上に形成されたリッジ上面を露出し、かつリ
ッジ上面以外の領域を覆うように絶縁膜を形成する際、 リッジ上面を含む半導体基板上に絶縁膜を成膜する工程
と、 絶縁膜上に第１のフォトレジスト膜を成膜する工程と、 現像処理での可溶性が第１のフォトレジスト膜とは異な
る第２のフォトレジスト膜を第１のフォトレジスト膜上
に成膜する工程と、 第２のフォトレジスト膜及び第１のフォトレジスト膜を
除去してリッジ上面の絶縁膜を露出させる開口を設ける
工程と、 開口を介してリッジ上面の絶縁膜を除去する工程と を有することを特徴とするリッジ型半導体素子の作製方
法。 - 【請求項２】 開口を設ける工程では、先ず、第２のフ
ォトレジスト膜をパターニングして開口し、次いで開口
した第２のフォトレジスト膜をマスクにして第１のフォ
トレジスト膜を開口することを特徴とする請求項１に記
載の半導体レーザ素子の作製方法。 - 【請求項３】 ネガ型フォトレジスト剤及びポジ型フォ
トレジスト剤の一方のフォトレジスト剤で第１のフォト
レジスト膜を成膜し、他方のフォトレジスト剤で第２の
フォトレジスト膜を成膜することを特徴とする請求項１
又は２に記載の半導体レーザ素子の作製方法。 - 【請求項４】 第１のフォトレジスト膜の膜厚が、リッ
ジを構成する半導体積層構造中の上部クラッド層の層厚
以下であることを特徴とする請求項１から３のうちのい
ずれか１項に記載の半導体レーザ素子の作製方法。 - 【請求項５】 リッジ型半導体素子が、リッジ型半導体
レーザ素子、又はリッジ導波路型半導体受光素子である
ことを特徴とする請求項１から３のうちのいずれか４項
に記載のリッジ型半導体素子の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10309807A JP2000138416A (ja) | 1998-10-30 | 1998-10-30 | リッジ型半導体素子の作製方法 |
| US09/560,570 US6335216B1 (en) | 1998-10-30 | 2000-04-28 | Method for fabricating a semiconductor optical device having a ridge stripe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10309807A JP2000138416A (ja) | 1998-10-30 | 1998-10-30 | リッジ型半導体素子の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138416A true JP2000138416A (ja) | 2000-05-16 |
Family
ID=17997493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10309807A Pending JP2000138416A (ja) | 1998-10-30 | 1998-10-30 | リッジ型半導体素子の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6335216B1 (ja) |
| JP (1) | JP2000138416A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004130176A (ja) * | 2002-10-09 | 2004-04-30 | Ngk Insulators Ltd | ハニカム構造体 |
| KR101041492B1 (ko) | 2008-07-31 | 2011-06-16 | 캐논 가부시끼가이샤 | 면발광 레이저의 제조 방법, 면발광 레이저 어레이의 제조 방법, 및 이 제조 방법에 의해 제조되는 면발광 레이저 어레이를 포함하는 광학 기기 |
| CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100908234B1 (ko) * | 2003-02-13 | 2009-07-20 | 삼성모바일디스플레이주식회사 | 전계 발광 표시 장치 및 이의 제조방법 |
| TWI322491B (en) * | 2003-08-21 | 2010-03-21 | Advanced Semiconductor Eng | Bumping process |
| JP4091647B2 (ja) * | 2006-07-21 | 2008-05-28 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP4272239B2 (ja) * | 2007-03-29 | 2009-06-03 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP2009212386A (ja) * | 2008-03-05 | 2009-09-17 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3212136B2 (ja) | 1992-06-12 | 2001-09-25 | 川崎製鉄株式会社 | 溶接缶胴を有する缶体 |
| KR100303279B1 (ko) * | 1994-08-27 | 2001-12-01 | 윤종용 | 반도체레이저다이오드와그제조방법 |
| TW417320B (en) * | 1998-06-18 | 2001-01-01 | Ind Tech Res Inst | Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode |
-
1998
- 1998-10-30 JP JP10309807A patent/JP2000138416A/ja active Pending
-
2000
- 2000-04-28 US US09/560,570 patent/US6335216B1/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004130176A (ja) * | 2002-10-09 | 2004-04-30 | Ngk Insulators Ltd | ハニカム構造体 |
| JP4532063B2 (ja) * | 2002-10-09 | 2010-08-25 | 日本碍子株式会社 | ハニカム構造体 |
| KR101041492B1 (ko) | 2008-07-31 | 2011-06-16 | 캐논 가부시끼가이샤 | 면발광 레이저의 제조 방법, 면발광 레이저 어레이의 제조 방법, 및 이 제조 방법에 의해 제조되는 면발광 레이저 어레이를 포함하는 광학 기기 |
| CN110491777A (zh) * | 2019-08-20 | 2019-11-22 | 福州中科光芯科技有限公司 | 一种双沟结构的脊上开孔方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6335216B1 (en) | 2002-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8207067B2 (en) | Method of processing resist, semiconductor device, and method of producing the same | |
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| JP3418307B2 (ja) | 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法 | |
| JP2000138416A (ja) | リッジ型半導体素子の作製方法 | |
| US6197608B1 (en) | Mask for area forming selective grating and selective area growth and method for fabricating semiconductor device by utilizing the same | |
| JP2001308461A (ja) | リッジ型半導体素子の作製方法 | |
| JP4093606B2 (ja) | 半導体素子の製造方法 | |
| JPH08236856A (ja) | 光半導体素子の製造方法 | |
| JP2000193813A (ja) | 回折格子の形成方法、回折格子及び光半導体素子 | |
| CN112152086B (zh) | 半导体器件的制造方法、半导体器件及半导体组件 | |
| KR0169836B1 (ko) | 회절격자의 형성 방법 | |
| JPH0883953A (ja) | 半導体レーザの製造方法 | |
| JPH0870156A (ja) | 半導体レーザの製造方法 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR100464353B1 (ko) | 레이저다이오드의 회절격자 제조방법 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| JPH0918085A (ja) | 半導体レーザの製造方法 | |
| JPH047508A (ja) | 反射型光曲げ導波路の製造方法 | |
| JP2001024279A (ja) | 半導体レーザ素子の製造方法 | |
| JP3030897B2 (ja) | リッジ型光導波路の製造方法 | |
| JPH112845A (ja) | 光導波路素子の電極およびその形成方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPH07135194A (ja) | ドライエッチング用マスクの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050105 |