JP4483728B2 - 半導体光デバイスの製造方法 - Google Patents

半導体光デバイスの製造方法 Download PDF

Info

Publication number
JP4483728B2
JP4483728B2 JP2005209050A JP2005209050A JP4483728B2 JP 4483728 B2 JP4483728 B2 JP 4483728B2 JP 2005209050 A JP2005209050 A JP 2005209050A JP 2005209050 A JP2005209050 A JP 2005209050A JP 4483728 B2 JP4483728 B2 JP 4483728B2
Authority
JP
Japan
Prior art keywords
insulating layer
optical device
substrate
semiconductor optical
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005209050A
Other languages
English (en)
Other versions
JP2007027512A (ja
Inventor
俊夫 野間口
哲也 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005209050A priority Critical patent/JP4483728B2/ja
Priority to US11/488,004 priority patent/US7871840B2/en
Publication of JP2007027512A publication Critical patent/JP2007027512A/ja
Application granted granted Critical
Publication of JP4483728B2 publication Critical patent/JP4483728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体光デバイスの製造方法及び半導体光デバイスに関する。
活性層を含むメサ部を有する基板と、基板上に設けられメサ部を埋め込む半導体埋め込み層と、半導体埋め込み層上に設けられメサ部に電気的に接続された電極とを備え、半導体埋め込み層にトレンチ（溝とも言われる）が形成された半導体光デバイスが知られている（例えば特許文献１参照）。この半導体光デバイスでは、トレンチが形成されているので、基板と電極との間の寄生容量がある程度低減されている。
特開２００３−２６４３３４号公報
ここで、図１２を参照して上述のような半導体光デバイスの一例を詳細に説明する。図１２は、上述のような半導体光デバイスの一例を模式的に示す断面図である。
図１２に示される半導体光デバイス４０１は、活性層４０９を含むメサ部４２３を有する基板４２１を備える。基板４２１にはトレンチ４２５，４２５が形成されているので、トレンチ４２５，４２５の間にメサ部４２３が形成される。基板４２１上にはＳｉＯ２層４１３が設けられている。ＳｉＯ２層４１３は、トレンチ４２５の形状に沿ってトレンチ４２５内に設けられている。メサ部４２３及びＳｉＯ２層４１３上には電極４１７が設けられている。電極４１７は、メサ部４２３に電気的に接続されており、ワイヤボンディング電極として機能する。基板４２１の裏面４０２上には、電極４１９が設けられている。
基板４２１は、ｎ型ＩｎＰ基板４０３と、ｎ型ＩｎＰ基板４０３上に順に設けられたｐ型ＩｎＰ層４０５、ｎ型ＩｎＰ層４０７、ｐ型ＩｎＰ層４０５及びコンタクト層４１１とからなる。メサ部４２３におけるコンタクト層４１１上には電極４１７が設けられている。メサ部４２３では、活性層４０９が、ｎ型ＩｎＰ基板４０３とｐ型ＩｎＰ層４０５との間に配置されている。ｐ型ＩｎＰ層４０５及びｎ型ＩｎＰ層４０７は、活性層４０９を埋め込んでいる。
しかしながら、半導体光デバイス４０１では、基板４２１と電極４１７との間に設けられたＳｉＯ２層４１３の厚さが薄いので、基板４２１と電極４１７との間の静電容量（以下、寄生容量という）が大きくなってしまう。ＳｉＯ２層４１３は、通常、常圧ＣＶＤ法を用いて形成される。この場合、ＳｉＯ２層４１３の厚さを厚くしようとすると、ＳｉＯ２層４１３の内部応力が増大し、ＳｉＯ２層４１３にクラックが生じてしまう。したがって、通常の成膜方法を用いてＳｉＯ２層４１３の厚さを厚くすることはできない。
そこで本発明は、基板と電極との間の寄生容量を十分に低減できる半導体光デバイスの製造方法及び半導体光デバイスを提供することを目的とする。
上述の課題を解決するため、本発明の半導体光デバイスの製造方法は、（ａ）化合物半導体から構成される活性層を含むメサ部を有する基板上に、誘導結合プラズマＣＶＤ装置を用いて、上記基板を支持する支持台に高周波電力を印加することによって、上記メサ部を埋め込む絶縁層を形成する絶縁層形成工程と、（ｂ）上記絶縁層上に、上記メサ部に電気的に接続された電極を形成する電極形成工程とを含む。
本発明の半導体光デバイスの製造方法では、誘導結合プラズマＣＶＤ装置を用いて絶縁層を形成するので、絶縁層の成膜速度を向上させることができる。また、支持台に高周波電力を印加することによって絶縁層を形成するので、絶縁層の内部応力を調整することができる。具体的には、支持台に例えば５０Ｗの高周波電力を印加しながら絶縁層を形成することができる。支持台への高周波電力の印加がないと、形成される絶縁層の内部応力は「引っ張り応力」となるが、支持台へ印加する高周波電力の値を大きくすればするほど絶縁層の内部応力における「圧縮応力」が大きくなる傾向にある。したがって、印加する高周波電力の値を調整し、絶縁層の内部応力をほぼゼロにすることにより、クラックを発生させずにメサ部を絶縁層で埋め込むことができる。したがって、十分な厚さを有する絶縁層を基板上に短時間で形成できる。このため、得られる半導体光デバイスでは、基板と電極との間の絶縁層に起因する寄生容量を十分に低減できる。
また、上記絶縁層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成されることが好ましい。この場合、絶縁層と電極との密着性を向上させることができる。
また、上記半導体光デバイスの製造方法は、（ｃ）上記絶縁層形成工程の前に、ＣＶＤ法を用いて、上記基板上に絶縁膜を形成する絶縁膜形成工程を更に含むことが好ましい。この場合、絶縁層形成工程において絶縁層のカバレッジ性が向上する。また、絶縁層形成工程において基板に与えられるダメージが低減される。
半導体光デバイスは、化合物半導体から構成される活性層を含むメサ部を有する基板と、上記メサ部を埋め込むように上記基板上に設けられた絶縁層と、上記絶縁層上に設けられ上記メサ部に電気的に接続された電極とを備え、上記絶縁層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される。
この半導体光デバイスでは、絶縁層がメサ部を埋め込むように設けられているので、基板と電極との間の寄生容量が十分に低減される。また、絶縁層が上記材料から構成されるので、絶縁層と電極との密着性が高い。
また、上記絶縁層は、少なくとも上記メサ部の高さまで埋め込まれていることが好ましい。この場合、基板と電極との間の寄生容量が更に低減される。
また、上記半導体光デバイスは、上記絶縁層と上記基板との間に設けられた別の絶縁層を更に備えることが好ましい。この場合、絶縁層のカバレッジ性が向上し、基板の受けるダメージが低減する。
本発明によれば、基板と電極との間の寄生容量を十分に低減できる半導体光デバイスの製造方法及び半導体光デバイスが提供される。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
（半導体光デバイス）
（第１実施形態）
図１は、第１実施形態に係る半導体光デバイスを模式的に示す断面図である。図１に示される半導体光デバイス１は、化合物半導体から構成される活性層９を含むメサ部２３を有する基板２１と、基板２１上に設けられた絶縁層１５と、絶縁層１５上に設けられた電極１７とを備える。基板２１と絶縁層１５との間には絶縁層１３（別の絶縁層）が設けられている。基板２１の主面（裏面）２上には電極１９が設けられている。活性層９は、例えば量子井戸構造を有する。絶縁層１５は、メサ部２３を埋め込むように設けられている。メサ部２３上には開口２７が形成されている。電極１７は、メサ部２３に電気的に接続されている。例えば、電極１７は絶縁層１５の開口２７内に設けられている。
基板２１は、第１導電型の半導体基板３と、半導体基板３上に設けられた第２導電型の半導体層５と、半導体層５上に設けられた第１導電型の半導体層７と、半導体層７上に設けられた第２導電型の半導体層５と、半導体層５上に設けられたコンタクト層１１とを有する。
基板２１には、コンタクト層１１及び半導体層５，７を貫通し半導体基板３に到達するトレンチ２５，２５が形成されている。トレンチ２５，２５によって、トレンチ２５，２５の間にメサ部２３が形成される。トレンチ２５，２５内には、絶縁層１３及び絶縁層１５が設けられている。絶縁層１５はトレンチ２５，２５内に埋め込まれている。メサ部２３内において、活性層９は、半導体基板３上に設けられており、半導体層５によって覆われている。
電極１７は、メサ部２３上においてコンタクト層１１と電気的に接続されており、ワイヤボンディング電極となっている。
絶縁層１３及び絶縁層１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される。絶縁層１３及び絶縁層１５は、電流狭窄構造を形成している。半導体基板３及び半導体層５，７は、いずれもIII−V族化合物半導体から構成されることが好ましい。一実施例では、半導体基板３及び半導体層７がｎ型ＩｎＰから構成され、半導体層５がｐ型ＩｎＰから構成される。
半導体光デバイス１としては、例えば、半導体レーザ、発光ダイオード、半導体受光素子、光変調器、半導体光増幅器等が挙げられる。
以上説明したように、半導体光デバイス１は、化合物半導体から構成される活性層９を含むメサ部２３を有する基板２１と、メサ部２３を埋め込むように基板２１上に設けられた絶縁層１５と、絶縁層１５上に設けられメサ部２３に電気的に接続された電極１７とを備え、絶縁層１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される。
上記構成を有する半導体光デバイス１では、絶縁層１５がメサ部２３を埋め込むように設けられているので、基板２１と電極１７との間の寄生容量が十分に低減される。よって、半導体光デバイス１を高速動作させることができる。また、絶縁層１５が上記材料から構成されるので、絶縁層１５と電極１７との密着性が高い。よって、優れたワイヤボンディング強度が確保される。また、絶縁層１５の熱伝導性が高いので、半導体光デバイス１は良好な放熱特性を有する。
また、半導体光デバイス１では、絶縁層１５が、少なくともメサ部２３の高さＤ１まで埋め込まれている。このため、基板２１と電極１７との間の寄生容量が更に低減される。なお、メサ部２３の高さＤ１は、基板２１の主面２を基準面とする。
また、寄生容量を更に低減させるために、トレンチ２５内における絶縁層１５の厚さは２μｍ以上であることが好ましい。絶縁層１５の厚さを厚くできる理由としては、例えば、（１）絶縁層１５の内部応力が所定の範囲内（例えば０〜５０ＭＰａ）に制御されていること、（２）絶縁層１５の内部に空隙が形成されていること等が挙げられる。このような場合、絶縁層１５におけるクラックの発生を抑制できる。また、絶縁層１５の内部応力は絶縁層１３の内部応力よりも低い。
さらに、半導体光デバイス１では、絶縁層１５と基板２１との間に絶縁層１３が設けられているので、絶縁層１５のカバレッジ性が向上し、基板２１の受けるダメージが低減する。よって、半導体光デバイス１は優れた信頼性を有する。
（第２実施形態）
図２は、第２実施形態に係る半導体光デバイスを模式的に示す断面図である。図２に示される半導体光デバイス１０１は、上記半導体光デバイス１の絶縁層１３を取り除いたものである。よって、半導体光デバイス１０１は、化合物半導体から構成される活性層９を含むメサ部２３を有する基板２１と、メサ部２３を埋め込むように基板２１上に設けられた絶縁層１５と、絶縁層１５上に設けられメサ部２３に電気的に接続された電極１７とを備える。半導体光デバイス１０１としては、半導体光デバイス１と同様のものが挙げられる。
上記構成を有する半導体光デバイス１０１では、絶縁層１５がメサ部２３を埋め込むように設けられているので、基板２１と電極１７との間の寄生容量が十分に低減される。よって、半導体光デバイス１０１を高速動作させることができる。また、絶縁層１５が上記材料から構成されるので、絶縁層１５と電極１７との密着性が高い。よって、優れたワイヤボンディング強度が確保される。また、絶縁層１５の熱伝導性が高いので、半導体光デバイス１０１は良好な放熱特性を有する。
また、半導体光デバイス１０１では、絶縁層１５が、少なくともメサ部２３の高さＤ１まで埋め込まれているので、基板２１と電極１７との間の寄生容量が更に低減される。
（第３実施形態）
図３は、第３実施形態に係る半導体光デバイスを模式的に示す断面図である。図３に示される半導体光デバイス２０１は、化合物半導体から構成される活性層２０９を含むメサ部２２３を有する基板２２１と、基板２２１上に設けられた絶縁層２１５と、絶縁層２１５上に設けられた電極２１７とを備える。基板２２１と絶縁層２１５との間には絶縁層２１３（別の絶縁層）が設けられている。基板２２１の主面（裏面）２０２上には電極２１９が設けられている。活性層２０９は、例えば量子井戸構造を有する。絶縁層２１５は、メサ部２２３を埋め込むように設けられている。電極２１７は、メサ部２２３に電気的に接続されている。例えば、電極２１７はメサ部２２３上に設けられる。半導体光デバイス２０１としては、半導体光デバイス１と同様のものが挙げられる。
基板２２１は、第１導電型の半導体基板２０３と、半導体基板２０３上に設けられた活性層２０９と、活性層２０９上に設けられた第２導電型の半導体層２０５と、半導体層２０５上に設けられたコンタクト層２１１とを有する。半導体層２０５、活性層２０９及びコンタクト層２１１はメサ部２２３に含まれる。
電極２１７は、メサ部２２３上においてコンタクト層２１１と電気的に接続されており、ワイヤボンディング電極となっている。
絶縁層２１３及び絶縁層２１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される。絶縁層２１３及び絶縁層２１５は、電流狭窄構造を形成している。半導体基板２０３及び半導体層２０５は、いずれもIII−V族化合物半導体から構成されることが好ましい。一実施例では、半導体基板２０３がｎ型ＩｎＰから構成され、半導体層２０５がｐ型ＩｎＰから構成される。
以上説明したように、半導体光デバイス２０１は、化合物半導体から構成される活性層２０９を含むメサ部２２３を有する基板２２１と、メサ部２２３を埋め込むように基板２２１上に設けられた絶縁層２１５と、絶縁層２１５上に設けられメサ部２２３に電気的に接続された電極２１７とを備え、絶縁層２１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される。
上記構成を有する半導体光デバイス２０１では、絶縁層２１５がメサ部２２３を埋め込むように設けられているので、基板２２１と電極２１７との間の寄生容量が十分に低減される。よって、半導体光デバイス２０１を高速動作させることができる。また、絶縁層２１５が上記材料から構成されるので、絶縁層２１５と電極２１７との密着性が高い。よって、優れたワイヤボンディング強度が確保される。また、絶縁層２１５の熱伝導性が高いので、半導体光デバイス２０１は良好な放熱特性を有する。さらに、半導体光デバイス２０１では、メサ部２２３が半導体層ではなく絶縁層２１３及び絶縁層２１５によって埋め込まれているので、製造コストが低減される。
また、半導体光デバイス２０１では、絶縁層２１５が、少なくともメサ部２２３の高さＤ２まで埋め込まれている。このため、基板２２１と電極２１７との間の寄生容量が更に低減される。また、絶縁層２１５の表面がメサ部２２３の高さＤ２に合うように絶縁層２１５が埋め込まれているので、半導体光デバイス２０１の表面は平坦化される。なお、メサ部２２３の高さＤ２は、基板２２１の主面２０２を基準面とする。
また、寄生容量を更に低減させるために、絶縁層２１５の厚さは２μｍ以上であることが好ましい。絶縁層２１５の厚さを厚くできる理由としては、例えば、（１）絶縁層２１５の内部応力が所定の範囲内（例えば０〜５０ＭＰａ）に制御されていること、（２）絶縁層２１５の内部に空隙が形成されていること等が挙げられる。このような場合、絶縁層２１５におけるクラックの発生を抑制できる。また、絶縁層２１５の内部応力は絶縁層２１３の内部応力よりも低い。
さらに、半導体光デバイス２０１では、絶縁層２１５と基板２２１との間に絶縁層２１３が設けられているので、絶縁層２１５のカバレッジ性が向上し、基板２２１の受けるダメージが低減する。よって、半導体光デバイス２０１は優れた信頼性を有する。
（第４実施形態）
図４は、第４実施形態に係る半導体光デバイスを模式的に示す断面図である。図４に示される半導体光デバイス３０１は、上記半導体光デバイス２０１の絶縁層２１３を取り除いたものである。よって、半導体光デバイス３０１は、化合物半導体から構成される活性層２０９を含むメサ部２２３を有する基板２２１と、メサ部２２３を埋め込むように基板２２１上に設けられた絶縁層２１５と、絶縁層２１５上に設けられメサ部２２３に電気的に接続された電極２１７とを備える。半導体光デバイス３０１としては、半導体光デバイス１と同様のものが挙げられる。
上記構成を有する半導体光デバイス３０１では、絶縁層２１５がメサ部２２３を埋め込むように設けられているので、基板２２１と電極２１７との間の寄生容量が十分に低減される。よって、半導体光デバイス３０１を高速動作させることができる。また、絶縁層２１５が上記材料から構成されるので、絶縁層２１５と電極２１７との密着性が高い。よって、優れたワイヤボンディング強度が確保される。また、絶縁層２１５の熱伝導性が高いので、半導体光デバイス３０１は良好な放熱特性を有する。さらに、半導体光デバイス３０１では、メサ部２２３が半導体層ではなく絶縁層２１５によって埋め込まれているので、製造コストが低減される。
また、半導体光デバイス３０１では、絶縁層２１５が、少なくともメサ部２２３の高さＤ２まで埋め込まれている。このため、基板２２１と電極２１７との間の寄生容量が更に低減される。また、絶縁層２１５の表面がメサ部２２３の高さＤ２に合うように絶縁層２１５が埋め込まれているので、半導体光デバイス３０１の表面は平坦化される。
（半導体光デバイスの製造方法）
（第１実施形態）
第１実施形態に係る半導体光デバイスの製造方法の一例として、上述の半導体光デバイス１の製造方法について説明する。
図５(ａ)〜図５(ｃ)及び図６(ａ)は、いずれも、半導体光デバイス１の製造方法の各工程を模式的に示す斜視断面図である。図６(ｂ)、図７(ａ)〜図７(ｃ)、図８(ａ)及び図８(ｂ)は、いずれも、半導体光デバイス１の製造方法を模式的に示す工程断面図である。図９は、半導体光デバイス１の製造方法を好適に実施するための誘導結合プラズマＣＶＤ装置の一例を模式的に示す断面図である。
（半導体層形成工程）
まず、図５(ａ)に示されるように、第１導電型の半導体基板３ａ上に、活性層となるべき半導体層９ａを形成する。半導体基板３ａとしては、例えばｎ型ＩｎＰ基板が挙げられる。半導体層９ａは化合物半導体から構成され、例えば量子井戸構造を有する。
次に、半導体層９ａをエッチングすることにより、図５(ｂ)に示される回折格子９ｂを半導体基板３ａ上に形成する。
次に、図５(ｃ)に示されるように、回折格子９ｂ上に第２導電型の半導体層５ａを形成する。回折格子９ｂは、半導体層５ａによって埋め込まれている。半導体層５ａとしては、例えばｐ型ＩｎＰ層が挙げられる。
次に、図６(ａ)に示されるように、例えばレジストマスク等のマスクＭ１を用いて半導体層５ａ、回折格子９ｂ及び半導体基板３ａをエッチングすることにより、半導体層５ｂ、活性層９及び半導体基板３ｂをそれぞれ形成する。半導体層５ｂ及び活性層９はメサ状に加工されている。
次に、図６(ｂ)に示されるように、半導体基板３ｂ上に第１導電型の半導体層５ｃ、第２導電型の半導体層７ａ及び第１導電型の半導体層５ｃを順に形成する。半導体層５ｂ及び半導体層５ｃは、活性層９を埋め込む半導体層５ｄを構成する。
次に、マスクＭ１を除去した後、図６(ｃ)に示されるように、半導体層５ｄ上にコンタクト層１１ａを形成する。
（メサ部形成工程）
次に、コンタクト層１１ａ、半導体層５ｄ、半導体層７ａ及び半導体基板３ｂをエッチングすることにより、コンタクト層１１、半導体層５、半導体層７及び半導体基板３をそれぞれ形成する。その結果、図７(ａ)に示されるように、トレンチ２５，２５が形成されることによってトレンチ２５，２５の間にメサ部２３が形成される。メサ部２３は活性層９を含んでいる。コンタクト層１１、半導体層５、半導体層７及び半導体基板３によって、メサ部２３を有する基板２１が構成される。
（絶縁膜形成工程）
次に、図７(ｂ)に示されるように、ＣＶＤ法を用いて、基板２１上に絶縁膜１３ａを形成する。絶縁膜１３ａの構成材料としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３又はＺｒＯ２等が挙げられる。ＣＶＤ法としては、例えば、熱ＣＶＤ法、プラズマＣＶＤ法、常圧ＣＶＤ法等が好適に用いられる。
（絶縁層形成工程）
次に、図７(ｃ)及び図８(ａ)に示されるように、基板２１上に、メサ部２３を埋め込む絶縁層１５を形成する。絶縁層１５は、例えば、図９に示される誘導結合プラズマＣＶＤ装置２００を用いて、基板２１を支持するサセプタ４０（支持台）に高周波電力を印加することによって形成される。
本実施形態では、まず図７(ｃ)に示されるように絶縁膜１３ａ上に絶縁膜１５ａを形成し、その後、絶縁膜１３ａ及び絶縁膜１５ａをエッチングすることにより、図８(ａ)に示されるように、絶縁層１３及び絶縁層１５をそれぞれ形成する。絶縁層１５はメサ部２３上に開口２７を有する。なお、開口２７が形成された絶縁層１５を基板２１上に直接形成するとしてもよい。絶縁層１５の構成材料としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３又はＺｒＯ２等が挙げられる。
図９に示される誘導結合プラズマＣＶＤ装置２００は、チャンバ３０と、チャンバ３０内に設けられ基板２１を支持するサセプタ４０とを備える。本実施形態では、基板２１上に絶縁膜１３ａが形成されている。チャンバ３０は、プロセスガスを供給するための供給口３２及びプロセスガスを排気するための排気口３４を有している。供給口３２には、ガス流量を制御するためのＭＦＣ（マスフローコントローラ）６０を介してガス供給装置６２が接続されている。排気口３４には、排気コンダクタンスを調整するための排気量調整バルブ６４を介して真空ポンプ６６が接続されている。
チャンバ３０は、サセプタ４０に対向配置された窓３６を有している。この窓３６は、高周波電磁場をチャンバ３０内に導入するための窓である。この高周波電磁場は、チャンバ３０外に設けられたコイル５０によって発生する。
サセプタ４０には、整合回路４２を介して高周波電源４４が接続される。高周波電源４４によって、周波数が数百ｋＨｚから数ＭＨｚであって出力電力が数十Ｗから数百Ｗの高周波電力をサセプタ４０に印加することができる。さらに、整合回路４２によって、高周波電源４４とサセプタ４０との間のインピーダンス整合をとり、出力電力をサセプタ４０に効率良く印加することができる。
サセプタ４０には、サセプタ４０に冷却水を循環させるためのパイプ４６が接続されている。パイプ４６によって、サセプタ４０の内部又は周囲に冷却水を循環させることができる。これにより、高周波電源４４から印加された高周波電力に起因するサセプタ４０の温度上昇を抑制することができる。
また、コイル５０によって、チャンバ３０内に誘導結合プラズマ（ＩＣＰ）が生成される。コイル５０には、整合回路５２を介して高周波電源５４が接続される。高周波電源５４によって、周波数が数十ＭＨｚであって出力電力が数百Ｗから数千Ｗの高周波電力をコイル５０に印加することができる。さらに、整合回路５２によって、高周波電源５４とコイル５０との間のインピーダンス整合をとり、出力電力をコイル５０に効率良く印加することができる。
以上説明した誘導結合プラズマＣＶＤ装置２００を用いて、絶縁層１５は例えば以下のように形成される。
まず、基板２１をサセプタ４０上に設置する。続いて、プロセスガスを供給口３２からチャンバ３０内に供給する。その後、コイル５０に高周波電力を印加することによってチャンバ３０内にプラズマを生成する。このとき、サセプタ４０に高周波電力を印加しながら、基板２１上に設けられた絶縁膜１３ａ上に絶縁膜１５ａを成膜する。その後、絶縁膜１５ａをエッチングすることにより、開口２７が形成された絶縁層１５を形成する。
プロセスガスとしては、例えば、酸素ガス及び有機金属ガスからなるガスを用いることができる。有機金属材料としては、例えばＴＥＯＳ等の有機シリコン化合物が挙げられる。
また、コイル５０に印加される高周波電力Ｐ１の周波数は１〜２０ＭＨｚであると好ましい。さらに、高周波電力Ｐ１の出力電力は５００〜２０００Ｗであると好ましい。また、サセプタ４０に印加される高周波電力Ｐ２の周波数は０．１〜１ＭＨｚであると好ましい。さらに、高周波電力Ｐ２の出力電力は１００〜１０００Ｗであると好ましい。コイル５０に印加される高周波電力Ｐ１と、サセプタ４０に印加される高周波電力Ｐ２との比（Ｐ２／Ｐ１）は、１／１００〜１／１０であると好ましい。比（Ｐ２／Ｐ１）をこの範囲内に制御することで、内部応力を抑制しながら大きな成膜速度を得ることができる。
絶縁層１５は、例えば下記条件で形成される。この場合、膜厚４μｍのＳｉＯ２層が形成されるので、３００ｎｍ／ｍｉｎ以上の成膜速度が実現される。
ＴＥＯＳの流量：１０ｓｃｃｍ
酸素ガスの流量：１００ｓｃｃｍ
高周波電源５４：１０００Ｗ
高周波電源４４：１００〜３００Ｗ
成膜圧力：５Ｐａ以下
基板２１の温度：４００℃以下
成膜時間：３０分
（電極形成工程）
次に、図８(ｂ)に示されるように、絶縁層１５上に、メサ部２３に電気的に接続された電極１７を形成する。電極１７は、例えばリフトオフ法等のフォトリソグラフィー法を用いて開口２７内に形成される。その後、図１に示されるように、基板２１の主面２上に電極１９を形成する。
上記工程を実施することにより、半導体光デバイス１は製造される。上述のように、半導体光デバイス１の製造方法は、（ａ）化合物半導体から構成される活性層９を含むメサ部２３を有する基板２１上に、誘導結合プラズマＣＶＤ装置２００を用いて、基板２１を支持するサセプタ４０に高周波電力を印加することによって、メサ部２３を埋め込む絶縁層１５を形成する絶縁層形成工程と、（ｂ）絶縁層１５上に、メサ部２３に電気的に接続された電極１７を形成する電極形成工程とを含む。
上記半導体光デバイス１の製造方法では、誘導結合プラズマＣＶＤ装置２００を用いて絶縁層１５を形成するので、絶縁層１５の成膜速度を向上させることができる。また、サセプタ４０に高周波電力を印加することによって絶縁層１５を形成するので、絶縁層１５の内部応力を調整することができる。よって、絶縁層１５の厚さを厚くできる。したがって、十分な厚さを有する絶縁層１５を基板２１上に短時間で形成できる。このため、得られる半導体光デバイス１では、基板２１と電極１７との間の絶縁層１５に起因する寄生容量を十分に低減できる。よって、高速動作が可能な半導体光デバイス１が得られる。特に、コイル５０に印加される高周波電力Ｐ１と、サセプタ４０に印加される高周波電力Ｐ２との比（Ｐ２／Ｐ１）を上記範囲内に調整すると、これらの効果が顕著に得られる。
また、絶縁層１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成されることが好ましい。この場合、絶縁層１５と電極１７との密着性を向上させることができる。よって、優れたワイヤボンディング強度が確保される。また、絶縁層１５の熱伝導性が高いので、良好な放熱特性を有する半導体光デバイス１が得られる。なお、絶縁層１５は上記材料以外の材料から構成されるとしてもよい。
また、半導体光デバイス１の製造方法は、（ｃ）上記絶縁層形成工程の前に、ＣＶＤ法を用いて、基板２１上に絶縁膜１３ａを形成する絶縁膜形成工程を含む。よって、絶縁層形成工程において、絶縁層１５のカバレッジ性が向上すると共に基板２１に与えられるダメージが低減される。したがって、優れた信頼性を有する半導体光デバイス１が得られる。特に、常圧ＣＶＤ法を用いて絶縁膜１３ａを形成すると、これらの効果が顕著に得られる。
（第２実施形態）
第２実施形態に係る半導体光デバイスの製造方法の一例として、半導体光デバイス１０１の製造方法について説明する。半導体光デバイス１０１の製造方法は、上記半導体光デバイス１の製造方法における絶縁膜形成工程を実施しないものである。よって、半導体光デバイス１０１の製造方法は、絶縁層形成工程と電極形成工程とを含む。
半導体光デバイス１０１の製造方法では、半導体光デバイス１の製造方法と同様に、絶縁層１５の成膜速度を向上させることができると共に絶縁層１５の内部応力を調整することができる。よって、絶縁層１５の厚さを厚くできる。したがって、十分な厚さを有する絶縁層１５を基板２１上に短時間で形成できる。このため、得られる半導体光デバイス１０１では、基板２１と電極１７との間の絶縁層１５に起因する寄生容量を十分に低減できる。よって、高速動作が可能な半導体光デバイス１０１が得られる。
また、絶縁層１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成されることが好ましい。この場合、半導体光デバイス１の製造方法と同様に、絶縁層１５と電極１７との密着性を向上させることができると共に良好な放熱特性を有する半導体光デバイス１０１が得られる。
（第３実施形態）
第３実施形態に係る半導体光デバイスの製造方法の一例として、半導体光デバイス２０１の製造方法について説明する。
図１０(ａ)〜図１０(ｃ)及び図１１(ａ)〜図１１(ｃ)は、いずれも、半導体光デバイス２０１の製造方法を模式的に示す工程断面図である。
（半導体層形成工程）
まず、図１０(ａ)に示されるように、第１導電型の半導体基板２０３ａ上に、活性層となるべき半導体層２０９ａ、第２導電型の半導体層２０５ａ及びコンタクト層２１１ａを順に形成する。半導体基板２０３ａとしては、例えばｎ型ＩｎＰ基板が挙げられる。半導体層２０９ａは化合物半導体から構成され、例えば量子井戸構造を有する。半導体層２０５ａとしては、例えばｐ型ＩｎＰ層が挙げられる。
（メサ部形成工程）
次に、図１０(ｂ)に示されるように、コンタクト層２１１ａ上に例えばレジストマスク等のマスクＭ２を形成した後、マスクＭ２を用いてコンタクト層２１１ａ、半導体層２０５ａ、半導体層２０９ａ及び半導体基板２０３ａをエッチングすることにより、メサ部２２３を形成する。コンタクト層２１１ａ、半導体層２０５ａ、半導体層２０９ａ及び半導体基板２０３ａから、それぞれ、コンタクト層２１１、半導体層２０５、活性層２０９及び半導体基板２０３が形成される。コンタクト層２１１、半導体層２０５、活性層２０９及び半導体基板２０３によって、メサ部２２３を有する基板２２１が構成される。メサ部２２３は、コンタクト層２１１、半導体層２０５及び活性層２０９を含んでいる。
（絶縁膜形成工程）
次に、図１０(ｂ)に示されるように、ＣＶＤ法を用いて、基板２２１上に絶縁膜２１３ａを形成する。絶縁膜２１３ａの構成材料としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３又はＺｒＯ２等が挙げられる。ＣＶＤ法としては、例えば、熱ＣＶＤ法、プラズマＣＶＤ法、常圧ＣＶＤ法等が好適に用いられる。
（絶縁層形成工程）
次に、図１１(ａ)及び図１１(ｂ)に示されるように、基板２２１上に、メサ部２２３を埋め込む絶縁層２１５を形成する。絶縁層２１５は、例えば、図９に示される誘導結合プラズマＣＶＤ装置２００を用いて、基板２２１を支持するサセプタ４０に高周波電力を印加することによって形成される。絶縁層２１５は、絶縁層１５と同様の方法を用いて形成される。
本実施形態では、まず図１１(ａ)に示されるように絶縁膜２１３ａ上に絶縁膜２１５ａを形成し、その後、絶縁膜２１３ａ及び絶縁膜２１５ａをエッチングすることにより、図１１(ｂ)に示されるように、絶縁層２１３及び絶縁層２１５をそれぞれ形成する。なお、絶縁層２１５を基板２２１上に直接形成するとしてもよい。絶縁層１５の構成材料としては、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３又はＺｒＯ２等が挙げられる。
（電極形成工程）
次に、図１１(ｃ)に示されるように、絶縁層２１５上に、メサ部２２３に電気的に接続された電極２１７を形成する。電極２１７は、例えばメサ部２２３上に形成される。その後、図３に示されるように、基板２２１の主面２０２上に電極２１９を形成する。
上記工程を実施することにより、半導体光デバイス２０１は製造される。上述のように、半導体光デバイス２０１の製造方法は、（ａ）化合物半導体から構成される活性層２０９を含むメサ部２２３を有する基板２２１上に、誘導結合プラズマＣＶＤ装置２００を用いて、基板２２１を支持するサセプタ４０に高周波電力を印加することによって、メサ部２２３を埋め込む絶縁層２１５を形成する絶縁層形成工程と、（ｂ）絶縁層２１５上に、メサ部２２３に電気的に接続された電極２１７を形成する電極形成工程とを含む。
上記半導体光デバイス２０１の製造方法では、誘導結合プラズマＣＶＤ装置２００を用いて絶縁層２１５を形成するので、絶縁層２１５の成膜速度を向上させることができる。また、サセプタ４０に高周波電力を印加することによって絶縁層２１５を形成するので、絶縁層２１５の内部応力を調整することができる。よって、絶縁層２１５の厚さを厚くできる。したがって、十分な厚さを有する絶縁層２１５を基板２２１上に短時間で形成できる。このため、得られる半導体光デバイス２０１では、基板２２１と電極２１７との間の絶縁層２１５に起因する寄生容量を十分に低減できる。よって、高速動作が可能な半導体光デバイス２０１が得られる。
また、絶縁層２１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成されることが好ましい。この場合、絶縁層２１５と電極２１７との密着性を向上させることができる。よって、優れたワイヤボンディング強度が確保される。また、絶縁層２１５の熱伝導性が高いので、良好な放熱特性を有する半導体光デバイス２０１が得られる。なお、絶縁層２１５は上記材料以外の材料から構成されるとしてもよい。
また、半導体光デバイス２０１の製造方法は、（ｃ）上記絶縁層形成工程の前に、ＣＶＤ法を用いて、基板２２１上に絶縁膜２１３ａを形成する絶縁膜形成工程を含む。よって、絶縁層形成工程において、絶縁層２１５のカバレッジ性が向上すると共に基板２２１に与えられるダメージが低減される。したがって、優れた信頼性を有する半導体光デバイス２０１が得られる。特に、常圧ＣＶＤ法を用いて絶縁膜２１３ａを形成すると、これらの効果が顕著に得られる。
（第４実施形態）
第４実施形態に係る半導体光デバイスの製造方法の一例として、半導体光デバイス３０１の製造方法について説明する。半導体光デバイス３０１の製造方法は、上記半導体光デバイス２０１の製造方法における絶縁膜形成工程を実施しないものである。よって、半導体光デバイス３０１の製造方法は、絶縁層形成工程と電極形成工程とを含む。
半導体光デバイス３０１の製造方法では、半導体光デバイス２０１の製造方法と同様に、絶縁層２１５の成膜速度を向上させることができると共に絶縁層２１５の内部応力を調整することができる。よって、絶縁層２１５の厚さを厚くできる。したがって、十分な厚さを有する絶縁層２１５を基板２２１上に短時間で形成できる。このため、得られる半導体光デバイス３０１では、基板２２１と電極２１７との間の絶縁層２１５に起因する寄生容量を十分に低減できる。よって、高速動作が可能な半導体光デバイス３０１が得られる。
また、絶縁層２１５は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成されることが好ましい。この場合、半導体光デバイス２０１の製造方法と同様に、絶縁層２１５と電極２１７との密着性を向上させることができると共に良好な放熱特性を有する半導体光デバイス３０１が得られる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、半導体光デバイス１，１０１において、絶縁層１５は、メサ部２３の高さＤ１より低い位置まで埋め込まれていてもよい。また、半導体光デバイス２０１，３０１において、絶縁層２１５は、メサ部２２３の高さＤ２より低い位置まで埋め込まれていてもよい。
第１実施形態に係る半導体光デバイスを模式的に示す断面図である。 第２実施形態に係る半導体光デバイスを模式的に示す断面図である。 第３実施形態に係る半導体光デバイスを模式的に示す断面図である。 第４実施形態に係る半導体光デバイスを模式的に示す断面図である。 (ａ)〜(ｃ)は、第１及び第２実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す斜視断面図である。 (ａ)は、第１及び第２実施形態に係る半導体光デバイスの製造方法の各工程を模式的に示す斜視断面図であり、(ｂ)及び(ｃ)は、第１及び第２実施形態に係る半導体光デバイスの製造方法を模式的に示す工程断面図である。 (ａ)〜(ｃ)は、第１及び第２実施形態に係る半導体光デバイスの製造方法を模式的に示す工程断面図である。 (ａ)及び(ｂ)は、第１及び第２実施形態に係る半導体光デバイスの製造方法を模式的に示す工程断面図である。 第１〜第４実施形態に係る半導体光デバイスの製造方法を好適に実施するための誘導結合プラズマＣＶＤ装置の一例を模式的に示す断面図である。 (ａ)〜(ｃ)は、第３及び第４実施形態に係る半導体光デバイスの製造方法を模式的に示す工程断面図である。 (ａ)〜(ｃ)は、第３及び第４実施形態に係る半導体光デバイスの製造方法を模式的に示す工程断面図である。 半導体光デバイスの一例を模式的に示す断面図である。
符号の説明
１，１０１，２０１，３０１…半導体光デバイス、９，２０９…活性層、１３，２１３…絶縁層（別の絶縁層）、１３ａ，２１３ａ…絶縁膜、１５，２１５…絶縁層、１７，２１７…電極、２１，２２１…基板、２３，２２３…メサ部、４０…サセプタ（支持台）、４４…高周波電源、２００…誘導結合プラズマＣＶＤ装置。

Claims (3)

  1. 化合物半導体から構成される活性層を含むメサ部を有する基板上に、誘導結合プラズマＣＶＤ装置を用いて、前記基板を支持する支持台に高周波電力を印加することによって、前記メサ部を埋め込む絶縁層を形成する絶縁層形成工程と、
    前記絶縁層上に、前記メサ部に電気的に接続された電極を形成する電極形成工程と、
    を含む、半導体光デバイスの製造方法。
  2. 前記絶縁層は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３及びＺｒＯ２のうち少なくとも１つの材料から構成される、請求項１に記載の半導体光デバイスの製造方法。
  3. 前記絶縁層形成工程の前に、ＣＶＤ法を用いて、前記基板上に絶縁膜を形成する絶縁膜形成工程を更に含む、請求項１又は２に記載の半導体光デバイスの製造方法。
JP2005209050A 2005-07-19 2005-07-19 半導体光デバイスの製造方法 Expired - Fee Related JP4483728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005209050A JP4483728B2 (ja) 2005-07-19 2005-07-19 半導体光デバイスの製造方法
US11/488,004 US7871840B2 (en) 2005-07-19 2006-07-18 Method for manufacturing semiconductor optical device using inductive coupled plasma-enhance CVD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005209050A JP4483728B2 (ja) 2005-07-19 2005-07-19 半導体光デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007027512A JP2007027512A (ja) 2007-02-01
JP4483728B2 true JP4483728B2 (ja) 2010-06-16

Family

ID=37679645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005209050A Expired - Fee Related JP4483728B2 (ja) 2005-07-19 2005-07-19 半導体光デバイスの製造方法

Country Status (2)

Country Link
US (1) US7871840B2 (ja)
JP (1) JP4483728B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984600B2 (ja) * 2006-03-30 2012-07-25 富士通株式会社 半導体装置及びその製造方法
JP4656525B2 (ja) 2006-04-24 2011-03-23 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
JP5239544B2 (ja) * 2008-06-20 2013-07-17 住友電気工業株式会社 半導体光素子を作製する方法
JP5239543B2 (ja) * 2008-06-20 2013-07-17 住友電気工業株式会社 半導体光素子を作製する方法
US8138002B2 (en) 2008-08-21 2012-03-20 Sony Corporation Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256184A (ja) 1988-04-05 1989-10-12 Nec Corp 光半導体装置
US5222091A (en) * 1990-09-14 1993-06-22 Gte Laboratories Incorporated Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor
KR960014732B1 (ko) * 1992-12-22 1996-10-19 양승택 Rwg형 반도체 레이저장치 및 제조방법
US5783844A (en) * 1994-09-28 1998-07-21 Nippon Telegraph And Telephone Corporation Optical semiconductor device
KR970054992A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
US6075799A (en) * 1996-08-28 2000-06-13 Canon Kabushiki Kaisha Polarization selective semiconductor laser, optical transmitter using the same, optical communication system using the same and fabrication method of the same
JP3985283B2 (ja) * 1997-01-22 2007-10-03 ソニー株式会社 発光素子
TW417320B (en) * 1998-06-18 2001-01-01 Ind Tech Res Inst Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6614821B1 (en) * 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
KR100708107B1 (ko) * 2000-12-19 2007-04-16 삼성전자주식회사 전기 광학적 특성이 개선된 반도체 광 방출 장치 및 그제조방법
JP2003264334A (ja) 2002-03-08 2003-09-19 Hitachi Ltd 半導体レーザ素子及び半導体レーザモジュール
JP4134664B2 (ja) 2002-10-04 2008-08-20 住友電気工業株式会社 半導体光素子およびその製造方法
JP2004207564A (ja) 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US20070184181A1 (en) * 2003-03-25 2007-08-09 Kazuo Wada Device and method for forming film for organic electro-luminescence element using inductive coupling CVD
JP4200892B2 (ja) * 2003-12-18 2008-12-24 ソニー株式会社 半導体発光装置の製造方法
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法

Also Published As

Publication number Publication date
US7871840B2 (en) 2011-01-18
JP2007027512A (ja) 2007-02-01
US20070020954A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
TWI630654B (zh) 使用遠端電漿源以凹陷超低ｋ介電質
US7582908B2 (en) Nitride semiconductor device and manufacturing method thereof
JP4483728B2 (ja) 半導体光デバイスの製造方法
JP4850453B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
WO2010070826A1 (ja) 貫通電極の形成方法及び半導体装置
TW200830655A (en) Method for manufacturing semiconductor optical device
JP2008198659A (ja) プラズマエッチング方法
TW201025447A (en) Manufacturing method of semiconductor device
JP2018006481A (ja) 半導体装置及びその製造方法
JP2006066660A (ja) 窒化物半導体レーザ素子及びその製造方法
JP4520777B2 (ja) 半導体光素子の製造方法
JP2007088008A (ja) 窒化物半導体装置およびその製造方法
JP2019149480A (ja) 半導体素子、発光装置、および発光装置の製造方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置
US8163576B2 (en) Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
JP2009129943A (ja) 窒化物半導体装置とその製造方法
JP2012059843A (ja) 半導体光デバイスの製造方法
JP7493667B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
KR100713896B1 (ko) 절연막 형성방법
JP2004140219A (ja) 半導体装置の製造方法
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
JP5239543B2 (ja) 半導体光素子を作製する方法
JP2004119702A (ja) ＧａＮ系半導体レーザ素子とその製造方法
JP2014049637A (ja) Ｉｉｉ族窒化物半導体発光素子を作製する方法
JP4537874B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees